JP5123575B2 - Wiring board and manufacturing method thereof - Google Patents
Wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5123575B2 JP5123575B2 JP2007157750A JP2007157750A JP5123575B2 JP 5123575 B2 JP5123575 B2 JP 5123575B2 JP 2007157750 A JP2007157750 A JP 2007157750A JP 2007157750 A JP2007157750 A JP 2007157750A JP 5123575 B2 JP5123575 B2 JP 5123575B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sealing portion
- wiring board
- functional element
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、機能素子が設けられたシリコンウエハ等の半導体基板上に、例えばガラスなどの基板を貼り合せた配線基板とその製造方法に係り、詳しくは、例えばＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal-oxide Semiconductor）といった固体撮像素子等の機能素子を備えた光学系半導体デバイスをウエハレベルパッケージで作製し、実装基板に実装した後のバンプの実装信頼性を向上させるものである。 The present invention relates to a wiring board in which a substrate such as glass is bonded to a semiconductor substrate such as a silicon wafer provided with a functional element, and a manufacturing method thereof, and more specifically, for example, a charge coupled device (CCD) or a CMOS (CMOS) An optical semiconductor device provided with a functional element such as a solid-state imaging element (Complementary Metal-oxide Semiconductor) is manufactured in a wafer level package, and the mounting reliability of bumps after mounting on a mounting substrate is improved.
半導体デバイスが形成されたシリコンウエハ等の半導体基板のウエハレベルパッケージの構造としては、たとえば、図１０に示したような半導体パッケージが知られている。このパッケージは、半導体基板１１１と実装基板１２１とを接合したものである。前記半導体基板１１１は、一方の面に機能素子１１２が配置され、前記機能素子１１２からの信号を出力する導電層１１３と、前記導電層１１３を除いて前記一方の面を覆う表面保護膜１１４とを備える。一方、前記実装基板１２１は、一方の面に導電層１２３が設けられている。そして、前記半導体基板１１１の導電層１１３と前記実装基板１２１の導電層１２３とが対向するように配置し、はんだバンプ１１９を介して前記導電層１１３と前記導電層１２３とを電気的に接続する。
As a structure of a wafer level package of a semiconductor substrate such as a silicon wafer on which a semiconductor device is formed, for example, a semiconductor package as shown in FIG. 10 is known. This package is obtained by bonding a
このような半導体デバイスのパッケージでは、パッケージの構造による実装信頼性評価や信頼性の向上策として、バンプの高さを高くすることや捨てバンプを設ける、バンプと基板との間に樹脂ポストを設ける等が行われている。
たとえば、半導体パッケージとプリント配線基板との接合部にクラックが入るという課題を解決する手段として、半導体基板上に配置された電極パッドから引き出された配線上にレジスト層を設け、このレジスト層に形成された溝を埋めてなる導電性樹脂の柱上部材と、柱上部材上に一体化して設けられた導電性樹脂からなるバンプとを有する半導体パッケージが提案されている（特許文献１参照）。
In such a semiconductor device package, as a mounting reliability evaluation or a reliability improvement measure by the package structure, a bump height is increased or a discarded bump is provided, or a resin post is provided between the bump and the substrate. Etc. are done.
For example, as a means to solve the problem of cracks at the junction between the semiconductor package and the printed wiring board, a resist layer is provided on the wiring drawn from the electrode pads arranged on the semiconductor substrate, and formed on this resist layer. There has been proposed a semiconductor package having a conductive resin columnar member filling a groove and a bump made of a conductive resin provided integrally on the columnar member (see Patent Document 1).
また、光学系半導体デバイスの形成されたシリコンウエハ等の半導体基板に、ガラス基板等を貼り合せたウエハレベルパッケージの構造としては、たとえば、図１１に示したような半導体パッケージが知られている。このパッケージは、半導体基板１４１とガラス基板１４６とを封止部１４７を介して貼り合せたＳｉ（シリコン）／ガラス貼り合せ基板１４０と、実装基板１５１とを接合したものである。前記半導体基板１４１は、一方の面に機能素子１４２が配置され、一方の面から他方の面に前記機能素子１４２からの信号を出力する貫通配線１４５と、前記他方の面に配され、貫通配線１４５と電気的に接続された導電層１４３と、前記導電層１４３を除いて前記一方の面を覆う表面保護膜１４４とを備える。一方、前記実装基板１５１は、一方の面に導電層１５３が設けられている。そして、前記半導体基板１４１の導電層１４３と前記実装基板１５１の導電層１５３とが対向するように配置し、はんだバンプ１４９を介して前記導電層１４３と前記導電層１５３とを電気的に接続する。なお、図１１に示したような光学系半導体パッケージでは、前記機能素子１４２のイメージエリアにキャビティ１４８が形成されているが、キャビティの無いものもある。
Further, as a wafer level package structure in which a glass substrate or the like is bonded to a semiconductor substrate such as a silicon wafer on which an optical semiconductor device is formed, for example, a semiconductor package as shown in FIG. 11 is known. In this package, a Si (silicon) / glass
また、このような光学系半導体デバイスの形成されたシリコンウエハ等の半導体基板のパッケージとしては、以下のような構造のものがそれぞれ提案されている。
たとえば、小型化すると共に、製造工程を簡略化して製造コストを削減する課題を解決する手段として、表面に被封止デバイスが形成された半導体チップを複数配置してなる半導体ウェハと、前記半導体チップの表面に接着され、前記被封止デバイスを、前記半導体チップとそれとの間の空間で形成されるキャビティ内に封止する封止キャップを複数配置してなるキャップ・アレイ・ウェハとを準備する。そして、前記半導体ウェハを貫通して複数のビアホールを設けて埋め込み電極を形成し、さらにバンプ電極を形成する。その後、この構造体をスクライブラインに沿って切断することにより、個々のパッケージに分割するものが提案されている（特許文献２参照）。
In addition, as a package for a semiconductor substrate such as a silicon wafer on which such an optical semiconductor device is formed, one having the following structure has been proposed.
For example, as a means for solving the problem of downsizing and simplifying the manufacturing process and reducing the manufacturing cost, a semiconductor wafer in which a plurality of semiconductor chips each having a device to be sealed formed are arranged, and the semiconductor chip And a cap array wafer comprising a plurality of sealing caps that are bonded to the surface of the semiconductor chip and seal the device to be sealed in a cavity formed in the space between the semiconductor chip and the semiconductor chip. . Then, a plurality of via holes are provided through the semiconductor wafer to form embedded electrodes, and bump electrodes are further formed. Then, what is divided | segmented into each package is proposed by cut | disconnecting this structure along a scribe line (refer patent document 2).
また、蓋部材の傾斜、蓋部材による半導体基板又は半導体基板に設けられている各部の破損、及び製造時の半導体基板の破損を防止する課題を解決する手段として、半導体基板表面に撮像素子及びマイクロレンズ部が形成され、半導体基板を貫通する貫通電極が形成され、表面からガラスリッド側へ突出する突起部が貫通電極上にマイクロレンズ部の厚さより厚く形成され、突起部が半導体基板とガラスリッドとの間に介在しているものが提案されている（特許文献３参照）。 Further, as a means for solving the problems of preventing the inclination of the lid member, the damage of the semiconductor substrate or each part provided on the semiconductor substrate by the lid member, and the damage of the semiconductor substrate at the time of manufacture, the imaging device and the micro A lens part is formed, a penetrating electrode penetrating the semiconductor substrate is formed, a protruding part protruding from the surface toward the glass lid is formed on the penetrating electrode thicker than the thickness of the microlens part, and the protruding part is formed between the semiconductor substrate and the glass lid. Has been proposed (see Patent Document 3).
上述した光学系半導体デバイスのパッケージでは、実装信頼性評価の例は少なく、上記半導体基板のウエハレベルパッケージと同様の実装信頼性評価や信頼性の向上策が適用できる。加えて、光学系半導体デバイスのウエハレベルパッケージのような、例えばＳｉ／ガラス貼り合せ基板においては、Ｓｉ基板の実装信頼性とは異なった手段により、実装信頼性を向上させることが出来ると考えられる。 In the optical semiconductor device package described above, there are few examples of mounting reliability evaluation, and the same mounting reliability evaluation and reliability improvement measures as those of the wafer level package of the semiconductor substrate can be applied. In addition, in a Si / glass bonded substrate such as a wafer level package of an optical semiconductor device, it is considered that the mounting reliability can be improved by means different from the mounting reliability of the Si substrate. .
つまり、Ｓｉ／ガラス貼り合せ基板における実装信頼性の故障要因は主にバンプの故障であり、バンプに影響する応力を如何に緩和するかが重要である。たとえば、図１２に示すように、バンプ１４９の故障はパッケージ（Ｓｉ／ガラス等の貼り合せ基板１４０）の膨張係数とエポキシ樹脂等の実装基板１５１の膨張係数の違いにより、膨張した実装基板１５１によってバンプ１４９に応力が加わり、バンプ１４９の故障につながる。したがって、貼り合せ基板を用いたパッケージにおいてはバンプ１４９への応力を緩和できる構造にする必要がある。
That is, the failure factor of the mounting reliability in the Si / glass bonded substrate is mainly the failure of the bump, and how to relieve the stress affecting the bump is important. For example, as shown in FIG. 12, the failure of the
ところが、機能素子が設けられた半導体基板上にガラス等の基板を貼り合せる際には、図１３に示すように、機能素子を避ける位置に封止部１４７を設ける構造がとられている。このような光学系半導体デバイスのパッケージ構造における実装信頼性を考えた場合、機能素子のイメージエリア１６３及びキャビティエリア１６２では、ガラス基板とＳｉ基板が接着されていないため、実装基板が熱膨張した際にパッケージ側のＳｉ基板が変形しやすくバンプへの応力を緩和できるが、ガラス基板とＳｉ基板が接着されたＳｉ／ガラス接着エリア１６１では、実装基板が熱膨張した際にパッケージ側は変形しにくく、バンプに応力が集中し、実装信頼性の面で好ましくないものであった。
本発明は、上記事情に鑑みてなされたものであり、貼り合せ構造を有する配線基板において、実装基板に実装した後のバンプに掛かる応力を緩和でき、実装信頼性が向上する配線基板を得ることを第一の目的とする。
また、本発明は、ウエハレベルでの実装信頼性が向上した配線基板の製造方法を提供することを第二の目的とする。
The present invention has been made in view of the above circumstances, and in a wiring board having a bonded structure, it is possible to relieve stress applied to a bump after being mounted on a mounting board, and to obtain a wiring board that improves mounting reliability. Is the primary purpose.
It is a second object of the present invention to provide a method for manufacturing a wiring board with improved mounting reliability at the wafer level.
本発明の請求項１に係る配線基板は、一方の面に機能素子を備えた第一基板と、前記第一基板の一方の面側に第一の封止部を介し設けられた第二基板と、前記第一基板の他方の面側に備えられ、前記機能素子と電気的に接続された複数のバンプとを備える配線基板において、前記第一の封止部は、前記第一基板の外周をなす第一領域に設けられ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されているとともに、前記機能素子は、前記第一基板の内包に設けられ、前記機能素子を包囲する第二領域には第二の封止部がさらに設けられ、前記第二の封止部は、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されており、前記第一基板と前記第二基板の重なる面内の方向において、前記機能素子が存在しない領域である第一キャビティエリアと、前記機能素子が存在する領域である第二キャビティエリアとを、区分するように前記第二の封止部が配されており、両方のエリアに各々、前記バンプ接続部があることを特徴とする。 A wiring board according to claim 1 of the present invention includes a first board provided with a functional element on one side, and a second board provided on one side of the first board via a first sealing portion. And a plurality of bumps provided on the other surface side of the first substrate and electrically connected to the functional element, wherein the first sealing portion is an outer periphery of the first substrate And is disposed at a position that does not overlap the bump bonding portion when viewed from the direction in which the first substrate and the second substrate overlap, and the functional element is provided on the first substrate. A second sealing portion is further provided in a second region that is provided in the inner envelope and surrounds the functional element, and the second sealing portion is viewed from a direction in which the first substrate and the second substrate overlap. The first substrate and the second substrate are arranged at positions that do not overlap the bump bonding portion. In the direction of the overlapping plane, a first cavity area is an area where the functional element is not present, and a second cavity area is an area where the functional element is present, said second sealing portion so as to divide The bump connection portions are provided in both areas.
本発明の請求項２に係る配線基板は、請求項１に係る配線基板において、前記第一基板と前記第二基板の重なる面内の方向において、前記第二キャビティエリアに配された複数の前記バンプ接合部は、前記第二の封止部により、各々のバンプ接合部が孤立した状態にあることを特徴とする。
本発明の請求項３に係る配線基板は、請求項２に係る配線基板において、前記第二の封止部は、格子状をなしていることを特徴とする。
A wiring board according to a second aspect of the present invention is the wiring board according to the first aspect, wherein a plurality of the first and second substrates are arranged in the second cavity area in a direction in an overlapping surface of the first board and the second board. The bump bonding portion is characterized in that each bump bonding portion is isolated by the second sealing portion.
A wiring board according to a third aspect of the present invention is the wiring board according to the second aspect, wherein the second sealing portion has a lattice shape.
本発明の請求項４に係る配線基板は、請求項１に係る配線基板において、前記第一基板と前記第二基板の重なる面内の方向において、前記第二の封止部は、バンプ接合部とは関係しない領域に配されており、各々の第二の封止部が孤立した状態にあることを特徴とする。 The wiring board according to a fourth aspect of the present invention is the wiring board according to the first aspect , wherein the second sealing portion is a bump bonding portion in a direction in a plane where the first substrate and the second substrate overlap. It is arranged in a region that is not related to each other, and each second sealing portion is in an isolated state.
本発明の請求項５に係る配線基板の製造方法は、請求項１乃至４のいずれか一項に記載の配線基板を製造する方法であって、前記機能素子を包囲する第二領域にあって、かつ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に第二の封止部を形成する工程Ｃと、前記第一の封止部及び前記第二の封止部を介して前記第一基板と前記第二基板を接合する工程Ｄと、を備えることを特徴とする。
A method for manufacturing a wiring board according to claim 5 of the present invention is a method for manufacturing a wiring board according to any one of claims 1 to 4 , wherein the wiring board is in a second region surrounding the functional element. And the process C which forms a 2nd sealing part in the position which does not overlap with the said bump junction part seeing from the direction where said 1st board and said 2nd board overlap, and said 1st sealing part and said And a step D for joining the first substrate and the second substrate through a second sealing portion.
本発明の請求項６に係る配線基板の製造方法は、請求項５に記載の配線基板の製造方法であって、前記工程Ｃは、前記第一基板と前記第二基板の重なる方向において、前記第二キャビティエリアに配された複数の前記バンプ接合部が各々、孤立した状態となるように前記第二の封止部を形成することを特徴とする。
A method for manufacturing a wiring board according to claim 6 of the present invention is the method for manufacturing a wiring board according to claim 5, wherein the step C is performed in the direction in which the first substrate and the second substrate overlap. The second sealing portion is formed such that each of the plurality of bump bonding portions arranged in the second cavity area is in an isolated state.
本発明の請求項１に係る配線基板は、一方の面に機能素子及び他方の面側に複数のバンプを備える第一基板と、前記第一基板の一方の面側に配された第二基板とが、前記第一基板の外周をなす第一領域に設けられ、前記第一基板と前記第二基板の重なる方向から見て、バンプ接合部と重ならない位置に配された第一の封止部によって接合されている。
また、前記機能素子は、前記第一基板の内包に設けられ、前記機能素子を包囲する第二領域には第二の封止部がさらに設けられ、前記第二の封止部は、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されており、前記第一基板と前記第二基板の重なる面内の方向において、前記機能素子が存在しない領域である第一キャビティエリアと、前記機能素子が存在する領域である第二キャビティエリアとを、区分するように前記第二の封止部が配されており、両方のエリアに各々、前記バンプ接続部がある。
ゆえに、実装基板が熱膨張によって変形した際に変形しにくい第一基板と第二基板との接着された箇所が、前記第一基板と前記第二基板の重なる方向から見て、バンプ接合部と重ならない位置に配され、実装基板が熱膨張によって変形しやすい第一基板と第二基板との接着されていない箇所が、前記第一基板と前記第二基板の重なる方向から見て、バンプ接合部と重なる位置に存在することになる。その結果、実装基板の熱膨張による変形によってバンプ接合部に掛かる応力を、第一基板と第二基板との接着されていない箇所において分散させることができる。
特に、前記第二の封止部は、前記機能素子が存在しない領域である第一キャビティエリアと、前記機能素子が存在する領域である第二キャビティエリアとを、区分するように配されているので、上述した実装基板の熱膨張による変形を考慮し、両方のエリアに各々、配置されたバンプ接続部を使い分けることが可能となる。
したがって、貼り合せ構造を有する配線基板において、実装基板に実装した後のバンプに掛かる応力を緩和でき、実装信頼性が向上する配線基板を得ることができる。しかも、第一の封止部および第二の封止部によって配線基板内包域を封止するので、機能素子を保護し、機能素子の安定した動作が得られるものとすることができる。
According to a first aspect of the present invention, there is provided a wiring board including a functional board on one side and a first board having a plurality of bumps on the other side, and a second board arranged on one side of the first board. Is provided in a first region that forms the outer periphery of the first substrate, and is disposed in a position that does not overlap the bump bonding portion when viewed from the direction in which the first substrate and the second substrate overlap. It is joined by the part.
Further, the functional element is provided in an inner envelope of the first substrate, a second region surrounding the functional element is further provided with a second sealing portion, and the second sealing portion is When viewed from the direction in which one substrate and the second substrate overlap, the functional element is disposed in a position in which the first substrate and the second substrate overlap in a direction that does not overlap with the bump bonding portion. The second sealing portion is arranged to divide the first cavity area, which is a non-performing area, and the second cavity area, which is an area where the functional element is present, in both areas, There is a bump connection.
Therefore, when the mounting substrate is deformed by thermal expansion, the bonded portion of the first substrate and the second substrate is not easily deformed when viewed from the overlapping direction of the first substrate and the second substrate. The location where the first substrate and the second substrate, which are arranged at positions where they do not overlap and the mounting substrate easily deforms due to thermal expansion, is not bonded, is bump bonding as seen from the direction in which the first substrate and the second substrate overlap. It exists in the position which overlaps with the part. As a result, the stress applied to the bump bonding portion due to the deformation due to the thermal expansion of the mounting substrate can be dispersed in the portion where the first substrate and the second substrate are not bonded.
In particular, the second sealing portion is arranged to divide a first cavity area that is a region where the functional element does not exist and a second cavity area that is a region where the functional element exists. Therefore, in consideration of the deformation due to the thermal expansion of the mounting substrate described above, it is possible to use the bump connecting portions arranged in both areas separately.
Therefore, in the wiring board having the bonding structure, the stress applied to the bump after being mounted on the mounting board can be relaxed, and a wiring board with improved mounting reliability can be obtained. In addition, since the wiring board inner enclosure is sealed by the first sealing portion and the second sealing portion, the functional element can be protected and stable operation of the functional element can be obtained.
本発明の請求項５に係る配線基板の製造方法は、機能素子を包囲する第二領域にあって、かつ、第一基板と第二基板の重なる方向から見て、バンプ接合部と重ならない位置に第二の封止部を形成（工程Ｃ）し、第一基板の外周をなす第一領域に設けられた第一の封止部、及び前記第二の封止部を介して前記第一基板と前記第二基板の接合を行なう（工程Ｄ）ようにしている。ゆえに、実装基板の熱膨張による変形によってバンプ接合部に掛かる応力を分散させ、配線基板の実装信頼性を向上させることができると共に、第一基板と第二基板の接合を行なうことができる第一の封止部および第二の封止部を容易に設けることができる。
したがって、ウエハレベルでの実装信頼性が向上した配線基板の製造方法を容易に提供することができる。
According to a fifth aspect of the present invention, there is provided a method for manufacturing a wiring board, wherein the wiring board is located in a second region surrounding the functional element and does not overlap the bump bonding portion when viewed from the direction in which the first board and the second board overlap. A second sealing portion is formed on the first substrate (step C), and the first sealing portion provided in the first region forming the outer periphery of the first substrate and the first sealing portion via the second sealing portion. The substrate and the second substrate are bonded (step D). Therefore, it is possible to disperse the stress applied to the bump bonding portion due to the deformation due to the thermal expansion of the mounting substrate, and to improve the mounting reliability of the wiring substrate and to perform the bonding between the first substrate and the second substrate. The sealing portion and the second sealing portion can be easily provided.
Therefore, it is possible to easily provide a method for manufacturing a wiring board with improved mounting reliability at the wafer level.
（第一実施形態）
以下、最良の形態に基づき、図面を参照して本発明の第一実施形態を説明する。
図１は、本発明に係る配線基板の一例を模式的に示す平面図であり、図２は、この配線基板を実装基板に実装した状態を模式的に示す断面図である。なお、後述する他の実施形態においては、本実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
(First embodiment)
Hereinafter, based on the best mode, a first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view schematically showing an example of a wiring board according to the present invention, and FIG. 2 is a cross-sectional view schematically showing a state in which the wiring board is mounted on a mounting board. In other embodiments to be described later, the same reference numerals are used for the same components as in the present embodiment, and the description thereof will be omitted.
本実施形態における配線基板（ウエハレベルパッケージ）１０は、図１及び図２に示すとおり、一方の面に機能素子１２を備えた第一基板１１と、前記第一基板１１の機能素子１２に重なるように、一方の面に配された第二基板１６と、前記第一基板１１と前記第二基板１６との間に挟まれ、前記機能素子１２を内包する側にキャビティ１８を成すように配された第一の封止部１７と、を少なくとも備えている。
A wiring board (wafer level package) 10 according to this embodiment overlaps a
また、本実施形態における配線基板１０は、前記第一基板１１が、その他方の面に配され、前記機能素子１２と電気的にアクセス（接続）するための接点（以下、「バンプ」という）１９や、これに連なる導電層１３を備えている。そして、第一基板１１の一方の面と他方の面との間には、前記機能素子１２と前記導電層１３とを電気的に接続するための貫通配線１５が形成されている。さらに、第一基板１１の他方の面には、前記バンプ１９が配された領域を除いて封止樹脂層１４が形成されている。
Further, in the
そして、本実施形態における配線基板１０では、前記第一の封止部１７は、前記第一基板１１の外周をなす第一領域にあって、かつ、前記第一基板１１と第二基板１６の重なる方向から見て、バンプ接合部と重ならない位置、具体的には、複数備えられたバンプにおける最外周に備えられたバンプ位置よりの外側に配されることを特徴とする。ここで、バンプ接合部とは、バンプ１９が導電層１３と接している部分を意味する。
In the
第一基板１１は、たとえばＳｉやＧａＡｓ等の半導体材料からなる基材の表面に、パッシベーション膜（不図示）と、機能素子１２とが形成されてなる。パッシベーション膜は、ＳｉＮまたはＳｉＯ２ 等からなる不動態化による絶縁膜である。
また、第一基板１１は、基板厚が薄い方が好ましく、たとえば１００〜２００μｍの厚さであると良い。その厚さが１００μｍ以下であると、薄過ぎると基板の強度が保てず、一方、その厚さが２００μｍ以上であると、バンプへの応力の緩和が劣ることとなる。
The
Further, the
機能素子１２は、デバイスの中心機能を担う場所であって、第一基板１１に与えられた物理的な変化量を電気的な信号に変換するエリアに相当し、微細な三次元構造の素子、たとえばＣＣＤやＣＭＯＳといったイメージセンサとして機能する固体撮像素子等である。
The
導電部１３は、機能素子１２からの電気的信号を伝達するための表面配線層であり、たとえばＣｕ等の導電性を有する材料が好適に用いられる。導電部１３は、後述する貫通配線１５と電気的に接続される。
The
封止樹脂層１４は、バンプ１９が配された領域を除いて第一基板１１の他方の面を覆っている。この封止樹脂層１４をなす材料としては、たとえばエポキシやポリイミド等の樹脂を挙げることができる。
The sealing
貫通配線１５は、第一基板１１を貫通する配線であり、たとえばＣｕ、Ａｌ、ＡｕＳｎ等の導電性を有する材料が好適に用いられる。この貫通配線１５は、たとえば第一基板１１の一方の面から他方の面を貫通して形成した孔部内に、前記導電性を有する材料を、溶融金属吸引法や、印刷法、メッキ法等により形成することができる。
The through
第二基板１６は、第一基板１１に備えられた機能素子１２を保護するための部材であり、第一の封止部１７を介して前記第一基板１１に支持され、前記機能素子１２の周囲にキャビティ１８をなすように配されている。この第二基板１６は、たとえばガラス等絶縁体から形成されれば良い。
The
第一の封止部１７は、第一基板１１と第二基板１６とをウエハレベルで接合する部材であると共に、機能素子１２と第二基板１６とを離間させる部材でもある。この第一の封止部１７は、たとえば厚みが１〜１００μｍ程度の樹脂、金属、ガラス、シリコンなどから形成される。また、第一の封止部１７を介した第一基板１１と第二基板１６との接合は、たとえばエポキシ、ポリイミド、ＢＣＢなどの接着剤接合、ガラスフリット接合、Ａｕ，Ｓｎなどの共晶接合、はんだ接合、陽極接合などの各種接合方法が採用可能である。
この第一の封止部１７が設けられた配線基板１０上の領域は、後述する実装基板２１が熱膨張した際に変形しにくい接着エリア３１を構成する。
なお、第一の封止部１７は、機能素子１２の表面に配されるものではないので、光透過性を有さないものであっても良い。
The
The region on the
In addition, since the
キャビティ１８は、第一の封止部１７を介した第一基板１１と第二基板１６との接合により、前記第一基板１１と前記第二基板１６との間に前記第一の封止部１７によって囲まれて形成された空間である。
このキャビティ１８が形成された配線基板１０上の領域は、後述する実装基板２１が熱膨張した際に変形しやすく、バンプ接合部に掛かる応力を分散させて緩和するキャビティエリア３２を構成し、さらに機能素子１２の光電変換部分はイメージエリア３３を構成する。
The
The area on the
バンプ１９は、第一基板１１の導電部１３と後述する実装基板２１の導電部２３とを電気的に接続するものであり、半田ペースト印刷や半田ボール搭載等、既知の方法により形成することができる。
The
実装基板２１は、その一方の面に、前記配線基板１０に備えられたバンプ１９と電気的に接続するための導電層２３を備えている。
この導電部２３は、実装基板２１の一方の面に配された再配線層であり、たとえばＣｕ、Ｎｉ、Ａｕ等の導電性を有する材料が好適に用いられる。
The mounting
The
このように、第一の接合部１７が、第一基板１１の外周をなす第一領域にあって、かつ、前記第一基板１１と第二基板１６の重なる方向から見て、バンプ接合部と重ならない位置に配されていることで、実装基板２１が熱膨張した際にパッケージ側が変形しにくい接着エリア３１が実装信頼性の低下を引きこし易いバンプ接合部を避けて存在することとなる。一方、前記バンプ接合部が存在することとなるイメージエリア３３及びキャビティエリア３２では、第一基板１１と第二基板１６が接着されていないため、実装基板２１が熱膨張した際にパッケージ側のＳｉが変形しやすく、バンプ接合部に掛かる応力を分散させて緩和することができる。
したがって、貼り合せ構造を有する配線基板において、実装信頼性を向上させることができる。
In this way, the
Therefore, it is possible to improve the mounting reliability in the wiring board having the bonding structure.
また、この第一の封止部１７による第一基板１１と第二基板１６との接合によって、機能素子が形成された配線基板内包域を他の領域とは隔離された状態にすることができるので、良好な封止性を確保し、機能素子の劣化を防ぎ、機能素子の安定した動作と長寿命が得られるものとすることができる。
Further, by bonding the
次に、以上のような構成による配線基板１０の製造方法を説明する。図３及び図４は、その製造方法を段階的に示す説明図である。以下、第一基板１１をＳｉ基板、第二基板１６をガラス基板として説明する。
まず、前記配線基板１０の製造にあたっては、図３（ａ）に示すように、Ｓｉ基板１１の一方の面に、ＣＣＤやＣＭＯＳといったイメージセンサとして機能する固体撮像素子等の機能素子１２を形成する。
Next, a method for manufacturing the
First, in manufacturing the
次に、図３（ｂ）に示すように、Ｓｉ基板１１の一方の面における外周をなす第一領域にあって、かつ、Ｓｉ基板１１と後で貼り合せるガラス基板１６の重なる方向から見て、後に形成するバンプ接合部と重ならない位置に、第一の封止部１７を形成する。
次いで、図３（ｃ）に示すように、第一の封止部１７上にガラス基板１６を配して、Ｓｉ基板１１とガラス基板１６とを重ね合わせ、第一の封止部１７を介してＳｉ基板１１とガラス基板１６を接合する。この接合は、たとえばＳｉ基板１１とガラス基板１６とを重ね合わせた状態のまま熱プレス処理し、第一の封止部１７を溶融することにより行なうことができる。
Next, as shown in FIG. 3 (b), it is in the first region that forms the outer periphery of one surface of the
Next, as shown in FIG. 3C, the
その後、図３（ｄ）に示すように、Ｓｉ基板１１に、機能素子１２と電気的に接続する貫通配線１５を形成する。このような貫通配線１５は、たとえば貫通穴の内部に導電材を充填したものであれば良い。
次に、図４（ａ）に示すように、Ｓｉ基板１１の他方の面において、貫通配線１５に接続される導電層１３を形成した後、その上を絶縁性の封止樹脂層１４で覆う。ただし、後に形成するバンプ接合部となる部分には、封止樹脂層１４に開口部を設ける。
Thereafter, as illustrated in FIG. 3D, the through
Next, as shown in FIG. 4A, the
さらに、図４（ｂ）に示すように、Ｓｉ基板１１の他方の面にあって、封止樹脂層１４に開口部を通して露呈した導電層１３上にバンプ材を配し、このバンプ材を溶融することにバンプ１９を形成することにより、配線基板１０とすることができる。
その後、図４（ｃ）に示すように、配線基板１０のバンプ１９を、実装基板２１の一面に形成した導電層２３に向けて配し、バンプ１９を溶融して導電層２３と電気的に接続することで、図２に示すように、配線基板１０を実装基板２１に実装することができる。
Further, as shown in FIG. 4B, a bump material is disposed on the
Thereafter, as shown in FIG. 4C, the
これにより、本発明による製造方法では、Ｓｉ基板とガラス基板の接合を行なうことができる第一の封止部を容易に設けることができると共に、実装後における実装基板の熱膨張による変形によってバンプ接合部に掛かる応力を分散させ、配線基板の実装信頼性を向上させることのできる配線基板の製造方法を容易に提供することができる。 Thus, in the manufacturing method according to the present invention, the first sealing portion capable of bonding the Si substrate and the glass substrate can be easily provided, and bump bonding is performed by deformation due to thermal expansion of the mounting substrate after mounting. It is possible to easily provide a method of manufacturing a wiring board that can disperse the stress applied to the portion and improve the mounting reliability of the wiring board.
（第二実施形態）
次に、本発明の第二実施形態を、図面を参照して説明する。
図５は、本発明に係る配線基板の他の一例を模式的に示す平面図であり、図６は、この配線基板を実装基板に実装した状態を模式的に示す断面図である。
本実施形態における配線基板（ウエハレベルパッケージ）４０は、図５及び図６に示すとおり、前記第一実施形態における配線基板１０にさらに、前記第一基板１１の内包に設けられた機能素子１２を包囲する第二の領域に第二の封止部４７を備えたものである。
(Second embodiment)
Next, a second embodiment of the present invention will be described with reference to the drawings.
FIG. 5 is a plan view schematically showing another example of the wiring board according to the present invention, and FIG. 6 is a cross-sectional view schematically showing a state in which the wiring board is mounted on the mounting board.
As shown in FIGS. 5 and 6, the wiring board (wafer level package) 40 in the present embodiment further includes the
本実施形態における配線基板４０では、前記第二の封止部４７は、前記第一基板１１と第二基板１６の重なる方向から見て、バンプ接合部と重ならない位置に配されることを特徴とする。
In the
第二の封止部４７は、第一基板１１と第二基板１６とをウエハレベルで接合する部材であると共に、機能素子１２のより良好な気密封止性を確保する部材でもある。この第二の封止部４７は、たとえば厚みが１〜１００μｍ程度の樹脂、金属、ガラス、シリコンなどから形成される。また、第二の封止部４７は、前記第一の封止部１７と同じ材料からなる場合、別々に配しても良いが、一緒に配することもできる。なお、第二の封止部４７は、機能素子１２を取り囲むように配されるものえあるので、透湿性、吸湿性の低い材料が望ましい。
この第二の封止部４７が設けられた配線基板４０上の領域は、第一の封止部１７が設けられた配線基板４０上の接着エリア３１と同様に、後述する実装基板２１が熱膨張した際に変形しにくい接着エリア３４を構成する。
The
The area on the
また、第二の封止部４７の形成により、第一の封止部１７により囲まれた第一のキャビティ４８と、第二の封止部４７により囲まれた第二のキャビティ５８が作製される。このキャビティ４８，５８が形成された配線基板４０上の領域は、後述する実装基板２１が熱膨張した際に変形しやすく、バンプ接合部に掛かる応力を分散させて緩和する第一キャビティエリア３２と第二キャビティエリア３５を構成する。
すなわち、第二の封止部４７は、機能素子１２が存在しない領域である第一キャビティエリア３２と、機能素子１２が存在する領域である第二キャビティエリア３５とを、区分するように配されている。これにより、両方のエリア（第一キャビティエリア３２、第二キャビティエリア３５）に各々、バンプ接続部が複数あることを、図５は示している。
また図５から明らかなように、第一基板１１と第二基板１６の重なる方向から見て、第二キャビティエリア３５内にあるバンプ接続部はイメージエリア３３と重なる位置に配されているのに対して、第一キャビティエリア３２内にあるバンプ接続部はイメージエリア３３とは重ならない位置にある。
したがって、イメージエリア３３と重ならない位置に配されている、第一キャビティエリア３２内にあるバンプ接続部は、第二キャビティエリア３５内にあるバンプ接続部に比べて、実装基板２１が熱膨張した際に変形することによる影響を受けにくい。
なお、本実施形態では、キャビティは二つしか作製されていないが、後述するイメージエリア３３以外の部分に第三のキャビティ又はそれ以上の多数個のキャビティを作製するような構成としても良い。
Further, by forming the
That is, the
Further, as apparent from FIG. 5, the bump connection portion in the
Therefore, the bump connection portion in the
In the present embodiment, only two cavities are produced. However, a configuration may be adopted in which a third cavity or a larger number of cavities are produced in a portion other than the
図９は、多数個のキャビティを設ける構成例を示すモデル図である。図９（ａ）〜図９（ｇ）において基本的に、白抜きの小さな丸印の領域がバンプ接合部を、砂地模様の領域が封止部を、その他の領域がキャビティエリアを、それぞれ表している。
図９（ａ）は、複数個（図中では９個）のバンプ接合部が個別に、格子状の封止部によって孤立した状態に配され、個々のバンプ接合部と封止部との間にキャビティエリアが設けられている構成例である。ここで、格子状の封止部は、個々のバンプ接合部間を上下左右方向に区分するように配置されている。
図９（ｂ）は、基本的に図９（ａ）とほぼ同じ構成をなしている。ただし、キャビティエリアがバンプ接合部の外周域に沿ってのみ、略同心円状に配置されている点が、図９（ａ）と相違する構成例である。
図９（ｃ）は、基本的に図９（ａ）とほぼ同じ構成をなしている。ただし、格子状の封止部のうち、交差する部分をキャビティエリアに置換した点が、図９（ａ）と相違する構成例である。
図９（ｄ）は、基本的に図９（ｂ）とほぼ同じ構成をなしている。ただし、封止部のうち、バンプ接合部とは無関係な領域に、キャビティエリアを追加して配した点が、図９（ｂ）と相違する構成例である。ここで、追加したキャビティエリアは、白抜きの四角印にて表している。
図９（ｅ）は、バンプ接合部の位置とは関係しない領域に封止部を配し、各封止部が孤立して構成例を表している。図９（ｅ）における封止部は、特に、砂地模様の四角印にて表している。つまり、封止部が矩形パターンであることを示す。
図９（ｆ）は、基本的に図９（ｅ）とほぼ同じ構成をなしている。ただし、図９（ｆ）における封止部は、特に、砂地模様の丸印にて表している。つまり、封止部が円形パターンであることを示している。ゆえに、図９（ｆ）は、封止部のパターンが点が図９（ｅ）と相違する構成例である。
図９（ｇ）は、基本的に図９（ａ）とほぼ同じ構成をなしている。ただし、格子状の封止部が、個々のバンプ接合部間を斜め方向に区分するように配置されている点が図９（ａ）と相違する構成例である。
FIG. 9 is a model diagram illustrating a configuration example in which a large number of cavities are provided. In FIG. 9A to FIG. 9G, basically, a small white circle region represents a bump joint, a sand pattern region represents a sealing portion, and the other region represents a cavity area. ing.
In FIG. 9A, a plurality (9 in the figure) of bump joints are individually arranged in an isolated state by a lattice-shaped sealing part, and between each bump joint part and the sealing part. This is a configuration example in which a cavity area is provided. Here, the lattice-shaped sealing portions are arranged so as to partition the individual bump bonding portions in the vertical and horizontal directions.
FIG. 9B basically has the same configuration as FIG. 9A. However, this is a configuration example different from FIG. 9A in that the cavity area is arranged substantially concentrically only along the outer peripheral area of the bump bonding portion.
FIG. 9C basically has the same configuration as FIG. However, the configuration in which the intersecting portion of the lattice-shaped sealing portion is replaced with a cavity area is a configuration example different from FIG.
FIG. 9D basically has almost the same configuration as FIG. However, the configuration example is different from FIG. 9B in that a cavity area is additionally provided in a region of the sealing portion that is not related to the bump bonding portion. Here, the added cavity area is represented by a white square mark.
FIG. 9E shows a configuration example in which a sealing portion is arranged in a region unrelated to the position of the bump bonding portion, and each sealing portion is isolated. The sealing portion in FIG. 9 (e) is particularly represented by a square mark with a sand pattern. That is, it shows that the sealing part is a rectangular pattern.
FIG. 9 (f) basically has the same configuration as FIG. 9 (e). However, the sealing portion in FIG. 9 (f) is particularly indicated by a sand pattern circle. That is, the sealing part has a circular pattern. Therefore, FIG. 9F is a configuration example in which the pattern of the sealing portion is different from that in FIG.
FIG. 9G basically has the same configuration as FIG. 9A. However, this is a configuration example different from FIG. 9A in that the lattice-shaped sealing portions are arranged so as to divide the individual bump bonding portions in an oblique direction.
このように、第二の接合部４７が、第一基板１１と第二基板１６の重なる方向から見て、バンプ接合部と重ならない位置に配されることで、機能素子の封止域内へのガス等の侵入を防ぐことができ、配線基板の封止性を良好にすることができると共に、実装基板２１が熱膨張した際にパッケージ側が変形しにくい接着エリア３４が実装信頼性の低下を引きこし易いバンプ接合部を避けて存在することとなる。一方、バンプ接合部が存在することとなるイメージエリア３３、第一キャビティエリア３２及び第二キャビティエリア３５では、第一基板１１と第二基板１６が接着されていないため、実装基板２１が熱膨張した際にパッケージ側のＳｉ基板が変形しやすく、バンプ接合部に掛かる応力を分散させて緩和することができる。
したがって、貼り合せ構造を有する配線基板において、実装信頼性を向上させることができる。
As described above, the
Therefore, it is possible to improve the mounting reliability in the wiring board having the bonding structure.
また、この第二の封止部４７による第一基板１１と第二基板１６との接合によって、機能素子の封止性を向上させるとともに、第一基板（たとえば、Ｓｉ基板）１１と第二基板（たとえば、ガラス基板）１６の接着部を増やすことにより、衝撃等による薄型化されたＳｉ基板の損傷を抑制できる。ゆえに、機能素子の劣化を防ぎ、機能素子のより安定した動作と長寿命が得られるものとすることができる。
Further, the bonding of the
次に、以上のような構成による配線基板４０の製造方法を説明する。図７は、その製造方法を段階的に示す説明図である。以下、本実施形態においても、第一基板１１をＳｉ基板、第二基板１６をガラス基板として説明する。
まず、図７（ａ）に示すように、Ｓｉ基板１１の一方の面に、ＣＣＤやＣＭＯＳといったイメージセンサとして機能する固体撮像素子等の機能素子１２を形成する工程までは、前記第一実施形態における配線基板１０と同様である。
Next, a method for manufacturing the
First, as shown in FIG. 7A, the process up to the step of forming the
次に、図７（ｂ）に示すように、Ｓｉ基板１１の一方の面における外周をなす第一領域にあって、かつ、Ｓｉ基板１１と後で貼り合せるガラス基板１６の重なる方向から見て、後に形成するバンプ接合部と重ならない位置に、第一の封止部１７を形成する。また、機能素子１２を包囲する第二領域にあって、かつ、Ｓｉ基板１１とガラス基板１６の重なる方向から見て、バンプ接合部と重ならない位置に、第二の封止部４７を形成する。この第一の封止部１７と第二の封止部４７の形成は、一緒に行なっても良いし、別々に行なっても良い。
次いで、図７（ｃ）に示すように、第一の封止部１７及び第二の封止部４７の上にガラス基板１６を配して、Ｓｉ基板１１とガラス基板１６とを重ね合わせ、第一の封止部１７及び第二の封止部４７を介してＳｉ基板１１とガラス基板１６を接合する。この接合は、たとえばＳｉ基板１１とガラス基板１６とを重ね合わせた状態のまま熱プレス処理し、第一の封止部１７及び第二の封止部４７を溶融することにより行なうことができる。
Next, as shown in FIG. 7 (b), it is in the first region that forms the outer periphery of one surface of the
Next, as shown in FIG. 7C, the
その後、図７（ｄ）に示すように、Ｓｉ基板１１に、機能素子１２と電気的に接続する貫通配線１５を形成する。このような貫通配線１５は、たとえば貫通穴の内部に導電材を充填したものであれば良い。
次に、図８（ａ）に示すように、Ｓｉ基板１１の他方の面において、貫通配線１５に接続される導電層１３を形成した後、その上を絶縁性の封止樹脂層１４で覆う。ただし、後に形成するバンプ接合部となる部分には、封止樹脂層１４に開口部を設ける。
Thereafter, as illustrated in FIG. 7D, the through
Next, as shown in FIG. 8A, the
さらに、図８（ｂ）に示すように、Ｓｉ基板１１の他方の面にあって、封止樹脂層１４に開口部を通して露呈した導電層１３上にバンプ材を配し、このバンプ材を溶融することにバンプ１９を形成することにより、配線基板４０とすることができる。
その後、図８（ｃ）に示すように、配線基板４０のバンプ１９を、実装基板２１の一面に形成した導電層２３に向けて配し、バンプ１９を溶融して導電層２３と電気的に接続することで、図６に示すように、配線基板４０を実装基板２１に実装することができる。
Further, as shown in FIG. 8B, a bump material is disposed on the
Thereafter, as shown in FIG. 8C, the
これにより、本発明による製造方法では、Ｓｉ基板とガラス基板の接合を行なうことができる第一の封止部及び第二の封止部を容易に設けることができると共に、実装後における実装基板の熱膨張による変形によってバンプ接合部に掛かる応力を分散させ、配線基板の実装信頼性を向上させる、さらに機能素子の気密封止性を向上させることのできる配線基板の製造方法を容易に提供することができる。 Thereby, in the manufacturing method by this invention, while being able to provide easily the 1st sealing part and the 2nd sealing part which can join a Si substrate and a glass substrate, the mounting board | substrate after mounting is mounted. To easily provide a method of manufacturing a wiring board that can disperse stress applied to the bump joint due to deformation caused by thermal expansion, improve the mounting reliability of the wiring board, and further improve the hermetic sealing performance of the functional element. Can do.
しかも、Ｓｉ基板とガラス基板を接合する熱プレス処理時に発生するガス等がイメージエリア及び第二キャビティエリア内へ侵入することを抑制して、特性劣化のないパッケージ構造とすることができる。 In addition, the gas generated during the hot press process for bonding the Si substrate and the glass substrate can be prevented from entering the image area and the second cavity area, and a package structure without deterioration in characteristics can be obtained.
本発明は、たとえばＣＣＤやＣＭＯＳといったイメージセンサとして機能する固体撮像素子等の機能素子を備えた光学系半導体デバイス上にガラスなどの基板を貼り合せた構造を有する配線基板に適用できる。 The present invention can be applied to a wiring board having a structure in which a substrate such as glass is bonded to an optical semiconductor device including a functional element such as a solid-state imaging element that functions as an image sensor such as a CCD or CMOS.
１０、４０ 配線基板、１１ 第一基板（半導体基板）、１２ 機能素子、１３ 導電層、１４ 封止樹脂層、１５ 貫通配線、１６ 第二基板（ガラス基板）、１７ 第一の封止部、４７ 第二の封止部、１８、４８、５８ キャビティ、１９ バンプ、２１ 実装基板、２３ 導電層、３１、３４ 接着エリア、３２、３５ キャビティエリア、３３ イメージエリア。 10, 40 Wiring substrate, 11 First substrate (semiconductor substrate), 12 Functional element, 13 Conductive layer, 14 Sealing resin layer, 15 Through wiring, 16 Second substrate (glass substrate), 17 First sealing portion, 47 Second sealing portion, 18, 48, 58 cavity, 19 bump, 21 mounting substrate, 23 conductive layer, 31, 34 bonding area, 32, 35 cavity area, 33 image area.
Claims (6)
前記第一基板の一方の面側に第一の封止部を介し設けられた第二基板と、
前記第一基板の他方の面側に備えられ、前記機能素子と電気的に接続された複数のバンプとを備える配線基板において、
前記第一の封止部は、前記第一基板の外周をなす第一領域に設けられ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されているとともに、
前記機能素子は、前記第一基板の内包に設けられ、
前記機能素子を包囲する第二領域には第二の封止部がさらに設けられ、前記第二の封止部は、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に配されており、
前記第一基板と前記第二基板の重なる面内の方向において、前記機能素子が存在しない領域である第一キャビティエリアと、前記機能素子が存在する領域である第二キャビティエリアとを、区分するように前記第二の封止部が配されており、両方のエリアに各々、前記バンプ接続部があることを特徴とする配線基板。 A first substrate with functional elements on one side;
A second substrate provided on one surface side of the first substrate via a first sealing portion;
In the wiring board comprising a plurality of bumps provided on the other surface side of the first substrate and electrically connected to the functional element,
The first sealing portion is provided in a first region that forms an outer periphery of the first substrate, and is disposed at a position that does not overlap the bump bonding portion when viewed from the direction in which the first substrate and the second substrate overlap. As well as
The functional element is provided in an inner package of the first substrate,
A second sealing portion is further provided in the second region surrounding the functional element, and the second sealing portion is formed by the bump bonding as viewed from the direction in which the first substrate and the second substrate overlap. It is arranged in a position that does not overlap the part,
In a direction in a plane where the first substrate and the second substrate overlap, a first cavity area that is a region where the functional element does not exist and a second cavity area that is a region where the functional element exists are separated. Thus, the second sealing portion is arranged, and the bump connection portion is provided in each of both areas.
前記機能素子を包囲する第二領域にあって、かつ、前記第一基板と前記第二基板の重なる方向から見て、前記バンプ接合部と重ならない位置に第二の封止部を形成する工程Ｃと、
前記第一の封止部及び前記第二の封止部を介して前記第一基板と前記第二基板を接合する工程Ｄと、
を備えることを特徴とする配線基板の製造方法。 A method for manufacturing a wiring board according to any one of claims 1 to 4,
Forming a second sealing portion at a position in the second region surrounding the functional element and not overlapping with the bump bonding portion when viewed from the overlapping direction of the first substrate and the second substrate; C
Step D for joining the first substrate and the second substrate through the first sealing portion and the second sealing portion;
A method for manufacturing a wiring board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007157750A JP5123575B2 (en) | 2007-06-14 | 2007-06-14 | Wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007157750A JP5123575B2 (en) | 2007-06-14 | 2007-06-14 | Wiring board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008311423A JP2008311423A (en) | 2008-12-25 |
| JP5123575B2 true JP5123575B2 (en) | 2013-01-23 |
Family
ID=40238783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007157750A Expired - Fee Related JP5123575B2 (en) | 2007-06-14 | 2007-06-14 | Wiring board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5123575B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5010661B2 (en) * | 2009-09-30 | 2012-08-29 | 株式会社東芝 | Electronic device and method for manufacturing electronic device |
| CN102782862B (en) | 2010-02-26 | 2015-08-26 | 精材科技股份有限公司 | Chip packing-body and manufacture method thereof |
| WO2017014072A1 (en) * | 2015-07-23 | 2017-01-26 | ソニー株式会社 | Semiconductor apparatus, method for manufacturing same, and electronic device |
| JP2022039099A (en) * | 2020-08-27 | 2022-03-10 | ソニーセミコンダクタソリューションズ株式会社 | Package and manufacturing method for the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3384589B2 (en) * | 1993-08-09 | 2003-03-10 | 新光電気工業株式会社 | Semiconductor device |
| JPH07249750A (en) * | 1994-03-08 | 1995-09-26 | Toshiba Corp | Sealing method for solid state image pickup device |
| JP3850275B2 (en) * | 2001-11-29 | 2006-11-29 | 京セラ株式会社 | Electronic component equipment |
| FR2844098B1 (en) * | 2002-09-03 | 2004-11-19 | Atmel Grenoble Sa | OPTICAL MICROSYSTEM AND MANUFACTURING METHOD |
| CN100587962C (en) * | 2003-07-03 | 2010-02-03 | 泰塞拉技术匈牙利公司 | Methods and apparatus for packaging integrated circuit devices |
| JP2006073852A (en) * | 2004-09-03 | 2006-03-16 | Dainippon Printing Co Ltd | Sensor package and its manufacturing method |
-
2007
- 2007-06-14 JP JP2007157750A patent/JP5123575B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008311423A (en) | 2008-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4732824B2 (en) | Cap wafer with cavity, semiconductor package using the same, and cap wafer manufacturing method | |
| KR100616670B1 (en) | Image sensor module of chip scale and method of fabricating the same | |
| US7847417B2 (en) | Flip-chip mounting substrate and flip-chip mounting method | |
| KR100374241B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5757852B2 (en) | Imaging module and imaging unit | |
| JP5417320B2 (en) | Semiconductor package | |
| JP5493767B2 (en) | Sensor unit and manufacturing method thereof | |
| US8154115B1 (en) | Package structure having MEMS element and fabrication method thereof | |
| TW200830434A (en) | Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof | |
| JP2007049103A (en) | Semiconductor chip, method for manufacturing same, and semiconductor device | |
| JP5123575B2 (en) | Wiring board and manufacturing method thereof | |
| JP7444850B2 (en) | Semiconductor device, imaging device, and semiconductor device manufacturing method | |
| JP2008182014A (en) | Packaging board and its manufacturing method | |
| JP5728899B2 (en) | MEMS device and manufacturing method thereof | |
| WO2014083746A1 (en) | Optical device and method for production of optical device | |
| KR20050078633A (en) | Optical device | |
| JP6318084B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007227596A (en) | Semiconductor module and its manufacturing method | |
| KR20070015861A (en) | Electronic parts packaging structure and method of manufacturing the same | |
| US20120241937A1 (en) | Package structure having micro-electromechanical element | |
| JP5672690B2 (en) | Sensor unit and manufacturing method thereof | |
| JPH07231074A (en) | Solid-state image sensing module | |
| JP4404647B2 (en) | Electronic device and electronic component sealing substrate | |
| JP2005159136A (en) | Cob mounting frame, package mounting frame, and semiconductor device | |
| JP5408995B2 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5123575 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |