JP5121221B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5121221B2 JP5121221B2 JP2006335526A JP2006335526A JP5121221B2 JP 5121221 B2 JP5121221 B2 JP 5121221B2 JP 2006335526 A JP2006335526 A JP 2006335526A JP 2006335526 A JP2006335526 A JP 2006335526A JP 5121221 B2 JP5121221 B2 JP 5121221B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- region
- drain electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、基板に設けられた非晶質半導体膜を用いたボトムゲート型の薄膜トランジスタ(Thin Film Transistor(以下、TFTと略記する))、TFTにより構成された回路、及びTFTにより構成された回路を有する装置、及びその作製方法に関するものである。 The present invention relates to a bottom gate type thin film transistor (hereinafter referred to as TFT) using an amorphous semiconductor film provided on a substrate, a circuit constituted by a TFT, and a circuit constituted by a TFT. And a method for manufacturing the same.
特に本発明は、液晶表示装置に代表される電気光学装置、及びそのような電気光学装置を搭載した電子機器に好適に利用できる技術に関する。 In particular, the present invention relates to an electro-optical device typified by a liquid crystal display device and a technique that can be suitably used for an electronic apparatus equipped with such an electro-optical device.
現在、ノート型のパーソナルコンピュータやデスクトップ型のパーソナルコンピュータ用のモニタ、携帯電話、音楽再生装置、テレビ、携帯端末、デジタルスチルカメラ、ビデオカメラ、画像・動画閲覧専用のビューワ等の電子機器に、画像や文字情報を表示するために直視型の液晶表示装置が幅広く用いられている。 Currently, electronic devices such as monitors for notebook personal computers and desktop personal computers, mobile phones, music playback devices, televisions, mobile terminals, digital still cameras, video cameras, and viewers dedicated to viewing images and videos Direct-view liquid crystal display devices are widely used for displaying character information.
特にパッシブ型液晶表示装置に比べ、アクティブマトリクス型液晶表示装置は高精細な画像が得られることから、広く用いられている。 In particular, an active matrix liquid crystal display device is widely used because a high-definition image can be obtained as compared with a passive liquid crystal display device.
アクティブマトリクス型液晶表示装置は、表示領域となる画素部において能動素子(例えば薄膜トランジスタ)を個々の画素に対応してマトリクス状に配置して構成している。TFTはスイッチング素子として液晶に印加する電圧を画素毎に制御し所望の画像表示を行っている(特許文献1参照)。 In an active matrix liquid crystal display device, active elements (for example, thin film transistors) are arranged in a matrix corresponding to individual pixels in a pixel portion serving as a display region. The TFT controls the voltage applied to the liquid crystal as a switching element for each pixel to display a desired image (see Patent Document 1).
アクティブマトリクス型液晶表示装置は、フォトリソグラフィ技術により、複数のフォトマスクを使用して、基板上にTFT、配線、電極、絶縁膜中のコンタクトホール等を形成している。 In an active matrix liquid crystal display device, TFTs, wirings, electrodes, contact holes in an insulating film, and the like are formed on a substrate using a plurality of photomasks by a photolithography technique.
配線や電極を、アルミニウム(Al)やタングステン(W)、チタン(Ti)などの金属を用いて形成する場合には、乾式エッチング(ドライエッチング)、湿式エッチング(ウェットエッチング)いずれかのエッチングを行うことにより所望のパターンを形成することができる。 When the wiring or electrode is formed using a metal such as aluminum (Al), tungsten (W), or titanium (Ti), either dry etching (dry etching) or wet etching (wet etching) is performed. Thus, a desired pattern can be formed.
また透過型液晶表示装置の画素電極の材料などに用いられる透光性導電膜(本明細書では「透明導電膜」ともいう)についても、乾式エッチング(ドライエッチング)、湿式エッチング(ウェットエッチング)いずれかのエッチングを行うことにより所望のパターンを形成することができる。 In addition, a light-transmitting conductive film (also referred to as “transparent conductive film” in this specification) used for a material of a pixel electrode of a transmissive liquid crystal display device is either dry etching (wet etching) or wet etching (wet etching). By performing such etching, a desired pattern can be formed.
このような透明導電膜として、インジウム錫酸化物(Indium Tin Oxide(以下「ITO」ともいう))、酸化亜鉛、酸化インジウム酸化亜鉛(Indiumu Zinc Oxide(以下「IZO」ともいう))等の金属酸化物や半導体酸化物が用いられる。 As such a transparent conductive film, metal oxide such as indium tin oxide (Indium Tin Oxide (hereinafter also referred to as “ITO”)), zinc oxide, and indium zinc oxide (hereinafter also referred to as “IZO”)) is used. And semiconductor oxides are used.
特に、透明導電膜のエッチングについてはウェットエッチングが主流である。 In particular, wet etching is the mainstream for etching the transparent conductive film.
しかしながら上記に例示した透明導電膜は、アルミニウム(Al)等の金属と比較して残渣が生じ易いという欠点がある。従って残渣が発生し最終的に基板上に残渣が残留した場合には、画素電極間で電流リークを引き起こす恐れがある。 However, the transparent conductive film exemplified above has a drawback that a residue is likely to be generated as compared with a metal such as aluminum (Al). Therefore, when a residue is generated and finally remains on the substrate, current leakage may occur between the pixel electrodes.
また上述した透明導電膜と同様に、窒化珪素膜や酸化珪素膜などの絶縁膜においては、ウェットエッチングにより発生する残渣が導電体間の接続部に残留するという欠点がある。そのため接触不良やコンタクト抵抗の増大などを引き起こす恐れがある。 Similarly to the transparent conductive film described above, an insulating film such as a silicon nitride film or a silicon oxide film has a defect that a residue generated by wet etching remains in a connection portion between conductors. For this reason, there is a risk of causing a contact failure or an increase in contact resistance.
また、従来のTFTを用いた液晶表示装置においては、スイッチング機能の核となる半導体膜、或いはTFT全体を汚染物から保護するために、窒化珪素膜や、窒素を含む酸化珪素膜や、酸素を含む窒化珪素膜からなる保護膜(「パシベーション膜」ともいう)で覆うことで保護している。 Further, in a liquid crystal display device using a conventional TFT, a silicon nitride film, a silicon oxide film containing nitrogen, or oxygen is used to protect the semiconductor film serving as the nucleus of the switching function or the entire TFT from contaminants. The protective film is covered with a protective film (also referred to as a “passivation film”) made of a silicon nitride film.
ここでいう汚染物とは、半導体のスイッチングとしての機能を劣化させる効果をもつ、リチウム(Li)やナトリウム(Na)、カリウム(K)などのアルカリ金属である。 The contaminants referred to here are alkali metals such as lithium (Li), sodium (Na), and potassium (K) that have an effect of deteriorating the function of semiconductor switching.
ところが、透過型液晶表示装置あるいは半透過型液晶表示装置の場合、この保護膜はTFTの上部だけでなく、バックライトの光を透過させ、表示画像を形成する開口部にも形成される。 However, in the case of a transmissive liquid crystal display device or a transflective liquid crystal display device, this protective film is formed not only on the TFT but also on the opening that transmits the light of the backlight and forms a display image.
バックライトの光は開口部においても保護膜を透過するが、保護膜内部で光は反射、屈折や吸収などの影響を受け、最終的な透過光の強度は減少してしまう。このため液晶表示装置の輝度がバックライト光源自体に対し低減した値となってしまう恐れがある。加えて、同様の理由から保護膜を透過した後の光の波長が光源の波長から変化し、実際に表示される色と目的とする色との間にずれが生じてしまう恐れがある。 The light of the backlight is transmitted through the protective film even at the opening, but the light is affected by reflection, refraction, absorption, etc. inside the protective film, and the intensity of the final transmitted light is reduced. For this reason, there is a possibility that the luminance of the liquid crystal display device becomes a reduced value with respect to the backlight light source itself. In addition, for the same reason, the wavelength of the light after passing through the protective film changes from the wavelength of the light source, and there is a possibility that a deviation occurs between the actually displayed color and the target color.
また、従来のアクティブマトリクス型の液晶表示装置は行と列からなるマトリクス状の画素からなり、線順次駆動により走査線(ゲート配線)を選択し画像を表示領域(画素部)に表示させる方式をとることが主流である。 Further, a conventional active matrix type liquid crystal display device is composed of matrix-like pixels composed of rows and columns, and a method of selecting a scanning line (gate wiring) by line-sequential driving and displaying an image on a display region (pixel portion). It is mainstream to take.
各走査信号線は60Hz等の周期で選択されるが、任意の行への書き込みを終了した後、次の周期で書き込みが行われるまでの期間、画素電極の電位を保持するために、各画素に補助容量(Cs)を設けている。 Each scanning signal line is selected at a cycle of 60 Hz or the like, but each pixel is held in order to hold the potential of the pixel electrode for a period until writing is performed at the next cycle after writing to an arbitrary row. Is provided with an auxiliary capacity (Cs).
従来の非晶質半導体膜を用いたアクティブマトリクス型の液晶表示装置においては、補助容量の形成方法として、次の二つの方法が考えられる。すなわち、隣接する画素のゲート配線(走査線)もしくはゲート配線と同じ材料及び同じ層に形成した配線を一方の電極とし、画素電極を他方の電極とし、二つの電極との間に、ゲート絶縁膜と保護膜の二層を挟んで補助容量を形成する方法(以下「第1の方法」という)と、ゲート配線とは別に形成され、かつゲート配線と同様の材料及び同じ層に形成された補助容量線を一方の電極とし、画素電極と接続し、ドレイン電極と同様の材料及び同じ層に形成された電極を他方の電極とし、二つの電極との間に、ゲート絶縁膜を挟んで補助容量を形成する方法(以下「第2の方法」という)が挙げられる。 In an active matrix type liquid crystal display device using a conventional amorphous semiconductor film, the following two methods can be considered as a method of forming an auxiliary capacitor. That is, a gate wiring (scanning line) of an adjacent pixel or a wiring formed in the same material and the same layer as the gate wiring is used as one electrode, the pixel electrode is used as the other electrode, and a gate insulating film is provided between the two electrodes. The auxiliary capacitor is formed separately from the gate wiring and the same material and the same layer as the gate wiring, and a method of forming the auxiliary capacitance between the two layers of the protective film and the protective film (hereinafter referred to as “first method”) Use the capacitor line as one electrode, connect it to the pixel electrode, use the same material as the drain electrode and the electrode formed in the same layer as the other electrode, and sandwich the gate insulating film between the two electrodes and the auxiliary capacitor (Hereinafter referred to as “second method”).
従来のアクティブマトリクス型液晶表示装置の画素の上面図を図2に示す。図2の液晶表示装置は、ゲート電極及びゲート配線(「ゲート配線」を「走査線」ともいう)1002、TFTの半導体膜1003、ソース電極及びソース配線(「ソース配線」を「信号線」ともいう)1004、ドレイン電極1005、画素電極1006、補助容量1007を有している。補助容量1007は、ゲート配線1002、画素電極1006、及びゲート配線1002と画素電極1006の間に形成された絶縁膜(誘電体膜)によって形成されている。
A top view of a pixel of a conventional active matrix liquid crystal display device is shown in FIG. The liquid crystal display device in FIG. 2 includes a gate electrode and a gate wiring (“gate wiring” is also referred to as a “scanning line”) 1002, a
図2に示す従来のアクティブマトリクス型液晶表示装置の作製工程を、図12(A)〜図12(F)及び図13(A)〜図13(D)を用いて説明する。なお図12(A)〜図12(F)及び図13(A)〜図13(D)は、図2のB−B’線に沿った断面に対応する。 A manufacturing process of the conventional active matrix liquid crystal display device shown in FIG. 2 will be described with reference to FIGS. 12 (A) to 12 (F) and FIGS. 13 (A) to 13 (D). Note that FIGS. 12A to 12F and FIGS. 13A to 13D correspond to cross sections taken along the line B-B ′ of FIG. 2.
まず基板1000上に第1の導電膜1021を成膜する(図12(A)参照)。次いで第1のフォトリソグラフィ工程を行い、レジストマスクを形成し、第1の導電膜1021の不要な部分をエッチングにより除去して、ゲート電極及びゲート配線1002を形成する(図12(B)参照)。
First, the first
基板1000、ゲート電極及びゲート配線1002上に、ゲート絶縁膜1022、非晶質半導体膜1023、一導電型を付与する不純物を含む非晶質半導体膜1024を成膜する(図12(C)参照)。次いで第2のフォトリソグラフィ工程を行い、レジストマスクを形成して、非晶質半導体膜1023、一導電型を付与する不純物を含む非晶質半導体膜1024の不要な部分をエッチングにて除去し、島状半導体膜1025aと島状不純物半導体膜1025bを形成する(図12(D)参照)。
A gate
次いで、ゲート絶縁膜1022、島状半導体膜1025a、島状不純物半導体膜1025b上に、第2の導電膜1026を成膜する(図12(E)参照)。さらに第3のフォトリソグラフィ工程を行い、レジストマスクを形成して、第2の導電膜1026の不要な部分をエッチングして、ソース電極及びソース配線1004、ドレイン電極1005を形成する(図12(F)参照)。
Next, a second
さらにソース電極及びソース配線1004、ドレイン電極1005をマスクとして、島状半導体膜1025aと島状不純物半導体膜1025bを自己整合的にエッチングする。島状不純物半導体膜1025bをソース領域1003bs及びドレイン領域1003bdに分離する。また島状半導体膜1025aもエッチングされ島状半導体膜1003aとなる(図13(A)参照)。
Further, the island-
ソース電極及びソース配線1004、ドレイン電極1005、ソース領域1003bs及びドレイン領域1003bd、及び島状半導体膜1003a上に、保護膜1027を成膜する(図13(B)参照)。第4のフォトリソグラフィ工程によりレジストマスクを形成し、保護膜1027をエッチングして、ドレイン電極1005に達するコンタクトホール1001を形成する(図13(C)参照)。
A
さらに保護膜1027及びコンタクトホール1001を覆って、第3の導電膜1029を成膜する(図13(D)参照)。第5のフォトリソグラフィ工程によりレジストマスクを形成し、第3の導電膜1029をエッチングして、画素電極1006を形成する(図13(E)参照)。
Further, a third
このように、図2に示す従来のアクティブマトリクス型液晶表示装置の画素は、5回のフォトリソグラフィ工程により、5枚のフォトマスクを使用して形成される。 As described above, the pixels of the conventional active matrix liquid crystal display device shown in FIG. 2 are formed using five photomasks by five photolithography processes.
また、補助容量を上記第1の方法で形成した例を図2及び図11に示す。図2の液晶表示装置は、隣接する画素のゲート配線(走査線)を一方の電極とし、画素電極を他方の電極とした例である。図2において、ゲート電極及びゲート配線1002、TFTの半導体膜1003、ソース電極及びソース配線1004、ドレイン電極1005、画素電極1006である。補助容量1007は、ゲート配線1002、画素電極1006、及びゲート配線1002と画素電極1006の間に形成されたゲート絶縁膜と保護膜を誘電体膜として用いることにより形成されている。
An example in which the auxiliary capacitor is formed by the first method is shown in FIGS. The liquid crystal display device in FIG. 2 is an example in which the gate wiring (scanning line) of an adjacent pixel is used as one electrode and the pixel electrode is used as the other electrode. In FIG. 2, a gate electrode and
また図11の液晶表示装置は、ゲート配線と同じ材料及び同じ層に形成した配線を一方の電極とし、画素電極を他方の電極とした例である。図11において、ゲート電極及びゲート配線1012、TFTの半導体膜1013、ソース電極及びソース配線1014、ドレイン電極1015、画素電極1016、補助容量1017、補助容量線1018である。ドレイン電極1015と画素電極1016はコンタクトホール1011で接続されている。補助容量線1018は、ゲート電極及びゲート配線1012と同様の材料及び同じ層に形成されている。
11 is an example in which a wiring formed in the same material and in the same layer as the gate wiring is used as one electrode and the pixel electrode is used as the other electrode. In FIG. 11, a gate electrode and
補助容量1017は、補助容量線1018、画素電極1016、及び補助容量線1018と画素電極1016の間に形成されたゲート絶縁膜と保護膜を誘電体膜として用いることにより形成されている。
The
第2の方法で補助容量を形成した例は図50に示される。図50において、ゲート電極及びゲート配線1032、TFTの半導体膜1033、ソース電極及びソース配線1034、ドレイン電極1035、画素電極1036、補助容量1037a及び1037b、下層補助容量線1038、上層補助容量電極1039a及び1039bである。ドレイン電極1035はコンタクトホール1031を介して画素電極1036と接続されている。
An example in which the auxiliary capacitor is formed by the second method is shown in FIG. In FIG. 50, a gate electrode and
上層補助容量電極1039aは、ソース電極及びソース配線1034、並びにドレイン電極1035と、同じ材料及び同じ層に形成されており、コンタクトホールを介して画素電極1036と接続されている。補助容量1037aは、下層補助容量線1038を一方の電極、上層補助容量電極1039aを他方の電極、ゲート絶縁膜を電極間の誘電体として形成される。
The upper
また上層補助容量電極1039bも、ソース電極及びソース配線1034、並びにドレイン電極1035と、同じ材料及び同じ層に形成され、コンタクトホールを介して画素電極1036と接続されている。補助容量1037bは、下層補助容量線1038を一方の電極、上層補助容量電極1039bを他方の電極、ゲート絶縁膜を電極間の誘電体として形成される。
The upper
第2の方法では、二つの電極間の誘電体膜がゲート絶縁膜一層分で良いことから膜厚を薄くできるので容量を増加させることができる。従って第2の方法は、第1の方法に比べ補助容量を形成するのに大きな面積を必要としない。 In the second method, since the dielectric film between the two electrodes may be one gate insulating film, the film thickness can be reduced, so that the capacity can be increased. Therefore, the second method does not require a large area to form the auxiliary capacitance as compared with the first method.
しかし逆に第2の方法では、一方の電極として補助容量線を走査線(ゲート配線)と別に設けるために電極を形成するための面積が必要となり、開口率が低下すること、また他方の電極としてドレイン電極と同様の材料及び同じ層に形成された電極を形成することから、歩留まりの低下が問題となる。 However, in the second method, on the other hand, an area for forming an electrode is required to provide the auxiliary capacitance line as one electrode separately from the scanning line (gate wiring), and the aperture ratio is lowered. Since a material similar to that of the drain electrode and an electrode formed in the same layer are formed, a decrease in yield becomes a problem.
これに対し第1の方法では、誘電体膜にゲート絶縁膜と保護膜の二層を用いるため、容量が第2の方法と比較して小さく、そのため電極を形成するためにより大きな面積が必要となる。このため走査線自体を太い配線としなくてはならない、画素電極と走査線との重なり部分を設計上広くとらなければならないなどの問題が起こってしまう。 On the other hand, in the first method, two layers of a gate insulating film and a protective film are used as the dielectric film, so that the capacitance is smaller than that of the second method, and thus a larger area is required to form the electrode. Become. For this reason, problems arise such that the scanning lines themselves must be made thick and the overlapping portions of the pixel electrodes and the scanning lines must be wide in design.
またさらに、図2及び図11に示すように従来のアクティブ型液晶表示装置では、TFTに接続されたソース電極又はドレイン電極と画素電極は、円形のコンタクトホール1001又は1011を介して接続され、それによりTFTと画素電極とを電気的に接続させている。
Further, as shown in FIGS. 2 and 11, in the conventional active type liquid crystal display device, the source electrode or drain electrode connected to the TFT and the pixel electrode are connected through a
しかしこのコンタクトホールそのものまたはコンタクトホール近傍の形状が、凹状となって配向膜に凹部が生じてしまうため、理想的なラビングが困難である。このためコンタクトホール上部近辺に位置する液晶は配向乱れを起こしてしまうという欠点がある。このためコンタクトホール上部近辺において光漏れが生じるため、表示の質が損なわれてしまうという問題がある。 However, the shape of the contact hole itself or in the vicinity of the contact hole becomes concave and a concave portion is formed in the alignment film, so that ideal rubbing is difficult. For this reason, the liquid crystal located in the vicinity of the upper part of the contact hole has a drawback that alignment disorder occurs. For this reason, light leakage occurs in the vicinity of the upper part of the contact hole, and there is a problem in that the display quality is impaired.
このような問題を防ぐ方法として、TFTが形成される基板と対向する対向基板側にブラックマトリクスを設け、コンタクトホールとその近傍を遮光するという方法がある。しかしこのことは開口率を低減させる要因の一つになっている。 As a method for preventing such a problem, there is a method in which a black matrix is provided on the counter substrate side facing the substrate on which the TFT is formed, and the contact hole and its vicinity are shielded from light. However, this is one of the factors that reduce the aperture ratio.
また保護膜は、保護膜材料をドライエッチング方法を用いてエッチングし、所定の形状にすることによって作成される。この時エッチングにより生じた保護膜材料の一部や、保護膜材料とエッチングガス成分との反応生成物等、不要な物質が残渣として被処理面に残留する。例えばこの残渣が画素電極と接続する配線との間に生じた場合、画素電極と配線との間の接触抵抗の原因となったり、あるいは電気的な接触が妨げられる恐れがあり、ひいては液晶表示装置としての機能を著しく損ねたり、機能自体を不可能なものにしてしまう。 The protective film is formed by etching the protective film material using a dry etching method to obtain a predetermined shape. At this time, unnecessary substances such as a part of the protective film material generated by etching and a reaction product of the protective film material and the etching gas component remain on the surface to be processed. For example, when the residue is generated between the pixel electrode and the wiring connected to the pixel electrode, it may cause a contact resistance between the pixel electrode and the wiring, or an electrical contact may be hindered. As a result, the function of the device is significantly impaired or the function itself becomes impossible.
そのため残渣が残留するのを回避する目的で、フッ酸系の薬液やアルカリ洗浄剤、界面活性剤、純水、あるいはこれらと超音波洗浄との組合せ(以下洗浄剤と呼ぶ)により被処理面を洗浄する。 Therefore, in order to avoid residue residue, the surface to be treated is treated with hydrofluoric acid chemical solution, alkaline cleaner, surfactant, pure water, or a combination of these and ultrasonic cleaning (hereinafter referred to as cleaning agent). Wash.
しかし、従来の液晶表示装置の構造では、画素電極とドレイン電極との接触部分に径の小さい円形のコンタクトホールを用いていたが、洗浄後において洗浄剤から被処理面を有する基板を引き上げた際、円形のコンタクトホール内壁や底部に残渣や洗浄液が残留する恐れがあった。 However, in the structure of the conventional liquid crystal display device, a circular contact hole having a small diameter is used at the contact portion between the pixel electrode and the drain electrode. However, when the substrate having the surface to be processed is lifted from the cleaning agent after cleaning. There is a risk that residue or cleaning liquid may remain on the inner wall or bottom of the circular contact hole.
またこのような従来の径の小さいコンタクトホールでは、画素電極とドレイン電極が段差により断線してしまい、接続不良が起こるという恐れがあった。 Further, in such a conventional contact hole having a small diameter, the pixel electrode and the drain electrode are disconnected due to a step, and there is a fear that a connection failure occurs.
また、液晶表示装置には、表示装置の背後に設けられたバックライトからの光を透過させ表示を行う透過型液晶表示装置と、外光を基板中に設けられた反射電極で反射させ表示を行う反射型液晶表示装置がある。 In addition, the liquid crystal display device includes a transmissive liquid crystal display device that transmits light from a backlight provided behind the display device and performs display, and external light is reflected by a reflective electrode provided in the substrate for display. There is a reflective liquid crystal display device to perform.
透過型液晶表示装置は屋内等の暗所でも視認性に優れ、反射型液晶表示装置は屋外の明るい場所で優れる。また携帯電話のように屋内、屋外と場所を選ばず使用される表示装置に対しては、透過型と反射型との機能を併せた半透過型(透過領域と反射領域がほぼ同程度の割合で形成)液晶表示装置や、微反射型(反射領域が透過領域よりも小さい)液晶表示装置がある。
上記のような液晶表示装置を含む製品を市場に供給するには、生産性の向上及び低コスト化と、高信頼性を同時に推進することが課題となる。 In order to supply products including the above-described liquid crystal display devices to the market, it is a challenge to simultaneously promote improvement in productivity and cost reduction and high reliability.
本発明は、アクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、上記課題を解決するものであって、その目的とするところは、歩留まりの高い量産工程を可能とし、且つ、輝度の高い、高開口率の液晶表示装置及びその作製方法を提供することにある。 The present invention solves the above-described problems in an electro-optical device and a semiconductor device typified by an active matrix liquid crystal display device, and its object is to enable a mass production process with a high yield, and Another object of the present invention is to provide a liquid crystal display device with high luminance and high aperture ratio and a method for manufacturing the same.
本発明では、画素における開口部中の保護膜およびゲート配線上の保護膜を除去することにより、前記課題を解決し上記目的を達成する。 In the present invention, by removing the protective film in the opening in the pixel and the protective film on the gate wiring, the above-mentioned problems are solved and the above object is achieved.
本発明は、絶縁性基板と、前記絶縁性基板より上に設けられた薄膜トランジスタ(Thin Film Transistor(TFT))と、前記絶縁性基板より上に設けられたゲート配線と、前記絶縁性基板より上に設けられたソース配線と、前記絶縁性基板より上に設けられた補助容量と、前記薄膜トランジスタに接続された画素電極と、前記ゲート配線および前記ソース配線とで囲まれた開口部とを有し、前記薄膜トランジスタおよび前記ソース配線は絶縁性材料を含む保護膜に覆われ、前記開口部の一部と前記補助容量は保護膜に覆われていないことを特徴とする半導体装置に関するものである。 The present invention relates to an insulating substrate, a thin film transistor (TFT) provided above the insulating substrate, a gate wiring provided above the insulating substrate, and above the insulating substrate. A source wiring provided on the insulating substrate, an auxiliary capacitor provided above the insulating substrate, a pixel electrode connected to the thin film transistor, and an opening surrounded by the gate wiring and the source wiring. The thin film transistor and the source wiring are covered with a protective film containing an insulating material, and a part of the opening and the auxiliary capacitor are not covered with the protective film.
なお、本明細書では「ソース配線」及び「ソース線」を「信号線」ともいう。また本明細書では、便宜上薄膜トランジスタの一対の不純物領域をソース領域及びドレイン領域としている。しかしソース領域及びドレイン領域が反転する場合は、それぞれ逆の働きをするのはいうまでもなく、またソース電極及びドレイン電極についても同様である。 In this specification, “source wiring” and “source line” are also referred to as “signal lines”. In this specification, for convenience, a pair of impurity regions of a thin film transistor is used as a source region and a drain region. However, when the source region and the drain region are inverted, it goes without saying that the respective operations are reversed, and the same applies to the source electrode and the drain electrode.
TFTのスイッチング機能を行う中核となるのが、半導体膜である。半導体膜にはシリコンを用いることが多い。また半導体膜の結晶状態から液晶表示装置を大きく二つに分類することができる。即ち、半導体膜の結晶状態が非晶質(アモルファス状態)である非晶質半導体膜を用いた液晶表示装置と、結晶質(多結晶状態)である結晶性半導体膜を用いた液晶表示装置である。 A semiconductor film is a core for performing the switching function of the TFT. Silicon is often used for the semiconductor film. In addition, liquid crystal display devices can be roughly classified into two types based on the crystalline state of the semiconductor film. That is, a liquid crystal display device using an amorphous semiconductor film whose crystal state is amorphous (amorphous state) and a liquid crystal display device using a crystalline semiconductor film that is crystalline (polycrystalline state). is there.
結晶性半導体膜を用いた液晶表示装置では、半導体膜中のキャリアの移動度が高いなどの理由から、表示領域周辺にTFTを用いて駆動回路を一体形成することが可能である。しかしその反面、製造工程の複雑さによる歩留まり低下や、製造コストの増大などが問題となる。 In a liquid crystal display device using a crystalline semiconductor film, a driver circuit can be integrally formed using a TFT around the display region for reasons such as high carrier mobility in the semiconductor film. On the other hand, however, there are problems such as a decrease in yield due to the complexity of the manufacturing process and an increase in manufacturing cost.
また、結晶性半導体膜を作製する場合には、結晶化のためにXeClやKrF等の気体レーザの一種であるエキシマレーザを線状のレーザビームに加工し、非晶質半導体膜上を走査するのが一般的である。 In the case of manufacturing a crystalline semiconductor film, an excimer laser which is a kind of gas laser such as XeCl or KrF is processed into a linear laser beam for crystallization, and the amorphous semiconductor film is scanned. It is common.
しかし現状では線状レーザビームの長さに限界があるため、コスト低減に有利な大型ガラス基板に対応することができない等の問題がある。 However, since the length of the linear laser beam is limited at present, there is a problem that it is not possible to cope with a large glass substrate that is advantageous for cost reduction.
一方、非晶質半導体膜を用いた液晶表示装置は、結晶性半導体膜を用いた液晶表示装置と比較して、製造工程が簡易であるため、製造コストが安価となるという利点がある。 On the other hand, a liquid crystal display device using an amorphous semiconductor film has an advantage that a manufacturing cost is low because a manufacturing process is simpler than a liquid crystal display device using a crystalline semiconductor film.
本発明は、基板と、前記基板上に設けられ、チャネル形成領域、ソース領域、ドレイン領域、ゲート絶縁膜と、ゲート電極を有する薄膜トランジスタと、前記ソース領域に接続されるソース配線と、前記ドレイン領域に接続されるドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続される画素電極と、前記薄膜トランジスタ及び前記ソース配線を覆い、前記画素電極の周辺部と重なる保護膜とを有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有し、前記補助容量は前記保護膜に覆われていないことを特徴とする半導体装置に関するものである。 The present invention includes a substrate, a channel formation region, a source region, a drain region, a gate insulating film, a thin film transistor having a gate electrode, a source wiring connected to the source region, and the drain region. A drain electrode connected to the substrate, a storage capacitor provided on the substrate, a pixel electrode connected to the drain electrode, a protective film covering the thin film transistor and the source wiring and overlapping a peripheral portion of the pixel electrode, And the protective film has an opening surrounded by the gate wiring and the source wiring, and the auxiliary capacitor is not covered by the protective film. .
また本発明は、基板と、前記基板上に設けられ、一対の一導電型の不純物領域とチャネル形成領域を含む薄膜トランジスタと、前記一対の一導電型の不純物領域の一方と電気的に接続する第1の配線と、前記一対の一導電型の不純物領域の他方と電気的に接続する第1の電極と、前記第1の電極と接続する画素電極と、前記基板上に設けられた補助容量と、前記画素電極と前記補助容量上に開口部を有し、前記薄膜トランジスタ及び前記ソース配線を覆う保護膜と、を有することを特徴とする半導体装置に関するものである。 The present invention also provides a substrate, a thin film transistor provided on the substrate and including a pair of one-conductivity type impurity regions and a channel formation region, and electrically connected to one of the pair of one-conductivity type impurity regions. One wiring, a first electrode electrically connected to the other of the pair of one conductivity type impurity regions, a pixel electrode connected to the first electrode, and an auxiliary capacitor provided on the substrate, The present invention relates to a semiconductor device having an opening on the pixel electrode and the auxiliary capacitor, and a protective film covering the thin film transistor and the source wiring.
また本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャネル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部と、前記薄膜トランジスタ、前記画素電極、前記保護膜上に形成された第1の配向膜と、前記基板に対向する対向基板と、前記対向基板上に形成された対向電極と、前記対向電極上に形成された第2の配向膜と、前記基板と前記対向基板との間に保持された液晶とを有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記開口部の一部と前記補助容量は前記保護膜に覆われていないことを特徴とする半導体装置に関するものである。 The present invention also includes a substrate, a gate wiring provided over the substrate, a gate insulating film, a channel formation region, a source region, a thin film transistor having a drain region, and a source wiring connected to the source region. A drain electrode provided on the substrate and connected to the drain region; an auxiliary capacitor provided on the substrate; a pixel electrode connected to the drain electrode; and formed on the thin film transistor and the source wiring. A protective film formed, an opening surrounded by the gate wiring and the source wiring, the thin film transistor, the pixel electrode, a first alignment film formed on the protective film, and an opposing surface facing the substrate A substrate, a counter electrode formed on the counter substrate, a second alignment film formed on the counter electrode, and held between the substrate and the counter substrate The thin film transistor and the source wiring are covered with a protective film, and a part of the opening and the auxiliary capacitor are not covered with the protective film. is there.
又本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャネル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部を有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記開口部の一部と前記補助容量は前記保護膜に覆われておらず、前記画素電極は透明電極であり、前記画素電極の一部に重なって、反射電極が形成されていることを特徴とする半導体装置に関するものある。 The present invention also provides a substrate, a thin film transistor provided on the substrate, having a gate wiring, a gate insulating film, a channel formation region, a source region, a drain region, and the source region. A source wiring connected to the substrate, a drain electrode provided on the substrate and connected to the drain region, an auxiliary capacitor provided on the substrate, a pixel electrode connected to the drain electrode, and the thin film transistor And a protective film formed on the source wiring, and an opening surrounded by the gate wiring and the source wiring. The thin film transistor and the source wiring are covered with a protective film, and a part of the opening And the auxiliary capacitor is not covered with the protective film, the pixel electrode is a transparent electrode, and a reflective electrode is formed on a part of the pixel electrode. Some relates to a semiconductor device according to claim Rukoto.
本発明において、前記反射電極は、アルミニウム(Al)、銀(Ag)、クロム(Cr)のいずれか1つを含んでもよい。 In the present invention, the reflective electrode may include any one of aluminum (Al), silver (Ag), and chromium (Cr).
また本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャネル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部と、前記基板上に形成され、前記ゲート配線と同じの材料及び同じ層に形成されたコモン配線と、前記基板上に形成され、前記画素電極と同じ材料及び同じ層に形成され、前記コモン配線に接続された、複数のコモン電極と、前記基板に対向する対向基板と、前記基板と前記対向基板との間に保持された液晶とを有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記開口部の一部と前記補助容量は前記保護膜に覆われていないことを特徴とする半導体装置に関するものである。 Further, the present invention provides a substrate, a thin film transistor provided on the substrate, having a gate wiring, a gate insulating film, a channel formation region, a source region, a drain region, and the source region. A source wiring connected to the substrate, a drain electrode provided on the substrate and connected to the drain region, an auxiliary capacitor provided on the substrate, a pixel electrode connected to the drain electrode, and the thin film transistor And a protective film formed on the source wiring, an opening surrounded by the gate wiring and the source wiring, and a substrate formed on the same material and in the same layer as the gate wiring. A plurality of common electrodes formed on the substrate, formed on the same material and in the same layer as the pixel electrode, and connected to the common wires; And a liquid crystal held between the substrate and the counter substrate, the thin film transistor and the source wiring are covered with a protective film, a part of the opening and the auxiliary The capacitor relates to a semiconductor device that is not covered with the protective film.
また本発明は、基板と、前記基板上に設けられた薄膜トランジスタと、前記薄膜トランジスタは、ゲート配線と、ゲート絶縁膜と、チャネル形成領域と、ソース領域と、ドレイン領域を有し、前記基板上に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部と、前記画素電極に設けられた複数の溝と、前記薄膜トランジスタ、前記画素電極、前記保護膜上に形成された第1の配向膜と、前記基板に対向する対向基板と、前記対向基板上に形成された対向電極と、前記対向電極上に設けられた複数の突起と、前記対向電極及び前記複数の突起上に形成された第2の配向膜と、前記基板と前記対向基板との間に保持された液晶とを有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記開口部の一部と前記補助容量は前記保護膜に覆われていないことを特徴とする半導体装置に関するものである。 The present invention also includes a substrate, a thin film transistor provided over the substrate, and the thin film transistor includes a gate wiring, a gate insulating film, a channel formation region, a source region, and a drain region. A source wiring connected to the source region; a drain electrode provided on the substrate; connected to the drain region; an auxiliary capacitor provided on the substrate; and connected to the drain electrode. A pixel electrode, a protective film formed on the thin film transistor and the source wiring, an opening surrounded by the gate wiring and the source wiring, a plurality of grooves provided in the pixel electrode, the thin film transistor, The pixel electrode, a first alignment film formed on the protective film, a counter substrate facing the substrate, and a counter current formed on the counter substrate A plurality of protrusions provided on the counter electrode, a second alignment film formed on the counter electrode and the plurality of protrusions, and a liquid crystal held between the substrate and the counter substrate, The thin film transistor and the source wiring are covered with a protective film, and a part of the opening and the auxiliary capacitor are not covered with the protective film.
また本発明は、基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、チャネル形成領域と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けられ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護膜と、前記ゲート配線および前記ソース配線とで囲まれた開口部と、前記画素電極に設けられた複数の第1の溝と、前記薄膜トランジスタ、前記画素電極、前記保護膜上に形成された第1の配向膜と、前記基板に対向する対向基板と、前記対向基板上に形成された対向電極と、前記対向電極に設けられた複数の第2の溝と、前記対向電極及び前記複数の溝上に形成された第2の配向膜と、前記基板と前記対向基板との間に保持された液晶とを有し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記開口部の一部と前記補助容量は前記保護膜に覆われておらず、前記第1の溝と前記第2の溝は重ならないように配置されることを特徴とする半導体装置に関するものである。 Further, the present invention provides a substrate, a thin film transistor provided on the substrate, having a gate wiring, a gate insulating film, a channel formation region, a source region, a drain region, and the source region. A source wiring connected to the substrate, a drain electrode provided on the substrate and connected to the drain region, an auxiliary capacitor provided on the substrate, a pixel electrode connected to the drain electrode, and the thin film transistor A protective film formed on the source wiring, an opening surrounded by the gate wiring and the source wiring, a plurality of first grooves provided in the pixel electrode, the thin film transistor, and the pixel electrode A first alignment film formed on the protective film, a counter substrate facing the substrate, a counter electrode formed on the counter substrate, and the counter electrode A plurality of second grooves provided, a second alignment film formed on the counter electrode and the plurality of grooves, and a liquid crystal held between the substrate and the counter substrate, The thin film transistor and the source wiring are covered with a protective film, a part of the opening and the auxiliary capacitor are not covered with the protective film, and the first groove and the second groove are not overlapped. The present invention relates to a semiconductor device.
また本発明は、基板と、前記基板上に設けられ、第1のゲート配線と、ゲート絶縁膜と、第1のチャネル形成領域と、第1のソース領域と、第1のドレイン領域を有する第1の薄膜トランジスタ、及び第2のゲート配線と、前記ゲート絶縁膜と、第2のチャネル形成領域と、第2のソース領域と、第2のドレイン領域を有する第2の薄膜トランジスタと、前記基板上に設けられ、前記第1のソース領域及び前記第2のソース領域と接続されたソース配線と、前記基板上に設けられ、前記第1のドレイン領域に接続された第1のドレイン電極と、前記基板上に設けられ、前記第2のドレイン領域に接続された第2のドレイン電極と、前記基板上に設けられた補助容量と、前記第1のドレイン電極に接続された第1の画素電極と、前記第2のドレイン電極に接続された第2の画素電極と、前記第1のゲート配線及び第2のゲート配線と同じ材料及び同じ層に形成された補助容量線と、前記第1の画素電極の一部と前記補助容量線が重なる領域に、第1の補助容量が形成され、前記第2の画素電極の一部と前記補助容量線が重なる領域に、第2の補助容量が形成され、前記第1の薄膜トランジスタ、前記第2の薄膜トランジスタ及び前記ソース配線上に形成された保護膜と、前記第1のゲート配線、前記第2のゲート配線および前記ソース配線とで囲まれた開口部と、前記第1の薄膜トランジスタ、前記第2の薄膜トランジスタ及び前記ソース配線は前記保護膜に覆われ、前記開口部の一部、前記第1の補助容量及び前記第2の補助容量は、前記保護膜に覆われておらず、前記第1の薄膜トランジスタ、前記第2の薄膜トランジスタ、前記第1の画素電極、前記第2の画素電極及び前記保護膜上に形成された第1の配向膜と、前記基板に対向する対向基板と、前記対向基板上に形成された対向電極と、前記対向電極上に形成された第2の配向膜と、前記基板と前記対向基板との間に保持された液晶とを有することを特徴とする半導体装置に関するものである。 The present invention also provides a substrate, a first gate wiring, a gate insulating film, a first channel formation region, a first source region, and a first drain region provided on the substrate. A first thin film transistor, a second gate wiring, the gate insulating film, a second channel formation region, a second source region, a second thin film transistor having a second drain region, and the substrate. A source wiring connected to the first source region and the second source region; a first drain electrode provided on the substrate and connected to the first drain region; and the substrate. A second drain electrode connected to the second drain region; an auxiliary capacitor provided on the substrate; a first pixel electrode connected to the first drain electrode; Said second drain A second pixel electrode connected to the first electrode, a storage capacitor line formed in the same material and in the same layer as the first gate wiring and the second gate wiring, a part of the first pixel electrode, A first storage capacitor is formed in a region where the storage capacitor line overlaps, a second storage capacitor is formed in a region where a part of the second pixel electrode and the storage capacitor line overlap, and the first storage capacitor is formed. A protective film formed on the thin film transistor, the second thin film transistor, and the source wiring; an opening surrounded by the first gate wiring, the second gate wiring, and the source wiring; The thin film transistor, the second thin film transistor, and the source wiring are covered with the protective film, and a part of the opening, the first auxiliary capacitor, and the second auxiliary capacitor are not covered with the protective film. The first thin film A first alignment film formed on the transistor, the second thin film transistor, the first pixel electrode, the second pixel electrode, and the protective film, a counter substrate facing the substrate, and the counter substrate A counter electrode formed on the counter electrode, a second alignment film formed on the counter electrode, and a liquid crystal held between the substrate and the counter substrate. is there.
本発明において、前記第1の画素電極と前記第2の画素電極の面積が同じであるものである。 In the present invention, the areas of the first pixel electrode and the second pixel electrode are the same.
本発明において、前記第1の画素電極と前記第2の画素電極の面積が異なるものである。 In the present invention, the areas of the first pixel electrode and the second pixel electrode are different.
本発明は、基板上にゲート配線を形成し、前記ゲート配線上にゲート絶縁膜を形成し、前記ゲート配線上に、前記ゲート絶縁膜を介して、島状半導体膜及び島状不純物半導体膜を形成し、前記ゲート絶縁膜、前記島状半導体膜、前記島状不純物半導体膜上に、ソース配線及びドレイン電極を形成し、前記ソース配線及び前記ドレイン電極をマスクとして、前記島状半導体膜及び前記島状不純物半導体膜をエッチングして、前記島状不純物半導体膜からソース領域及びドレイン領域を、前記島状半導体膜からチャネル形成領域を形成し、前記ソース配線、前記ドレイン電極、前記ソース領域、前記ドレイン領域及び前記チャネル形成領域上に絶縁膜を形成し、前記絶縁膜の一部を除去して、前記ドレイン電極の一部の領域を露出させ、前記ドレイン電極の露出した領域に接して、画素電極を形成し、前記ソース配線、前記ソース領域、前記ドレイン領域及び前記チャネル形成領域上の絶縁膜は除去されず、前記除去されない絶縁膜は保護膜として機能することを特徴とする半導体装置の作製方法に関するものである。 In the present invention, a gate wiring is formed on a substrate, a gate insulating film is formed on the gate wiring, and an island-shaped semiconductor film and an island-shaped impurity semiconductor film are formed on the gate wiring through the gate insulating film. Forming a source wiring and a drain electrode on the gate insulating film, the island-shaped semiconductor film, and the island-shaped impurity semiconductor film, and using the source wiring and the drain electrode as a mask, Etching the island-like impurity semiconductor film to form a source region and a drain region from the island-like impurity semiconductor film, and forming a channel formation region from the island-like semiconductor film, the source wiring, the drain electrode, the source region, the An insulating film is formed on the drain region and the channel formation region, a part of the insulating film is removed, a part of the drain electrode is exposed, and the drain is formed. A pixel electrode is formed in contact with the exposed region of the gate electrode, and the insulating film on the source wiring, the source region, the drain region, and the channel formation region is not removed, and the insulating film that is not removed serves as a protective film. The present invention relates to a method for manufacturing a semiconductor device which functions.
本発明において、前記薄膜トランジスタは、ボトムゲート型薄膜トランジスタである。 In the present invention, the thin film transistor is a bottom-gate thin film transistor.
本発明において、前記薄膜トランジスタは、逆スタガ型薄膜トランジスタである。 In the present invention, the thin film transistor is an inverted staggered thin film transistor.
本発明において、前記ソース領域、ドレイン領域及びチャネル形成領域のそれぞれは、非晶質半導体膜を用いて形成されているものである。 In the present invention, each of the source region, the drain region, and the channel formation region is formed using an amorphous semiconductor film.
本発明において、前記ドレイン電極は、上層ドレイン電極と下層ドレイン電極を有し、前記開口部において、前記上層ドレイン電極は除去されており、前記画素電極は、前記下層ドレイン電極のみに接するものである。 In the present invention, the drain electrode has an upper drain electrode and a lower drain electrode, the upper drain electrode is removed in the opening, and the pixel electrode is in contact with only the lower drain electrode. .
本発明において、前記ドレイン電極は、上層ドレイン電極、中層ドレイン電極及び下層ドレイン電極を有し、前記画素電極は、前記上層ドレイン電極のみに接するものである。 In the present invention, the drain electrode includes an upper layer drain electrode, a middle layer drain electrode, and a lower layer drain electrode, and the pixel electrode is in contact with only the upper layer drain electrode.
本発明において、前記ゲート配線の一部と、前記ゲート絶縁膜と、前記画素電極の一部により、補助容量が形成されているものである。 In the present invention, an auxiliary capacitance is formed by a part of the gate wiring, the gate insulating film, and a part of the pixel electrode.
本発明において、前記補助容量は、前記ゲート配線と同一材料で形成された補助容量線と、前記ゲート絶縁膜と、前記画素電極と電気的に接続するドレイン電極と同一材料で形成された導電膜の一部とにより形成されているものである。 In the present invention, the storage capacitor is formed of the same material as the storage capacitor line formed of the same material as the gate wiring, the gate insulating film, and the drain electrode electrically connected to the pixel electrode. Is formed by a part of.
本発明において、前記島状半導体膜及び島状不純物半導体膜のそれぞれは、非晶質半導体膜を用いて形成されているものである。 In the present invention, each of the island-shaped semiconductor film and the island-shaped impurity semiconductor film is formed using an amorphous semiconductor film.
本発明において、前記画素電極は透明電極であり、前記画素電極の一部に重なって、反射電極が形成されているものである。 In the present invention, the pixel electrode is a transparent electrode, and a reflective electrode is formed so as to overlap a part of the pixel electrode.
本発明において、前記反射電極は、アルミニウム(Al)、銀(Ag)、クロム(Cr)のいずれか1つを有するものである。 In the present invention, the reflective electrode has any one of aluminum (Al), silver (Ag), and chromium (Cr).
本発明において、前記保護膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜のうちの1つである。 In the present invention, the protective film is one of a silicon nitride film, a silicon nitride film containing oxygen, a silicon oxide film containing nitrogen, a silicon oxide film, or a laminated film combining these.
本発明において、前記基板は、絶縁性基板である。 In the present invention, the substrate is an insulating substrate.
本発明において、前記基板は、ガラス基板又は石英基板である。 In the present invention, the substrate is a glass substrate or a quartz substrate.
本発明において、前記画素電極は、酸化インジウム、インジウム錫酸化物、酸化インジウム酸化亜鉛合金のいずれか1つを有するものである。 In the present invention, the pixel electrode has any one of indium oxide, indium tin oxide, and indium zinc oxide alloy.
本発明において、前記保護膜と前記ゲート絶縁膜の材料は異なっていても良い。 In the present invention, the protective film and the gate insulating film may be made of different materials.
本発明において、前記開口部は、隣の開口部とソース配線に沿って連なっているものである。 In the present invention, the opening is continuous with the adjacent opening along the source wiring.
本発明において、前記半導体装置は、テレビ受像器、携帯電話、液晶ディスプレイ、コンピュータ、ゲーム機、画像再生装置、ビデオカメラ、ナビゲーションシステム、音楽再生装置及びデジタルスチルカメラのうちの1つである。 In the present invention, the semiconductor device is one of a television receiver, a mobile phone, a liquid crystal display, a computer, a game machine, an image playback device, a video camera, a navigation system, a music playback device, and a digital still camera.
なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、上記液晶表示装置を含む電気光学装置およびその電気光学装置を搭載した電子機器をその範疇とする。 Note that in this specification, a semiconductor device refers to all elements and devices that function by using a semiconductor, and includes an electro-optical device including the liquid crystal display device and an electronic device including the electro-optical device as its category. .
また、本明細書において、透明導電膜、透明電極、透明導電材料、透明な電極というのは、それぞれ、透光性を有している導電膜、透光性を有している電極、透光性を有している導電材料、透光性を有している電極であればよく、多少曇っていたり、色が付いていたりしても構わない。光を通すのに十分な透明度を有していれば、本明細書では透明であるとみなすこととする。 In this specification, a transparent conductive film, a transparent electrode, a transparent conductive material, and a transparent electrode refer to a conductive film having a light-transmitting property, an electrode having a light-transmitting property, and a light-transmitting property, respectively. As long as it is a conductive material having transparency and an electrode having translucency, it may be slightly cloudy or colored. In the present specification, it is considered transparent if it has sufficient transparency to allow light to pass through.
本発明では、保護膜を開口部になるべく重ならないように形成することで開口部を増大させ、また開口部をソース配線に平行に列方向に延在させることにより、保護膜形成のための絶縁膜のエッチングの際に発生する残渣を低減し、残渣に由来する画素電極とドレイン電極とのコンタクト不良を抑制することができる。 In the present invention, the opening is increased by forming the protective film so as not to overlap the opening as much as possible, and the opening is extended in the column direction in parallel with the source wiring, so that the insulating film for forming the protective film is formed. Residues generated during the etching of the film can be reduced, and poor contact between the pixel electrode and the drain electrode derived from the residues can be suppressed.
また同様に、画素電極形成に用いる透明導電材料のエッチングの際に発生する残渣を低減し、残渣に由来するリーク電流や導通を低減することができる。 Similarly, the residue generated during etching of the transparent conductive material used for pixel electrode formation can be reduced, and leakage current and conduction derived from the residue can be reduced.
また本発明により、従来生じていた保護膜のコンタクトホール形状に起因するコンタクトホール上部近傍における液晶の配向乱れ(「ディスクリネーション」ともいう)を無くすことができる。 Further, according to the present invention, it is possible to eliminate a liquid crystal alignment disorder (also referred to as “disclination”) in the vicinity of the upper portion of the contact hole due to the contact hole shape of the protective film.
さらに本発明により、画素電極とドレイン電極との接触面積を増大させることにより、コンタクト抵抗を低減することができる。 Furthermore, according to the present invention, the contact resistance can be reduced by increasing the contact area between the pixel electrode and the drain electrode.
また、開口部の全域では保護膜が除去されており、開口部において光源からの光の透過率が向上する。 Further, the protective film is removed in the entire area of the opening, and the transmittance of light from the light source is improved in the opening.
また本発明では、フォトマスクの数を従来より増やさないことができ、作製工程や製造コストを増加させることなく、品質の良い液晶表示装置を作製することが可能となる。 In the present invention, the number of photomasks can be prevented from increasing as compared with the conventional case, and a high-quality liquid crystal display device can be manufactured without increasing manufacturing steps and manufacturing costs.
以上本発明により、信頼性・歩留まりの高く、高輝度、開口率の液晶表示装置が提供できる。 As described above, according to the present invention, a liquid crystal display device with high reliability and yield, high luminance, and aperture ratio can be provided.
本実施の形態では、本発明の液晶表示装置及びその作製方法について、図1(A)〜図1(B)、図3、図4(A)〜図4(B)、図5(A)〜図5(B)、図6(A)〜図6(B)、図7(A)〜図7(F)図8、図9、図10(A)〜図10(D)を用いて説明する。 In this embodiment mode, the liquid crystal display device and the manufacturing method thereof according to the present invention are described with reference to FIGS. 1A to 1B, 3, 4 A to 4 B, and 5 A. ~ FIG. 5 (B), FIG. 6 (A) to FIG. 6 (B), FIG. 7 (A) to FIG. 7 (F), FIG. 8, FIG. 9, FIG. 10 (A) to FIG. explain.
ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を変更することは可能である。従って、本実施の形態の記載内容に限定して解釈されるものではない。 However, the present invention can be implemented in many different modes, and the form and details can be changed without departing from the spirit and scope of the present invention. Therefore, the present invention is not construed as being limited to the description of this embodiment mode.
本実施の形態の液晶表示装置について、基板上に形成された透過型の画素部の概要を図1(A)〜図1(B)及び図3に示す。画素部には複数の画素が形成されており、各画素には能動素子である画素TFTが形成される。図3は画素の実際の上面図であり、図1(B)は図3から保護膜109を除いたものである。そして図1(A)は開口部101の位置を明確に記載したものである。
An outline of a transmissive pixel portion formed over a substrate in the liquid crystal display device of this embodiment is illustrated in FIGS. A plurality of pixels are formed in the pixel portion, and a pixel TFT which is an active element is formed in each pixel. 3 is an actual top view of the pixel, and FIG. 1B is obtained by removing the
本実施の形態では、画素TFT201として、ボトムゲート型TFT、例えば逆スタガ型TFTが形成される。画素TFT201は、ゲート電極102、島状半導体膜103、ソース電極104、ドレイン電極105を有している。また画素TFT201に接続する補助容量(保持容量ともいう)107、画素電極106とドレイン電極105を接続するコンタクトホールでもある開口部101が形成されている。
In this embodiment mode, a bottom gate TFT, for example, an inverted staggered TFT, is formed as the
開口部101は、ゲート電極及びゲート配線102、並びに、ソース電極及びソース配線104で囲まれた領域に設けられる。
The
ここで図4(A)〜図4(B)、図5(A)〜図5(B)、図6(A)〜図6(B)は本実施の形態の液晶表示装置の画素の作製工程の過程を示す上面図である。また、図4(A)、図4(B)、図5(A)、図5(B)、図6(A)、図6(B)において、それぞれA−A’線に沿った断面図を、図7(A)、図7(B)、図7(C)、図7(D)、図7(E)、図7(F)に示す。 Here, FIGS. 4A to 4B, FIGS. 5A to 5B, and FIGS. 6A to 6B are manufacturing pixels of the liquid crystal display device of this embodiment mode. It is a top view which shows the process of a process. 4A, FIG. 4B, FIG. 5A, FIG. 5B, FIG. 6A, and FIG. 6B, cross-sectional views along the line AA ′, respectively. Are shown in FIGS. 7A, 7B, 7C, 7D, 7E, and 7F.
上面図である図4(A)及びその断面図である図7(A)に示すように、基板100上にゲート電極及びゲート配線102が形成される。基板100は絶縁性基板を用い、例えば基板100として、コーニング社の♯7059や♯1737、EAGLE2000などに代表されるバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどの透光性のガラス基板を用いることができる。その他に透光性を有する石英基板などを使用しても良い。
As shown in FIG. 4A which is a top view and FIG. 7A which is a cross-sectional view thereof, a gate electrode and a
ゲート電極およびゲート配線(走査線)102は、アルミニウム(Al)、などの低抵抗導電性材料で形成することが望ましいが、アルミニウム単体では耐熱性が劣り、また腐食しやすい等の問題があることから耐熱性導電性材料と組み合わせて積層膜を形成することが望ましい。 The gate electrode and the gate wiring (scanning line) 102 are preferably formed of a low-resistance conductive material such as aluminum (Al), but aluminum alone has problems such as poor heat resistance and easy corrosion. It is desirable to form a laminated film in combination with a heat resistant conductive material.
耐熱性導電性材料としては、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、タングステン(W)、クロム(Cr)から選ばれた元素、または前記元素を成分とする合金膜、または前記元素を成分とする窒化物で形成する。或いは、このような耐熱性導電性材料をのみを組み合わせて用いても良い。 As the heat-resistant conductive material, an element selected from molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), chromium (Cr), or an alloy film containing the element as a component, It is formed of a nitride containing an element as a component. Alternatively, only such heat-resistant conductive materials may be used in combination.
またアルミニウムは純アルミニウムの他に、0.01〜5atomic%のスカンジウム(Sc)、チタン(Ti)、シリコン(Si)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、モリブデン(Mo)等を含有するアルミニウムを使用してもよい。アルミニウムよりも質量の重い原子を添加することで、熱処理時のアルミニウム原子の移動を制限しヒロックを発生するのを防ぐ効果がある。 In addition to pure aluminum, 0.01-5 atomic% of scandium (Sc), titanium (Ti), silicon (Si), copper (Cu), chromium (Cr), neodymium (Nd), molybdenum (Mo) Aluminum containing etc. may be used. Addition of atoms with a heavier mass than aluminum has the effect of limiting the movement of aluminum atoms during heat treatment and preventing hillocks from being generated.
上記のアルミニウムと耐熱性導電性材料との組合せの例として、クロム(Cr)を含む膜及びアルミニウム(Al)を含む膜の積層膜、クロム(Cr)を含む膜及びネオジムを含有するアルミニウム(Al−Nd)を含む膜との積層膜、チタン(Ti)を含む膜、アルミニウム(Al)を含む膜及びチタン(Ti)を含む膜の積層膜、チタン(Ti)を含む膜、ネオジムを含有するアルミニウム(Al−Nd)を含む膜及びチタン(Ti)を含む膜の積層膜、モリブデン(Mo)を含む膜、アルミニウム(Al)を含む膜及びモリブデン(Mo)を含む膜の積層膜、モリブデン(Mo)を含む膜、ネオジムを含有するアルミニウム(Al−Nd)を含む膜及びモリブデン(Mo)を含む膜の積層膜、モリブデン(Mo)を含む膜及びアルミニウム(Al)を含む膜の積層膜、モリブデン(Mo)を含む膜及びネオジムを含有するアルミニウム(Al−Nd)を含む膜の積層膜などを用いることができる。 As an example of a combination of the above aluminum and a heat-resistant conductive material, a laminated film of a film containing chromium (Cr) and a film containing aluminum (Al), a film containing chromium (Cr), and aluminum containing neodymium (Al -Nd) -containing film, titanium (Ti) -containing film, aluminum (Al) -containing film and titanium (Ti) -containing film, titanium (Ti) -containing film, neodymium-containing film A laminated film of a film containing aluminum (Al—Nd) and a film containing titanium (Ti), a film containing molybdenum (Mo), a laminated film of a film containing aluminum (Al) and a film containing molybdenum (Mo), molybdenum ( Mo) -containing film, neodymium-containing aluminum (Al-Nd) -containing film and molybdenum (Mo) -containing film, molybdenum (Mo) -containing film, and aluminum Stacked film of a film containing beam a (Al), such as a multilayer film of a film containing aluminum containing layer and neodymium containing molybdenum (Mo) (Al-Nd) can be used.
上述のように積層膜をスパッタにより基板100全面に成膜し、第1のフォトリソグラフィ工程を行い、第1のレジストマスクを形成し、エッチングにより不要な部分を除去して、ゲート電極及びゲート配線102を形成する。
As described above, a laminated film is formed on the entire surface of the
この際図7(A)に示すように、ゲート電極102の端部がテーパー状に形成されるようにエッチングする。テーパー状のゲート電極102を設けることで、ゲート電極102端部においてゲート絶縁膜108の被覆性を向上させ、ゲート絶縁膜108の耐圧を上げることができる。またテーパー状のゲート電極102を設けることにより、ゲート電極102により島状半導体膜103に印加される電界を緩和する効果がある。
At this time, as shown in FIG. 7A, etching is performed so that the end portion of the
ゲート電極及びゲート配線102の膜厚は、好ましくは40〜400nmとする。ただし液晶表示装置の基板サイズや配線として使用する材質によって決定されるものであり、必要に応じて膜厚を変えることができるのはもちろんである。
The film thickness of the gate electrode and the
こうして、ゲート電極およびゲート配線(走査線)102を形成した後、ゲート絶縁膜108を形成する。ゲート絶縁膜108はプラズマCVD法またはスパッタ法を用い、350〜450nmの膜厚で形成する。ゲート絶縁膜108は窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜などの絶縁膜を用い、これらの材料からなる単層又は積層構造として形成しても良い。
Thus, after forming the gate electrode and the gate wiring (scanning line) 102, the
例えばゲート絶縁膜108として、窒化珪素膜200nm積層した後、さらに窒化珪素膜200nmを積層してもよい。窒化珪素膜を二層成膜してゲート絶縁膜108を形成すると、下層の窒化珪素膜の成膜中にピンホールが生じても、上層の窒化珪素膜を成膜することでピンホールの成長を途切れさせ、これによりTFTの絶縁耐圧を向上させることができるという効果を得られる。
For example, as the
また窒化珪素膜二層でゲート絶縁膜108を成膜することにより、CVD等の装置内壁に生じる不要生成物からなるフリークが、ゲート絶縁膜108そのものやその他の膜の成膜中に混入してくるのを防ぐという効果も得られる。
Further, by forming the
さらに生成ガスの組成比等の成膜条件を変えることにより、ゲート絶縁膜108の上部と下部で接する膜、例えばゲート絶縁膜108と上部で接する非晶質半導体膜、と密着性等の相性の良い膜質を選択できるなどの効果がある。
Furthermore, by changing the film forming conditions such as the composition ratio of the generated gas, compatibility with the film in contact with the upper and lower portions of the
また後述するが、後の工程で行われる保護膜(パシベーション膜)109のエッチング時に、ゲート絶縁膜108のエッチングを防ぐため、ゲート絶縁膜108として緻密な膜質となるように絶縁膜を成膜して、保護膜109のエッチングストッパとなるようにしても良い。
As will be described later, an insulating film is formed as a dense film quality as the
またゲート絶縁膜108として上述した窒化珪素膜を選択した場合、ガラス基板に含まれるリチウム(Li)やナトリウム(Na)、カリウム(K)などのアルカリ金属の進入を妨げることができる。またゲート絶縁膜108に酸化珪素膜と窒化珪素膜の積層膜や、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜を用いた場合にも同様の効果がある。特にこれら膜中に弗素(F)等のハロゲン元素が含有される場合には、Fによりアルカリ金属が固定され可動性を失わせることが可能である。
In addition, when the above-described silicon nitride film is selected as the
次に、ゲート絶縁膜108上に100〜200nmの厚さで非晶質構造を有する非晶質半導体膜を、プラズマCVD法やスパッタ法などの方法で基板全面に形成する。
Next, an amorphous semiconductor film having an amorphous structure with a thickness of 100 to 200 nm is formed over the entire surface of the substrate over the
非晶質構造は電子線回折分析によって確認できる。代表的には、プラズマCVD法で水素化非晶質珪素膜(a−Si:H膜)を100nmの厚さに形成する。その他、非晶質を有する半導体膜には、非晶質シリコンゲルマニウム(SixGey)膜などの非晶質構造を有する半導体膜を適用することもできる。 The amorphous structure can be confirmed by electron diffraction analysis. Typically, a hydrogenated amorphous silicon film (a-Si: H film) is formed to a thickness of 100 nm by plasma CVD. In addition, a semiconductor film having an amorphous structure such as an amorphous silicon germanium (Si x Ge y ) film can be used as the amorphous semiconductor film.
また非晶質半導体膜の代わりに微結晶半導体膜(セミアモルファス半導体膜)を成膜してもよい。セミアモルファスシリコン膜に代表されるセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)の中間的な構造の半導体(セミアモルファス半導体)を含む膜である。セミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm−1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)の終端化するために、水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。 Alternatively, a microcrystalline semiconductor film (semi-amorphous semiconductor film) may be formed instead of the amorphous semiconductor film. A semi-amorphous semiconductor film typified by a semi-amorphous silicon film is a film containing a semiconductor (semi-amorphous semiconductor) having an intermediate structure between an amorphous semiconductor and a semiconductor having a crystal structure (including single crystal and polycrystal). is there. A semi-amorphous semiconductor is a semiconductor having a third state that is stable in terms of free energy, and is a crystalline semiconductor having a short-range order and lattice strain, and having a grain size of 0.5 to 20 nm. It can be dispersed in a crystalline semiconductor. The semi-amorphous semiconductor has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220) that are derived from the Si crystal lattice in X-ray diffraction are observed. . Further, in order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. Here, for convenience, such a semiconductor is referred to as a semi-amorphous semiconductor (SAS). Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a good semi-amorphous semiconductor can be obtained.
またSASは珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪素を含む気体を希釈することが好ましい。 SAS can be obtained by glow discharge decomposition of a gas containing silicon. A typical gas containing silicon is SiH 4 , and Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can also be used. Further, the formation of SAS is facilitated by diluting and using this silicon-containing gas with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. Can be. It is preferable to dilute the gas containing silicon within a range of a dilution rate of 2 to 1000 times.
さらに一導電型を付与する不純物元素を含有する半導体膜として、n型半導体膜を20〜80nmの厚さで成膜する。例えば、n型の水素化非晶質珪素膜を形成すればよい。n型の水素化非晶質珪素膜を形成するには、シラン(SiH4)に対して0.1〜5%の濃度でフォスフィン(PH3)を添加すればよい。これによりリン(P)が水素化非晶質珪素膜中に含有される。 Further, an n-type semiconductor film is formed to a thickness of 20 to 80 nm as a semiconductor film containing an impurity element imparting one conductivity type. For example, an n-type hydrogenated amorphous silicon film may be formed. In order to form an n-type hydrogenated amorphous silicon film, phosphine (PH 3 ) may be added at a concentration of 0.1 to 5% with respect to silane (SiH 4 ). Thereby, phosphorus (P) is contained in the hydrogenated amorphous silicon film.
また一導電型を付与する不純物を含有する半導体膜として、p型半導体膜を用いる場合には、シラン(SiH4)に対してジボラン(B2H6)を添加すれば、p型の不純物元素であるホウ素(B)を含有する水素化非晶質珪素膜を得ることが可能である。 When a p-type semiconductor film is used as the semiconductor film containing an impurity imparting one conductivity type, a p-type impurity element can be obtained by adding diborane (B 2 H 6 ) to silane (SiH 4 ). It is possible to obtain a hydrogenated amorphous silicon film containing boron (B).
上述のゲート絶縁膜、非晶質半導体膜、一導電型の不純物元素を含有する半導体膜はいずれもプラズマCVDや、スパッタ法で作製することができる。そしてこれらの膜はプラズマCVD法であれば反応ガスを適宜切り換えることにより、またスパッタ法であればスパッタガスを適宜切り換えることにより連続して成膜することができる。 Any of the above gate insulating film, amorphous semiconductor film, and semiconductor film containing an impurity element of one conductivity type can be formed by plasma CVD or sputtering. These films can be continuously formed by appropriately switching the reaction gas in the case of the plasma CVD method and by appropriately switching the sputtering gas in the case of the sputtering method.
即ち、プラズマCVD装置或いはスパッタ装置において、同一の反応室または複数の反応室(いわゆるマルチチャンバ)を用いることで、これらの膜を大気に晒すことなく連続して積層することもできる。連続成膜を利用することで、大気に晒されることがないため、汚染源が混入する可能性が著しく低減される他、作製工程にかかる時間を短縮するなどの大きな効果を有する。 That is, by using the same reaction chamber or a plurality of reaction chambers (so-called multi-chambers) in a plasma CVD apparatus or a sputtering apparatus, these films can be continuously stacked without being exposed to the atmosphere. By using continuous film formation, since it is not exposed to the atmosphere, the possibility of contamination sources is significantly reduced, and it has a great effect of shortening the time required for the manufacturing process.
そして、このように積層して半導体膜を形成し、第2のフォトリソグラフィ工程によって第2のレジストマスクを形成し、上面図図4(B)及び断面図図7(B)に示すようにゲート電極102に重なるように島状半導体膜103を形成する。島状半導体膜103は、図7(B)に示すように、島状非晶質半導体膜103aと島状不純物半導体膜103bであるn型の島状半導体膜との積層で構成されている。
Then, a semiconductor film is formed by stacking in this manner, a second resist mask is formed by a second photolithography process, and a gate is formed as shown in the top view of FIG. 4B and the cross-sectional view of FIG. An island-shaped
次に、導電膜をスパッタ法や真空蒸着法、MOCVD法(有機金属気相成長法)等で形成し、第3のフォトリソグラフィ工程により第3のレジストマスクを形成し、エッチング処理を施し、図7(C)に示すようにソース電極及びソース配線(「ソース配線」を「データ信号線」または「信号線」ともいう)104、ドレイン電極105を形成する。
Next, a conductive film is formed by sputtering, vacuum evaporation, MOCVD (metal organic chemical vapor deposition), or the like, a third resist mask is formed by a third photolithography process, and etching is performed. As shown in FIG. 7C, a source electrode and source wiring (“source wiring” is also referred to as “data signal line” or “signal line”) 104 and a
本実施の形態ではソース電極及びソース配線104およびドレイン電極105を形成するための導電膜として金属膜を用いる。具体的にはソース電極及びソース配線104およびドレイン電極105を、モリブデン(Mo)、アルミニウム(Al)及びモリブデン(Mo)を積層した積層膜を用いて形成する。
In this embodiment mode, a metal film is used as a conductive film for forming the source and source wirings 104 and the
まず、モリブデン(Mo)膜を20〜80nmの厚さで形成し、島状不純物半導体膜103bとオーミック接続を形成し、そのモリブデン(Mo)膜の上に重ねてアルミニウム(Al)膜を150〜300nmの厚さで形成し、さらにその上にモリブデン(Mo)膜を40〜120nmの厚さで形成する。ここで用いられる金属層としては例示するモリブデン、アルミニウム及びモリブデンの積層膜の他に、ゲート電極およびゲート配線102、同様にモリブデン(Mo)、チタン(Ti)、タンタル(Ta)、タングステン(W)、クロム(Cr)から選ばれた元素を含む膜、または前記元素を成分とする合金を含む膜、または前記元素を成分とする窒化物を含む膜、あるいはクロム(Cr)を含む膜及びアルミニウム(Al)を含む膜の積層膜、クロム(Cr)を含む膜及びネオジムを含有するアルミニウム(Al−Nd)を含む膜との積層膜、チタン(Ti)を含む膜、アルミニウム(Al)を含む膜及びチタン(Ti)を含む膜の積層膜、チタン(Ti)を含む膜、ネオジムを含有するアルミニウム(Al−Nd)を含む膜及びチタン(Ti)を含む膜の積層膜、モリブデン(Mo)を含む膜、アルミニウム(Al)を含む膜及びモリブデン(Mo)を含む膜の積層膜、モリブデン(Mo)を含む膜、ネオジムを含有するアルミニウム(Al−Nd)を含む膜及びモリブデン(Mo)を含む膜の積層膜、モリブデン(Mo)を含む膜及びアルミニウム(Al)を含む膜の積層膜、モリブデン(Mo)を含む膜及びネオジムを含有するアルミニウム(Al−Nd)を含む膜の積層膜などを用いることができる。
First, a molybdenum (Mo) film is formed to a thickness of 20 to 80 nm, an ohmic connection is formed with the island-like
ソース電極104及びドレイン電極105をマスクとして、上面図図5(A)及び断面図図7(D)に示すように島状非晶質半導体膜103aと島状不純物半導体膜103bの一部をドライエッチングにより除去して、島状不純物半導体膜103bをソース領域204とドレイン領域205に分離する。またこのエッチングにより島状非晶質半導体膜103aは自己整合的にエッチングされ、チャネル形成領域206を有する島状半導体膜203となる。
Using the
以上のようにして、本実施の形態のボトムゲート型TFT201が形成される。なお、本実施の形態では、チャネルエッチ型のボトムゲート型TFTを作製したが、可能であればチャネルストッパ型のボトムゲート型TFTを作製してもよい。
As described above, the
その後、島状半導体膜203、ソース領域204、ドレイン領域205、ソース電極及びソース配線104及びドレイン電極105上に、無機材料からなる絶縁膜を形成する。
After that, an insulating film made of an inorganic material is formed over the island-shaped
無機材料からなる絶縁膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜で形成し、厚さは200〜450nmとする。本実施の形態では、プラズマCVD法でSiH4、NH3を原料ガスとして窒化珪素膜を成膜する。 The insulating film made of an inorganic material is formed using a silicon nitride film, a silicon nitride film containing oxygen, a silicon oxide film containing nitrogen, a silicon oxide film, or a stacked film of these in combination, and has a thickness of 200 to 450 nm. In this embodiment, a silicon nitride film is formed using SiH 4 and NH 3 as source gases by a plasma CVD method.
その後、第4のフォトリソグラフィ工程によって、第4のレジストマスクを形成し、無機材料からなる絶縁膜をドライエッチングして保護膜109を形成する(上面図図5(B)及び断面図図7(E))。保護膜109はTFTを覆うが、画素部の開口部101においてはドライエッチング工程により無機材料からなる絶縁膜が除去されているのでドレイン電極等が露出される。
After that, a fourth resist mask is formed by a fourth photolithography step, and the
保護膜109を形成することで、TFT201を外部の汚染から保護することができる。特に島状半導体膜203、ソース領域204及びドレイン領域205に接して保護膜109を形成することで、スイッチング機能の中核をなす島状半導体膜203へ汚染源が進入することを防ぐことができる。
By forming the
また図5(B)及び図7(E)に示すように、前記ゲート配線102の、保護膜109が形成されず露出した領域には、後に形成される画素電極106の一部とゲート配線102とによって、補助容量107が形成される。また無機材料からなる絶縁膜が除去され、保護膜109が形成されないため、TFT201から延在するドレイン電極の大部分は露出する。
Further, as shown in FIGS. 5B and 7E, a part of the
なお、実施の形態では、第4のフォトリソグラフィ工程において、所定の形状のレジストマスクを形成する際に、ハーフトーン露光技術を用いて段差のあるレジストマスクを形成する。 Note that in the embodiment, when a resist mask having a predetermined shape is formed in the fourth photolithography process, the resist mask having a step is formed using a halftone exposure technique.
また、図1及び図5(B)に示すように、開口部101をソース配線104に平行な方向に延在させることにより、前記第4のドライエッチング工程によって生じる保護膜109の残渣および後述する画素電極106を形成する際に生じる透明導電材料の残渣を低減することが可能となる。開口部101がソース配線104に平行な方向に延在させるということは、言い換えると、1つの画素の開口部は隣り合う画素の開口部とソース配線104に沿って隣接しているということである。
Further, as shown in FIGS. 1 and 5B, by extending the
窒化珪素膜に代表される保護膜材料は、前述のとおりドライエッチング方法を用いて所定の箇所をエッチングして除去される。この時エッチングにより生じた保護膜材料の一部や、保護膜材料とエッチングガス成分との反応生成物等、不要な物質が残渣として被処理面に残留する。例えばこの残渣が後に画素電極106と接続する配線上に生じた場合、画素電極106と配線との接触抵抗として機能する、あるいは電気的な接触が妨げられる恐れがあり、ひいては液晶表示装置としての機能を著しく損ねたり、機能自体を不可能なものにしてしまう。
The protective film material typified by the silicon nitride film is removed by etching a predetermined portion using the dry etching method as described above. At this time, unnecessary substances such as a part of the protective film material generated by etching and a reaction product of the protective film material and the etching gas component remain on the surface to be processed. For example, when this residue is formed on a wiring that is connected to the
残渣が残留するのを回避するため、フッ酸系の薬液やアルカリ洗浄剤、界面活性剤、純水、あるいはこれらと超音波洗浄との組合せ(以下洗浄剤と呼ぶ)により被処理面を洗浄する。 In order to avoid the residue from remaining, the surface to be treated is cleaned with a hydrofluoric acid chemical solution, an alkali cleaning agent, a surfactant, pure water, or a combination of these and ultrasonic cleaning (hereinafter referred to as a cleaning agent). .
しかし従来の液晶表示装置の構造では、画素電極とドレイン電極との接触部分に円形のコンタクトホール1001(例えば5〜10μm径)を用いていた(図2参照)。このような円形のコンタクトホール1001では、洗浄後において洗浄剤から被処理面を有する基板を引き上げた際、コンタクトホール内壁や底部に残渣や洗浄液が残留する恐れがあった。
However, in the structure of the conventional liquid crystal display device, a circular contact hole 1001 (for example, a diameter of 5 to 10 μm) is used at the contact portion between the pixel electrode and the drain electrode (see FIG. 2). In such a
従来のコンタクトホール1001を画素の開口部全体にまで広げることで、残渣の残留を防ぐとともに、洗浄剤から被処理面を有する基板を引き上げる際、信号線に並行な方向に延在する開口部101を洗浄剤の流れ落ちる通路として利用し、特に段差部に残渣が残留することを妨ぐことができる。また上記の洗浄やガスのブロー等の洗浄工程においてもこの通路を利用することができる。
By expanding the
そして、透明導電膜をスパッタ法や真空蒸着法、スプレー法、ディップ法、CVD法で30〜120nmの厚さに成膜し、第5のフォトリソグラフィ工程を行い第5のレジストマスクを形成し、上面図図6(A)及び断面図7(F)に示すように、画素電極106を形成する。また図6(B)は図6(A)における開口部101を示すものである。画素電極106は開口部101でドレイン電極105と接続する。
Then, a transparent conductive film is formed to a thickness of 30 to 120 nm by a sputtering method, a vacuum deposition method, a spray method, a dip method, or a CVD method, a fifth photolithography step is performed to form a fifth resist mask, As shown in the top view of FIG. 6A and the cross-sectional view of FIG. 7F, the
本発明では、図2に示す従来の液晶表示装置に比べて、コンタクトホール1001をさらに拡大することにより、ドレイン電極105と画素電極106との接続している領域が開口部101となる。このためドレイン電極105と画素電極106との接続している領域が飛躍的に増大する。これによって、従来発生していたコンタクト不良が低減する他、接触抵抗が低減するといった効果が得られる。
In the present invention, the
透明導電膜の材料は、酸化インジウム(In2O3)、酸化インジウム酸化錫合金(インジウム錫酸化物ともいう。In2O3−SnO2、ITOと略記する。)、酸化インジウム酸化亜鉛合金(In2O3−ZnO)などをスパッタ法や真空蒸着法などを用いて形成する。またインジウム自体が希少であることから、酸化錫(SnO)等、インジウムを含有しない透明導電膜材料を用いても良い。 The material of the transparent conductive film is indium oxide (In 2 O 3 ), indium tin oxide alloy (also referred to as indium tin oxide; abbreviated as In 2 O 3 —SnO 2 , ITO), indium zinc oxide alloy ( In 2 O 3 —ZnO) or the like is formed by a sputtering method, a vacuum evaporation method, or the like. Further, since indium itself is rare, a transparent conductive film material that does not contain indium such as tin oxide (SnO) may be used.
一般的に透明導電膜は、塩酸、硝酸、塩化鉄、高純度塩化鉄、臭化水素、あるいはこれらの組合せなどからなる酸化性の酸性水溶液によりエッチングされる。この時エッチングにより生じた透明導電膜材料の一部が残渣となって被処理面に残留する場合がある。 Generally, a transparent conductive film is etched with an oxidizing acidic aqueous solution made of hydrochloric acid, nitric acid, iron chloride, high-purity iron chloride, hydrogen bromide, or a combination thereof. At this time, a part of the transparent conductive film material generated by etching may become a residue and remain on the surface to be processed.
例えばこの残渣が形成された画素電極の間をつなぐことによって、小規模のリーク電流や導通がおこり、画質が低下あるいは表示自体が困難になるなどの可能性がある。 For example, by connecting between the pixel electrodes on which the residue is formed, there is a possibility that a small-scale leakage current or conduction occurs, and the image quality deteriorates or the display itself becomes difficult.
本発明においてはこれを防止するために、ドレイン電極105と画素電極106を接続するコンタクトホール開口部101全体にまで広げることで、残渣の残留を防ぐとともに、洗浄剤から被処理面を有する基板を引き上げた際、信号線に並行な方向に延在する開口部101を洗浄剤の流れ落ちる通路として利用し、特に段差部に残渣が残留することを妨ぐことができる。
In order to prevent this in the present invention, the residue is prevented from remaining by extending the entire
こうして5回のフォトリソグラフィ工程により、5枚のフォトマスクを使用して、逆スタガ型のnチャネル型TFT201、補助容量107、開口部を有する画素を完成させることができる。そして、これらの画素をマトリクス状に配置した画像表示部を構成することにより、能動素子であるTFTを用いたアクティブマトリクス型の液晶表示装置を作製するための一方の基板とすることができる。本明細書では便宜上、このような基板をTFT基板と呼ぶ。
In this manner, a pixel having an inverted staggered n-
本実施の形態で作製したTFT基板において、画素部の補助容量107は、ゲート配線102、画素電極106、及びその間にゲート絶縁膜108のみを誘電体膜として挟んで構成してもよい。この構成は、本発明におけるソース配線104に平行に列方向に延在する開口部101を形成することで可能となったものである。
In the TFT substrate manufactured in this embodiment mode, the
「背景技術」で述べた第2の方法では、補助容量はゲート絶縁膜および保護膜を誘電体膜としていた。一方本実施の形態の補助容量107は、ゲート絶縁膜108のみから構成されることで誘電体膜の薄膜化が可能となり、補助容量107の容量を増大させることができる。
In the second method described in “Background Art”, the auxiliary capacitor uses the gate insulating film and the protective film as dielectric films. On the other hand, the
また逆に考えれば、容量が増大するため、従来のように画素電極とゲート配線との重なり部分を広く設ける必要がなくなる。そのためゲート配線102の幅を細く設計することが可能となる。それにより開口率の増大につながるといった効果がある。
Conversely, since the capacitance increases, it is not necessary to provide a wide overlapping portion between the pixel electrode and the gate wiring as in the prior art. Therefore, the
ただしゲート配線102の幅を細くすることは、配線自体の抵抗を増大させることにも繋がるため、適正にゲート配線102の幅を選択する必要がある。
However, reducing the width of the
また本実施の形態によれば、「背景技術」で述べた第1の方法で説明した、画素電極と接続し、かつドレイン電極と同様の材料及び同じ層に形成された電極を、容量電極として別途設ける必要がない。よって歩留まり低下の要因となる恐れを除外することができる。 In addition, according to the present embodiment, the electrode connected to the pixel electrode and formed in the same material and the same layer as the drain electrode described in the first method described in “Background Art” is used as the capacitor electrode. There is no need to provide it separately. Therefore, it is possible to exclude the possibility of causing a decrease in yield.
また本実施の形態で作製したTFT基板において、ドレイン電極105と画素電極106が接続する開口部101は、図2に示す従来のコンタクトホール1001に比べて十分広がっている。さらにコンタクトホールの端は、画素中の開口部に沿うように形成される。
In the TFT substrate manufactured in this embodiment mode, the
このため、従来発生していた、コンタクトホール上方並びにその近傍における液晶の配向の乱れ(ディスクリネーションともいう)が発生することが無くなる。即ち、従来におけるディスクリネーションによる光漏れを防ぐために必要なブラックマトリクスの面積を低減することができるため、開口率を向上することができる。 For this reason, the liquid crystal orientation disorder (also referred to as disclination) above and near the contact hole, which has conventionally occurred, is eliminated. That is, since the area of the black matrix necessary for preventing light leakage due to conventional disclination can be reduced, the aperture ratio can be improved.
また本実施の形態で作製したTFT基板において、従来形成されてきたコンタクトホール1001を、開口部101の全域にまで広げている。開口部101はバックライト光源から発せられる光を透過させ、さらに上部に設けられる液晶を通して画像を形成する部分である。
In the TFT substrate manufactured in this embodiment mode, the
従来では図13(E)に示されるように、保護膜1027が開口部101にも形成されていたが、本発明では開口部に形成されていた保護膜を除去している。
Conventionally, as shown in FIG. 13E, the
すなわち、従来では保護膜1027を開口部にも形成することにより、光を吸収する、光を反射する、あるいは光を散乱して、光強度を減少させる要因となっていたが、本発明では開口部の保護膜を除去することにより、開口部における光源からの光の透過率が向上するという効果を得ることができる。
That is, conventionally, the
TFT基板を作成後、液晶表示装置を完成させるまでの作製工程を図8、図9、図10(A)〜図10(D)を用いて以下に説明する。 A manufacturing process from the production of the TFT substrate to the completion of the liquid crystal display device will be described below with reference to FIGS. 8, 9, and 10A to 10D.
TFT基板上の保護膜109及び画素電極106を覆うように、配向膜208を形成する。なお、配向膜208は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いればよい。その後、配向膜208の表面にラビング処理を行う。
An
そして、対向基板211には、着色層212、遮光層(ブラックマトリクス)213、及びオーバーコート層214からなるカラーフィルタを設け、さらに透明電極からなる対向電極215と、その上に配向膜216を形成する(図8参照)。対向電極215が透明電極で形成されることにより、本液晶表示装置は透過型液晶表示装置となる。なお対向電極215を反射電極で形成すると、本実施の形態の液晶表示装置は反射型液晶表示装置となる。
The
そして、閉パターンであるシール材221をディスペンサにより画素部231と重なる領域を囲むように描画する。ここでは液晶218を滴下するため、閉パターンのシール材を描画する例を示すが、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いてもよい(図10(A)参照)。
Then, a sealing
次いで、気泡が入らないように減圧下で液晶218の滴下を行い(図10(B)参照)、基板100及び対向基板211を貼り合わせる(図10(C)参照)。閉ループのシールパターン内に液晶218を1回若しくは複数回滴下する。
Next, the
液晶218の配向モードとしては、液晶分子の配列が光の入射から射出に向かって90°ツイスト配向したTNモードを用いる場合が多い。TNモードの液晶表示装置を作製する場合には、基板のラビング方向が直交するように貼り合わせる。
As the alignment mode of the
なお、一対の基板間隔は、球状のスペーサを散布する、樹脂からなる柱状のスペーサを形成する、あるいは、シール材221にフィラーを含ませることによって維持すればよい。上記柱状のスペーサは、アクリル、ポリイミド、ポリイミドアミド、エポキシの少なくとも1つを主成分とする有機樹脂材料、もしくは酸化珪素、窒化珪素、窒素を含む酸化珪素のいずれか一種の材料、或いはこれらの積層膜からなる無機材料であることを特徴としている。
Note that the distance between the pair of substrates may be maintained by dispersing spherical spacers, forming columnar spacers made of resin, or including a filler in the
次いで、基板の分断を行う。多面取りの場合、それぞれのパネルを分断する。また、1面取りの場合、予めカットされている対向基板を貼り合わせることによって、分断工程を省略することもできる(図10(D)参照)。 Next, the substrate is divided. In case of multi-chamfering, each panel is divided. In the case of one-sided chamfering, the dividing step can be omitted by attaching a counter substrate that has been cut in advance (see FIG. 10D).
そして、異方性導電体層を介し、公知の技術を用いてFPC(Flexible Printed Circuit)222を貼りつける(図9参照)。以上の工程で液晶表示装置が完成する。また、必要があれば光学フィルムを貼り付ける。透過型液晶表示装置とする場合、偏光板は、アクティブマトリクス基板と対向基板の両方に貼り付ける。以上により本実施の形態の液晶表示装置が作製される。 Then, an FPC (Flexible Printed Circuit) 222 is pasted through an anisotropic conductor layer using a known technique (see FIG. 9). The liquid crystal display device is completed through the above steps. If necessary, an optical film is attached. In the case of a transmissive liquid crystal display device, the polarizing plate is attached to both the active matrix substrate and the counter substrate. Thus, the liquid crystal display device of this embodiment is manufactured.
以上述べたように、本発明により、保護膜(パシべーション膜)形成の工程において、絶縁膜をエッチングする際に発生する残渣の残留を防ぐことができ、画素電極106とドレイン電極105とのコンタクト不良を低減させることができる。
As described above, according to the present invention, in the process of forming a protective film (passivation film), residues remaining when the insulating film is etched can be prevented, and the
また本発明により、画素電極106の形成の工程において、透明導電膜材料をエッチングする際に発生する残渣の残留を防ぐことができる。これにより画素電極間の導通を防ぐことが可能となる。
Further, according to the present invention, in the process of forming the
また本発明により、画素電極106とドレイン電極105との接触面積を従来に比べて飛躍的に増大させることができる。これにより画素電極106とドレイン電極105との接触抵抗の低減が可能となる。
Further, according to the present invention, the contact area between the
またさらに本発明では、従来の液晶表示装置に見られた、画素電極内に設けられたコンタクトホール形状に由来する液晶の配向乱れ(ディスクリネーション)を低減させることができる。 Furthermore, according to the present invention, it is possible to reduce liquid crystal orientation disorder (disclination) derived from a contact hole shape provided in a pixel electrode, which is seen in a conventional liquid crystal display device.
また本発明では、補助容量107の誘電体膜をゲート絶縁膜108のみから構成されるので、誘電体膜の薄膜化が可能となり、補助容量107の容量を増大させることができる。また補助容量107の容量を増大するためゲート配線102の幅を細く設計することができ補助容量107の面積を低減させることができる。
Further, in the present invention, since the dielectric film of the
また、開口部101の全域にまで広げるように保護膜材料からなる絶縁膜を除去してて保護膜109を形成することにより、開口部101における光源からの光の透過率が向上し輝度が増大する。
Further, by removing the insulating film made of the protective film material so as to spread over the entire area of the
また本発明では、フォトリソグラフィ工程で用いるフォトマスクの数を従来より増やさないことができ、作製工程や製造コストを増加させることなく、品質の良い液晶表示装置を作製することが可能となる。 In the present invention, the number of photomasks used in the photolithography process can be prevented from increasing as compared with the conventional case, and a high-quality liquid crystal display device can be manufactured without increasing the manufacturing process and manufacturing cost.
本実施例では、図14(A)〜図14(D)、図15(A)〜図15(B)、図18(A)〜図18(B)を用いて、ソース電極及びソース配線、並びにドレイン電極を形成する際に用いたレジストマスクを利用して、半導体膜をエッチングして島状半導体膜を形成する例について説明する。なお本実施例において、説明のない部分は実施の形態の記載を援用する。 In this embodiment, a source electrode and a source wiring are obtained using FIGS. 14A to 14D, FIGS. 15A to 15B, and FIGS. 18A to 18B. In addition, an example in which the island-shaped semiconductor film is formed by etching the semiconductor film using the resist mask used when forming the drain electrode will be described. Note that in this example, the description of the embodiment is used for a part not described.
まず基板300上にゲート電極及びゲート配線302を形成する(図14(A)参照)。基板300は実施の形態の基板100と同様のものを用いればよい。またゲート電極及びゲート配線302は、実施の形態のゲート電極及びゲート配線102と同様の材料及び同様の作製工程で形成すればよい。
First, a gate electrode and a
次いで基板300及びゲート電極及びゲート配線302上に、ゲート絶縁膜308、非晶質半導体膜321、一導電型を付与する不純物を含有する半導体膜322、及び導電膜323を成膜する(図14(B)参照)。
Next, a
ゲート絶縁膜308は、実施の形態のゲート絶縁膜108と同様の材料及び同様の工程で形成すればよい。また非晶質半導体膜321は、島状半導体膜103を形成するための非晶質半導体膜と同様の材料及び工程で成膜すればよい。また、一導電型を付与する不純物を含有する半導体膜322は、ソース領域204及びドレイン領域205を形成するための半導体膜と同様の材料及び工程で成膜すればよい。
The
導電膜323として、実施の形態で述べたのと同様に、スパッタ法や真空蒸着法、MOCVD法(有機金属気相成長法)等で、金属膜を成膜すればよい。金属膜としては、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、タングステン(W)、クロム(Cr)から選ばれた元素を含む膜、または前記元素を成分とする合金を含む膜、または前記元素を成分とする窒化物を含む膜、あるいはモリブデン(Mo)を含む膜、アルミニウム(Al)を含む膜及びモリブデン(Mo)を含む膜を積層した積層膜、クロム(Cr)を含む膜及びアルミニウム(Al)を含む膜の積層膜、クロム(Cr)を含む膜及びネオジムを含有するアルミニウム(Al−Nd)を含む膜との積層膜、チタン(Ti)を含む膜、アルミニウム(Al)を含む膜及びチタン(Ti)を含む膜の積層膜、チタン(Ti)を含む膜、ネオジムを含有するアルミニウム(Al−Nd)を含む膜及びチタン(Ti)を含む膜の積層膜、モリブデン(Mo)を含む膜、アルミニウム(Al)を含む膜及びモリブデン(Mo)を含む膜の積層膜、モリブデン(Mo)を含む膜、ネオジムを含有するアルミニウム(Al−Nd)を含む膜及びモリブデン(Mo)を含む膜の積層膜、モリブデン(Mo)を含む膜及びアルミニウム(Al)を含む膜の積層膜、モリブデン(Mo)を含む膜及びネオジムを含有するアルミニウム(Al−Nd)を含む膜の積層膜などを用いることができる。
As the
次いで実施の形態の第3のフォトリソグラフィ工程と同様の工程を用いてレジストマスク317を形成する(図14(C)参照)。レジストマスク317により導電膜323をウェットエッチングによりエッチングしてソース電極及びソース配線304、及びドレイン電極305を形成する。
Next, a resist
そしてレジストマスク317を除去せず、非晶質半導体膜321及び一導電型を付与する不純物を含有する半導体膜322をエッチングするマスクとして再度利用する。非晶質半導体膜321及び一導電型を付与する不純物を含有する半導体膜322をドライエッチングによりエッチングして、一導電型を付与する不純物を含有する半導体膜322をソース領域314及びドレイン領域315に分離し、非晶質半導体膜321からチャネル形成領域を有する島状半導体膜303を形成する(図14(D)参照)。
Then, without removing the resist
次いで保護膜309を保護膜109と同様の材料及び工程で形成する。実施の形態で述べたように、保護膜材料からなる絶縁膜を第4のフォトリソグラフィ工程によりエッチングして、保護膜309を形成する(図15(A)参照)。
Next, the
保護膜309の端部は、ドレイン電極305の端部より内側になるように形成されており、これによりドレイン電極305が露出する。
The end portion of the
次いで保護膜309、ドレイン電極305の露出した領域、ゲート絶縁膜308上に、画素電極306を形成する(図15(B)参照)。保護膜309の端部とドレイン電極305の端部が同じ位置にそろっているのではなく、別々の位置に離れて存在するように形成されているため、画素電極306のカバレッジはよくなり断線を起こすことが少なくなる。
Next, a
以上のようにして形成された液晶表示装置の画素の上面図を図18(A)〜図18(B)に示す。図18(A)のC−C’線で示される断面図が、図15(B)である。図18(A)は画素の実際の上面図であるが、図18(B)は開口部301の位置を強調して表した図である。
18A to 18B are top views of pixels of the liquid crystal display device formed as described above. A cross-sectional view taken along line C-C ′ in FIG. 18A is FIG. FIG. 18A is an actual top view of the pixel, while FIG. 18B is a diagram in which the position of the
補助容量307は、ゲート電極及びゲート配線302と、画素電極306と、その間に形成されているゲート絶縁膜308により形成されている。開口部の保護膜材料からなる絶縁膜が除去され、保護膜309が形成されないので、補助容量307の誘電体膜を、ゲート絶縁膜308のみにすることができる。したがってより容量の大きい補助容量307を作成することが可能となる。
The
本実施例の液晶表示装置においても、実施の形態と同様に従来のコンタクトホール1001を画素の開口部全体にまで広げることにより、以下の効果が得ることができる。
Also in the liquid crystal display device of this example, the following effects can be obtained by extending the
すなわち本実施例により、保護膜309形成の工程において、絶縁膜をエッチングする際に発生する残渣の残留を防ぐことができ、画素電極306とドレイン電極305とのコンタクト不良を低減させることができる。
In other words, according to this embodiment, in the process of forming the
また本実施例により、画素電極306の形成の工程において、透明導電膜材料をエッチングする際に発生する残渣の残留を防ぐことができる。これにより画素電極間の導通を防ぐことが可能となる。
In addition, according to this embodiment, it is possible to prevent residue remaining when the transparent conductive film material is etched in the process of forming the
また本実施例により、画素電極306とドレイン電極305との接触面積を従来に比べて飛躍的に増大させることができる。これにより画素電極306とドレイン電極305との接触抵抗の低減が可能となる。
Further, according to this embodiment, the contact area between the
さらに本実施例においては、保護膜309の端部がドレイン電極305の端部の内側にあることから、画素電極306のカバレッジがよくなって、画素電極306の断線を防ぐことができる。
Further, in this embodiment, since the end portion of the
またさらに本実施例では、従来の液晶表示装置に見られた、画素電極内に設けられたコンタクトホール形状に由来する液晶の配向乱れ(ディスクリネーション)を低減させることができる。 Furthermore, in this embodiment, it is possible to reduce the liquid crystal alignment disorder (disclination) derived from the contact hole shape provided in the pixel electrode, which is seen in the conventional liquid crystal display device.
また本発明では、補助容量307の誘電体膜がほぼゲート絶縁膜308のみから構成されるので、誘電体膜の薄膜化が可能となり、補助容量307の容量を増大させることができる。また補助容量307の容量を増大するためゲート配線302の幅を細く設計することができ補助容量307の面積を低減させることができる。
Further, in the present invention, since the dielectric film of the
また、開口部301の全域にまで広げるように保護膜材料からなる絶縁膜を除去して保護膜309を形成することにより、開口部301における光源からの光の透過率が向上し輝度が増大する。
Further, by removing the insulating film made of the protective film material so as to spread over the entire area of the
また本発明では、フォトリソグラフィ工程で用いるフォトマスクの数を従来より増やさないことができ、作製工程や製造コストを増加させることなく、品質の良い液晶表示装置を作製することが可能となる。 In the present invention, the number of photomasks used in the photolithography process can be prevented from increasing as compared with the conventional case, and a high-quality liquid crystal display device can be manufactured without increasing the manufacturing process and manufacturing cost.
なお本実施例は、必要であれば実施の形態の構成全てあるいはその一部と組み合わせることが可能である。 Note that this embodiment can be combined with all or part of the structure of the embodiment if necessary.
本実施例では、図16(A)〜図16(D)、図17(A)〜図17(D)、図19(A)〜図19(B)を用いて、ソース電極及びソース配線、並びにドレイン電極を形成する際に用いたレジストマスクを利用して、半導体膜をエッチングして島状半導体膜を形成する方法において、実施例1とは別の例について説明する。なお本実施例において、特に説明のない部分は実施の形態及び実施例1の記載を援用する。 In this embodiment, a source electrode and a source wiring are obtained using FIGS. 16A to 16D, FIGS. 17A to 17D, and FIGS. 19A to 19B. In addition, an example different from Example 1 will be described in a method for forming an island-shaped semiconductor film by etching a semiconductor film using a resist mask used when forming a drain electrode. In addition, in this example, the description of the embodiment and Example 1 is used for a part not particularly described.
まず実施の形態又は実施例1と同様の工程で、基板330上にゲート電極及びゲート配線332を形成し(図16(A)参照)、その上にゲート絶縁膜338、非晶質半導体膜341、一導電型を付与する不純物を含有する半導体膜342を成膜する(図16(B)参照)。
First, a gate electrode and a
次にフォトリソグラフィ工程を行い、レジストマスクを形成して、非晶質半導体膜341及び一導電型を付与する不純物を含有する半導体膜342をエッチングして、一導電型を付与する不純物を含有する半導体膜342をソース領域344及びドレイン領域345に分離し、また非晶質半導体膜341からチャネル形成領域を含む島状半導体膜333を形成する(図16(C)参照)。
Next, a photolithography step is performed to form a resist mask, and the
次いでゲート絶縁膜338、島状半導体膜333、ソース領域344及びドレイン領域345上に、導電膜346を成膜する(図16(D)参照)。導電膜346は、ソース電極及びソース配線104並びにドレイン電極105を形成するための導電膜、並びに導電膜323と同様に成膜すればよい。
Next, a
次にフォトリソグラフィ工程を行い、レジストマスク337を形成し、導電膜346をエッチングする(図17(A)参照)。このエッチングにより導電膜346から、ソース電極及びソース配線334、並びにドレイン電極335を形成する(図17(B)参照)。
Next, a photolithography step is performed to form a resist
図17(B)において、ソース電極及びソース配線334の端部はソース領域344の端部より内側になるように形成されている。またドレイン電極335の端部はドレイン領域345の端部より内側になるように形成されている。特にドレイン領域345の端部がドレイン電極335の端部より、開口部内部へ突出した形状にすることにより、後述する画素電極336の作製工程において、段差を緩和することができるので有用である。
In FIG. 17B, end portions of the source electrode and the
さらに保護膜339を、保護膜109又は保護膜309と同様の材料及び工程で形成する。実施の形態又は実施例1で述べたように、保護膜材料からなる絶縁膜をフォトリソグラフィ工程によりエッチングして、保護膜339を形成する(図17(C)参照)。
Further, the
保護膜339の端部は、ドレイン電極335の端部より内側になるように形成されており、これによりドレイン電極335が露出する。
The end portion of the
次いで保護膜339、ドレイン電極335の露出した領域、ゲート絶縁膜338上に、画素電極336を形成する(図17(D)参照)。保護膜339の端部、ドレイン電極335の端部及びドレイン領域345が同じ位置にそろっているのではなく、別々の位置に離れて存在するように形成されているため、画素電極336の段差が緩和され、カバレッジがよくなり断線を起こすことが少なくなる。
Next, a
以上のようにして形成された液晶表示装置の画素の上面図を図19(A)〜図19(B)に示す。図19(A)のD−D’線で示される断面図が、図17(D)である。図19(A)は画素の実際の上面図であるが、図19(B)は開口部331の位置を強調して表した図である。
19A to 19B are top views of pixels of the liquid crystal display device formed as described above. FIG. 17D is a cross-sectional view taken along the line D-D ′ in FIG. FIG. 19A is an actual top view of the pixel, while FIG. 19B is a diagram in which the position of the
本実施例では、実施例1に記載された効果に加えて、さらに保護膜339の端部、ドレイン電極335の端部及びドレイン領域345が異なる位置に離れて存在しているため、画素電極336の段差が緩和され、カバレッジがよくなり断線を防ぐことが可能となる。
In this embodiment, in addition to the effects described in
なお本実施例は、必要であれば実施の形態及び実施例1の構成全てあるいはその一部と組み合わせることが可能である。
Note that this embodiment can be combined with all or part of the structure of the embodiment mode and
本実施例では、ドレイン電極を積層膜で形成することにより、保護膜材料からなる絶縁膜をエッチングして保護膜を形成する際にドレイン電極がダメージを受けるのを防止する例について、図20(A)〜図20(E)、図21(A)〜図21(E)を用いて説明する。 In this embodiment, an example in which the drain electrode is formed of a laminated film to prevent the drain electrode from being damaged when the insulating film made of the protective film material is etched to form the protective film is shown in FIG. A description will be given with reference to FIGS. 21A to 20E and FIGS. 21A to 21E.
実施の形態において、第4のフォトリソグラフィ工程によりドライエッチング方法を用いて保護膜材料からなる絶縁膜をエッチングしている。ドライエッチングに用いるエッチングガス種や反応圧、基板温度や高周波数などの作製条件によっては、絶縁膜の下に形成されているドレイン電極105が露出した際に、大きなダメージを受けかねないという可能性がある。
In the embodiment, the insulating film made of the protective film material is etched by a fourth etching process using a dry etching method. Depending on the manufacturing conditions such as the type of etching gas used for dry etching, reaction pressure, substrate temperature, and high frequency, there is a possibility that the
ドレイン電極105がダメージを受けてしまうと、ドレイン電極105と画素電極106との電気的な接続に悪影響が出る恐れが生じてしまう。
If the
従って本実施例では、ドレイン電極を複数の層で構成される積層膜で形成することにより、ドレイン電極へのダメージを防止する。 Therefore, in this embodiment, the drain electrode is formed of a laminated film composed of a plurality of layers, thereby preventing damage to the drain electrode.
まず実施の形態の記載を基にして、図7(B)に示す構造までを作成する。なお本実施例においては、特に記載のないものについては実施の形態、実施例1及び実施例2の記載を援用する。 First, the structure shown in FIG. 7B is created based on the description of the embodiment. In addition, in a present Example, description of embodiment, Example 1 and Example 2 is used about what is not described in particular.
次いで、ゲート絶縁膜108、島状非晶質半導体膜103aと島状不純物半導体膜103bからなる島状半導体膜103上に、第1の導電膜を成膜し、さらにその上に第2の導電膜を成膜する。
Next, a first conductive film is formed over the island-shaped
第1の導電膜と第2の導電膜との組み合わせは、クロム(Cr)を含む膜とアルミニウム(Al)を含む膜の積層膜や、クロム(Cr)を含む膜とネオジムを含むアルミニウム(Al−Nd)を含む膜などの積層膜等が挙げられる。 The combination of the first conductive film and the second conductive film includes a stacked film of a film containing chromium (Cr) and a film containing aluminum (Al), a film containing chromium (Cr) and aluminum containing neodymium (Al And a laminated film such as a film containing -Nd).
次にフォトレジスト工程を行い、レジストマスクを形成して、第1の導電膜と第2の導電膜にエッチングを行い、第1の導電膜を下層ソース電極及びソース配線401、並びに下層ドレイン電極402とする。第2の導電膜は、上層ソース電極及びソース配線403、並びに電極404を形成する(図20(A)参照)。
Next, a photoresist process is performed, a resist mask is formed, the first conductive film and the second conductive film are etched, and the first conductive film is formed into a lower layer source electrode and
次いで実施の形態と同様に、下層ソース電極及びソース配線401、上層ソース電極及びソース配線403、下層ドレイン電極402及び電極404をマスクとして、島状非晶質半導体膜103aと島状不純物半導体膜103bの一部をドライエッチングにより除去して、島状不純物半導体膜103bをソース領域204とドレイン領域205に分離する。またこのエッチングにより島状非晶質半導体膜103aは自己整合的にエッチングされ、チャネル形成領域206を有する島状半導体膜203となる(図20(B)参照)。
Next, similarly to the embodiment, the island-shaped
次いで基板全面を覆って、無機材料からなる絶縁膜406を形成する(図20(C)参照)。
Next, an insulating
無機材料からなる絶縁膜406は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜で形成し、厚さは200〜450nmとする。本実施例では、プラズマCVD法でSiH4、NH3を原料ガスとして窒化珪素膜を成膜する。
The insulating
その後、フォトリソグラフィ工程によって、レジストマスクを形成し、無機材料からなる絶縁膜406をドライエッチングして保護膜407を形成する。保護膜407はTFTを覆うが、画素部の開口部411はドライエッチング工程により無機材料からなる絶縁膜が除去されているので露出する(図20(D)参照)。
After that, a resist mask is formed by a photolithography process, and the
ここで絶縁膜406をドライエッチングする際に、下層ドレイン電極402の上部に形成されている電極404を、意図的に絶縁膜406と共にエッチングにより除去することにより、下層ドレイン電極402を開口部411にて露出させる。また電極404は、上層ドレイン電極408と電極409に分離される。
Here, when the insulating
よってソース電極及びソース配線414は、下層ソース電極及びソース配線401及び上層ソース電極及びソース配線403から構成され、ドレイン電極415は下層ドレイン電極402及び上層ドレイン電極408から構成されることとなる。
Therefore, the source electrode and source wiring 414 includes a lower layer source electrode and
次いで透明導電膜を保護膜407、開口部411にて露出した下層ドレイン電極402上に形成し、エッチングして画素電極416を形成する(図20(E)参照)。透明導電膜がインジウム錫酸化物(ITO)などの酸化物で形成されると、酸化物は多量に酸素を含有しているため、アルミニウムを含む膜と接触していると、アルミニウム(Al)との電気的、または物理的な接続性の劣化、あるいは形成後の電蝕による信頼性が劣化していまう恐れがある。下層ドレイン電極402を形成するための第2の導電膜がアルミニウム膜、もしくはアルミニウムを含む膜で構成されるため、保護膜407形成のための絶縁膜406エッチングの際に、上層ドレイン電極408となる電極404を一緒にエッチングすることにより、アルミニウム(Al)と透明導電膜との接続を回避することが可能である。
Next, a transparent conductive film is formed over the
図21(A)〜図21(E)では、ドレイン電極を三層の積層膜で形成した例を示す。 FIGS. 21A to 21E show an example in which the drain electrode is formed of a three-layer film.
まず実施の形態の記載を基にして、図7(B)に示す構造までを作成する。 First, the structure shown in FIG. 7B is created based on the description of the embodiment.
次いで、ゲート絶縁膜108、島状非晶質半導体膜103aと島状不純物半導体膜103bからなる島状半導体膜103上に、第3の導電膜、第4の導電膜及び第5の導電膜を順に積層して成膜する。
Next, a third conductive film, a fourth conductive film, and a fifth conductive film are formed over the island-shaped
第3の導電膜及び第5の導電膜の例としては、モリブデン(Mo)などの耐熱性導電性材料膜であり、第4の導電膜の材料の例としては、純アルミニウム膜(Al)やネオジムを含むアルミニウム(Al−Nd)膜など他の元素を含有するアルミニウム(Al)膜である。 An example of the third conductive film and the fifth conductive film is a heat-resistant conductive material film such as molybdenum (Mo), and an example of the material of the fourth conductive film is a pure aluminum film (Al) or It is an aluminum (Al) film containing other elements such as an aluminum (Al—Nd) film containing neodymium.
次にフォトレジスト工程を行い、レジストマスクを形成して、第3の導電膜、第4の導電膜及び第5の導電膜にエッチングを行い。第3の導電膜を下層ソース電極及びソース配線431、並びに下層ドレイン電極432とする。第4の導電膜は、中層ソース電極及びソース配線433、並びに中層ドレイン電極434とする。また第5の導電膜から、上層ソース電極及びソース配線435、上層ドレイン電極436を形成する(図21(A)参照)。なお下層ソース電極及びソース配線431、中層ソース電極及びソース配線433並びに上層ソース電極及びソース配線435は、ソース電極及びソース配線454を構成しており、下層ドレイン電極432、中層ドレイン電極434並びに上層ドレイン電極436はドレイン電極455を構成している。
Next, a photoresist process is performed, a resist mask is formed, and the third conductive film, the fourth conductive film, and the fifth conductive film are etched. The third conductive film is a lower layer source electrode and
次いで実施の形態と同様に、ソース電極及びソース配線454並びにドレイン電極455をマスクとして、島状非晶質半導体膜103aと島状不純物半導体膜103bの一部をドライエッチングにより除去して、島状不純物半導体膜103bをソース領域204とドレイン領域205に分離する。またこのエッチングにより島状非晶質半導体膜103aは自己整合的にエッチングされ、チャネル形成領域206を有する島状半導体膜203となる(図21(B)参照)。
Next, as in the embodiment, using the source and source wirings 454 and the
次いで基板全面を覆って、無機材料からなる絶縁膜439を形成する(図21(C)参照)。なお絶縁膜439は絶縁膜406と同様の材料及び同様の工程で作成すればよい。
Next, an insulating
その後、フォトリソグラフィ工程によって、レジストマスクを形成し、無機材料からなる絶縁膜439をドライエッチングして保護膜437を形成する。保護膜437はTFTを覆うが、画素部の開口部441はドライエッチング工程により無機材料からなる絶縁膜が除去されているので露出する(図21(D)参照)。
After that, a resist mask is formed by a photolithography process, and the
絶縁膜439のエッチング時に、ドレイン電極455にダメージの加わる恐れがある。しかし上層ドレイン電極436及び中層ドレイン電極434が存在しているので、耐熱性導電性材料からなる下層ドレイン電極432はダメージを受けないという利点を有する。すなわちドレイン電極を三層構造にすることで、エッチングによる膜減りによる影響を抑制することが可能となる。
When the insulating
次いで透明導電膜を保護膜437、開口部441にて露出した上層ドレイン電極436上に形成し、エッチングして画素電極446を形成する(図21(E)参照)。
Next, a transparent conductive film is formed over the
図21(E)においては、画素電極がインジウム錫酸化物(ITO)などの酸化物を含んでいたとしても、アルミニウムを含む中層ドレイン電極434上に、耐熱性導電性材料膜からなる上層ドレイン電極436が存在してるため、アルミニウム(Al)と透明導電膜との接続を回避することが可能である。
In FIG. 21E, even if the pixel electrode contains an oxide such as indium tin oxide (ITO), the upper drain electrode made of a heat resistant conductive material film is formed on the
本実施例では、実施例1に記載された効果に加えて、さらに保護膜材料からなる絶縁膜のエッチングの際に、ドレイン電極にダメージを受けるのを抑制することができるという効果を有する。 In this example, in addition to the effect described in Example 1, it is possible to further prevent the drain electrode from being damaged when the insulating film made of the protective film material is etched.
なお本実施例は、必要であれば実施の形態及び実施例1〜実施例2の構成全てあるいはその一部と組み合わせることが可能である。 Note that this embodiment can be combined with all or part of the configurations of the embodiment and Embodiments 1 and 2 if necessary.
実施の形態及び実施例1〜実施例3では透過型液晶表示装置及びその作製方法を説明したが、本実施例では半透過型液晶表示装置や微透過型液晶表示装置について、図22(A)〜図22(B)、図23を用いて説明する。 Although the transmissive liquid crystal display device and the manufacturing method thereof have been described in Embodiment Modes and Examples 1 to 3, in this example, a semi-transmissive liquid crystal display device and a slightly transmissive liquid crystal display device are illustrated in FIG. This will be described with reference to FIG. 22 (B) and FIG.
半透過型液晶表示装置や微透過型液晶表示装置いずれを作製する場合においても、実施の形態及び実施例1〜実施例3で述べた透過型のTFT基板の作製後、アルミニウム(Al)、銀(Ag)、クロム(Cr)など反射率の高い金属膜を用いて反射電極を、透明な画素電極上に少なくとも一部が重なり電気的に接触するように形成する。 Regardless of whether a transflective liquid crystal display device or a slightly transmissive liquid crystal display device is manufactured, after manufacturing the transmissive TFT substrate described in the embodiment and Examples 1 to 3, aluminum (Al), silver A reflective electrode is formed using a highly reflective metal film such as (Ag) or chromium (Cr) so that at least a part of the reflective electrode overlaps and is in electrical contact with the transparent pixel electrode.
反射電極を作製した部分が反射領域となり、その他の開口部分が透過領域となる。反射領域と透過領域との面積比率をほぼ等価にすることで半透過型となり、反射領域の面積を透過領域よりも小さくすることで微透過型液晶表示装置を作製することができる。 The portion where the reflective electrode is manufactured becomes a reflective region, and the other opening portion becomes a transmissive region. A transflective liquid crystal display device can be manufactured by making the area ratio of the reflective region and the transmissive region substantially equivalent to make a transflective type, and by making the area of the reflective region smaller than that of the transmissive region.
実施の形態及び実施例1〜実施例3で述べた透過型液晶表示装置を仮に全透過型液晶表示装置とすると、全透過型液晶表示装置ではバックライトの光を透過することにより画像を映し出す。一方微透過型液晶表示装置や半透過型液晶表示装置は、反射電極を有しているので外光を利用することが可能となり、消費電力を抑えることができる。 Assuming that the transmissive liquid crystal display device described in the embodiment and Examples 1 to 3 is a totally transmissive liquid crystal display device, the transmissive liquid crystal display device displays an image by transmitting light from a backlight. On the other hand, the micro-transmission type liquid crystal display device and the semi-transmission type liquid crystal display device have a reflective electrode, so that it is possible to use external light and power consumption can be suppressed.
図22(A)は、実施の形態の図1(B)に、反射電極501を形成したものである。なお保護膜109は図面を見やすくするために省略してある。反射電極501が透明電極である画素電極106の面積よりもかなり小さく、反射領域が透過領域よりかなり小さくなっている。従って図22(A)の画素構造を有する液晶表示装置は、微透過型液晶表示装置となる。
FIG. 22A is obtained by forming the
また図22(B)の液晶表示装置も、実施の形態の図1(B)に、反射電極502を形成したものであり、反射電極502の面積が画素電極106の面積よりもかなり小さく、微透過型液晶表示装置となっている。
The liquid crystal display device in FIG. 22B also includes the
図22(A)の液晶表示装置の画素のJ−J’線に沿った断面図を図24(A)に、図22(B)の液晶表示装置の画素のK−K’線に沿った断面図を図24(B)に示す。 A cross-sectional view taken along the line JJ ′ of the pixel of the liquid crystal display device of FIG. 22A is shown in FIG. 24A, and a cross-sectional view taken along the line KK ′ of the pixel of the liquid crystal display device of FIG. A cross-sectional view is shown in FIG.
図22(A)の反射電極501の端部は画素電極106の端部よりも内側に位置するように形成されている。一方図22(B)の液晶表示装置では、反射電極502の端部が画素電極106の端部と一致するように形成されている。
The end portion of the
図23(A)も実施の形態の図1(B)に、反射電極503を形成したものであるが、反射電極503が透明電極である画素電極106の面積とほぼ半分になるように形成されている。すなわち反射部分の面積と透過部分の面積がほぼ等価であるので、図23(A)の画素構造を有する液晶表示装置は、半透過型液晶表示装置となる。
FIG. 23A also shows the case where the
図23(B)は、半透過型液晶表示装置の別の例である。反射電極504は画素電極106の縁に沿って、画素電極106の外周をなぞるように形成されている。この形状では透過領域と反射領域が偏らないので、より見やすい液晶表示装置を得ることができる。
FIG. 23B illustrates another example of a transflective liquid crystal display device. The
すなわち本実施例では、実施例1に記載された効果に加えて、さらに外光を利用することが可能となり、消費電力を抑えることができるという利点を持つ。 That is, in this embodiment, in addition to the effects described in the first embodiment, it is possible to further use external light, and there is an advantage that power consumption can be suppressed.
なお本実施例は、必要であれば実施の形態及び実施例1〜実施例3の構成全てあるいはその一部と組み合わせることが可能である。 Note that this example can be combined with all or part of the configurations of the embodiment and Examples 1 to 3 if necessary.
本実施例では、画素部以外の領域例えば周辺部で、ゲート配線材料からなる配線とソース配線材料からなる配線との接続方法について、図25(A)〜図25(E)、図26(A)〜図26(C)、図27を用いて説明する。なお特に記載のないものについては、実施の形態の記載を援用する。 In this embodiment, a method for connecting a wiring made of a gate wiring material and a wiring made of a source wiring material in a region other than the pixel portion, for example, a peripheral portion, is described with reference to FIGS. 25A to 25E and FIG. ) To FIG. 26 (C) and FIG. 27. In addition, the description of embodiment is used about what is not described in particular.
図27はゲート配線材料からなる配線とソース配線材料からなる配線との接続構造を上面図で示したものである。図25(A)〜図25(E)、図26(A)〜図26(C)は図27の上面図に示す接続構造を形成するための手順を示す断面図であり、図26(C)は図27中のP−P’で示される部分の断面図である。 FIG. 27 is a top view showing a connection structure between a wiring made of a gate wiring material and a wiring made of a source wiring material. 25 (A) to 25 (E) and FIGS. 26 (A) to 26 (C) are cross-sectional views showing a procedure for forming the connection structure shown in the top view of FIG. ) Is a cross-sectional view of a portion indicated by PP ′ in FIG. 27.
図27において、ゲート配線材料からなる配線512とソース配線材料からなる配線514がそれぞれ透明導電材料からなる導電膜523を介して接続されている。
In FIG. 27, a
まず図25(A)に示すように、基板511上に、実施の形態に記載された方法に基づき、ゲート配線材料からなる配線512を形成する。その後、図25(B)に示すように、ゲート絶縁膜513を基板511の全面に成膜する。
First, as shown in FIG. 25A, a
次に図25(B)に示すように、実施の形態で述べた方法に基づき、ソース配線材料からなる配線514を形成する。さらに図25(D)に示すように、ゲート絶縁膜513及び配線514上に保護膜515を成膜する。
Next, as shown in FIG. 25B, a
次に実施の形態で述べた第4のフォトリソグラフィ工程において、ハーフトーンマスクを用いたハーフトーン露光技術を用いて、段差状のレジストマスク516を形成する(図25(E)参照)。レジストマスク516を用いてエッチングを行うことで、図26(A)のようにゲート配線材料からなる配線512の真上の絶縁膜にコンタクトホール525を形成する。ただしコンタクトホール525が形成される絶縁膜は好ましくは保護膜515のみとし、ゲート絶縁膜513は残存するようにエッチングする。このエッチングにより保護膜515は、コンタクトホール525が形成された保護膜517となる。
Next, in the fourth photolithography step described in the embodiment, a step-shaped resist
次に図26(A)のように、ラジカル状態の酸素などを用いてアッシング処理を行い、レジストマスク516を一部除去して、レジストマスク516をレジストマスク518のように変形させる。
Next, as shown in FIG. 26A, ashing is performed using radical oxygen or the like, the resist
変形させたレジストマスク518を用いて、保護膜517を再度エッチングして、保護膜521とする。図26(B)に示すように、このエッチングによりゲート配線材料からなる配線512上のコンタクトホール525が形成され、かつ、ゲート配線材料からなる配線512上のコンタクトホール525とソース配線材料からなる配線514の一部を含んだ開口部526が形成される。
The protective film 517 is etched again using the deformed resist
本実施例において、コンタクトホール525はゲート配線材料からなる配線512よりも幅を狭く形成しているが、ゲート配線材料からなる配線512の両端を含んだ広いコンタクトホールを形成しても良い。
In this embodiment, the
次いで図26(C)に示すように、透明導電材料からなる導電膜523を、コンタクトホール525および開口部526上に形成することで、透明導電材料からなる導電膜523を介して、ゲート配線材料からなる配線512とソース配線材料からなる配線514を接続することができる。
Next, as shown in FIG. 26C, a
上述した周辺部のゲート配線材料からなる配線512は、実施の形態で述べた画素部におけるゲート電極及びゲート配線102と同一の構成であり、同一の材料である。またゲート絶縁膜513は画素部におけるゲート絶縁膜108と同一の構成であり、同一の材料である。またソース配線材料からなる配線514は、画素部におけるソース電極及びソース配線104、並びにドレイン電極105と同一の構成であり、同一の材料である。また保護膜521および透明導電材料からなる導電膜523はそれぞれ、画素部における保護膜109、画素電極106とそれぞれ同一の構成であり、同一の材料である。
The
従って、周辺部での配線の形成も、画素部と同様の方法で、且つ同時に形成することができる。従って、TFT基板をマスク数を増やすことなく作製することが可能である。 Therefore, the wiring in the peripheral portion can be formed at the same time by the same method as that for the pixel portion. Therefore, the TFT substrate can be manufactured without increasing the number of masks.
本実施例は、実施の形態で述べられた効果を奏すると共に、マスク数を増やすことなく周辺の配線も形成することができるという利点を得ることができる。 This example can obtain the advantages described in the embodiment and can also form peripheral wiring without increasing the number of masks.
なお本実施例は、必要であれば実施の形態及び実施例1〜実施例4の構成全てあるいはその一部と組み合わせることが可能である。
Note that this embodiment can be combined with all or part of the configurations of the embodiment and
本実施例では、IPS(In−Plane Switching)モードの液晶表示装置について、図28、図29(A)〜図29(C)を用いて説明する。 In this embodiment, an IPS (In-Plane Switching) mode liquid crystal display device will be described with reference to FIGS. 28 and 29A to 29C.
図28は、本実施例のIPSモードの液晶表示装置において、任意の一画素の上面図である。また図29(A)、図29(B)及び図29(C)は、それぞれ図28中のL−L’線、M−M’線及びN−N’線に沿った断面図である。 FIG. 28 is a top view of an arbitrary pixel in the IPS mode liquid crystal display device of this embodiment. 29A, 29B, and 29C are cross-sectional views taken along lines L-L ', M-M', and N-N 'in FIG. 28, respectively.
図28、図29(A)〜図29(C)において、基板600上に、ゲート配線601及びコモン配線602が形成されている。ゲート配線601及びコモン配線602は、同一の材料、同一の層及び同一の工程で形成されている。ゲート配線601及びコモン配線602上には、ゲート絶縁膜614が形成されている。
28, 29A to 29C, a
なお、基板600は実施の形態で述べた基板100と同様の材料を用いればよい。またゲート配線601及びコモン配線602は、実施の形態のゲート電極及びゲート配線102と同様の材料及び同様の作製工程で形成すればよい。さらにゲート絶縁膜614は、実施の形態のゲート絶縁膜108と同様の材料及び同様の作製工程で形成すればよい。
Note that the
画素のスイッチング素子となるTFTは、ゲート配線601、ゲート絶縁膜614、島状半導体膜607、ソース領域621、ドレイン領域622、ソース電極608及びドレイン電極606を有している(図29(A)参照)。
A TFT serving as a switching element of a pixel includes a
なおTFTの島状半導体膜607、ソース領域621、ドレイン領域622は、それぞれ実施の形態の島状半導体膜203、ソース領域204、ドレイン領域205の形成方法を基に形成すればよい。
Note that the island-shaped
ソース電極608とソース配線605は便宜上分けているが、同一の導電膜から形成され互いに接続されている。またドレイン電極606も、ソース電極608とソース配線605と同一の材料及び同じ工程で形成される。
Although the
保護膜615は、実施の形態で述べた保護膜109と同じ材料及び同じ作製工程で形成すればよい。また保護膜615は、二点鎖線で示される開口部604では除去されており、開口部604に形成されている絶縁膜はゲート絶縁膜614のみとなっている。
The
ドレイン電極606と画素電極611は、開口部604において接することにより電気的にも接続されている(図29(B)参照)。
The
ソース電極608及びソース配線605は、実施の形態のソース電極及びソース配線104、またドレイン電極606は、実施の形態のドレイン電極105と同様の材料及び同じ工程で形成すればよい。
The
画素電極611と、複数のコモン電極612のそれぞれは、同一の材料及び同じ工程で形成される。コモン電極612は、ゲート絶縁膜614中のコンタクトホール603を介して、コモン配線602と電気的に接続されている(図29(C)参照)。
Each of the
なお、画素電極611及びコモン電極612は、実施の形態で述べた画素電極106と同様の材料及び同様の作製工程で形成すればよい。
Note that the
画素電極611とコモン電極612との間で、基板600に平行な横方向電界が発生し、液晶を制御する。
A horizontal electric field parallel to the
IPSモードの液晶表示装置は、液晶分子が斜めに立ち上がることがないため、見る角度による光学特性の変化が少なく、広視野特性を得ることができる。本実施例は、実施例1に記載された効果に加えて、広視野特性をえることができるという利点を有する。 In the IPS mode liquid crystal display device, liquid crystal molecules do not stand up obliquely, so that there is little change in optical characteristics depending on the viewing angle, and wide viewing characteristics can be obtained. In addition to the effects described in the first embodiment, this embodiment has an advantage that a wide viewing field characteristic can be obtained.
なお本実施例は、必要であれば実施の形態、実施例1〜実施例5の構成全てあるいはその一部と組み合わせることが可能である。 Note that this embodiment can be combined with all or a part of the configurations of the embodiment and Examples 1 to 5 if necessary.
本実施例では、MVA(Multi−domain Vertically Aligned)モードの液晶表示装置について、図30、図31(A)〜図31(B)、図32(A)〜図32(B)を用いて説明する。 In this embodiment, an MVA (Multi-domain Vertically Aligned) mode liquid crystal display device will be described with reference to FIGS. 30, 31A to 31B, and FIGS. 32A to 32B. To do.
図30は、本実施例のMVAモードの液晶表示装置において、任意の一画素の上面図である。また図31(A)及び図31(B)は、それぞれ図30中のP−P’線及びQ−Q’線に沿った断面図である。 FIG. 30 is a top view of an arbitrary pixel in the MVA mode liquid crystal display device of this embodiment. FIGS. 31A and 31B are cross-sectional views taken along lines P-P ′ and Q-Q ′ in FIG. 30, respectively.
図30、図31(A)〜図31(B)において、基板630上に、ゲート配線631、及び、ゲート配線631上にゲート絶縁膜632が形成されている。
30 and 31A to 31B, a
なお、基板630は実施の形態で述べた基板100と同様の材料を用いればよい。またゲート配線631は、実施の形態のゲート電極及びゲート配線102と同様の材料及び同様の作製工程で形成すればよい。さらにゲート絶縁膜632は、実施の形態のゲート絶縁膜108と同様の材料及び同様の作製工程で形成すればよい。
Note that the
画素のスイッチング素子となるTFTは、ゲート配線631、ゲート絶縁膜632、島状半導体膜633、ソース領域634、ドレイン領域635、ソース電極637及びドレイン電極636を有している(図31(A)参照)。
A TFT serving as a pixel switching element includes a
なおTFTの島状半導体膜633、ソース領域634、ドレイン領域635は、それぞれ実施の形態の島状半導体膜203、ソース領域204、ドレイン領域205の形成方法を基に形成すればよい。
Note that the island-shaped
ソース電極637とソース配線638は便宜上分けているが、同一の導電膜から形成され互いに接続されている。またドレイン電極636も、ソース電極637とソース配線638と同一の材料及び同じ工程で形成される。
The
保護膜651は、実施の形態で述べた保護膜109と同じ材料及び同じ作製工程で形成すればよい。また保護膜651は、二点鎖線で示される開口部657では除去されており、開口部657に形成されている絶縁膜はゲート絶縁膜632のみとなっている。
The
ソース電極637及びソース配線638は、実施の形態のソース電極及びソース配線104、またドレイン電極636は、実施の形態のドレイン電極105と同様の材料及び同じ工程で形成すればよい。
The
なお、画素電極639は、実施の形態で述べた画素電極106と同様の材料及び同様の作製工程で形成すればよい。
Note that the
画素電極639には、複数の溝653が形成されている。
A plurality of
またゲート配線631と画素電極639が重なる領域には、ゲート絶縁膜632を誘電体として、補助容量665が形成される。
In the region where the
保護膜651及び画素電極639上には、配向膜652を形成する。配向膜652は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いて形成すればよい。
An
また、対向基板641には、着色層642、遮光層(ブラックマトリクス)643、及びオーバーコート層644からなるカラーフィルタを設け、さらに透明電極からなる対向電極645と、その上に配向膜646が形成されている。
The
対向電極645上方の配向膜646上には、複数の突起(リブともいう)655が形成されている。突起655は、アクリル等の樹脂で形成すればよい。突起655は左右対称、望ましくは四面体であればよい。
On the
液晶648は、実施の形態の記載に基づいて、基板630及び対向基板641の間に形成される。
The
図32(A)〜図32(B)は、図31(B)において、液晶分子661の動きを表した図である。
32A to 32B are diagrams illustrating the movement of the
MVA方式では、突起655に対して、液晶648中の液晶分子661が左右対称に傾くように駆動される。これにより左右方向から見た色の差をおさえられる。画素内で液晶分子661の傾く方向を変えるとどの目線からも色のムラがでない。
In the MVA method, the
図32(A)は印加電圧が印加されない状態、すなわち印加電圧0Vであるときの図を示している。印加電圧が0Vのとき、液晶分子661は基板630及び641に対して垂直に配向している。このため基板630又は基板641に設けられた偏光板から入った入射光はそのまま液晶分子661を透過するため、出力側の偏光板の透過軸と入射光の振動面が直交する。よって光は出力されないことから暗状態となる。
FIG. 32A shows a state where the applied voltage is not applied, that is, when the applied voltage is 0V. When the applied voltage is 0 V, the
図32(B)は印加電圧が印加された状態の図を示している。印加電圧を印加すると、図32(B)のように電界663がかかることより液晶分子661は突起655の傾斜方向に倒れる。これにより液晶分子661の長軸が偏光板の吸収軸に交わるので、光が出力側の偏光板を透過することから、明状態となる。
FIG. 32B shows a state where an applied voltage is applied. When an applied voltage is applied, the
突起655を設けることにより、液晶分子661が突起655の傾斜面に垂直な方向に倒れるように駆動され、対称性があり視角特性のよい表示を得ることができる。
By providing the
またMVA方式においては、配向膜646及び652にラビングをしなくてよいので、作製工程を減らすことができる。またラビング工程がないので、ラビングによる液晶648への混入物をなくすことができる。これにより配向不良や表示品位の低下を抑制することが可能となる。
In the MVA method, since the
以上から、本実施例のMVA方式の液晶表示装置では、実施例1に記載された効果に加えて、さらに、対称性があり視角特性のよい表示を得ることができる。 As described above, in addition to the effects described in the first embodiment, the MVA liquid crystal display device according to the present embodiment can further provide a display with symmetry and good viewing angle characteristics.
なお本実施例は、必要であれば実施の形態、実施例1〜実施例6の構成全てあるいはその一部と組み合わせることが可能である。 Note that this example can be combined with all or a part of the configurations of the embodiment and Examples 1 to 6 if necessary.
本実施例では、PVA(Patterned Vertical Alignment)方式の液晶表示装置について、図33、図34(A)〜図34(B)、図35(A)〜図35(B)を用いて説明する。 In this embodiment, a PVA (Patterned Vertical Alignment) liquid crystal display device is described with reference to FIGS. 33, 34A to 34B, and FIGS. 35A to 35B.
図33は、本実施例のPVAモードの液晶表示装置において、任意の一画素の上面図である。また図34(A)及び図34(B)は、それぞれ図33中のS−S’線及びT−T’線に沿った断面図である。 FIG. 33 is a top view of an arbitrary pixel in the PVA mode liquid crystal display device of this embodiment. FIGS. 34A and 34B are cross-sectional views taken along lines S-S ′ and T-T ′ in FIG. 33, respectively.
図33、図34(A)〜図34(B)において、基板700上に、ゲート配線701、及び、ゲート配線701上にゲート絶縁膜702が形成されている。
In FIGS. 33 and 34A to 34B, a
なお、基板700は実施の形態で述べた基板100と同様の材料を用いればよい。またゲート配線701は、実施の形態のゲート電極及びゲート配線102と同様の材料及び同様の作製工程で形成すればよい。さらにゲート絶縁膜702は、実施の形態のゲート絶縁膜108と同様の材料及び同様の作製工程で形成すればよい。
Note that the
画素のスイッチング素子となるTFTは、ゲート配線701、ゲート絶縁膜702、島状半導体膜703、ソース領域704、ドレイン領域705、ソース電極707及びドレイン電極706を有している(図34(A)参照)。
A TFT serving as a pixel switching element includes a
なおTFTの島状半導体膜703、ソース領域704、ドレイン領域705は、それぞれ実施の形態の島状半導体膜203、ソース領域204、ドレイン領域205の形成方法を基に形成すればよい。
Note that the island-shaped
ソース電極707とソース配線708は便宜上分けているが、同一の導電膜から形成され互いに接続されている。またドレイン電極706も、ソース電極707とソース配線708と同一の材料及び同じ工程で形成される。
Although the
保護膜731は、実施の形態で述べた保護膜109と同じ材料及び同じ作製工程で形成すればよい。また保護膜731は、二点鎖線で示される開口部737では除去されており、開口部737に形成されている絶縁膜はゲート絶縁膜702のみとなっている。
The
ソース電極707及びソース配線708は、実施の形態のソース電極及びソース配線104、またドレイン電極706は、実施の形態のドレイン電極105と同様の材料及び同じ工程で形成すればよい。
The
なお、画素電極709は、実施の形態で述べた画素電極106と同様の材料及び同様の作製工程で形成すればよい。
Note that the
画素電極709には、複数の溝739が形成されている。
A plurality of
また画素電極709とゲート配線701が重なる領域には、ゲート絶縁膜702を挟んで、補助容量744が形成される。
Further, an
保護膜731及び画素電極709上には、配向膜732を形成する。配向膜732は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いて形成すればよい。
An
また、対向基板711には、着色層712、遮光層(ブラックマトリクス)713、及びオーバーコート層714からなるカラーフィルタを設け、さらに透明電極からなる対向電極715と、その上に配向膜716が形成されている。
The
対向電極715には、複数の溝717が形成されている。対向電極715の溝717は、画素電極709の溝739と重ならないように配置されている(図33参照)。
A plurality of
液晶718は、実施の形態の記載に基づいて、基板700及び対向基板711の間に形成される。
The
図35(A)〜図35(B)は、図34(B)において、液晶分子741の動きを表した図である。 FIGS. 35A to 35B are diagrams illustrating the movement of the liquid crystal molecules 741 in FIG.
PVA方式では、対向電極715の溝717と画素電極709の溝739が互いに重ならないように配置されており、液晶718中の液晶分子741が、お互いに重ならないように配置された溝717及び739に向かって配向することで、光が透過する。
In the PVA method, the
図35(A)は印加電圧が印加されない状態、すなわち印加電圧0Vであるときの図を示している。印加電圧が0Vのとき、液晶分子741は基板700に対して垂直に配向しているため、基板700又は基板711に設けられた偏光板から入った入射光はそのまま液晶分子741を透過し、入射光の振動方向と出力側の偏光板の透過軸とが直交する。よって光は出力されないことから暗状態となる。
FIG. 35A shows a state where the applied voltage is not applied, that is, when the applied voltage is 0V. When the applied voltage is 0 V, since the liquid crystal molecules 741 are aligned perpendicular to the
図35(B)は印加電圧が印加された状態の図を示している。印加電圧を印加すると、図35(B)のように斜めに電界742がかかることより液晶分子741は斜めに傾くこととなる。これにより液晶分子741の長軸が偏光板の吸収軸に交わるので、光が出力側の偏光板を透過することから、明状態となる。 FIG. 35B shows a state in which an applied voltage is applied. When an applied voltage is applied, the liquid crystal molecules 741 are inclined obliquely because an electric field 742 is applied obliquely as shown in FIG. As a result, the major axis of the liquid crystal molecules 741 intersects with the absorption axis of the polarizing plate, so that light passes through the output-side polarizing plate, resulting in a bright state.
対向電極715に溝717、及び、画素電極709に溝739を設けることにより、溝717及び739に向かう斜めの電界742によって、液晶分子741が斜めに駆動され、上下方向や左右方向だけでなく斜め方向にも対称性があり視角特性のよい表示を得ることができる。
By providing the
またPVA方式においては、配向膜716及び732にラビングをしなくてよいので、作製工程を減らすことができる。またラビング工程がないので、ラビングによる液晶718への混入物をなくすことができる。これにより配向不良や表示品位の低下を抑制することが可能となる。
In the PVA method, since the
以上から、本実施例のPVA方式の液晶表示装置では、実施例1に記載された効果に加えて、さらに、対称性があり視角特性のよい表示を得ることができる。 As described above, in addition to the effects described in the first embodiment, the PVA liquid crystal display device according to the present embodiment can further provide a display with symmetry and good viewing angle characteristics.
なお本実施例は、必要であれば実施の形態、実施例1〜実施例7の構成全てあるいはその一部と組み合わせることが可能である。 Note that this embodiment can be combined with all or a part of the configurations of the embodiment and Examples 1 to 7 if necessary.
本実施例では、サブピクセル分割駆動方式の液晶表示装置について、図36、図37(A)〜図37(B)、図38を用いて説明する。 In this embodiment, a liquid crystal display device using a sub-pixel division driving method will be described with reference to FIGS. 36, 37A to 37B, and FIG.
サブピクセル分割駆動方式では、一画素を複数のサブピクセルに分割して駆動する。 In the subpixel division driving method, one pixel is divided into a plurality of subpixels for driving.
図36は、本実施例のサブピクセル分割駆動方式の液晶表示装置において、任意の一画素の上面図である。また図37(A)〜図37(B)及び図38は、それぞれ図36中のU−U’線、V−V’線及びW−W’線に沿った断面図である。 FIG. 36 is a top view of an arbitrary pixel in the sub-pixel division drive type liquid crystal display device of this embodiment. 37A to 37B and 38 are cross-sectional views taken along lines U-U ′, V-V ′, and W-W ′ in FIG. 36, respectively.
図36、図37(A)〜図37(B)、図38において、基板800上に、ゲート配線801(801a、801b)、及び、ゲート配線801上にゲート絶縁膜802が形成されている。
36, FIG. 37A to FIG. 37B, and FIG. 38, a gate wiring 801 (801a, 801b) and a
なお、基板800は実施の形態で述べた基板100と同様の材料を用いればよい。またゲート配線801(801a、801b)は、実施の形態のゲート電極及びゲート配線102と同様の材料及び同様の作製工程で形成すればよい。さらにゲート絶縁膜802は、実施の形態のゲート絶縁膜108と同様の材料及び同様の作製工程で形成すればよい。
Note that the
サブピクセル分割駆動方式の液晶表示装置においては、一画素につきスイッチング素子である画素TFTが複数形成される。本実施例では、一画素につき2つの画素TFTであるTFT821aとTFT821bが形成されている。
In the liquid crystal display device of the sub-pixel division driving system, a plurality of pixel TFTs that are switching elements are formed for each pixel. In this embodiment, two pixel TFTs,
TFT821aには、ゲート配線801a、ゲート絶縁膜802、島状半導体膜803a、ソース領域804a、ドレイン領域805a、ソース電極807a及びドレイン電極806aを有している(図37(A)参照)。なおTFT821bはTFT821aと同じ構造であり、ゲート配線801b、ゲート絶縁膜802、島状半導体膜803b、ソース領域804b(図示せず)、ドレイン領域805b(図示せず)、ソース電極807b及びドレイン電極806bを有している。
The
なおTFT821aの島状半導体膜803a及びTFT821bの島状半導体膜803b、ソース領域804a及び804b、ドレイン領域805a及び805bは、それぞれ実施の形態の島状半導体膜203、ソース領域204、ドレイン領域205の形成方法を基に形成すればよい。
Note that the island-shaped
ソース電極807a及び807b、並びにソース配線808は便宜上分けているが、同一の導電膜から形成され互いに接続されている。またドレイン電極806a及び806bも、ソース電極807a及び807b並びにソース配線808と同一の材料及び同じ工程で形成される。
The
保護膜831は、実施の形態で述べた保護膜109と同じ材料及び同じ作製工程で形成すればよい。また保護膜831は、二点鎖線で示される開口部835では除去されており、開口部835に形成されている絶縁膜はゲート絶縁膜802のみとなっている。
The
ソース電極807a及び807b、並びにソース配線808は、実施の形態のソース電極及びソース配線104、またドレイン電極806a及び806bは、実施の形態のドレイン電極105と同様の材料及び同じ工程で形成すればよい。
The
TFT821aには画素電極809aが設けられており、画素電極809aはドレイン電極806aと開口部835において直接接続されている。同様に、TFT821bには画素電極809bが設けられており、画素電極809bはドレイン電極806bと開口部835において直接接続されている。
The
なお、画素電極809a及び809bは、実施の形態で述べた画素電極106と同様の材料及び同様の作製工程で形成すればよい。
Note that the
画素電極809aと画素電極809bの面積は、同じでもよいし、違っていてもよい。画素電極809aと画素電極809bの面積比は、必要に応じて適宜変更すればよい。例えば、画素電極809aと画素電極809bの面積比を5:5や、1:9や、3:7や、6:4や、8:2等にすることが可能である。
The areas of the
また画素電極809aと補助容量線837が重なる領域には、ゲート絶縁膜802を挟んで、補助容量839aが形成される。同様に、画素電極809bと補助容量線837が重なる領域には、ゲート絶縁膜802を挟んで、補助容量839bが形成される。
In the region where the
補助容量線837は、ゲート電極及びゲート配線801a及び801bと同じ材料及び同じ層に形成すればよい。
The
保護膜831並びに画素電極809a及び809b上には、配向膜832を形成する。配向膜832は、液滴吐出法やスクリーン印刷法やオフセット印刷法を用いて形成すればよい。
An
また、対向基板811には、着色層812、遮光層(ブラックマトリクス)813、及びオーバーコート層814からなるカラーフィルタを設け、さらに透明電極からなる対向電極815と、その上に配向膜816が形成されている。
The
液晶818は、実施の形態の記載に基づいて、基板800及び対向基板811の間に形成される。
The
本実施例に示すように、一画素を複数のサブピクセルに分割することにより、階調表示の向上が可能となる。 As shown in this embodiment, gradation display can be improved by dividing one pixel into a plurality of sub-pixels.
以上から、本実施例のサブピクセル分割方式の液晶表示装置では、実施例1に記載された効果に加えて、さらに、階調表示が向上した液晶表示装置を得ることができる。 As described above, in the subpixel division type liquid crystal display device of this embodiment, in addition to the effects described in the first embodiment, a liquid crystal display device with further improved gradation display can be obtained.
なお本実施例は、必要であれば実施の形態、実施例1〜実施例8の構成全てあるいはその一部と組み合わせることが可能である。 Note that this example can be combined with all or part of the configurations of the embodiment and Examples 1 to 8 if necessary.
本実施例では、液晶滴下に液滴吐出法を用いる例を示す。本実施例では、大面積基板からパネルを4枚取る例を、図39(A)〜図39(D)、図40(A)〜図40(B)、図41(A)〜図41(B)及び図42(A)〜図42(B)
を用いて説明する。
In this embodiment, an example in which a droplet discharge method is used for liquid crystal dropping is described. In this embodiment, an example in which four panels are taken from a large-area substrate is shown in FIGS. 39 (A) to 39 (D), FIGS. 40 (A) to 40 (B), and FIGS. B) and FIGS. 42 (A) to 42 (B).
Will be described.
図39(A)は、ディスペンサ(またはインクジェット)による液晶層形成の途中の断面図を示しており、シール材902で囲まれた画素部901を覆うように液晶材料904を液滴吐出装置906のノズル908から吐出、噴射、または滴下させている。液滴吐出装置906は、図39(A)中の矢印で示す移動方向903に移動させる。なお、ここではノズル908を移動させた例を示したが、ノズルを固定し、基板900を移動させることによって液晶層を形成してもよい。
FIG. 39A is a cross-sectional view in the middle of forming a liquid crystal layer by a dispenser (or ink jet). A
また、図39(B)には斜視図を示している。シール材902で囲まれた領域のみに選択的に液晶材料904を吐出、噴射、または滴下させ、ノズル走査方向903に合わせて滴下面905が移動している様子を示している。
FIG. 39B is a perspective view. A state is shown in which the
また、図39(A)の点線で囲まれた部分909を拡大した断面図が図39(C)及び図39(D)である。液晶材料904の粘性が高い場合は、連続的に吐出され、図39(C)のように繋がったまま付着される。一方、液晶材料904の粘性が低い場合には、間欠的に吐出され、図39(D)に示すようにドット状に液滴が滴下される。
39C and 39D are enlarged cross-sectional views of a
なお、図39(C)及び図39(D)中、900は基板、910はTFT、911は画素電極をそれぞれ指している。画素部901は、マトリクス状に配置された画素電極911と、画素電極911と接続されているスイッチング素子、ここでは実施の形態及び実施例1の記載に基づいて作製されたTFT910と、保持容量とで構成されている。
Note that in FIGS. 39C and 39D,
ここで、図40(A)〜図40(B)及び図41(A)〜図41(B)を用いて、パネル作製の流れを以下に説明する。 Here, a panel manufacturing flow will be described below with reference to FIGS. 40A to 40B and FIGS. 41A to 41B.
まず、絶縁表面に画素部901が形成された第1の基板900を用意する。第1の基板900は、予め、配向膜の形成、ラビング処理、球状スペーサ散布、或いは柱状スペーサ形成、またはカラーフィルタの形成などを行っておく。次いで、図40(A)に示すように、不活性気体雰囲気または減圧下で第1の基板900上にディスペンサ装置またはインクジェット装置でシール材902を画素部901を囲む位置に形成する。半透明なシール材902としてはフィラー(直径6μm〜24μm)を含み、且つ、粘度40〜400Pa・sのものを用いる。なお、後に接する液晶に溶解しないシール材料を選択することが好ましい。シール材としては、アクリル系光硬化樹脂やアクリル系熱硬化樹脂を用いればよい。また、簡単なシールパターンであるのでシール材902は、印刷法で形成することもできる。
First, a
次いで、シール材902に囲まれた領域に液晶材料904をインクジェット法により滴下する(図40(B))。液晶材料904としては、インクジェット法によって吐出可能な粘度を有する公知の液晶材料を用いればよい。また、液晶材料904は温度を調節することによって粘度を設定することができるため、インクジェット法に適している。インクジェット法により無駄なく必要な量だけの液晶材料904をシール材902に囲まれた領域に保持することができる。
Next, a
次いで、画素部901が設けられた第1の基板900と、対向電極や配向膜が設けられた第2の基板921とを気泡が入らないように減圧下で貼りあわせる(図41(A))。ここでは、貼りあわせると同時に紫外線照射や熱処理を行って、シール材902を硬化させる。なお、紫外線照射に加えて、熱処理を行ってもよい。
Next, the
また、図42(A)〜図42(B)に貼り合わせ時または貼り合わせ後に紫外線照射や熱処理が可能な貼り合わせ装置の例を示す。 42A to 42B show examples of a bonding apparatus that can perform ultraviolet irradiation or heat treatment at the time of bonding or after bonding.
図42(A)〜図42(B)中、931は第1基板支持台、932は第2基板支持台、934は窓、938は下側定盤、939は光源である。なお、図42(A)〜図42(B)において、図39(A)〜図39(D)、図40(A)〜図40(B)、図41(A)〜図41(B)と対応する部分は同一の符号を用いている。 42A to 42B, 931 is a first substrate support, 932 is a second substrate support, 934 is a window, 938 is a lower surface plate, and 939 is a light source. 42A to 42B, FIG. 39A to FIG. 39D, FIG. 40A to FIG. 40B, and FIG. 41A to FIG. 41B. The same reference numerals are used for portions corresponding to.
下側定盤938は加熱ヒータが内蔵されており、シール材902を硬化させる。また、第2基板支持台932には窓934が設けられており、光源939からの紫外光などの光を通過させるようになっている。ここでは図示していないが窓934を通して基板の位置アライメントを行う。また、対向基板となる第2の基板921は予め、所望のサイズに切断しておき、第2基板支持台932に真空チャックなどで固定しておく。図42(A)は貼り合わせ前の状態を示している。
The
貼り合わせ時には、第1基板支持台931と第2基板支持台932とを下降させた後、圧力をかけて第1の基板900と第2の基板921を貼り合わせ、そのまま紫外光を照射することによって硬化させる。貼り合わせ後の状態を図42(B)に示す。
At the time of bonding, the first
次いで、スクライバー装置、ブレイカー装置、ロールカッターなどの切断装置を用いて第1の基板900を切断する(図41(B)参照)。こうして、1枚の基板から4つのパネルを作製することができる。そして、公知の技術を用いてFPCを貼りつける。
Next, the
以上の工程によって大面積基板を用いた液晶表示装置が作製される。 Through the above process, a liquid crystal display device using a large-area substrate is manufactured.
また、本実施例は、必要であれば実施の形態、実施例1〜実施例9の構成全てあるいはその一部と自由に組み合わせることが可能である。 In addition, this embodiment can be freely combined with all or a part of the configurations of the embodiment, Examples 1 to 9, if necessary.
本発明が適用される電子機器として、テレビ、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を、図43、図44、図45(A)〜図45(B)、図46(A)〜図46(B)、図47、図48(A)〜図48(E)、図49(A)〜図49(B)に示す。 Electronic devices to which the present invention is applied include televisions, video cameras, digital cameras, goggle-type displays, navigation systems, sound playback devices (car audio components, etc.), computers, game devices, portable information terminals (mobile computers, mobile phones, Portable game machines, electronic books, etc.), image playback devices equipped with recording media (specifically, devices equipped with a display capable of playing back recording media such as Digital Versatile Disc (DVD) and displaying the images), etc. Is mentioned. Specific examples of these electronic devices are shown in FIGS. 43, 44, 45 (A) to 45 (B), 46 (A) to 46 (B), 47, 48 (A) to 48. (E), shown in FIGS. 49 (A) to 49 (B).
図43は液晶表示パネル2001と、回路基板2011を組み合わせた液晶モジュールを示している。回路基板2011には、コントロール回路2012や信号分割回路2013などが形成されており、接続配線2014によって本発明を用いて形成された液晶表示パネル2001と電気的に接続されている。
FIG. 43 shows a liquid crystal module in which a liquid
この液晶表示パネル2001には、複数の画素が設けられた画素部2002と、走査線駆動回路2003、選択された画素にビデオ信号を供給する信号線駆動回路2004を備えている。液晶表示パネル2001は、実施の形態及び実施例1〜実施例10に基づいて作製すればよい。
The liquid
図43に示す液晶モジュールにより液晶テレビ受像器を完成させることができる。図44は、液晶テレビ受像機の主要な構成を示すブロック図である。チューナ2101は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路2102と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路2103と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路2012により処理される。コントロール回路2012は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路2013を設け、入力デジタル信号をm個に分割して供給する構成としても良い。
A liquid crystal television receiver can be completed with the liquid crystal module shown in FIG. FIG. 44 is a block diagram showing the main configuration of a liquid crystal television receiver. A
チューナ2101で受信した信号のうち、音声信号は音声信号増幅回路2105に送られ、その出力は音声信号処理回路2106を経てスピーカ2107に供給される。制御回路2108は受信局(受信周波数)や音量の制御情報を入力部2109から受け、チューナ2101や音声信号処理回路2106に信号を送出する。
Of the signals received by the
図45(A)に示すように、液晶モジュールを筐体2201に組みこんで、テレビ受像機を完成させることができる。液晶モジュールにより、表示画面2202が形成される。また、スピーカ2203、操作スイッチ2204などが適宜備えられている。
As shown in FIG. 45A, a television receiver can be completed by incorporating a liquid crystal module into a
また図45(B)に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体2212にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部2213やスピーカ部2217を駆動させる。バッテリーは充電器2210で繰り返し充電が可能となっている。また、充電器2210は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することでができる。筐体2212は操作キー2216によって制御する。また、図45(B)に示す装置は、操作キー2216を操作することによって、筐体2212から充電器2210に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、操作キー2216を操作することによって、筐体2212から充電器2210に信号を送り、さらに充電器2210が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示部2213に適用することができる。
FIG. 45B shows a television receiver that can carry only a display wirelessly. A housing and a signal receiver are incorporated in the
本発明を図43、図44、図45(A)〜図45(B)に示すテレビ受像器使用することにより、品質のよい表示装置を備えたテレビ受像器を得ることが可能となる。 By using the television receiver shown in FIG. 43, FIG. 44, FIG. 45 (A) to FIG. 45 (B) according to the present invention, it is possible to obtain a television receiver equipped with a display device with high quality.
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。 Of course, the present invention is not limited to a television receiver, and is applied to various uses as a display medium of a particularly large area such as a monitor of a personal computer, an information display board in a railway station or airport, an advertisement display board in a street, etc. can do.
図46(A)は本発明を用いて形成された液晶表示パネル2301とプリント配線基板2302を組み合わせたモジュールを示している。液晶表示パネル2301は、複数の画素が設けられた画素部2303と、第1の走査線駆動回路2304、第2の走査線駆動回路2305と、選択された画素にビデオ信号を供給する信号線駆動回路2306を備えている。
FIG. 46A shows a module in which a liquid
プリント配線基板2302には、コントローラ2307、中央処理装置(CPU)2308、メモリ2309、電源回路2310、音声処理回路2311及び送受信回路2312などが備えられている。プリント配線基板2302と液晶表示パネル2301は、フレキシブル・プリント・サーキット(FPC)2313により接続されている。プリント配線基板2302には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ2307、音声処理回路2311、メモリ2309、CPU2308、電源回路2310などは、COG(Chip On Glass)方式を用いて液晶表示パネル2301に実装することもできる。COG方式により、プリント配線基板2302の規模を縮小することができる。
The printed
プリント配線基板2302に備えられたインターフェース(I/F)2314を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート2315が、プリント配線基板2302に設けられている。
Various control signals are input / output via an interface (I / F) 2314 provided on the printed
図46(B)は、図46(A)に示したモジュールのブロック図を示す。このモジュールは、メモリ2309としてVRAM2316、DRAM2317、フラッシュメモリ2318などが含まれている。VRAM2316にはパネルに表示する画像のデータが、DRAM2317には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
FIG. 46B is a block diagram of the module shown in FIG. This module includes a
電源回路2310は、液晶表示パネル2301、コントローラ2307、CPU2308、音声処理回路2311、メモリ2309、送受信回路2312を動作させる電力を供給する。またパネルの仕様によっては、電源回路2310に電流源が備えられている場合もある。
The
CPU2308は、制御信号生成回路2320、デコーダ2321、レジスタ2322、演算回路2323、RAM2324、CPU2308用のインターフェース2319などを有している。インターフェース2319を介してCPU2308に入力された各種信号は、一旦レジスタ2322に保持された後、演算回路2323、デコーダ2321などに入力される。演算回路2323では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ2321に入力された信号はデコードされ、制御信号生成回路2320に入力される。制御信号生成回路2320は入力された信号に基づき、各種命令を含む信号を生成し、演算回路2323において指定された場所、具体的にはメモリ2309、送受信回路2312、音声処理回路2311、コントローラ2307などに送る。
The
メモリ2309、送受信回路2312、音声処理回路2311、コントローラ2307は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
The
入力手段2325から入力された信号は、インターフェース2314を介してプリント配線基板2302に実装されたCPU2308に送られる。制御信号生成回路2320は、ポインティングデバイスやキーボードなどの入力手段2325から送られてきた信号に従い、VRAM2316に格納してある画像データを所定のフォーマットに変換し、コントローラ2307に送付する。
A signal input from the
コントローラ2307は、パネルの仕様に合わせてCPU2308から送られてきた画像データを含む信号にデータ処理を施し、液晶表示パネル2301に供給する。またコントローラ2307は、電源回路2310から入力された電源電圧やCPU2308から入力された各種信号をもとに、Hsync信号、Vsync信号、クロック信号CLK、交流電圧(AC Cont)、切り替え信号L/Rを生成し、液晶表示パネル2301に供給する。
The
送受信回路2312では、アンテナ2328において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路を含んでいる。送受信回路2312において送受信される信号のうち音声情報を含む信号が、CPU2308からの命令に従って、音声処理回路2311に送られる。
In the transmission /
CPU2308の命令に従って送られてきた音声情報を含む信号は、音声処理回路2311において音声信号に復調され、スピーカ2327に送られる。またマイク2326から送られてきた音声信号は、音声処理回路2311において変調され、CPU2308からの命令に従って、送受信回路2312に送られる。
A signal including audio information sent in accordance with a command from the
コントローラ2307、CPU2308、電源回路2310、音声処理回路2311、メモリ2309を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、VCO(Voltage Controlled Oscillator)、LPF(Low Pass Filter)、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
The
図47は、図46(A)〜図46(B)に示すモジュールを含む携帯電話機の一態様を示している。液晶表示パネル2301はハウジング2330に脱着自在に組み込まれる。ハウジング2330は液晶表示パネル2301のサイズに合わせて、形状や寸法を適宜変更することができる。液晶表示パネル2301を固定したハウジング2330はプリント基板2331に嵌着されモジュールとして組み立てられる。
FIG. 47 illustrates one mode of a mobile phone including the module illustrated in FIGS. 46 (A) to 46 (B). A liquid
液晶表示パネル2301はFPC2313を介してプリント基板2331に接続される。プリント基板2331には、スピーカ2332、マイクロフォン2333、送受信回路2334、CPU及びコントローラなどを含む信号処理回路2335が形成されている。このようなモジュールと、入力手段2336、バッテリ2337、アンテナ2340を組み合わせ、筐体2339に収納する。液晶表示パネル2301の画素部は筐体2339に形成された開口窓から視認できように配置する。
The liquid
本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えたり、筐体を適宜複数に分割して蝶番により開閉式とした構成としても、上記した作用効果を奏することができる。
できる。
The mobile phone according to the present embodiment can be transformed into various modes according to the function and application. For example, the above-described effects can be obtained even when a plurality of display panels are provided, or the housing is divided into a plurality of cases and is opened and closed by a hinge.
it can.
本発明を図46(A)〜図46(B)、図47に示す携帯電話に使用することにより、品質のよい表示装置を備えた携帯電話を得ることが可能となる。 By using the present invention for the cellular phones shown in FIGS. 46A to 46B and 47, it becomes possible to obtain a cellular phone equipped with a high-quality display device.
図48(A)は液晶ディスプレイであり、筐体2401、支持台2402、表示部2403などによって構成されている。本発明は表示部2403に適用が可能である。
FIG. 48A illustrates a liquid crystal display which includes a
本発明を使用することにより、品質のよい表示装置を備えた液晶ディスプレイを得ることが可能となる。 By using the present invention, it is possible to obtain a liquid crystal display including a display device with good quality.
図48(B)はコンピュータであり、本体2501、筐体2502、表示部2503、キーボード2504、外部接続ポート2505、ポインティングマウス2506等を含む。本発明は表示部2503に適用することができる。
FIG. 48B illustrates a computer, which includes a
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが可能となる。 By using the present invention, it is possible to obtain a computer including a display device with high quality.
図48(C)は携帯可能なコンピュータであり、本体2601、表示部2602、スイッチ2603、操作キー2604、赤外線ポート2605等を含む。本発明は表示部2602に適用することができる。
FIG. 48C shows a portable computer, which includes a
本発明を使用することにより、品質のよい表示装置を備えたコンピュータを得ることが可能となる。 By using the present invention, it is possible to obtain a computer including a display device with high quality.
図48(D)は携帯型のゲーム機であり、筐体2701、表示部2702、スピーカ部2703、操作キー2704、記録媒体挿入部2705等を含む。本発明は表示部2702に適用することができる。
FIG. 48D illustrates a portable game machine including a
本発明を使用することにより、品質のよい表示装置を備えたゲーム機を得ることが可能となる。 By using the present invention, it is possible to obtain a game machine including a display device with good quality.
図48(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2801、筐体2802、表示部A2803、表示部B2804、記録媒体(DVD等)読込部2805、操作キー2806、スピーカ部2807等を含む。表示部A2803は主として画像情報を表示し、表示部B2804は主として文字情報を表示する。本発明は表示部A2803、表示部B2804及び制御用回路部等に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
FIG. 48E shows a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a
本発明を使用することにより、品質のよい表示装置を備えた画像再生装置を得ることが可能となる。 By using the present invention, it is possible to obtain an image reproducing device including a display device with good quality.
図49(A)及び図49(B)は、本発明の液晶表示装置をカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図49(A)は、デジタルカメラの前面方向から見た斜視図、図49(B)は、後面方向から見た斜視図である。図49(A)において、デジタルカメラには、リリースボタン2901、メインスイッチ2902、ファインダ窓2903、フラッシュ2904、レンズ2905、鏡胴2906、筺体2907が備えられている。
49A and 49B are diagrams showing an example in which the liquid crystal display device of the present invention is incorporated in a camera, for example, a digital camera. FIG. 49A is a perspective view seen from the front side of the digital camera, and FIG. 49B is a perspective view seen from the rear side. 49A, the digital camera includes a
また、図49(B)において、ファインダ接眼窓2911、モニタ2912、操作ボタン2913が備えられている。
In FIG. 49B, a
リリースボタン2901は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
When the
メインスイッチ2902は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。
A
ファインダ窓2903は、デジタルカメラの前面のレンズ2905の上部に配置されており、図49(B)に示すファインダ接眼窓2911から撮影する範囲やピントの位置を確認するための装置である。
The
フラッシュ2904は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタン2901が押下されてシャッターが開くと同時に補助光を照射する。
The
レンズ2905は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。
The
鏡胴2906は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ2905を手前に移動させる。また、携帯時は、レンズ2905を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体2907内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
The
ファインダ接眼窓2911は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
The
操作ボタン2913は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
The
本発明の液晶表示装置は、図49(A)及び図49(B)に示すカメラのモニタ2912に組み込むことができる。これにより品質のよい表示装置を備えたデジタルカメラを得ることが可能となる。
The liquid crystal display device of the present invention can be incorporated in the
なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないこを付記する。 It should be noted that the examples shown in this embodiment are just examples, and the present invention is not limited to these applications.
また本実施例は、実施の形態及び実施例1〜実施例10の構成全てあるいはその一部と自由に組み合せて実施することが可能である。
In addition, this embodiment can be implemented by freely combining with all or part of the configurations of the embodiment mode and
本発明により、保護膜を開口部になるべく重ならないように形成することで、開口部が増大した表示装置を得ることができる。さらに本発明では、開口部をソース配線に平行に列方向に延在させることにより、保護膜形成のための絶縁膜のエッチングの際に発生する残渣を低減することができ、残渣に由来する画素電極とドレイン電極とのコンタクト不良を低減することができる。 According to the present invention, by forming the protective film so as not to overlap the opening as much as possible, a display device having an increased opening can be obtained. Furthermore, in the present invention, by extending the opening in the column direction in parallel with the source wiring, the residue generated when etching the insulating film for forming the protective film can be reduced, and the pixel derived from the residue Contact failure between the electrode and the drain electrode can be reduced.
また本発明によって、品質のよい表示装置を備えた電子機器を得ることが可能となる。 In addition, according to the present invention, it is possible to obtain an electronic device including a display device with high quality.
100 基板
101 開口部
102 ゲート電極及びゲート配線
103 島状半導体膜
103a 島状非晶質半導体膜
103b 島状不純物半導体膜
104 ソース電極及びソース配線
105 ドレイン電極
106 画素電極
107 補助容量
108 ゲート絶縁膜
109 保護膜
201 TFT
203 島状半導体膜
204 ソース領域
205 ドレイン領域
206 チャネル形成領域
208 配向膜
211 対向基板
212 着色層
213 遮光層(ブラックマトリクス)
214 オーバーコート層
215 対向電極
216 配向膜
218 液晶
221 シール材
222 FPC(Flexible Printed Circuit)
231 画素部
300 基板
301 開口部
302 ゲート電極及びゲート配線
303 島状半導体膜
304 ソース電極及びソース配線
305 ドレイン電極
306 画素電極
307 補助容量
308 ゲート絶縁膜
309 保護膜
314 ソース領域
315 ドレイン領域
317 レジストマスク
321 非晶質半導体膜
322 一導電型を付与する不純物を含有する半導体膜
323 導電膜
330 基板
331 開口部
332 ゲート電極及びゲート配線
333 島状半導体膜
334 ソース電極及びソース配線
335 ドレイン電極
336 画素電極
337 レジストマスク
338 ゲート絶縁膜
339 保護膜
341 非晶質半導体膜
342 一導電型を付与する不純物を含有する半導体膜
344 ソース領域
345 ドレイン領域
346 導電膜
401 下層ソース電極及びソース配線
402 下層ドレイン電極
403 上層ソース電極及びソース配線
404 電極
406 絶縁膜
407 保護膜
408 上層ドレイン電極
409 電極
411 開口部
414 ソース電極及びソース配線
415 ドレイン電極
416 画素電極
431 下層ソース電極及びソース配線
432 下層ドレイン電極
433 中層ソース電極及びソース配線
434 中層ドレイン電極
435 上層ソース電極及びソース配線
436 上層ドレイン電極
437 保護膜
439 絶縁膜
441 開口部
446 画素電極
454 ソース電極及びソース配線
455 ドレイン電極
501 反射電極
502 反射電極
503 反射電極
504 反射電極
511 基板
512 配線
513 ゲート絶縁膜
514 配線
515 保護膜
516 レジストマスク
517 保護膜
518 レジストマスク
521 保護膜
523 導電膜
525 コンタクトホール
526 開口部
600 基板
601 ゲート配線
602 コモン配線
603 コンタクトホール
604 開口部
605 ソース配線
606 ドレイン電極
607 島状半導体膜
608 ソース電極
611 画素電極
612 コモン電極
614 ゲート絶縁膜
615 保護膜
621 ソース領域
622 ドレイン領域
630 基板
631 ゲート配線
632 ゲート絶縁膜
633 島状半導体膜
634 ソース領域
635 ドレイン領域
636 ドレイン電極
637 ソース電極
638 ソース配線
639 画素電極
641 対向基板
642 着色層
643 遮光層(ブラックマトリクス)
644 オーバーコート層
645 対向電極
646 配向膜
648 液晶
651 保護膜
652 配向膜
653 溝
655 突起
657 開口部
661 液晶分子
663 電界
665 補助容量
700 基板
701 ゲート配線
702 ゲート絶縁膜
703 島状半導体膜
704 ソース領域
705 ドレイン領域
707 ソース電極
706 ドレイン電極
708 ソース配線
709 画素電極
711 対向基板
712 着色層
713 遮光層(ブラックマトリクス)
714 オーバーコート層
715 対向電極
716 配向膜
717 溝
718 液晶
731 保護膜
732 配向膜
737 開口部
739 溝
741 液晶分子
742 電界
744 補助容量
800 基板
801 ゲート配線
801a ゲート配線
801b ゲート配線
802 ゲート絶縁膜
803a 島状半導体膜
803b 島状半導体膜
804a ソース領域
804b ソース領域
805a ドレイン領域
805b ドレイン領域
806a ドレイン電極
806b ドレイン電極
807a ソース電極
807b ソース電極
808 ソース配線
809a 画素電極
809b 画素電極
811 対向基板
812 着色層
813 遮光層(ブラックマトリクス)
814 オーバーコート層
815 対向電極
816 配向膜
818 液晶
821a TFT
821b TFT
831 保護膜
832 配向膜
835 開口部
837 補助容量線
839a 補助容量
839b 補助容量
900 基板
901 画素部
902 シール材
903 移動方向
904 液晶材料
905 滴下面
906 液滴吐出装置
908 ノズル
909 部分
910 TFT
911 画素電極
921 基板
931 第1基板支持台
932 第2基板支持台
934 窓
938 下側定盤
939 光源
1000 基板
1001 コンタクトホール
1002 ゲート電極及びゲート配線
1003 半導体膜
1003a 島状半導体膜
1003bs ソース領域
1003bd ドレイン領域
1004 ソース電極及びソース配線
1005 ドレイン電極
1006 画素電極
1007 補助容量
1011 コンタクトホール
1012 ゲート電極及びゲート配線
1013 半導体膜
1014 ソース電極及びソース配線
1015 ドレイン電極
1016 画素電極
1017 補助容量
1018 補助容量線
1021 第1の導電膜
1022 ゲート絶縁膜
1023 非晶質半導体膜
1024 非晶質半導体膜
1025a 島状半導体膜
1025b 島状不純物半導体膜
1026 第2の導電膜
1027 保護膜
1029 第3の導電膜
1031 コンタクトホール
1032 ゲート電極及びゲート配線
1033 半導体膜
1034 ソース電極及びソース配線
1035 ドレイン電極
1036 画素電極
1037a 補助容量
1037b 補助容量
1038 下層補助容量線
1039a 上層補助容量電極
1039b 上層補助容量電極
2001 液晶表示パネル
2002 画素部
2003 走査線駆動回路
2004 信号線駆動回路
2011 回路基板
2012 コントロール回路
2013 信号分割回路
2014 接続配線
2101 チューナ
2102 映像信号増幅回路
2103 映像信号処理回路
2105 音声信号増幅回路
2106 音声信号処理回路
2107 スピーカ
2108 制御回路
2109 入力部
2201 筐体
2202 表示画面
2203 スピーカ
2204 操作スイッチ
2210 充電器
2212 筐体
2213 表示部
2216 操作キー
2217 スピーカ部
2301 液晶表示パネル
2302 プリント配線基板
2303 画素部
2304 走査線駆動回路
2305 走査線駆動回路
2306 信号線駆動回路
2307 コントローラ
2308 CPU
2309 メモリ
2310 電源回路
2311 音声処理回路
2312 送受信回路
2313 フレキシブル・プリント・サーキット(FPC)
2314 インターフェース(I/F)
2315 アンテナ用ポート
2316 VRAM
2317 DRAM
2318 フラッシュメモリ
2319 インターフェース
2320 制御信号生成回路
2321 デコーダ
2322 レジスタ
2323 演算回路
2324 RAM
2325 入力手段
2326 マイク
2327 スピーカ
2328 アンテナ
2330 ハウジング
2331 プリント基板
2332 スピーカ
2333 マイクロフォン
2334 送受信回路
2335 信号処理回路
2336 入力手段
2337 バッテリ
2339 筐体
2340 アンテナ
2401 筐体
2402 支持台
2403 表示部
2501 本体
2502 筐体
2503 表示部
2504 キーボード
2505 外部接続ポート
2506 ポインティングマウス
2601 本体
2602 表示部
2603 スイッチ
2604 操作キー
2605 赤外線ポート
2701 筐体
2702 表示部
2703 スピーカ部
2704 操作キー
2705 記録媒体挿入部
2801 本体
2802 筐体
2803 表示部A
2804 表示部B
2805 記録媒体(DVD等)読込部
2806 操作キー
2807 スピーカ部
2901 リリースボタン
2902 メインスイッチ
2903 ファインダ窓
2904 フラッシュ
2905 レンズ
2906 鏡胴
2907 筺体
2911 ファインダ接眼窓
2912 モニタ
2913 操作ボタン
100
203 Island-
214
231 Pixel portion 300 Substrate 301 Opening 302 Gate electrode and gate wiring 303 Island-like semiconductor film 304 Source electrode and source wiring 305 Drain electrode 306 Pixel electrode 307 Auxiliary capacitance 308 Gate insulating film 309 Protective film 314 Source region 315 Drain region 317 Resist mask 321 Amorphous semiconductor film 322 Semiconductor film 323 containing an impurity imparting one conductivity type Conductive film 330 Substrate 331 Opening 332 Gate electrode and gate wiring 333 Island-like semiconductor film 334 Source electrode and source wiring 335 Drain electrode 336 Pixel electrode 337 Resist mask 338 Gate insulating film 339 Protective film 341 Amorphous semiconductor film 342 Semiconductor film 344 containing an impurity imparting one conductivity type Source region 345 Drain region 346 Conductive film 401 Lower layer source electrode and source S wiring 402 Lower layer drain electrode 403 Upper layer source electrode and source wiring 404 Electrode 406 Insulating film 407 Protective film 408 Upper layer drain electrode 409 Electrode 411 Opening 414 Source electrode and source wiring 415 Drain electrode 416 Pixel electrode 431 Lower layer source electrode and source wiring 432 Lower layer drain electrode 433 Middle layer source electrode and source wiring 434 Middle layer drain electrode 435 Upper layer source electrode and source wiring 436 Upper layer drain electrode 437 Protective film 439 Insulating film 441 Opening 446 Pixel electrode 454 Source electrode and source wiring 455 Drain electrode 501 Reflective electrode 502 Reflective electrode 503 Reflective electrode 504 Reflective electrode 511 Substrate 512 Wiring 513 Gate insulating film 514 Wiring 515 Protective film 516 Resist mask 517 Protective film 518 Resist mask 521 Protective film 523 Conductive film 525 Contact hole 526 Opening 600 Substrate 601 Gate wiring 602 Common wiring 603 Contact hole 604 Opening 605 Source wiring 606 Drain electrode 607 Island-like semiconductor film 608 Source electrode 611 Pixel electrode 612 Common electrode 614 Gate insulating film 615 Protective film 621 Source region 622 Drain region 630 Substrate 631 Gate wiring 632 Gate insulating film 633 Island-like semiconductor film 634 Source region 635 Drain region 636 Drain electrode 637 Source electrode 638 Source wiring 639 Pixel electrode 641 Counter substrate 642 Colored layer 643 Light shielding layer ( Black matrix)
644
714
814
821b TFT
831
911 Pixel electrode 921 Substrate 931 First substrate support 932 Second substrate support 934 Window 938 Lower surface plate 939 Light source 1000 Substrate 1001 Contact hole 1002 Gate electrode and gate wiring 1003 Semiconductor film 1003a Island-like semiconductor film 1003bs Source region 1003bd Drain Region 1004 Source electrode and source wiring 1005 Drain electrode 1006 Pixel electrode 1007 Auxiliary capacitance 1011 Contact hole 1012 Gate electrode and gate wiring 1013 Semiconductor film 1014 Source electrode and source wiring 1015 Drain electrode 1016 Pixel electrode 1017 Auxiliary capacitance 1018 Auxiliary capacitance line 1021 First Conductive film 1022 gate insulating film 1023 amorphous semiconductor film 1024 amorphous semiconductor film 1025a island-like semiconductor film 1025b island-like impurity semiconductor film 10 6 Second conductive film 1027 Protective film 1029 Third conductive film 1031 Contact hole 1032 Gate electrode and gate wiring 1033 Semiconductor film 1034 Source electrode and source wiring 1035 Drain electrode 1036 Pixel electrode 1037a Auxiliary capacitance 1037b Auxiliary capacitance 1038 Lower auxiliary capacitance line 1039a Upper auxiliary capacitance electrode 1039b Upper auxiliary capacitance electrode 2001 Liquid crystal display panel 2002 Pixel unit 2003 Scan line drive circuit 2004 Signal line drive circuit 2011 Circuit board 2012 Control circuit 2013 Signal dividing circuit 2014 Connection wiring 2101 Tuner 2102 Video signal amplification circuit 2103 Video signal Processing circuit 2105 Audio signal amplification circuit 2106 Audio signal processing circuit 2107 Speaker 2108 Control circuit 2109 Input unit 2201 Housing 2202 Display screen 22 3 speaker 2204 operation switches 2210 charger 2212 housing 2213 display unit 2216 operation keys 2217 speaker 2301 LCD panel 2302 printed wiring board 2303 pixel portion 2304 scanning line driver circuit 2305 scanning line driver circuit 2306 the signal line driver circuit 2307 Controller 2308 CPU
2309
2314 Interface (I / F)
2315
2317 DRAM
2318
2325
2804 Display part B
2805 Recording medium (DVD etc.)
Claims (16)
前記ガラス基板上に形成されたゲート配線と、
前記ゲート配線を覆って形成されたゲート絶縁膜と、
前記ゲート配線に電気的に接続する薄膜トランジスタと、
前記薄膜トランジスタに電気的に接続するソース配線と、
前記薄膜トランジスタに電気的に接続するドレイン電極と、
前記ドレイン電極及び前記ソース配線を覆って形成された保護膜と、
前記保護膜が除去された領域と、
前記領域内で前記ドレイン電極と電気的に接続する画素電極と、を有し、
前記領域は、前記ソース配線に平行な方向に、前記ゲート配線を越えて延在し、
前記領域内で、隣接する画素のゲート配線と前記画素電極とで補助容量を形成することを特徴とする半導体装置。 A glass substrate;
A gate wiring formed on the glass substrate;
A gate insulating film formed to cover the gate wiring;
A thin film transistor electrically connected to the gate wiring;
A source wiring electrically connected to the thin film transistor;
A drain electrode electrically connected to the thin film transistor;
A protective film formed to cover the drain electrode and the source wiring;
A region where the protective film is removed;
A pixel electrode electrically connected to the drain electrode in the region ,
The region extends beyond the gate line in a direction parallel to the source line;
In the region, a storage capacitor is formed by a gate wiring of an adjacent pixel and the pixel electrode.
前記保護膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜のうちの1つであることを特徴とする半導体装置。 In claim 1 ,
2. The semiconductor device according to claim 1, wherein the protective film is one of a silicon nitride film, a silicon nitride film containing oxygen, a silicon oxide film containing nitrogen, a silicon oxide film, or a laminated film in which these are combined.
前記ガラス基板上に平行に形成された第1のゲート配線及び第2のゲート配線と、
前記第1のゲート配線及び第2のゲート配線を覆って形成されたゲート絶縁膜と、
前記第1のゲート配線に電気的に接続する第1の薄膜トランジスタと、
前記第2のゲート配線に電気的に接続する第2の薄膜トランジスタと、
前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタに電気的に接続するソース配線と、
前記第1の薄膜トランジスタに電気的に接続する第1のドレイン電極と、
前記第2の薄膜トランジスタに電気的に接続する第2のドレイン電極と、
前記第1のドレイン電極、前記第2のドレイン電極、及び前記ソース配線を覆って形成された保護膜と、
前記保護膜が除去された領域と、
前記領域内で前記第1のドレイン電極に電気的に接続する第1の画素電極と、
前記領域内で前記第2のドレイン電極に電気的に接続する第2の画素電極と、を有し、
前記領域は、前記信号線に平行な方向に、前記第1のゲート配線及び前記第2のゲート配線を越えて延在し、
前記領域内で、前記第1のゲート配線と前記第2の画素電極とで補助容量を形成することを特徴とする半導体装置。 A glass substrate;
A first gate wiring and a second gate wiring formed in parallel on the glass substrate;
A gate insulating film formed to cover the first gate wiring and the second gate wiring;
A first thin film transistor electrically connected to the first gate wiring;
A second thin film transistor electrically connected to the second gate wiring;
A source wiring electrically connected to the first thin film transistor and the second thin film transistor;
A first drain electrode electrically connected to the first thin film transistor;
A second drain electrode electrically connected to the second thin film transistor;
A protective film formed to cover the first drain electrode, the second drain electrode, and the source wiring;
A region where the protective film is removed;
A first pixel electrode electrically connected to the first drain electrode in the region;
A second pixel electrode electrically connected to the second drain electrode in the region,
The region extends beyond the first gate wiring and the second gate wiring in a direction parallel to the signal line,
In the region, an auxiliary capacitor is formed by the first gate wiring and the second pixel electrode.
前記保護膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜のうちの1つであることを特徴とする半導体装置。 In claim 3 ,
2. The semiconductor device according to claim 1, wherein the protective film is one of a silicon nitride film, a silicon nitride film containing oxygen, a silicon oxide film containing nitrogen, a silicon oxide film, or a laminated film in which these are combined.
前記ゲート配線を覆って設けられたゲート絶縁膜と、A gate insulating film provided to cover the gate wiring;
前記ゲート絶縁膜を介して前記ゲート配線と重なるように設けられた半導体層と、A semiconductor layer provided so as to overlap the gate wiring through the gate insulating film;
前記半導体層に電気的に接続するソース配線と、A source wiring electrically connected to the semiconductor layer;
前記半導体層に電気的に接続するドレイン電極と、A drain electrode electrically connected to the semiconductor layer;
少なくとも前記ソース配線及び前記半導体層を覆って設けられた絶縁膜と、An insulating film provided to cover at least the source wiring and the semiconductor layer;
前記絶縁膜が設けられていない領域と、A region where the insulating film is not provided;
前記領域において、前記ドレイン電極と電気的に接続する画素電極と、を有し、A pixel electrode electrically connected to the drain electrode in the region;
前記領域は、前記ドレイン電極と重なる第1の領域と前記ドレイン電極と重ならない第2の領域とを有し、The region has a first region that overlaps the drain electrode and a second region that does not overlap the drain electrode;
前記第1の領域において、前記ドレイン電極と前記画素電極が電気的に接続され、In the first region, the drain electrode and the pixel electrode are electrically connected,
前記第2の領域は、前記ゲート配線及び前記画素電極と重なることを特徴とする半導体装置。The semiconductor device, wherein the second region overlaps with the gate wiring and the pixel electrode.
前記第2の領域において、前記画素電極と隣接する画素のゲート配線とを有する補助容量が形成されることを特徴とする半導体装置。In the second region, an auxiliary capacitor having the pixel electrode and a gate wiring of a pixel adjacent to the pixel electrode is formed.
前記絶縁膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜のうちの1つであることを特徴とする半導体装置。 In claim 5 or 6 ,
The semiconductor device is characterized in that the insulating film is one of a silicon nitride film, a silicon nitride film containing oxygen, a silicon oxide film containing nitrogen, a silicon oxide film, or a laminated film in which these are combined.
前記基板は、ガラス基板または石英基板であることを特徴とする半導体装置。The semiconductor device, wherein the substrate is a glass substrate or a quartz substrate.
前記第1のゲート配線及び第2のゲート配線を覆って設けられたゲート絶縁膜と、A gate insulating film provided to cover the first gate wiring and the second gate wiring;
前記ゲート絶縁膜を介して前記第1のゲート配線に重なるように設けられた第1の半導体層と、A first semiconductor layer provided so as to overlap the first gate wiring through the gate insulating film;
前記ゲート絶縁膜を介して前記第2のゲート配線に重なるように設けられた第2の半導体層と、A second semiconductor layer provided so as to overlap the second gate wiring through the gate insulating film;
前記第1の半導体層及び前記第2の半導体層に電気的に接続するソース配線と、A source wiring electrically connected to the first semiconductor layer and the second semiconductor layer;
前記第1の半導体層に電気的に接続する第1のドレイン電極と、A first drain electrode electrically connected to the first semiconductor layer;
前記第2の半導体層に電気的に接続する第2のドレイン電極と、A second drain electrode electrically connected to the second semiconductor layer;
少なくとも前記ソース配線、前記第1及び前記第2の半導体層を覆って設けられた絶縁膜と、An insulating film provided to cover at least the source wiring and the first and second semiconductor layers;
前記絶縁膜が設けられていない領域と、A region where the insulating film is not provided;
前記領域において、前記第1のドレイン電極に電気的に接続する第1の画素電極と、A first pixel electrode electrically connected to the first drain electrode in the region;
前記領域において、前記第2のドレイン電極に電気的に接続する第2の画素電極と、を有し、A second pixel electrode electrically connected to the second drain electrode in the region;
前記領域は、前記第1のドレイン電極と重なる第1の領域と、前記第2のドレイン電極と重なる第2の領域と、前記第1及び前記第2のドレイン電極と重ならない第3の領域とを有し、The region includes a first region overlapping with the first drain electrode, a second region overlapping with the second drain electrode, and a third region not overlapping with the first and second drain electrodes. Have
前記第1の領域において、前記第1のドレイン電極と前記第1の画素電極が電気的に接続され、In the first region, the first drain electrode and the first pixel electrode are electrically connected,
前記第2の領域において、前記第2のドレイン電極と前記第2の画素電極が電気的に接続され、In the second region, the second drain electrode and the second pixel electrode are electrically connected,
前記第3の領域は、前記第1及び前記第2のゲート配線と、前記第1及び前記第2の画素電極と重なることを特徴とする半導体装置。The semiconductor device, wherein the third region overlaps the first and second gate wirings and the first and second pixel electrodes.
前記第3の領域において、前記第1のゲート配線と前記第2の画素電極とを有する補助容量が形成されることを特徴とする半導体装置。In the third region, a storage capacitor having the first gate wiring and the second pixel electrode is formed.
前記絶縁膜は、窒化珪素膜、酸素を含む窒化珪素膜、窒素を含む酸化珪素膜、酸化珪素膜、またはこれらを組み合わせた積層膜のうちの1つであることを特徴とする半導体装置。 In claim 9 or 10 ,
The semiconductor device is characterized in that the insulating film is one of a silicon nitride film, a silicon nitride film containing oxygen, a silicon oxide film containing nitrogen, a silicon oxide film, or a laminated film in which these are combined.
前記基板は、ガラス基板または石英基板であることを特徴とする半導体装置。The semiconductor device, wherein the substrate is a glass substrate or a quartz substrate.
前記薄膜トランジスタは、非晶質、微結晶、又は結晶質半導体膜を有することを特徴とする半導体装置。The thin film transistor includes an amorphous, microcrystalline, or crystalline semiconductor film.
前記第1の薄膜トランジスタは、非晶質、微結晶、又は結晶質半導体膜を有し、前記第2の薄膜トランジスタは、非晶質、微結晶、又は結晶質半導体膜を有することを特徴とする半導体装置。The first thin film transistor includes an amorphous, microcrystalline, or crystalline semiconductor film, and the second thin film transistor includes an amorphous, microcrystalline, or crystalline semiconductor film. apparatus.
前記半導体装置は、透過型、半透過型又は微透過型のいずれかの液晶表示装置であることを特徴とする半導体装置。 In any one of Claims 1 thru | or 14 ,
The semiconductor device is a transmissive liquid crystal display device, a transflective liquid crystal display device, or a micro-transmissive liquid crystal display device.
前記半導体装置は、TNモード、IPSモード、MVAモード又はPVAモードのいずれかの液晶表示装置であることを特徴とする半導体装置。
In any one of Claims 1 thru | or 15 ,
The semiconductor device is a liquid crystal display device of any one of a TN mode, an IPS mode, an MVA mode, and a PVA mode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006335526A JP5121221B2 (en) | 2005-12-26 | 2006-12-13 | Semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005372586 | 2005-12-26 | ||
JP2005372586 | 2005-12-26 | ||
JP2006335526A JP5121221B2 (en) | 2005-12-26 | 2006-12-13 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012063042A Division JP5417473B2 (en) | 2005-12-26 | 2012-03-21 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007199687A JP2007199687A (en) | 2007-08-09 |
JP2007199687A5 JP2007199687A5 (en) | 2009-11-12 |
JP5121221B2 true JP5121221B2 (en) | 2013-01-16 |
Family
ID=38454316
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006335526A Active JP5121221B2 (en) | 2005-12-26 | 2006-12-13 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5121221B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10629705B2 (en) | 2017-02-13 | 2020-04-21 | Samsung Display Co., Ltd. | Semiconductor device having overlapping semiconductor patterns and method of fabricating the same |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5292066B2 (en) | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | Display device |
WO2010032640A1 (en) | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
CN101719493B (en) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | Display device |
EP2180518B1 (en) * | 2008-10-24 | 2018-04-25 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing semiconductor device |
KR20120083341A (en) | 2009-10-09 | 2012-07-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Liquid crystal display device and electronic device including the same |
JP5679143B2 (en) * | 2009-12-01 | 2015-03-04 | ソニー株式会社 | Thin film transistor, display device and electronic device |
US8598586B2 (en) * | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
JP5821481B2 (en) * | 2011-09-30 | 2015-11-24 | 東レ株式会社 | Negative photosensitive resin composition and protective film and touch panel member using the same |
TWI637517B (en) * | 2012-10-24 | 2018-10-01 | 半導體能源研究所股份有限公司 | Semiconductor device and method for manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996030801A1 (en) * | 1995-03-29 | 1996-10-03 | Hitachi, Ltd. | Liquid crystal display |
JP3582193B2 (en) * | 1995-12-08 | 2004-10-27 | カシオ計算機株式会社 | Liquid crystal display device |
-
2006
- 2006-12-13 JP JP2006335526A patent/JP5121221B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10629705B2 (en) | 2017-02-13 | 2020-04-21 | Samsung Display Co., Ltd. | Semiconductor device having overlapping semiconductor patterns and method of fabricating the same |
US11289588B2 (en) | 2017-02-13 | 2022-03-29 | Samsung Display Co., Ltd. | Semiconductor device including two thin-film transistors and method of fabricating the same |
US11908924B2 (en) | 2017-02-13 | 2024-02-20 | Samsung Display Co., Ltd. | Semiconductor device including two thin-film transistors and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2007199687A (en) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7478797B2 (en) | Liquid crystal display device | |
JP5121221B2 (en) | Semiconductor device | |
JP6681127B2 (en) | Liquid crystal display | |
JP5292066B2 (en) | Display device | |
JP2019047135A (en) | Semiconductor device | |
JP5638833B2 (en) | Image display device and manufacturing method thereof | |
JP2005266814A (en) | Electro-optical device and electronic equipment | |
JP5094006B2 (en) | Liquid crystal composition and liquid crystal electro-optical device | |
JP2006143895A (en) | Liquid crystal composition and electrooptic device | |
JP2011170367A (en) | Liquid crystal composition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090923 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090923 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121023 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5121221 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |