JP5117076B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5117076B2 JP5117076B2 JP2007054332A JP2007054332A JP5117076B2 JP 5117076 B2 JP5117076 B2 JP 5117076B2 JP 2007054332 A JP2007054332 A JP 2007054332A JP 2007054332 A JP2007054332 A JP 2007054332A JP 5117076 B2 JP5117076 B2 JP 5117076B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- channel mis
- manufacturing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明の半導体装置の製造方法は選択的アニーリングを行うものであり、この選択的アニーリングでは、PチャネルMISトランジスタが形成されている半導体基板の所定箇所に選択的にレーザアニールを施す。上記の半導体基板は、例えば、システムオンチップの中間製品が複数個形成されたシリコンウェハまたはSOI基板である。個々の中間品には、ゲート絶縁膜がシリコン酸窒化物を含んでいるPチャネルMISトランジスタの集積密度が相対的に高い第1機能領域、例えば最終的にSRAM等の記憶部となる記憶部用領域と、PチャネルMISトランジスタの集積密度が相対的に低い第2機能領域、例えば最終的に論理回路部となる論理回路部用領域とが形成されている。また、PチャネルMISトランジスタの各々を覆う層間絶縁膜用の電気絶縁膜が形成されている。
本発明の半導体装置の製造方法においては、選択的アニーリングの対象となる第1機能領域内の各MISトランジスタの構造を、金属シリサイドを有していないものとすることができる。例えばニッケルシリサイドに高温のアニール処理を施すと、当該ニッケルシリサイドに凝集が生じて高電気抵抗の箇所が生じ、これによりMISトランジスタの性能が低下することがある。第1機能領域に形成されている各MISトランジスタが金属シリサイドを有していなければ、上記高電気抵抗の箇所の発生が防止され、結果としてMISトランジスタの性能の低下が防止される。
本発明の半導体装置の製造方法においては、選択的アニーリングの対象となる第1機能領域内のPチャネルMISトランジスタそれぞれにおけるゲート電極でのP型不純物のドーズ量を、PチャネルMISトランジスタの集積密度が相対的に低い第2機能領域内のPチャネルMISトランジスタにおけるゲート電極でのP型不純物のドーズ量よりも少なくすることができる。例えば、第1機能領域に形成されているPチャネルMISトランジスタそれぞれにおけるゲート電極でのP型不純物のドーズ量を、第2機能領域に形成されているPチャネルMISトランジスタにおけるゲート電極でのP型不純物のドーズ量から半減させることができる。
10 半導体基板
11,21 ゲート絶縁膜(シリコン酸化物膜)
13,23 ゲート電極
15,25 ソース領域
17,27 ドレイン領域
20P 表面チャネル型のPチャネルMISトランジスタ
30N 表面チャネル型のNチャネルMISトランジスタ
32N 埋め込みチャネル型のNチャネルMISトランジスタ
40A 層間絶縁膜の元となる電気絶縁膜
40 層間絶縁膜(第1層間絶縁膜)
50 第2層間絶縁膜
60 第3層間絶縁膜
100A システムオンチップの中間品
100 半導体装置(システムオンチップ)
S ニッケルシリサイド層
MR 記憶部用領域(第1機能領域)
LR 論理回路部(第2機能領域)
LB レーザ光
Claims (8)
- ゲート絶縁膜にシリコン酸窒化物膜が含まれているPチャネルMISトランジスタの集積密度が相対的に高い第1機能領域と前記PチャネルMISトランジスタの集積密度が相対的に低い第2機能領域とが片面に形成され、かつ前記PチャネルMISトランジスタの各々を覆う層間絶縁膜用の電気絶縁膜が形成された半導体基板に、前記第1機能領域を対象に選択的にレーザアニールを施し、該レーザアニールにより前記第1機能領域に形成されている前記ゲート絶縁膜の各々を改質する選択的アニーリングを行うことを特徴とする半導体装置の製造方法。
- 前記PチャネルMISトランジスタは表面チャネル型のPチャネルMISトランジスタであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記選択的アニーリングは、前記第1機能領域に形成されている前記ゲート絶縁膜を800〜1100℃の範囲内の温度に加熱するものであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記選択的アニーリングは、不活性雰囲気中で行われることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
- 前記不活性雰囲気は、水素ガスと窒素ガスとの混合ガス雰囲気であることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記不活性雰囲気の雰囲気圧は常圧であることを特徴とする請求項4または5に記載の半導体装置の製造方法。
- 前記PチャネルMISトランジスタの各々は、上面から所定の深さに亘って金属シリサイド化されたゲート電極を有することを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
- 前記第1機能領域に形成されているPチャネルMISトランジスタでは、前記第2機能領域に形成されているPチャネルMISトランジスタに比べて、ゲート電極への不純物のドーズ量が少ないことを特徴とする請求項1〜7のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007054332A JP5117076B2 (ja) | 2007-03-05 | 2007-03-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007054332A JP5117076B2 (ja) | 2007-03-05 | 2007-03-05 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008218726A JP2008218726A (ja) | 2008-09-18 |
JP5117076B2 true JP5117076B2 (ja) | 2013-01-09 |
Family
ID=39838410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007054332A Expired - Fee Related JP5117076B2 (ja) | 2007-03-05 | 2007-03-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5117076B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH027422A (ja) * | 1988-06-24 | 1990-01-11 | Ricoh Co Ltd | レーザによる高温熱処理方法 |
JP4679830B2 (ja) * | 2004-04-02 | 2011-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5057668B2 (ja) * | 2004-11-18 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2006278369A (ja) * | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JP5015446B2 (ja) * | 2005-05-16 | 2012-08-29 | アイメック | 二重の完全ケイ化ゲートを形成する方法と前記方法によって得られたデバイス |
-
2007
- 2007-03-05 JP JP2007054332A patent/JP5117076B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008218726A (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220029018A1 (en) | Method for manufacturing semiconductor device with recess, epitaxial growth and diffusion | |
JP5222520B2 (ja) | 半導体装置の製造方法 | |
JP4776755B2 (ja) | 半導体装置およびその製造方法 | |
TWI525794B (zh) | 包含金屬閘極及形成在隔離結構上之含矽電阻器的半導體裝置 | |
US7414292B2 (en) | Semiconductor device and its manufacturing method | |
US6806534B2 (en) | Damascene method for improved MOS transistor | |
US20050156238A1 (en) | Silicide gate transistors and method of manufacture | |
US20080001183A1 (en) | Silicon-on-insulator (SOI) junction field effect transistor and method of manufacture | |
US7749890B2 (en) | Low contact resistance metal contact | |
KR20090019693A (ko) | 스트레인된 반도체 장치 및 이의 제조 방법 | |
US20070077713A1 (en) | Semiconductor device having recessed gate electrode and method of fabricating the same | |
US8084826B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5627165B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US7586134B2 (en) | Semiconductor device with element isolation structure | |
JP2009181978A (ja) | 半導体装置およびその製造方法 | |
JP2007005575A (ja) | 半導体装置およびその製造方法 | |
KR100835521B1 (ko) | 반도체 소자의 구조 및 그의 제조방법 | |
JP5141667B2 (ja) | 半導体装置とその製造方法 | |
US20080230838A1 (en) | Semiconductor memory device and manufacturing process therefore | |
JP5117076B2 (ja) | 半導体装置の製造方法 | |
US20090140332A1 (en) | Semiconductor device and method of fabricating the same | |
JP4923871B2 (ja) | 半導体記憶装置およびその製造方法 | |
JP2002203947A (ja) | 半導体装置とその製造方法 | |
JP2007165568A (ja) | 半導体装置の製造方法 | |
JP2006114686A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121017 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |