JP5114841B2 - 発光装置および電子機器 - Google Patents

発光装置および電子機器 Download PDF

Info

Publication number
JP5114841B2
JP5114841B2 JP2005345300A JP2005345300A JP5114841B2 JP 5114841 B2 JP5114841 B2 JP 5114841B2 JP 2005345300 A JP2005345300 A JP 2005345300A JP 2005345300 A JP2005345300 A JP 2005345300A JP 5114841 B2 JP5114841 B2 JP 5114841B2
Authority
JP
Japan
Prior art keywords
electrode
light emitting
transistor
power supply
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005345300A
Other languages
English (en)
Other versions
JP2007148218A (ja
Inventor
岳彦 窪田
栄二 神田
陵一 野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005345300A priority Critical patent/JP5114841B2/ja
Publication of JP2007148218A publication Critical patent/JP2007148218A/ja
Application granted granted Critical
Publication of JP5114841B2 publication Critical patent/JP5114841B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、有機EL(ElectroLuminescent)材料などの発光材料を利用した発光装置の
構造に関する。
電源線から発光素子に供給される電流量を制御するトランジスタ(以下「駆動トランジ
スタ」という)が発光素子ごとに配置されたアクティブマトリクス方式の発光装置が従来
から提案されている。また、特許文献1や特許文献2には、駆動トランジスタにデータが
供給される期間を規定するためのトランジスタ(以下「選択トランジスタ」という)や駆
動トランジスタの閾値電圧の誤差を補償するためのトランジスタ(以下「初期化トランジ
スタ」という)が配置された構成も開示されている。駆動トランジスタのゲート電極の電
位は、オン状態となった選択トランジスタを介してデータ線から供給されるデータ信号に
応じて設定される。
初期化トランジスタは、駆動トランジスタのゲート電極とドレイン電極(またはソース
電極)との間に介在する。この初期化トランジスタがオン状態に変化して駆動トランジス
タがダイオード接続されると、駆動トランジスタのゲート電極はその閾値電圧に応じた電
位に設定される。この状態から駆動トランジスタのゲート電極を所望の階調に応じた電位
に変化させることによって、その閾値電圧に依存しない電流量を発光素子に供給すること
ができる。
米国特許第6,229,506号公報(FIG.2) 特開2004−133240号公報(図2および図3)
発光素子の高精細化や発光装置の小型化の要求に応えるためには、発光素子に関わる各
要素を近接して配置することによって各発光素子の面積を縮小する必要がある。しかしな
がら、相互に近接する要素間には容量が寄生する。例えば、以上に例示した選択トランジ
スタや初期化トランジスタと電源線などの他の配線との間に容量が寄生する場合がある。
この容量の寄生によって選択信号や初期化信号には波形の鈍りが発生するから、選択トラ
ンジスタや初期化トランジスタのスイッチングが遅延するという問題がある。以上のよう
な事情を背景として、本発明は、選択トランジスタや初期化トランジスタに寄生する容量
を低減するという課題の解決を目的としている。
本発明に係る発光装置の第1の特徴は、電源線から発光素子に供給される電流量を制御
する駆動トランジスタと、選択信号に応じてオン状態またはオフ状態となる選択トランジ
スタとが基板上に配置され、オン状態となった選択トランジスタを介してデータ線から供
給されるデータ信号に応じて駆動トランジスタのゲート電極の電位が設定される発光装置
であって、電源線は、駆動トランジスタと重なり合い、選択トランジスタとは重なり合わ
ないように分布することにある。
この構成によれば、選択トランジスタと重なり合わないように電源線が形成されるから
、選択トランジスタと電源線との容量的な結合(容量の寄生)が抑制される。したがって
、寄生容量に起因した選択信号の波形の鈍りを抑制して選択トランジスタを迅速に動作(
スイッチング)させることが可能である。一方、電源線は駆動トランジスタと重なり合う
ように分布するから、選択トランジスタに重なり合わないとは言っても、電源線に充分な
面積を確保することは可能である。したがって、電源線が選択トランジスタおよび駆動ト
ランジスタの何れにも重なり合わない構成と比較して、電源線の抵抗は低減される。
本発明の好適な態様においては、駆動トランジスタのゲート電極に電気的に接続された
容量素子(例えば図2の容量素子C1や図20または図21の容量素子C2)がさらに設け
られ、容量素子は、選択トランジスタと駆動トランジスタとの間隙に配置され、電源線は
、駆動トランジスタおよび容量素子の双方と重なり合うように分布する。この態様によれ
ば、容量素子および駆動トランジスタの双方と重なり合うように電源線が形成されるから
、電源線の面積をさらに充分に確保してその抵抗を低減することができる。
本発明に係る発光装置の第2の特徴は、電源線から発光素子に供給される電流量を制御
する駆動トランジスタと、オン状態に変化することで駆動トランジスタをダイオード接続
する初期化トランジスタとが基板に面上に配置され、電源線は、駆動トランジスタと重な
り合い、初期化トランジスタとは重なり合わないように分布することにある。
この構成によれば、初期化トランジスタと重なり合わないように電源線が形成されるか
ら、初期化トランジスタと電源線との容量的な結合が抑制される。したがって、寄生容量
に起因した初期化信号の波形の鈍りを抑制して初期化トランジスタを迅速に動作(スイッ
チング)させることが可能である。また、電源線は駆動トランジスタと重なり合うように
分布するから、電源線が初期化トランジスタおよび駆動トランジスタの何れにも重なり合
わない構成と比較して電源線の抵抗は低減される。
第2の特徴に係る発光装置の好適な態様においては、駆動トランジスタのゲート電極に
電気的に接続された容量素子(例えば図2の容量素子C1や図20または図21の容量素
子C2)が設けられ、容量素子は、初期化トランジスタと駆動トランジスタとの間隙に配
置され、電源線は、駆動トランジスタおよび容量素子の双方と重なり合うように分布する
。この態様によれば、容量素子および駆動トランジスタの双方と重なり合うように電源線
が形成されるから、電源線の面積をさらに充分に確保してその抵抗を低減することができ
る。なお、この態様の具体例は第2実施形態として後述される。
なお、選択トランジスタおよび初期化トランジスタの双方を備えた態様も採用される。
この態様における電源線は、初期化トランジスタおよび選択トランジスタの双方と重なり
合わないように分布することが望ましい。
なお、以上に例示した各態様における容量素子は、典型的には駆動トランジスタのゲー
ト電極の電位を設定または保持するために利用される。例えば、ひとつの態様における容
量素子(例えば図2の容量素子C1)は、駆動トランジスタのゲート電極とデータ線との
間に介在する。この構成においては、容量素子における容量カップリングによって、駆動
トランジスタのゲート電極がデータ線の電位の変動量に応じた電位に設定される。また、
その他の態様における容量素子(例えば図20や図21の容量素子C2)は、駆動トラン
ジスタのゲート電極と定電位が供給される配線(例えば電源線)との間に介在する。この
構成においては、データ線から駆動トランジスタのゲート電極に供給された電位が容量素
子に保持される。
なお、本発明の第1または第2の特徴に係る発光装置において、電源線は駆動トランジ
スタの一部のみと重なり合ってもよいしその全部と重なり合ってもよい。また、駆動トラ
ンジスタのゲート電極に容量素子が接続された構成においては、電源線は容量素子の一部
のみと重なり合っていてもよいしその全部と重なり合っていてもよい。
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光
装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコン
ピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示
に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成
するための露光装置(露光ヘッド)、液晶装置の背面側に配置されてこれを照明する装置
(バックライト)、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する
装置など各種の照明装置など、様々な用途に本発明の発光装置を適用することができる。
<A:発光装置の電気的な構成>
図1は、本発明の各実施形態に係る発光装置Dの電気的な構成を示すブロック図である
。同図に示すように、発光装置Dは、複数の選択線11と複数の初期化線12と複数のデ
ータ線13とを有する。各選択線11および各初期化線12はX方向に延在する。各デー
タ線13はX方向に直交するY方向に延在する。選択線11および初期化線12の各対と
データ線13との各交差には単位素子(画素)Pが配置される。したがって、これらの単
位素子PはX方向およびY方向にわたってマトリクス状に配列する。ひとつの単位素子P
は発光の最小の単位となる要素である。各単位素子Pには電源線15を介して高位側の電
源電位Vddが供給される。
図2は、各単位素子Pの構成を示す回路図である。同図に示すように、電源線15から
接地線(接地電位Gnd)に至る経路上には発光素子Eと駆動トランジスタTdrとが配置さ
れる。発光素子Eは、有機EL材料からなる発光層23を第1電極21(陽極)と第2電
極22(陰極)との間に介在させた素子である。第1電極21は、単位素子Pごとに相互
に離間して形成される。第2電極22は、複数の単位素子Pにわたって連続に形成されて
接地(Gnd)される。発光層23は、第1電極21から第2電極22に流れる電流量に応
じた光量で発光する。
駆動トランジスタTdrは、発光素子Eに供給される電流量をゲート電極の電位(以下「
ゲート電位」という)Vgに応じて制御するためのpチャネル型の薄膜トランジスタであ
る。駆動トランジスタTdrのソース電極(S)は電源線15に接続され、そのドレイン電
極(D)は発光素子Eの第1電極21に接続される。
駆動トランジスタTdrのゲート電極とドレイン電極(発光素子Eの第1電極21)との
間には、両者の電気的な接続を制御するためのnチャネル型のトランジスタ(以下では「
初期化トランジスタ」という)Tintが介在する。初期化トランジスタTintのゲート電極
は初期化線12に接続される。初期化線12には駆動回路(図示略)から初期化信号Sb
が供給される。初期化信号Sbがアクティブレベルとなって初期化トランジスタTintがオ
ン状態に変化すると、駆動トランジスタTdrのゲート電極とドレイン電極とが電気的に接
続(ダイオード接続)される。
図2に示すように、単位素子Pは、電極E1と電極E2とから構成される容量素子C1を
含む。電極E1は駆動トランジスタTdrのゲート電極に接続される。電極E2とデータ線1
3との間には、両者の電気的な接続を制御するnチャネル型のトランジスタ(以下「選択
トランジスタ」という)Tslが介在する。選択トランジスタTslのゲート電極は選択線1
1に接続される。選択線11には駆動回路(図示略)から選択信号Saが供給される。な
お、駆動トランジスタTdrや選択トランジスタTslや初期化トランジスタTintの導電型
は図2の例示から適宜に変更される。
次に、ひとつの単位素子Pの動作を初期化期間と書込期間と駆動期間とに区分して説明
する。まず、初期化期間においては、駆動回路(図示略)からデータ線13に所定の電位
Vrefが供給されるとともに選択線11の選択信号Saと初期化線12の初期化信号Sbと
がアクティブレベル(ハイレベル)を維持する。したがって、容量素子C1の電極E2には
データ線13から選択トランジスタTslを介して電位Vrefが供給される。また、初期化
トランジスタTintがオン状態に変化することで駆動トランジスタTdrがダイオード接続
される。したがって、駆動トランジスタTdrのゲート電位Vgは、電源線15に供給され
る電源電位Vddと駆動トランジスタTdrの閾値電圧Vthとの差分値(Vg=Vdd−Vth)
に収束する。
次に、初期化期間の経過後の書込期間においては、初期化信号Sbが非アクティブレベ
ル(ローレベル)に遷移する。したがって、初期化トランジスタTintがオフ状態に変化
して駆動トランジスタTdrのダイオード接続は解除される。また、選択トランジスタTsl
がオン状態に維持されたまま、データ線13から電極E2に供給される電位Vrefがデータ
電位Vdataに変更される。データ電位Vdataは、単位素子Pに指定された階調に応じた電
位である。
駆動トランジスタTdrのゲート電極のインピーダンスは充分に高いから、電極E2が電
位Vrefからデータ電位Vdataまで変化量ΔV(=Vref−Vdata)だけ変動すると、電極
E1の電位は、容量素子C1における容量カップリングによって、初期化期間にて設定され
た電位Vg(=Vdd−Vth)から変動する。このときの電極E1の電位の変化量は、容量素
子C1とその他の寄生容量(例えば駆動トランジスタTdrのゲート容量やその他の配線に
寄生する容量)との容量比に応じて定まる。より具体的には、容量素子C1の容量値を「
C」として寄生容量の容量値を「Cs」とすると、電極E1の電位の変化量は「ΔV・C/
(C+Cs)」と表現される。したがって、駆動トランジスタTdrのゲート電位Vgは、書
込期間の終点において以下の式(1)のレベルに設定される。
Vg=Vdd−Vth−k・ΔV ……(1)
ただし、k=C/(C+Cs)
次いで、書込期間の経過後の駆動期間においては、選択信号Saが非アクティブレベル
に遷移して選択トランジスタTslがオフ状態に変化する。そして、駆動トランジスタTdr
のゲート電位Vgに応じた電流が電源線15から駆動トランジスタTdrのソース電極とド
レイン電極とを経由して発光素子Eに供給される。この電流の供給によって発光素子Eは
データ電位Vdataに応じた光量で発光する。
いま、駆動トランジスタTdrが飽和領域で動作する場合を想定すると、駆動期間にて発
光素子Eに供給される電流量Iは以下の式(2)によって表現される。ただし、式(2)におけ
る「β」は駆動トランジスタTdrの利得係数であり、「Vgs」は駆動トランジスタTdrの
ゲート−ソース間の電圧である。
I=(β/2)(Vgs−Vth)2 ……(2)
=(β/2)(Vdd−Vg−Vth)2
式(1)の代入によって式(2)は以下のように変形される。
I=(β/2)(k・ΔV)2
すなわち、発光素子Eに供給される電流量Iは駆動トランジスタTdrの閾値電圧Vthに
依存しない。したがって、本実施形態によれば、各駆動トランジスタTdrの閾値電圧Vth
のバラツキ(設計値からの相違や他の単位素子Pの駆動トランジスタTdrとの相違)に起
因した発光素子Eの光量の誤差(輝度のムラ)を抑制することができる。
<B:単位素子Pの具体的な構造>
次に、図面を参照して、以上に説明した単位素子Pの具体的な構造を説明する。なお、
以下で参照する各図面においては、説明の便宜のために、各要素の寸法や比率を実際の装
置から適宜に異ならせてある。
<B−1:第1実施形態>
まず、本発明の第1実施形態に係る発光装置Dの単位素子Pの具体的な構成を説明する
。図3は、ひとつの単位素子Pの構成を示す平面図であり、図4は、図3におけるIV−IV
線からみた断面図である。なお、図3は平面図であるが、各要素の把握を容易化するため
に、図3と共通する要素については適宜に図3と同態様のハッチングが施されている。以
下で参照する他の平面図についても同様である。
図4に示すように、駆動トランジスタTdrや発光素子Eといった図2の各要素は基板1
0の面上に形成される。基板10は、ガラスやプラスチックなど各種の絶縁性材料からな
る板状の部材である。なお、基板10を覆う絶縁性の膜体(例えば酸化珪素や窒化珪素の
膜体)を下地として基板10の面上に単位素子Pの各要素を形成してもよい。また、本実
施形態の発光装置Dはトップエミッション型である。したがって、基板10に光透過性は
要求されない。
図5ないし図7は、単位素子Pが形成される各段階における基板10の面上の様子を示
す平面図である。なお、図5ないし図7においては、図3に図示された第1電極21が形
成されるべき領域Aが二点鎖線によって併記されている。
図4および図5に示すように、基板10の面上には、半導体層31と半導体層41とが
シリコンなどの半導体材料によって形成される。半導体層31と半導体層41とは、基板
10の全域にわたって連続に形成された膜体のパターニングによって同一の工程で一括的
に形成される。なお、半導体層31と半導体層41との関係のように、複数の要素が共通
の膜体(単層および複数層の何れであるかは不問である)の選択的な除去によって同一の
工程で形成されることを以下では単に「同層から形成される」と表記する。同層から形成
された各要素は当然に同一の材料からなり、各々の膜厚は略一致する。複数の要素が同層
から形成される構成によれば、その各々が別層から形成される構成と比較して、製造工程
の簡素化や製造コストの低減が実現されるという利点がある。
図4および図5に示すように、半導体層31は、第1素子部311と第2素子部312
とを含む。第1素子部311は、駆動トランジスタTdrの半導体層として機能する略矩形
状の部分である。第2素子部312は、初期化トランジスタTintの半導体層として機能
する部分であり、第1素子部311からみてX方向の正側かつY方向の負側の領域(すな
わち第1素子部311の右上部)に形成される。さらに詳述すると、第2素子部312は
、図5に示すように、第1素子部311からY方向の負側に連続する部分312aと、こ
の部分312aからX方向の正側に延在する部分312bと、部分312bからY方向の正
側に延在する部分312cとを含む。
半導体層41は、半導体層31からみてY方向の正側に配置された部分であり、図2の
容量素子C1を構成する略矩形状の電極E2と、電極E2からY方向に延在する素子部41
1とを含む。素子部411は、選択トランジスタTslの半導体層として機能する部分であ
り、電極E2からみてX方向の負側かつY方向の正側の領域(すなわち電極E2の左下部)
に形成される。
図4に示すように、半導体層31と半導体層41とが形成された基板10の表面はその
全域にわたってゲート絶縁層L0に覆われる。図4および図6に示すように、ゲート絶縁
層L0の面上には、選択線11と初期化線12と中間導電体51と第1データ線部131
とが導電性材料によって同層から形成される。
選択線11は、複数の単位素子PにわたってX方向に延在して半導体層41の素子部4
11と重なり合う。素子部411のうちゲート絶縁層L0を挟んで選択線11に対向する
領域が選択トランジスタTslのチャネル領域である。初期化線12は、複数の単位素子P
にわたってX方向に延在して半導体層31の第2素子部312と重なり合う。第2素子部
312の部分312aおよび部分312cの各々のうちゲート絶縁層L0を挟んで初期化線
12に対向する領域が初期化トランジスタTintのチャネル領域である。すなわち、本実
施形態における初期化トランジスタTintはデュアルゲート構造のトランジスタである。
中間導電体51は、選択線11と初期化線12との間隙の領域に形成された部分であり
、電極E1とゲート電極511と連結部513とを含む。電極E1は、基板10に垂直な方
向からみて半導体層41の電極E2と重なり合う略矩形状の部分である。図4および図6
に示すように、ゲート絶縁層L0(誘電体)を挟んで電極E1と電極E2とが対向すること
によって図2の容量素子C1が構成される。
連結部513は、電極E1の右上部からY方向の負側に延在する。ゲート電極511は
、電極E1と間隔をあけて連結部513からX方向の負側に延在する部分であり、第1素
子部311の略全幅(X方向の寸法)にわたって第1素子部311と重なり合う。図4に
示すように、第1素子部311のうちゲート絶縁層L0を挟んでゲート電極511に対向
する領域が駆動トランジスタTdrのチャネル領域311cである。また、第1素子部31
1のうちチャネル領域311cよりも電極E2側の領域(すなわち、図6のように基板10
に垂直な方向からみてゲート電極511と電極E1との間隙に位置する領域)はソース領
域311sであり、その反対側の領域はドレイン領域311dである。
第1データ線部131は、図2のデータ線13を構成する部分である。この第1データ
線部131は、中間導電体51からみてX方向の負側の領域に配置され、選択線11と初
期化線12との間隙にてY方向に延在する。
図8は、図6の段階にある4個の単位素子PがX方向およびY方向にわたって配列する
様子を示す平面図である。図6および図8に示すように、各単位素子Pにおいて、Y方向
の負側の周縁に形成された第2素子部312(初期化トランジスタTint)はX方向の正
側に位置し、Y方向の正側の周縁に形成された素子部411(選択トランジスタTsl)は
X方向の負側に位置する。
いま、第2素子部312と素子部411とが各単位素子PにおけるX方向の同じ側に配
置された構成を想定する。この構成においては、第2素子部312と素子部411とを確
実に離間させるために、Y方向に隣接する各単位素子Pの間隙の領域(図8の領域Bに相
当する領域)を充分に確保する必要があるから、単位素子Pの高精細化が阻害されるとい
う問題がある。これに対し、本実施形態においては、第2素子部312および素子部41
1のX方向における位置が相違するから、図8に示すように、第2素子部312と素子部
411とは領域B内にてX方向に沿って交互に配列する。この構成によれば、領域Bを狭
小化した場合であっても第2素子部312と素子部411とは確実に離間するから、単位
素子Pの高精細化が容易であるという利点がある。
図4に示すように、中間導電体51や第1データ線部131が形成されたゲート絶縁層
L0の表面はその全域にわたって第1絶縁層L1に覆われる。図4および図7に示すように
、第1絶縁層L1の面上には、接続部61と素子導通部71と電源線15と第2データ線
部132とが導電性材料によって同層から形成される。
図7のように基板10に垂直な方向からみると、接続部61は、第2素子部312の部
分312cにおけるY方向の正側の端部と中間導電体51(ゲート電極511)とに重な
り合う。そして、接続部61は、第1絶縁層L1とゲート絶縁層L0とを貫通するコンタク
トホールHa1を介して部分312cに導通するとともに、第1絶縁層L1を貫通するコンタ
クトホールHa2を介して中間導電体51に導通する。すなわち、駆動トランジスタTdrの
ゲート電極511(容量素子C1の電極E1)と初期化トランジスタTintとは接続部61
を介して電気的に接続される。なお、本明細書におけるコンタクトホールとは、絶縁層の
一方の側に位置する要素と絶縁層の他方の側に位置する要素とを電気的に接続するための
部分であり、より具体的には絶縁層をその厚さ方向に貫通する部分(孔や穴)である。コ
ンタクトホールの平面的な形状は任意である。
素子導通部71は、駆動トランジスタTdrと発光素子Eとの間に介在して両者を電気的
に接続する部分であり、基板10に垂直な方向からみると、駆動トランジスタTdrを挟ん
で容量素子C1とは反対側の領域(すなわち駆動トランジスタTdrに対してY方向の負側
の領域)に配置される。本実施形態の素子導通部71は、基板10に垂直な方向からみて
第1素子部311のドレイン領域311dに重なり合う部分711と、初期化線12を挟
んで部分711とは反対側に位置する部分712とが連続する形状である。
基板10に垂直な方向からみて第1絶縁層L1のうちドレイン領域311dと重なり合う
領域には、第1絶縁層L1とゲート絶縁層L0とを貫通する複数のコンタクトホールHa3が
形成される。これらのコンタクトホールHa3はゲート電極511が延在するX方向(すな
わち駆動トランジスタTdrのチャネル幅の方向)に配列する。素子導通部71の部分71
1は、各コンタクトホールHa3を介してドレイン領域311dに導通する。
次に、図9は、図8の段階にある4個の単位素子PがX方向およびY方向にわたって配
列する様子を示す平面図である。図7および図9に示すように、電源線15は、複数の単
位素子Pの配列に沿ってX方向に延在する帯状の配線である。この電源線15は、基板1
0に垂直な方向からみて、各単位素子Pの容量素子C1と駆動トランジスタTdrのソース
領域311sとの双方に重なり合う。図7に示すように、第1絶縁層L1のうちソース領域
311sと重なり合う領域には、第1絶縁層L1とゲート絶縁層L0とを貫通する複数のコ
ンタクトホールHa4が形成される。これらのコンタクトホールHa4はゲート電極511が
延在するX方向に配列する。電源線15は、各コンタクトホールHa4を介して駆動トラン
ジスタTdrのソース領域311sに導通する。
本実施形態の電源線15は、基板10に垂直な方向からみて、選択トランジスタTsl(
素子部411)や選択線11および初期化トランジスタTint(第2素子部312)や初
期化線12と重なり合わないように、その形状や寸法が選定されている。換言すると、電
源線15は、図9に示すように、選択線11に沿った各選択トランジスタTslの配列と初
期化線12に沿った各初期化トランジスタTintの配列との間隙の領域にてX方向に延在
する。
第2データ線部132は、第1データ線部131と協働してデータ線13を構成する部
分であり、図7および図9に示すように各電源線15の間隙にてY方向に延在する。図7
に示すように、第2データ線部132のうちY方向の正側(下側)の端部132aは、第
1データ線部131におけるY方向の負側(上側)の端部131a(図6参照)と重なり
合う。端部132aと端部131aとは第1絶縁層L1を貫通するコンタクトホールHa5を
介して相互に導通する。同様に、第2データ線部132のうちY方向の負側の端部132
bと第1データ線部131におけるY方向の正側の端部131b(図6参照)とはコンタク
トホールHa6を介して相互に導通する。以上のように、Y方向に沿って交互に配列する第
1データ線部131と第2データ線部132とが電気的に接続されることによって、Y方
向に直線状に延在するデータ線13が構成される。
図7に示すように、第2データ線部132には分岐部134が連設される。分岐部13
4は、選択線11を挟んで容量素子C1とは反対側に位置する部分であり、X方向に延在
して半導体層41の素子部411と重なり合う。この分岐部134は、第1絶縁層L1と
ゲート絶縁層L0とを貫通するコンタクトホールHa7を介して素子部411に導通する。
すなわち、選択トランジスタTslとデータ線13とは分岐部134を介して電気的に接続
される。
図7および図9に示すように、各単位素子Pの容量素子C1は、そのX方向の正側に隣
接する他の単位素子Pに対応したデータ線13に隣接する。図10は、任意のひとつの単
位素子P1とそのX方向の正側に隣接する他の単位素子P2との近傍を拡大して示す断面図
である。同図においては、単位素子P1の中間導電体51(ここでは特に容量素子C1の電
極E1)と、単位素子P2に対応したデータ線13の第1データ線部131とが図示されて
いる。
中間導電体51と第1データ線部131とは同層から形成されて相互に近接するから、
図10に示すように、中間導電体51の電極E1と第1データ線部131とは容量的に結
合して両者間には容量(寄生容量)Caが付随する。したがって、単位素子P1の電極E1
(さらには駆動トランジスタTdrのゲート電極511)の電位Vgは、本来ならば単位素
子P1に対応したデータ線13の電位の変動量(単位素子P1の階調に応じた電圧)のみに
よって設定されるべきにも拘わらず、実際には単位素子P2に対応した第1データ線部1
31の電位の変動量(単位素子P2の階調に応じた電圧)の影響も受ける。すなわち、各
単位素子Pの駆動トランジスタTdrにおけるゲート電位Vgを正確に設定できず、この結
果として発光素子Eの光量に誤差が生じる可能性がある。
図7に示すように、第1データ線部131と電源線15とは第1絶縁層L1を挟んで対
向する。したがって、第1データ線部131と電源線15との間には容量が形成される。
本実施形態においては、図10に示すように、単位素子P2の第1データ線部131と電
源線15との間に形成される容量Cbの容量値c2が、この第1データ線部131と単位素
子P1の中間導電体51(電極E1)との間に付随する容量Caの容量値c1よりも大きい。
この構成によれば、単位素子P2の第1データ線部131の電位の変動によって単位素子
P1の中間導電体51(電極E1)に与えられる影響が容量Cbによって低減される。した
がって、各単位素子Pにおける駆動トランジスタTdrのゲート電位Vgやこのゲート電位
Vgに応じた発光素子Eの光量を高い精度で所期値に設定することができる。
本実施形態においては、以上の条件(c2>c1)が満たされるように、第1データ線部
131と電源線15との距離(第1絶縁層L1の膜厚)や、単位素子P1の中間導電体51
と単位素子P2の第1データ線部131との間隔が選定されている。さらに詳述すると、
単位素子P2の第1データ線部131と電源線15との距離(第1絶縁層L1の膜厚)は、
単位素子P1の中間導電体51と単位素子P2の第1データ線部131との間隔よりも小さ
い。また、単位素子P2の第1データ線部131と電源線15とが第1絶縁層L1を挟んで
対向する面積(すなわち基板10に垂直な方向からみて第1データ線部131と電源線1
5とが重なり合う部分の面積)は、この第1データ線部131と単位素子P1の中間導電
体51とが対向する面積(すなわち中間導電体51の側端面(基板10に垂直な側面)の
うち第1データ線部131の側端面に対向する領域の面積)よりも大きい。以上のように
各部の寸法や間隔を選定することによって容量値c2を容量値c1よりも大きくすることが
できる。
ただし、データ線13のデータ電位Vdataに応じて駆動トランジスタTdrのゲート電位
Vgを正確に設定するためには、任意の単位素子P2における容量Cbの容量値c2が、その
単位素子P2の容量素子C1の容量値C(ゲート電極511に容量Csが寄生する場合には
容量素子C1と寄生容量Csとの合成容量)よりも小さいことが望ましい。この条件を満た
すために、例えば、第1データ線部131と電源線15との間隙は、容量素子C1におけ
る電極E1と電極E2との間隙よりも大きい寸法に選定される。さらに詳述すると、第1デ
ータ線部131と電源線15との間に介在する第1絶縁層L1(すなわち容量Cbの誘電体
)の膜厚は、電極E1と電極E2との間に介在するゲート絶縁層L0(容量素子C1の誘電体
)の膜厚よりも大きい寸法に選定される。また、電極E1と電極E2との対向する面積(す
なわち容量素子C1の面積)が第1データ線部131と電源線15との対向する面積より
も大面積とされた構成によっても、容量Cbの容量値c2は容量素子C1の容量値Cよりも
小さくなる。
さて、図4に示すように、第2データ線部132や電源線15が形成された第1絶縁層
L1の表面はその全域にわたって第2絶縁層L2に覆われる。図3および図4に示すように
、第2絶縁層L2の表面には第1電極21が形成される。第1電極21は、基板10に垂
直な方向からみて素子導通部71や駆動トランジスタTdrや容量素子C1と重なり合う略
矩形状の電極である。本実施形態の第1電極21は、アルミニウムや銀などの金属または
これらの金属を主成分とする合金など光反射性の導電性材料によって形成される。この第
1電極21は、第2絶縁層L2を貫通するコンタクトホールHa8を介して素子導通部71
の部分712に導通する。すなわち、駆動トランジスタTdrのドレイン領域311dと発
光素子Eの第1電極21とは素子導通部71を介して電気的に接続される。
第1電極21が形成された第2絶縁層L2の面上には、各単位素子Pの境界を仕切る形
状(格子状)の隔壁25が形成される。この隔壁25は、相隣接する第1電極21を電気
的に絶縁させる役割(すなわち第1電極21の電位の個別的な制御を可能とする役割)を
担う。各発光素子Eの発光層23は、隔壁25の内周面に包囲されて第1電極21を底面
とする窪みに形成される。なお、発光層23による発光を促進または効率化するための各
種の機能層(正孔注入層、正孔輸送層、電子注入層、電子輸送層、正孔ブロック層、電子
ブロック層)が発光層23に積層された構成としてもよい。
図4に示すように、第2電極22は、複数の単位素子Pにわたって連続に形成されて発
光層23および隔壁25を覆う電極である。したがって、隔壁25は、各発光素子Eの間
隙の領域において各第1電極21と第2電極22とを電気的に絶縁する。換言すると、隔
壁25は、第1電極21と第2電極22との間に電流が流れる領域(すなわち実際に発光
する領域)を画定する。第2電極22は、ITO(Indium Tin Oxide)やIZO(Indium
Zinc Oxide)といった光透過性の導電性材料によって形成される。したがって、発光層
23から基板10とは反対側に出射した光と発光層23から基板10側に出射して第1電
極21の表面で反射した光とは第2電極22を透過して出射する。すなわち、本実施形態
の発光装置Dはトップエミッション型である。
第2電極22はその全域にわたって封止材(図示略)に覆われる。この封止材は、第2
電極22を保護する第1層と、第2電極22の表面の段差を平坦化する第2層と、第2電
極22や発光層23への不純物(例えば水分)の浸入を防止する第3層(バリア層)とが
第2電極22側からこの順番に積層された構造となっている。
以上に説明したように、本実施形態においては、駆動トランジスタTdrを挟んで容量素
子C1とは反対側の領域に素子導通部71が配置される。この構成によれば、容量素子C1
に要求される容量値を低減できるという効果が奏される。この効果について詳述すると以
下の通りである。
いま、基板10に垂直な方向からみて駆動トランジスタTdrと容量素子C1との間隙に
素子導通部71が配置された構成(以下「構成1」という)を想定する。この構成1にお
いては、容量素子C1の電極E1と素子導通部71とが第1絶縁層L1を挟んで近接する。
したがって、図11に破線で図示されるように、電極E1と素子導通部71(第1電極2
1)との間には容量Cxが付随する。
書込期間において電極E1の電位は「ΔV・C/(C+Cs)」だけ変化する。構成1に
おける容量値Csは、電極E1と素子導通部71とが容量的に結合しない場合と比較して容
量Cxの分だけ増大するから、データ線13の電位の変動量ΔVに対する駆動トランジス
タTdrのゲート電位Vgの変動量は制限される。したがって、ゲート電位Vgを変動量ΔV
に応じて広範囲に変動させるためには(すなわち発光素子Eの光量の範囲を充分に確保す
るためには)、ゲート絶縁層L0の膜厚の低減や電極E1および電極E2の面積の増大とい
った方策によって、容量素子C1に充分な容量値Cを確保する必要がある。ゲート絶縁層
L0の膜厚を低減するには限界があるから、構成1においては結局のところ電極E1や電極
E2の面積を増大させる必要がある。しかしながら、容量素子C1の面積を増大した場合に
は単位素子Pの高精細化が制限されるという問題がある。
なお、第1絶縁層L1を充分な膜厚に形成することで電極E1と素子導通部71とを離間
させれば、構成1においても容量Cxは低減される。しかしながら、第1絶縁層L1を厚く
形成すると、クラックなど成膜の不良が発生し易くなるという問題や、コンタクトホール
の不良(例えば第1絶縁層L1のうちコンタクトホールの部分が完全に除去されないとい
った不良)に起因して各要素が完全には導通されないといった問題が生じ得るから、この
方法による容量Cxの低減には限界がある。
これに対し、本実施形態においては、駆動トランジスタTdrを挟んで容量素子C1とは
反対側の領域に素子導通部71が配置されるから、電極E1と素子導通部71とに付随す
る容量Cxは構成1と比較して充分に低減される。したがって、容量素子C1の面積を構成
1ほど増大させなくても、駆動トランジスタTdrのゲート電極511のゲート電位Vg(
さらには発光素子Eの光量)を広範囲にわたって変化させることができる。
また、本実施形態においては、電源線15と同層から形成される素子導通部71および
接続部61の双方が、基板10に垂直な方向からみて駆動トランジスタTdrのY方向の負
側(すなわち電源線15の幅方向の一方の側)に位置する。この構成によれば、第1絶縁
層L1の表面のうち駆動トランジスタTdrに対してY方向の正側(電源線15の幅方向の
他方の側)に、電源線15が形成されるスペースを充分に確保することが可能である。し
たがって、電源線15を幅広に形成してその抵抗を低減できるという効果が奏される。特
に、本実施形態においては、容量素子C1と重なり合うように電源線15が形成されるか
ら、例えば電源線15が駆動トランジスタTdrのソース領域31sのみと重なり合う構成
と比較して、電源線15の抵抗は大幅に低減される。そして、この低抵抗化によって電源
線15の面内における電圧降下が抑制されるから、各単位素子Pに供給される電源電位V
ddのバラツキやこれに起因した各発光素子Eの光量のバラツキを低減できる。
また、例えば素子導通部71や接続部61が駆動トランジスタTdrと容量素子C1との
間隙に配置された構成においては、素子導通部71や接続部61を避ける形状に電源線1
5を形成する必要がある。しかしながら、このように電源線15の形状を複雑化すると、
製造技術上の理由から電源線15の断線や損傷が発生し易いという問題がある。これに対
し、本実施形態によれば、駆動トランジスタTrを挟んで素子導通部71や接続部61と
は反対側に電源線15のスペースが確保されるから、図7に例示したように電源線15を
単純な帯状の形状とすることが可能である。この結果として電源線15の断線や破損が抑
制されるから、本実施形態によれば発光装置Dの歩留まりを向上することも可能である。
ところで、電源線15の低抵抗化という観点のみからすれば、駆動トランジスタTdrや
容量素子C1だけでなく選択トランジスタTslや初期化トランジスタTintにも電源線15
が重なり合う構成(以下「構成2」という)としてもよい。しかしながら、この構成2に
おいては、選択トランジスタTslや選択線11が電源線15と容量的に結合し(すなわち
両者間に容量が寄生し)、この容量に起因して選択信号Saに波形の鈍りが発生し易いと
いう問題がある。同様に、初期化トランジスタTintや初期化線12と電源線15との間
に付随する容量も、初期化信号Sbの波形の鈍りの原因となり得る。したがって、構成2
においては、選択トランジスタTslや初期化トランジスタTintのスイッチングが遅延す
るという問題がある。
これに対し、本実施形態においては、基板10に垂直な方向からみて、選択トランジス
タTslや選択線11および初期化トランジスタTintや初期化線12には電源線15が重
なり合わないから、これらの要素と電源線15との間に寄生する容量は構成2と比較して
低減される。したがって、本実施形態によれば、選択信号Saや初期化信号Sbの波形の鈍
りを抑制して選択トランジスタTslや初期化トランジスタTintを高速に動作させること
ができる。
<B−2:第2実施形態>
次に、本発明の第2実施形態における単位素子Pの具体的な構成を説明する。図12は
、本実施形態における単位素子Pの構成を示す平面図であり、図13ないし図15は、単
位素子Pが形成される各段階における基板10の面上の様子を示す平面図である。なお、
以下に示す各形態において、第1実施形態と共通する要素には同一の符号を付してその説
明を適宜に省略する。
図13に示すように、基板10の面上には半導体層32と半導体層42と半導体層45
とが半導体材料によって同層から形成される。半導体層32は、駆動トランジスタTdrを
構成する略矩形状の部分である。半導体層42は、半導体層32からみてY方向の正側に
形成された部分であり、略矩形状の電極E2と、電極E2の左下部からX方向に延在する素
子部421とを含む。素子部421は、選択トランジスタTslの半導体層として機能する
部分である。半導体層45は、初期化トランジスタTintを構成する部分であり、半導体
層42を挟んで半導体層32とは反対側の領域にてX方向に延在する。
以上の各部が形成された基板10の表面はゲート絶縁層L0に覆われる。図14に示す
ように、ゲート絶縁層L0の面上には、第1データ線部131と選択線11および初期化
線12と中間導電体52と第1中継配線部171とが同層から形成される。第1データ線
部131は、第1実施形態と同様にデータ線13を構成する部分であり、中間導電体52
からみてX方向の正側の領域にてY方向に延在する。
初期化線12は、X方向に延在する部分からY方向の負側に分岐して半導体層45に重
なり合う第1ゲート電極121と第2ゲート電極122とを有する。半導体層45のうち
第1ゲート電極121および第2ゲート電極122の各々と重なり合う部分が初期化トラ
ンジスタTintのチャネル領域である。同様に、選択線11は、X方向に延在する部分か
らY方向の負側に分岐して半導体層42の素子部421に重なり合う第1ゲート電極11
1と第2ゲート電極112とを有する。第1ゲート電極111と第2ゲート電極112と
は間隔をあけてX方向に隣接する。素子部421のうちゲート絶縁層L0を挟んで第1ゲ
ート電極111および第2ゲート電極112の各々と重なり合う部分が選択トランジスタ
Tslのチャネル領域である。以上のように、本実施形態の選択トランジスタTslおよび初
期化トランジスタTintは、デュアルゲート構造の薄膜トランジスタである。
中間導電体52は、電極E2に対向して容量素子C1を構成する電極E1と、電極E1から
Y方向の負側に連続するゲート電極521と、電極E1のうちX方向における略中央から
Y方向の正側に突出する接続部523とを含む。ゲート電極521は、半導体層32のY
方向に沿った全寸法にわたって半導体層32と重なり合うようにY方向に延在する。図1
4に示すように、半導体層32のうちゲート絶縁層L0を挟んでゲート電極521に対向
する領域が駆動トランジスタTdrのチャネル領域32cである。また、チャネル領域32c
を挟んでX方向の負側の領域はドレイン領域32dであり、その反対側の領域はソース領
域32sである。
第1中継配線部171は、初期化トランジスタTintと駆動トランジスタTdrのドレイ
ン領域32dとを電気的に接続するための配線(以下「中継配線」という)を構成する部
分であり、中間導電体52からみてX方向の負側の領域にてY方向に延在する。すなわち
、本実施形態における中間導電体52は第1データ線部131と第1中継配線部171と
の間隙に配置される。
以上の各部が形成されたゲート絶縁層L0の表面はその全域にわたって第1絶縁層L1に
覆われる。図12および図15に示すように、第1絶縁層L1の面上には、第2データ線
部132と接続部62と第2中継配線部172と素子導通部72と電源線15とが形成さ
れる。
第2データ線部132は、第1実施形態と同様に、第1データ線部131と協働してデ
ータ線13を構成する配線である。すなわち、第2データ線部132は、コンタクトホー
ルHb1を介して第1データ線部131の上端部131a(図14参照)に導通する端部1
32aからY方向に延在して端部132bに至る。端部132bは、コンタクトホールHb2
を介して第1データ線部131の下端部131b(図14参照)に導通する。また、本実
施形態の第2データ線部132は、第1絶縁層L1とゲート絶縁層L0とを貫通するコンタ
クトホールHb3を介して素子部421の端部に導通する。すなわち、データ線13と選択
トランジスタTslとはコンタクトホールHb3を介して電気的に接続される。
図14および図15に示すように、接続部62は、中間導電体52の接続部523と半
導体層45のX方向における正側の端部451とに重なり合うようにY方向に延在する。
接続部62は、第1絶縁層L1を貫通するコンタクトホールHb4を介して接続部523(
電極E1やゲート電極521))に導通するとともに、第1絶縁層L1とゲート絶縁層L0
とを貫通するコンタクトホールHb5を介して半導体層45の端部451に導通する。すな
わち、容量素子C1の電極E1(さらには駆動トランジスタTdrのゲート電極521)と初
期化トランジスタTintとは接続部62を介して電気的に接続される。
図15のように基板10に垂直な方向からみると、接続部62は、選択トランジスタT
slの第1ゲート電極111と第2ゲート電極112との間隙の領域内に位置する。したが
って、接続部62は第1ゲート電極111や第2ゲート電極112と重なり合わない。こ
こで、例えば第1ゲート電極111(または第2ゲート電極112)と接続部62とが重
なり合う構成においては、両者が容量的に結合する。したがって、接続部62の電位(す
なわち電極E1や駆動トランジスタTdrのゲート電極511の電位)の変動に伴なって第
1ゲート電極111の電位も変化し、この結果として初期化信号Sbの波形が鈍る場合が
ある。初期化信号Sbの波形の鈍りは初期化トランジスタTintの動作の動作の遅延の原因
となる。
これに対し、本実施形態においては、第1ゲート電極111や第2ゲート電極112と
は重なり合わないように接続部62が形成されるから、接続部62と第1ゲート電極11
1や第2ゲート電極112との間の容量的な結合は抑制される。したがって、接続部62
の電位の変動が初期化トランジスタTintに与える影響が低減され、この結果として初期
化トランジスタTintを高速に動作させることが可能となる。
また、以上のように初期化トランジスタTintと容量素子C1の電極E1とが接続部62
を介して導通する構成によれば、選択トランジスタTslや初期化トランジスタTintのチ
ャネル長を充分に確保できるから、チャネル長が制限される構成と比較して選択トランジ
スタTslや初期化トランジスタTintにおける電流のリークを抑制することが可能である
。選択トランジスタTslや初期化トランジスタTintは駆動トランジスタTdrのゲート電
極521に接続されるから、各々における電流のリークの削減によって、駆動期間におけ
るゲート電極521の電位の変動が抑制される。したがって、本実施形態によれば、発光
素子Eの光量を高い精度で所期値に維持することが可能である。
図15の素子導通部72は、第1実施形態の素子導通部71と同様に駆動トランジスタ
Tdrのドレイン電極と発光素子Eの第1電極21との間に介在して両者を電気的に接続す
る部分である。この素子導通部72は、Y方向に延在する部分721と、駆動トランジス
タTdrを挟んで容量素子C1とは反対側に位置する部分722とが連続する形状(略L字
状)である。部分721は、第1中継配線部171の端部171a(図14参照)と半導
体層32のドレイン領域32dとに重なり合う。部分721は、第1絶縁層L1を貫通する
コンタクトホールHb6を介して上端部171aに導通する。
第1絶縁層L1のうちドレイン領域32dと重なり合う領域には、第1絶縁層L1とゲー
ト絶縁層L0とを貫通する複数(ここでは2個)のコンタクトホールHb7が形成される。
これらのコンタクトホールHb7はゲート電極521が延在するY方向(すなわち駆動トラ
ンジスタTdrのチャネル幅の方向)に配列する。素子導通部72の部分721は、各コン
タクトホールHb7を介してドレイン領域32dに導通する。
第2中継配線部172は、図14および図15に示すように、半導体層45におけるX
方向の負側の端部452と第1中継配線部171とに重なり合うようにY方向に延在する
配線である。この第2中継配線部172は、第1絶縁層L1とゲート絶縁層L0とを貫通す
るコンタクトホールHb8を介して端部452に導通するとともに、第1絶縁層L1を貫通
するコンタクトホールHb9を介して第1中継配線部171の下端部171bに導通する。
以上のように、初期化トランジスタTintと駆動トランジスタTdrのドレイン領域32d(
さらには素子導通部72)とは、第1中継配線部171と第2中継配線部172とから構
成される中継配線17を介して電気的に接続される。
図16は、図15の段階にある4個の単位素子PがX方向およびY方向にわたって配列
する様子を示す平面図である。図15および図16に示すように、本実施形態における電
源線15は、複数の単位素子PにわたってX方向に延在する第1部分151と、複数の単
位素子PにわたってY方向に延在する第2部分152とが交差する形状(格子状)の配線
である。
図15に示すように、第1絶縁層L1のうち半導体層32のソース領域32sと重なり合
う領域には、第1絶縁層L1とゲート絶縁層L0とを貫通する複数(ここでは2個)のコン
タクトホールHb10が形成される。これらのコンタクトホールHb10はゲート電極521が
延在するY方向に配列する。電源線15(第2部分152)は、各コンタクトホールHb1
0を介してソース領域32sに導通する。
第1部分151は、各第2データ線部132の間隙の領域と、第2中継配線部172お
よび素子導通部72(部分721)の間隙の領域とを通過するようにX方向に延在する。
したがって、図15や図16のように基板10に垂直な方向からみると、第1部分151
は、第1データ線部131と第1中継配線部171と容量素子C1とに重なり合う。また
、第2部分152は、素子導通部72(部分722)および第2データ線部132の間隙
の領域と、接続部62および第2データ線部132の間隙の領域とを通過するようにY方
向に延在する。図15や図16に示すように、電源線15は、選択トランジスタTslや初
期化トランジスタTintに重なり合わない。
以上の各要素が形成された第1絶縁層L1の表面はその全域にわたって第2絶縁層L2に
覆われる。図12に示すように、発光素子Eやその間隙を仕切る隔壁25は第2絶縁層L
2の面上に形成される。素子導通部72の部分722は、第1実施形態と同様に、第2絶
縁層L2を貫通するコンタクトホールHb11を介して第1電極21に導通する。図12に示
すように、発光素子Eや隔壁25の具体的な構成は第1実施形態と同様である。
以上に説明したように、本実施形態においては、駆動トランジスタTdrを挟んで容量素
子C1とは反対側に素子導通部72が配置される。したがって、第1実施形態と同様に、
電極E1と素子導通部72とに寄生する容量(図11の容量Cx)が削減され、この結果と
して容量素子C1の容量値を削減することができる。また、選択トランジスタTslや初期
化トランジスタTintと重なり合わないように電源線15が形成されるから、第1実施形
態と同様に、選択トランジスタTslや初期化トランジスタTintを所期のタイミングにて
高速に動作させることができる。
また、本実施形態においては、素子導通部72や接続部62や第2中継配線部172が
電源線15と同層から形成され、かつ、駆動トランジスタTdrを挟んでX方向の負側(す
なわち電源線15の幅方向の一方の側)に素子導通部72が配置されるとともにその反対
側(電源線15の幅方向における他方の側)に接続部62や第2中継配線部172が配置
される。したがって、素子導通部72と接続部62(第2中継配線部172)との間隙に
、電源線15のうちX方向に延在する第1部分151が形成されるべきスペースを充分に
確保することが可能である。さらに、基板10に垂直な方向からみて容量素子C1と重な
り合うスペースも電源線15の形成に利用できる。したがって、第1実施形態と同様に、
電源線15(第1部分151)を幅広に形成してその抵抗を低減できるという効果が奏さ
れる。
しかも、本実施形態においては、Y方向に延在する第2部分152によって各第1部分
151が連結されるから、電源線15が第1部分151のみから構成される場合と比較し
て、電源線15の抵抗をいっそう低減することができる。また、電源線15の第1部分1
51の形状が単純な帯状とされるから、電源線15と同層から形成される要素(素子導通
部72や接続部62)を避けるように電源線15が複雑な形状に形成された構成と比較し
て、電源線15の断線や破損を抑制することができる。
また、本実施形態においては、各単位素子PにおけるX方向の正側の周縁に沿ってデー
タ線13が延在するとともにX方向の負側の周縁に沿って中継配線17が延在する。この
構成において、例えば図16に示すように任意のひとつの単位素子P1とそのX方向の負
側に隣接する他の単位素子P2とに着目すると、単位素子P1の容量素子C1と単位素子P2
に対応したデータ線13との間には単位素子P1の中継配線17が介在する。したがって
、ひとつの単位素子Pの容量素子C1とこれに隣接する単位素子Pのデータ線13とが近
接する第1実施形態の構成と比較して、単位素子P1の容量素子C1と単位素子P2のデー
タ線13との間に形成される容量は低減される。この構成によれば、単位素子P2のデー
タ線13の電位の変動が単位素子P1の容量素子C1に与える影響が低減されるから、各単
位素子Pにおける駆動トランジスタTdrのゲート電位Vgやこのゲート電位Vgに応じた発
光素子Eの光量を高い精度で所期値に設定することができる。
<第2実施形態の変形例>
次に、以上に説明した第2実施形態の変形例を説明する。図17は、本変形例において
第1絶縁層L1が形成された段階(図14の段階)を示す平面図である。第2実施形態に
おいては、駆動トランジスタTdrのゲート電極521がY方向に延在する構成を例示した
。これに対し、本変形例においては、図17に示すようにゲート電極521がX方向に延
在する。なお、本変形例のうち第2実施形態と同様の要素については共通の符号を付して
その説明を適宜に省略する。
図17に示すように、本実施形態の中間導電体52は、電極E1の左上部からY方向の
負側に延在する連結部525と、この連結部525からX方向に延在して半導体層32と
重なり合うゲート電極521とを含む。ゲート電極521は、半導体層32のX方向にお
ける全寸法にわたってX方向に延在する。半導体層32のうちゲート絶縁層L0を挟んで
ゲート電極521に対向する領域が駆動トランジスタTdrのチャネル領域32cである。
また、チャネル領域32cを挟んで電極E1側の領域がソース領域32sであり、その反対
側の領域がドレイン領域32dである。
図18は、図17の段階からさらに電源線15や素子導通部72が形成された段階(図
15の段階)を示す平面図である。図18に示すように、素子導通部72は、駆動トラン
ジスタTdrを挟んで容量素子C1とは反対側の領域に略矩形状に形成される。図17およ
び図18に示すように、素子導通部72は、ゲート電極511が延在するX方向(すなわ
ち駆動トランジスタTdrのチャネル長の方向)に配列する複数のコンタクトホールHb7を
介してドレイン領域32dに導通する。また、電源線15は、ゲート電極511に沿って
X方向に配列する複数のコンタクトホールHb10を介してソース領域32sに導通する。
以上に説明したように駆動トランジスタTdrのゲート電極521はX方向に延在するか
ら、ドレイン領域32dは、ゲート電極521を挟んで容量素子C1とは反対側の領域に、
X方向に沿って長尺状に形成される。この構成においては、駆動トランジスタTdrに沿っ
てY方向に延在する部分(第1実施形態の部分721)を素子導通部72に形成する必要
がない。したがって、本変形例によれば、図18と図15との対比から理解されるように
、電源線15のうちゲート電極521の方向に延在する第1部分151を、第2実施形態
よりも幅広に形成できるという利点がある。
また、本変形例においては、各コンタクトホールHb7とコンタクトホールHb6(中継配
線17と素子導通部72とが導通する部分)とコンタクトホールHb1(第1データ線部1
31と第2データ線部132とが導通する部分)とがX方向に沿って直線状に配列する。
したがって、各コンタクトホール(Hb7・Hb6・Hb1)のY方向における位置が相違する
構成と比較して、X方向に沿って直線状(帯状)に延在する第1部分151の線幅を充分
に確保することができる。
ところで、第2実施形態においては、電源線15の第1部分151と直交する方向にゲ
ート電極521が延在する。したがって、ゲート電極521の長さ(より厳密には素子導
通部72の部分721の長さ)が増加するほど第1部分151の線幅は縮小される。これ
に対し、本変形例においては、第1部分151と平行な方向にゲート電極521が延在す
るから、第1部分151の線幅を縮小することなくゲート電極521の長さを増加させる
ことができる。ゲート電極521の長さは駆動トランジスタTdrのチャネル幅に相当する
から、本変形例によれば、第1部分151の線幅を維持しながら駆動トランジスタTdrの
チャネル幅を増大させることができる。このようにチャネル幅が大きい駆動トランジスタ
Tdrによれば、電源線15から駆動トランジスタTdrを経由して発光素子Eに供給される
電流量を充分に確保できるという利点がある。
<C:変形例>
以上の形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通り
である。なお、以下の各態様を適宜に組み合わせてもよい。
<C−1:変形例1>
以上の各形態における単位素子Pの電気的な構成は適宜に変更される。本発明に適用さ
れる単位素子Pの具体的な態様を以下に例示する。
(1)図19に示すように、駆動トランジスタTdrと発光素子Eとの間にトランジスタ(
以下「発光制御トランジスタ」という)Tcntが介在する構成としてもよい。この発光制
御トランジスタTcntは、駆動トランジスタTdrのドレイン電極と発光素子Eの第1電極
21との電気的な接続を、発光制御線14に供給される発光制御信号Scに応じて制御す
るスイッチング素子である。発光制御トランジスタTcntがオン状態に変化すると電源線
15から発光素子Eへの電流の経路が形成されて発光素子Eの発光が許可され、発光制御
トランジスタTcntがオフ状態に変化するとこの経路が遮断されて発光素子Eの発光が禁
止される。したがって、この構成によれば、初期化期間や書込期間を除外した駆動期間の
みにおいて発光制御トランジスタTcntをオン状態として発光素子Eを発光させるといっ
た具合に、発光素子Eが実際に発光する期間を正確に規定することができる。
第1実施形態および第2実施形態の各々において、発光制御トランジスタTcntは、例
えば駆動トランジスタTdrを挟んで容量素子C1とは反対側(すなわちY方向の負側)に
配置される。この態様によれば、例えば発光制御トランジスタTcntが駆動トランジスタ
Tdrと容量素子C1との間隙の領域に配置された構成と比較して、電源線15を駆動トラ
ンジスタTdrおよび容量素子C1の双方と重なり合うように幅広に形成できるという利点
がある。
(2)図20に示すように、駆動トランジスタTdrのゲート電極とソース電極(電源線1
5)との間に容量素子C2が介挿された構成としてもよい。この構成によれば、書込期間
にて設定された駆動トランジスタTdrのゲート電位Vgを駆動期間にて容量素子C2に保持
できるという利点がある。もっとも、駆動トランジスタTdrのゲート電極の面積(チャネ
ル領域の面積)が充分に確保される構成においては、この駆動トランジスタTdrのゲート
容量によってゲート電位Vgが保持される。したがって、第1実施形態および第2実施形
態のように容量素子C2が配置されない構成であっても、駆動期間にてゲート電位Vgを保
持することは可能である。
(3)図21に示す構成の単位素子Pも採用される。この単位素子Pにおいては、以上の
各形態における容量素子C1や初期化トランジスタTint(初期化線12)が形成されず、
駆動トランジスタTdrのゲート電極とデータ線13との電気的な接続が選択トランジスタ
Tslによって制御される。また、駆動トランジスタTdrのゲート電極とソース電極(電源
線15)との間には容量素子C2が介在する。
この構成において選択トランジスタTslがオン状態に変化すると、発光素子Eに指定さ
れた階調に応じたデータ電位Vdataがデータ線13から選択トランジスタTslを経由して
駆動トランジスタTdrのゲート電極に供給される。このときに容量素子C2にはデータ電
位Vdataに応じた電荷が蓄積されるから、選択トランジスタTslがオフ状態に変化しても
、駆動トランジスタTdrのゲート電位Vgはデータ電位Vdataに維持される。したがって
、発光素子Eには、駆動トランジスタTdrのゲート電位Vgに応じた電流(データ電位Vd
ataに応じた電流)が継続的に供給される。この電流の供給によって発光素子Eはデータ
電位Vdataに応じた輝度で発光する。
図21の容量素子C2は、例えば以上の各形態における容量素子C1と同様の態様で基板
10の面上に配置される。この形態によっても第1実施形態から第2実施形態と同様の作
用および効果が奏される。以上のように、駆動トランジスタTdrのゲート電極に接続され
る容量素子は、容量カップリングによって駆動トランジスタTdrのゲート電位Vgを設定
するための容量素子C1であってもよいし、データ線13から駆動トランジスタTdrのゲ
ート電極に供給されるデータ電位Vdataを保持するための容量素子C2であってもよい。
<C−2:変形例2>
以上の形態においては第1電極21が光反射性の材料によって形成された構成を例示し
たが、発光層23から基板10側への出射光が第1電極21とは別個の反射層によって基
板10とは反対側に反射される構成としてもよい。この構成においては、光反射性の材料
によって第1絶縁層L1の面上に反射層が形成され、この反射層を覆うように第1電極2
1が形成される。第1電極21は、ITOやIZOなどの光透過性の導電性材料によって
形成される。また、以上の形態においては第2電極22が光透過性の材料によって形成さ
れた構成を例示したが、遮光性または光反射性を有する導電性材料を充分に薄く形成した
電極が第2電極22とされた構成によっても発光層23からの放射光を透過させることが
できる。
もっとも、発光層23からの出射光が基板10を透過して出射するボトムエミッション
型の発光装置にも本発明は適用される。この構成においては、例えば、光反射性の導電性
材料によって第2電極22が形成されるとともに光透過性の導電性材料によって第1電極
21が形成される。そして、発光層23から基板10側への出射光と、発光層23から基
板10とは反対側に出射して第2電極22の表面にて反射した光とが、第1電極21およ
び基板10を透過して出射する。
<C−3:変形例3>
第1実施形態や第2実施形態においては電源線15が選択トランジスタTslおよび初期
化トランジスタTintの何れにも重なり合わない構成を例示したが、電源線15が選択ト
ランジスタTslと重なり合う構成や電源線15が初期化トランジスタTintと重なり合う
構成も採用される。
<C−4:変形例4>
第2実施形態においては、接続部62が選択トランジスタTslの第1ゲート電極111
と第2ゲート電極112との間隙の領域に形成される構成を例示した。これと同様に、電
源線15の第2部分152が初期化トランジスタTintの第1ゲート電極121と第2ゲ
ート電極122との間隙の領域に形成されてもよい。
<C−5:変形例5>
第1実施形態においては、電源線15がX方向に延在する部分(本発明における「第1
部分」)のみを含む構成を例示したが、第2実施形態のように、これらの部分の各々を相
互に連結するようにY方向に延在する部分(以下「第2部分」という)を電源線15が含
む構成としてもよい。この第2部分は、例えば、図7に図示された接続部61と素子導通
部71との間隙の領域や各単位素子Pの間隙の領域にてY方向に延在し、Y方向に隣接す
る各電源線15(第1部分)を相互に連結する。この構成によれば、第1実施形態と比較
して電源線15の抵抗を低減することが可能である。
<C−6:変形例6>
以上の各形態においては、隔壁25の内周縁の内側の領域のみに発光層23が形成され
た構成を例示したが、基板10の全面(より詳細には第2絶縁層L2の全面)にわたって
発光層23が連続に形成された構成としてもよい。この構成によれば、例えば、スピンコ
ート法などの低廉な成膜技術を発光層23の形成に採用できるという利点がある。なお、
第1電極21は発光素子Eごとに個別に形成されるから、発光層23が複数の発光素子E
にわたって連続するとは言っても、発光層23の光量は発光素子Eごとに個別に制御され
る。以上のように発光層23が複数の発光素子Eにわたって連続する構成においては隔壁
25を省略してもよい。
なお、隔壁25で仕切られた各空間に発光材料の液滴を吐出するインクジェット法(液
滴吐出法)で発光層23を形成する場合には、以上の各形態のように第2絶縁層L2の面
上に隔壁25を配置した構成が好適に採用される。ただし、発光層23を発光素子Eごと
に形成するための方法は適宜に変更される。より具体的には、基板10の全域に形成され
た発光材料の膜体を選択的に除去する方法や、レーザ転写(LITI: Laser-Induced Therma
l Imaging)法など各種のパターニング技術によっても発光層23は発光素子Eごとに形
成される。この場合には、隔壁25の形成を不要としながら発光素子Eごとに独立に発光
層23を形成できる。以上のように、本発明の発光装置において隔壁25は必ずしも必要
な要素ではない。
<C−7:変形例7>
以上の各形態においては有機EL材料からなる発光層23を含む発光素子Eを例示した
が、本発明における発光素子はこれに限定されない。例えば、無機EL材料からなる発光
層を含む発光素子やLED(Light Emitting Diode)素子など様々な発光素子を採用する
ことができる。本発明における発光素子は、電気エネルギの供給(典型的には電流の供給
)によって発光する素子であれば足り、その具体的な構造や材料の如何は不問である。
<D:応用例>
次に、本発明に係る発光装置を利用した電子機器の具体的な形態を説明する。図22は
、以上に説明した何れかの形態に係る発光装置Dを表示装置として採用したモバイル型の
パーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は
、表示装置としての発光装置Dと本体部2010とを備える。本体部2010には、電源
スイッチ2001およびキーボード2002が設けられている。この発光装置Dは有機E
L材料の発光層23を発光素子Eに使用しているので、視野角が広く見易い画面を表示で
きる。
図23に、各形態に係る発光装置Dを適用した携帯電話機の構成を示す。携帯電話機3
000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装
置としての発光装置Dを備える。スクロールボタン3002を操作することによって、発
光装置Dに表示される画面がスクロールされる。
図24に、各形態に係る発光装置Dを適用した携帯情報端末(PDA:Personal Digit
al Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001お
よび電源スイッチ4002、ならびに表示装置としての発光装置Dを備える。電源スイッ
チ4002を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Dに表
示される。
なお、本発明に係る発光装置が適用される電子機器としては、図22から図24に示し
たもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置
、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、
テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネル
を備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限
定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置において
は、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使
用されるが、この種の書込みヘッドとしても本発明の発光装置を利用することができる。
発光装置において複数の単位素子が配列する様子を示すブロック図である。 各単位素子の電気的な構成を示す回路図である。 本発明の第1実施形態における単位素子の構成を示す平面図である。 図3におけるIV−IV線からみた断面図である。 ゲート絶縁層が形成された段階を示す平面図である。 第1絶縁層が形成された段階を示す平面図である。 第2絶縁層が形成された段階を示す平面図である。 第1絶縁層が形成された段階にある複数の単位素子を示す平面図である。 第2絶縁層が形成された段階にある複数の単位素子を示す平面図である。 実施形態の効果を説明するための断面図である。 実施形態の効果を説明するための回路図である。 本発明の第2実施形態おける単位素子の構成を示す平面図である。 ゲート絶縁層が形成された段階を示す平面図である。 第1絶縁層が形成された段階を示す平面図である。 第2絶縁層が形成された段階を示す平面図である。 第2絶縁層が形成された段階にある複数の単位素子を示す平面図である。 第2実施形態の変形例において第1絶縁層が形成された段階を示す平面図である。 第2実施形態の変形例において第2絶縁層が形成された段階を示す平面図である。 変形例に係る単位素子の構成を示す回路図である。 変形例に係る単位素子の構成を示す回路図である。 変形例に係る単位素子の構成を示す回路図である。 本発明に係る電子機器の具体例であるパーソナルコンピュータの斜視図である。 本発明に係る電子機器の具体例である携帯電話機の斜視図である。 本発明に係る電子機器の具体例である携帯型情報端末の斜視図である。
符号の説明
D……発光装置、P……単位素子、E……発光素子、10……基板、11……選択線、1
2……初期化線、13……データ線、15……電源線、21……第1電極、22……第2
電極、23……発光層、31,32,41,42,45……半導体層、51,52……中
間導電体、61,62……接続部、71,72……素子導通部、511,521……ゲー
ト電極、Tdr……駆動トランジスタ、Tsl……選択トランジスタ、Tint……初期化トラ
ンジスタ、C1……容量素子、E1,E2……電極、L0……ゲート絶縁層、L1……第1絶
縁層、L2……第2絶縁層。

Claims (5)

  1. 電源線と、
    前記電源線から発光素子に供給される電流量を制御し、ゲート電極と半導体層とを有する駆動トランジスタと、
    選択信号に応じてオン状態またはオフ状態となる選択トランジスタと、
    前記駆動トランジスタのゲート電極に電気的に接続され、第1の電極と第2の電極とを備え、基板上に配置された容量素子と、を有し、
    オン状態となった前記選択トランジスタを介してデータ線から供給されるデータ信号に応じて前記駆動トランジスタのゲート電極の電位が設定され、
    前記電源線は、前記駆動トランジスタのゲート電極および半導体層と重なり、
    前記電源線は、前記選択トランジスタとは重らないように配置され、
    前記容量素子の前記第1の電極は、前記選択トランジスタの半導体層と同層に形成されるとともに、前記選択トランジスタの半導体層から連続的に形成され、
    前記容量素子の前記第2の電極は、前記駆動トランジスタのゲート電極に電気的に接続している
    ことを特徴とする発光装置。
  2. 前記容量素子は、前記選択トランジスタと前記駆動トランジスタとの間隙に配置され、
    前記電源線は、前記駆動トランジスタのゲート電極および前記駆動トランジスタの半導体層と、前記容量素子と重るように配置されている
    ことを特徴とする請求項1に記載の発光装置。
  3. 前記駆動トランジスタの前記ゲート電極とドレイン電極との間に電気的に接続された第1のトランジスタをさらに具備し、
    前記電源線は、前記第1のトランジスタとは重ならないように配置されている
    ことを特徴とする請求項1または2に記載の発光装置。
  4. 前記容量素子は、前記第1のトランジスタと、前記駆動トランジスタとの間隙に配置されている
    ことを特徴とする請求項3に記載の発光装置。
  5. 請求項1から請求項4の何れか一項に記載の発光装置を具備する電子機器。
JP2005345300A 2005-11-30 2005-11-30 発光装置および電子機器 Active JP5114841B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005345300A JP5114841B2 (ja) 2005-11-30 2005-11-30 発光装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005345300A JP5114841B2 (ja) 2005-11-30 2005-11-30 発光装置および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011162943A Division JP5035455B2 (ja) 2011-07-26 2011-07-26 発光装置および電子機器

Publications (2)

Publication Number Publication Date
JP2007148218A JP2007148218A (ja) 2007-06-14
JP5114841B2 true JP5114841B2 (ja) 2013-01-09

Family

ID=38209666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345300A Active JP5114841B2 (ja) 2005-11-30 2005-11-30 発光装置および電子機器

Country Status (1)

Country Link
JP (1) JP5114841B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048838A1 (ja) * 2009-10-20 2011-04-28 シャープ株式会社 アクティブマトリクス基板及び有機el表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4730994B2 (ja) * 1999-06-04 2011-07-20 株式会社半導体エネルギー研究所 電気光学装置及びその作製方法並びに電子装置
JP4683766B2 (ja) * 2000-05-22 2011-05-18 株式会社半導体エネルギー研究所 アクティブマトリクス型発光装置
TW503565B (en) * 2000-06-22 2002-09-21 Semiconductor Energy Lab Display device
JP2002341790A (ja) * 2001-05-17 2002-11-29 Toshiba Corp 表示画素回路
JP4982014B2 (ja) * 2001-06-21 2012-07-25 株式会社日立製作所 画像表示装置
JP2003108036A (ja) * 2001-09-29 2003-04-11 Toshiba Corp 表示装置
JP2003167533A (ja) * 2001-12-04 2003-06-13 Toshiba Corp 表示装置
JP3706107B2 (ja) * 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4581408B2 (ja) * 2004-01-19 2010-11-17 ソニー株式会社 表示装置
JP3933667B2 (ja) * 2004-04-29 2007-06-20 三星エスディアイ株式会社 発光表示パネル及び発光表示装置

Also Published As

Publication number Publication date
JP2007148218A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
JP4661557B2 (ja) 発光装置および電子機器
JP4939045B2 (ja) 発光装置および電子機器
JP5250960B2 (ja) 発光装置および電子機器
JP2007148219A (ja) 発光装置および電子機器
JP5533946B2 (ja) 発光装置および電子機器
JP5141812B2 (ja) 発光装置および電子機器
JP5807694B2 (ja) 発光装置および電子機器
JP5429027B2 (ja) 発光装置および電子機器
JP5114841B2 (ja) 発光装置および電子機器
JP2012190045A (ja) 発光装置および電子機器
JP5761308B2 (ja) 発光装置および電子機器
JP2010160526A (ja) 発光装置および電子機器
JP5035455B2 (ja) 発光装置および電子機器
JP5979272B2 (ja) 発光装置および電子機器
JP2013250565A (ja) 発光装置および電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5114841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350