JP5106008B2 - 半導体素子の製造方法 - Google Patents

Description

本発明は、炭化珪素をはじめとするワイドギャップ半導体素子の製造方法に関し、特にp型半導体層への電極コンタクトを有する半導体素子の製造方法に関するものである。

炭化珪素半導体をはじめとするワイドギャップ半導体においては、p型半導体層として低抵抗のものを得ることが、n型半導体層と比較すると困難である。また、この低抵抗化の重要な要素である電極コンタクトの接触抵抗を低い接触抵抗にて得ることについても、n型半導体層と比較すると難しい。

低抵抗の半導体素子を得るため、電極金属としてAlTiを用い、p型層のキャリア濃度として１０¹⁸／cm³以上とすることで、１０^-6Ωcm²あるいは１０^-7Ωcm²台の低い接触抵抗が得られることが下記特許文献１で示されている。

また、別の構成として、電極と半導体領域とのコンタクト抵抗率と、半導体領域のシート抵抗とを所定の範囲で設定することでコンタクト抵抗を小さくすることが下記特許文献２で示されている。

特開２００２−７５９０９号公報 特開２００２−７６０２２号公報

しかしながら、特許文献１に記載の半導体素子においては、p型半導体層のキャリア濃度を１０¹⁸／cm³にするためには、アクセプタのドーピング濃度N_Aを１０¹⁹／cm³台半ばあるいはそれ以上にすることが必要であり、高温でのイオン注入などの複雑なプロセスを経ることが必要となり、低コスト化が困難であるという問題があった。

また、シート抵抗値は半導体層のドーピング濃度およびキャリア濃度と移動度とによって決まるため、同じシート抵抗値であっても、半導体層のドーピング濃度やキャリア濃度は異なる場合がある。特に電極が形成され、その接触抵抗に大きく影響する半導体層表面のドーピング濃度が異なる場合は、特許文献２に記載の半導体素子においては、シート抵抗値が設定通りであっても、必ずしも低い接触抵抗を得ることができないという問題があった。

また、接触抵抗が１０^-6Ωcm²あるいは１０^-7Ωcm²台まで低減されていない場合、その電流・電圧特性は線形でない非オーミック成分が含まれることになるが、その場合の素子抵抗への影響についてはあまり考慮されていない。また、素子抵抗への影響がないようにするためには、接触抵抗をどの程度低抵抗にしなければならないかについても知られていないという問題があった。

そこで本発明はかかる問題を解決するためになされたものであり、素子動作電圧を上昇させないような低抵抗な半導体素子を、p型半導体領域とのコンタクトにおける電流・電圧特性が線形でない非オーミック成分が含まれる電極において実現することを目的とする。

本発明における半導体素子の製造方法は、p型ＳｉＣ半導体領域と、前記p型ＳｉＣ半導体領域上に形成された金属電極と、を備える半導体素子の製造方法であって、前記p型ＳｉＣ半導体領域へのアクセプタのドーピング濃度N_A（／cm³）と、前記p型ＳｉＣ半導体領域のフェルミ準位から前記電極の金属の仕事関数を引いた障壁高さφ（eV）との関係が、０．０４３LN（N_A）−１．６３＜φ＜０．０５２LN（N_A）−１．８５を満足するような金属材料を選択して、前記p型ＳｉＣ半導体領域上に当該金属材料からなる前記金属電極を形成する工程を有し、前記p型ＳｉＣ半導体領域と前記電極との非オーミック成分を含む接触抵抗が１０^-6Ωcm²〜１０^-4Ωcm²に設定される。

本発明の半導体素子によれば、電極が形成されるp型半導体層領域のアクセプタ濃度と、p型半導体領域と電極の金属との障壁高さとを、素子抵抗に大きな影響を及ぼさない範囲とすることで、低抵抗の素子を得ることができる。また、１０^-6Ωcm²あるいは１０^-7Ωcm²台といった低い接触抵抗とせず、非オーミック成分が含まれる電流・電圧特性の電極であるため、p型半導体層として１０¹⁸／cm³以上の高いキャリア濃度が必須ではなくなり、高温でのイオン注入などの複雑なプロセスを経ることが不要となって、低コスト化することができる。

＜実施の形態１＞
図１は、本発明の実施の形態１における炭化珪素半導体素子を示した断面図であり、以下に炭化珪素半導体素子の構成を説明する。炭化珪素半導体素子は、n型低抵抗SiC基板１（以下、n型基板１）を備え、このn型基板１上に耐圧を保持するためのn型SiCドリフト層２（以下、n型ドリフト層２）がエピタキシャル成長され、p型SiC領域３（以下、p型領域３）およびp型SiCコンタクト領域４（以下、p型コンタクト領域４）は、n型ドリフト層２中にイオン注入および活性化熱処理工程によって、あるいはn型ドリフト層２上にエピタキシャル成長によって形成される。そして、n型基板１下にn型電極５が形成され、p型コンタクト領域４上にp型電極６（以下、電極６）が形成される。

ここで、n型ドリフト層２は、層厚３〜５０μm程度、ドーピング濃度１〜１５×１０¹⁵／cm³程度である。p型領域３は、層厚０．５〜２μm程度、ドーピング濃度３〜２０×１０¹⁷／cm³程度である。p型コンタクト領域４は、層厚０．１〜０．５μm程度、ドーピング濃度５〜１０×１０¹⁸／cm³程度である。

次に、図２，３を参照しながら、本発明の実施の形態１における炭化珪素半導体素子において、p型コンタクト領域４と電極６とのコンタクトにおける電流・電圧特性が線形でない非オーミック成分が含まれる場合の素子抵抗への影響について説明する。

図２は、電流密度３００A／cm³および６００A／cm³、p型コンタクト領域４のドーピング濃度が２〜２０×１０¹⁸／cm³の範囲における素子の電圧値と接触抵抗との関係を示したグラフである。ここで、n型ドリフト層２は、層厚１２μm，ドーピング濃度１×１０¹⁶／cm³とする。また、接触抵抗は、非オーミック成分を含み電流密度によってその値が異なるため、接触抵抗値の測定によく用いられる電流密度１００A／cm²における値を用いた。

図３は、接触抵抗が１０^-3〜１０^-6Ωcm²の範囲における、p型コンタクト領域４のドーピング濃度N_Aと、p型コンタクト領域４と電極６の金属との障壁高さφの関係を示したグラフである。

図２に示すように、接触抵抗値として１０^-4Ωcm²以下であれば、素子電圧を大きく上昇させないことがわかる。接触抵抗値として１０^-4Ωcm²を与えるp型コンタクト領域４のドーピング濃度N_Aと、p型コンタクト領域４のフェルミ準位から電極６の金属の仕事関数を引いた障壁高さφとの関係は以下の数１で与えられる。

また、本実施の形態の特徴は、非オーミック成分が含まれる領域において、低抵抗で動作する素子を得ることであり、接触抵抗値が１０^-6Ωcm²以下であれば、その電流・電圧特性は線形なオーミック成分となり、このときの条件は特許文献１で開示されているため、説明を省略する。ここで、接触抵抗値として１０^-6Ωcm²を与えるp型コンタクト領域４のドーピング濃度N_Aと、p型コンタクト領域４と電極６の金属との障壁高さφの関係は以下の数２で与えられる。

よって、上記の数３を満足するような、p型コンタクト領域４のドーピング濃度N_Aと、p型コンタクト領域４と電極６の金属との障壁高さφであれば、電流・電圧特性が、線形でない非オーミック成分が含まれる場合であっても、素子抵抗に影響のないp型コンタクトが得られることがわかる。

次に、図２に示す接触抵抗値として１０^-4Ωcm²以下における電流密度３００A／cm²と６００A／cm²との計算結果を比較すると、電流密度３００A／cm²では、p型コンタクト領域４のドーピング濃度N_Aの小さい方（２×１０¹⁸／cm³）が素子電圧が小さいのに対して、電流密度が６００A／cm²では、接触抵抗１０^-4Ωcm²付近で特性が反転し、p型コンタクト領域４のドーピング濃度N_Aの大きい方（２×１０¹⁹／cm³）が素子電圧が小さくなっている。したがって、素子を使用する電流密度領域が広範囲に及ぶ場合には、p型コンタクト領域４のドーピング濃度N_Aとして、特性が反転しない領域付近の中間領域となる数４に示す範囲が素子電圧を上昇させない範囲として望ましい。

以上より、数３，４を満たすようなp型コンタクト領域４のドーピング濃度N_Aと、p型コンタクト領域４と電極６の金属との障壁高さφに設定することで、広範囲の電流密度において低抵抗で動作する素子を得ることができる。

また、p型コンタクト領域４のドーピング濃度N_Aが数４で示されるように、１×１０¹⁹／cm³を超える高濃度を必要としないため、p型コンタクト領域４の形成において、高温でのイオン注入などの複雑なプロセスを経ることが不要となって、低コスト化することができる。

＜実施の形態２＞
図４は、本発明の実施の形態２における炭化珪素半導体素子を示した断面図である。実施の形態１と異なるのは、p型SiCコンタクト領域１４（以下、p型コンタクト領域１４）のドーピング濃度が１〜５×１０¹⁸／cm³程度である点である。

本実施の形態は、素子の動作状態として３００A／cm²程度以下の電流密度を想定している。この場合、図２に示したように、p型コンタクト領域１４のドーピング濃度N_Aの小さい方が、素子電圧を低くすることができる。

図２，３より、特許文献１における炭化珪素半導体素子は、p型層のキャリア濃度を１０¹⁸／cm³以上、すなわちアクセプタのドーピング濃度N_Aを１０¹⁹／cm³台半ばあるいはそれ以上とすることで接触抵抗が１０^-6Ωcm²あるいは１０^-7Ωcm²台を実現する場合の障壁高さは０．３eVないし０．４eVになると推測される。

この値は、p型コンタクト領域１４の表面状態の清浄化が十分になされた場合の下限値と考えられる。よって、図３における接触抵抗１０^-4Ωcm²を与える線における障壁高さ０．３eVにおけるアクセプタ濃度N_Aの値である１×１０¹⁸／cm³以上にすることにより、素子電圧を大きく上昇させない接触抵抗の上限である１０^-4Ωcm²の確保が十分可能となる。つまり、１×１０¹⁸／cm³以下では、接触抵抗１０^-4Ωcm²が障壁高さ０．３eVにおいても実現できない。

以上より、p型コンタクト領域１４のドーピング濃度N_Aとして、数５に示す範囲とすることで、３００A／cm²程度以下の電流密度において低抵抗で動作する素子を得ることができる。

また、p型コンタクト領域１４のドーピング濃度N_Aが数５で示されるように、１×１０¹⁹／cm³を超える高濃度を必要としないため、p型コンタクト領域１４の形成において、高温でのイオン注入などの複雑なプロセスを経ることが不要となって、低コスト化することができる。

＜実施の形態３＞
図５は、本発明の実施の形態３における炭化珪素半導体素子を示した断面図である。実施の形態１と異なるのは、p型SiCコンタクト領域２４（以下、p型コンタクト領域２４）のドーピング濃度が１〜４×１０¹⁹／cm³程度である点である。

本実施の形態は、素子の動作状態として６００A／cm²程度以上の電流密度を想定している。この場合、図２に示したように、p型コンタクト領域２４のドーピング濃度N_Aの大きい方が、素子電圧を低くすることができる。また、図２に示すように、接触抵抗が１０^-5Ωcm²程度以下の領域ではそれ以上接触抵抗の値を低減しても素子電圧は低くならないことがわかる。すなわち、素子電圧を一切上昇させない接触抵抗の上限は、１０^-5Ωcm²である。

前述したように、図２，３より、特許文献１における炭化珪素半導体素子は、p型層のキャリア濃度を１０¹⁸／cm³以上、すなわちアクセプタのドーピング濃度N_Aを１０¹⁹／cm³台半ばあるいはそれ以上とすることで接触抵抗が１０^-6Ωcm²あるいは１０^-7Ωcm²台を実現する場合の障壁高さは０．３eVないし０．４eVになると推測される。

この値は、p型コンタクト領域２４の表面状態の清浄化が十分になされた場合の下限値と考えられる。よって、図３における接触抵抗１０^-5Ωcm²を与える線における障壁高さ０．４eVにおけるアクセプタ濃度N_Aの値である４×１０¹⁹／cm³以下にすることにより、素子電圧を一切上昇させない接触抵抗の上限である１０^-5Ωcm²の確保が十分可能となる。そのため、p型SiCコンタクト領域２４のドーピング濃度N_Aとして、数６に示す範囲とすることで、６００A／cm²程度以上の電流密度の動作において低い電圧での動作が可能となる。４×１０¹⁹／cm³以上では障壁高さ０．４eVにおいても接触抵抗が１０^-6Ωcm²台となるので、１０^-5Ωcm²台の確保には十分すぎる状況となる。

以上より、p型コンタクト領域２４のドーピング濃度N_Aとして、数６に示す範囲とすることで、３００A／cm²程度以下の電流密度において低抵抗で動作する素子を得ることができる。

以上は、半導体素子の一例としてpnダイオードをとりあげ、そのp型層へのコンタクトについて説明したが、p型層へのコンタクトを有する素子であれば、pnダイオードに限らず、MPS（Merged pin and Schottky）ダイオードや、JBS（Junction Barrier Schottky）ダイオード、静電誘導ダイオード、MOSFET（Metal Oxide Semiconductor Field Effect Transistor）、JFET（Junction FET）、静電誘導トランジスタ、IGBT（Insulated gate Bipolar Transistor）、サイリスタなど、p型層へのコンタクトを有する素子であれば、素子中のpn接合に順方向電圧を印加させたときの動作電圧を下げることができる。

また、以上は、半導体として炭化珪素を例として説明したが、物性定数として、アクセプタの活性化エネルギーや有効質量、絶縁破壊電界が炭化珪素と類似した、GaNやZnOおよびそれらを含む混晶においても同様であり、素子中のpn接合に順方向電圧を印加させたときの動作電圧を下げることができる。

本発明の実施の形態１における炭化珪素半導体素子を示した断面図である。。 本発明の炭化珪素半導体素子における素子の電圧値と接触抵抗の関係を示したグラフである。 本発明の炭化珪素半導体素子におけるp型コンタクト領域のドーピング濃度とp型コンタクト領域と電極６の金属との障壁高さφの関係を示したグラフである。 本発明の実施の形態２における炭化珪素半導体素子を示した断面図である。 本発明の実施の形態３における炭化珪素半導体素子を示した断面図である。

符号の説明

１ n型基板、２ n型ドリフト層、３ p型領域、４，１４，２４ p型コンタクト領域、５ n型電極、６ p型電極。

Claims (2)

1. p型ＳｉＣ半導体領域と、
   前記p型ＳｉＣ半導体領域上に形成された金属電極と、を備える半導体素子の製造方法であって、
   前記p型ＳｉＣ半導体領域へのアクセプタのドーピング濃度N_A（／cm³）と、前記p型ＳｉＣ半導体領域のフェルミ準位から前記電極の金属の仕事関数を引いた障壁高さφ（eV）との関係が、
   ０．０４３LN（N_A）−１．６３＜φ＜０．０５２LN（N_A）−１．８５
   を満足するような金属材料を選択して、前記p型ＳｉＣ半導体領域上に当該金属材料からなる前記金属電極を形成する工程を有し、
   前記p型ＳｉＣ半導体領域と前記電極との非オーミック成分を含む接触抵抗が１０^-6Ωcm²〜１０^-4Ωcm²に設定されることを特徴とする半導体素子の製造方法。
2. 前記p型ＳｉＣ半導体領域へのアクセプタのドーピング濃度N_Aが１×１０¹⁸／cm³〜４×１０¹⁹／cm³を満足するように設定される請求項１に記載の半導体素子の製造方法。

Images