JP5099403B2 - Signal transmission circuit - Google Patents
Signal transmission circuit Download PDFInfo
- Publication number
- JP5099403B2 JP5099403B2 JP2006200499A JP2006200499A JP5099403B2 JP 5099403 B2 JP5099403 B2 JP 5099403B2 JP 2006200499 A JP2006200499 A JP 2006200499A JP 2006200499 A JP2006200499 A JP 2006200499A JP 5099403 B2 JP5099403 B2 JP 5099403B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- output
- signal
- processing circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、電気回路間でデジタル信号を伝送する信号伝送回路に関する。 The present invention relates to a signal transmission circuit that transmits a digital signal between electric circuits.
プリント基板上の所定の処理回路から他の処理回路へ配線パターンを通じてデジタル信号を伝送するとき、信号の劣化防止や波形整形のため、当該デジタル信号をバッファリングして出力する出力バッファが利用される。例えば、第1処理回路から第2処理回路へデジタル信号を伝送する場合、第1処理回路に設けられた出力バッファで電流を整形、増幅し、第2処理回路に設けられた入力バッファでそのデジタル信号を受信する。 When a digital signal is transmitted from a predetermined processing circuit on the printed circuit board to another processing circuit through a wiring pattern, an output buffer that buffers and outputs the digital signal is used to prevent signal deterioration and waveform shaping. . For example, when a digital signal is transmitted from the first processing circuit to the second processing circuit, the current is shaped and amplified by the output buffer provided in the first processing circuit, and the digital signal is input by the input buffer provided in the second processing circuit. Receive a signal.
このとき第1処理回路側の出力バッファは常にオンとなるように設計されているので、第1処理回路の動作状態の如何に拘わらず、生成されたデジタル信号は常に配線パターン上に出力されることとなる。従って、第2処理回路は、上記入力バッファを通じて、このデジタル信号が必要なときは何時でもデジタル信号を受信することが可能であった。 At this time, since the output buffer on the first processing circuit side is designed to be always on, the generated digital signal is always output on the wiring pattern regardless of the operating state of the first processing circuit. It will be. Therefore, the second processing circuit can receive the digital signal through the input buffer whenever the digital signal is required.
しかし、第1処理回路から第2処理回路へ複数ビットのデジタル信号を伝送する場合、通常、その複数ビットのデジタル信号は特定のクロック信号に同期して出力される。従って、第1処理回路と第2処理回路とを結ぶ複数の配線パターンにおいて、複数のデジタル信号が同時に変化し、ある時は、一度に低電位から高電位に、またある時は一度に高電位から低電位にデジタル信号のレベルが推移するといった状態が生じる。このような同タイミングでの電位スイッチングは、出力バッファまたは入力バッファに所謂グランドバウンスを生じさせ第1処理回路や第2処理回路の誤動作を誘発する。 However, when a multi-bit digital signal is transmitted from the first processing circuit to the second processing circuit, the multi-bit digital signal is normally output in synchronization with a specific clock signal. Accordingly, in a plurality of wiring patterns that connect the first processing circuit and the second processing circuit, a plurality of digital signals change simultaneously, and in some cases, from a low potential to a high potential at a time, and in some cases, a high potential at a time. A state occurs in which the level of the digital signal changes from low to low potential. Such potential switching at the same timing causes a so-called ground bounce in the output buffer or the input buffer and induces a malfunction of the first processing circuit or the second processing circuit.
上述した複数のデジタル信号の同タイミングのスイッチングを回避する方法として、アドレス信号を指定し各入出力バッファの方向と出力データの値とを容易に選択できる技術が開示されている(例えば、特許文献1)。しかし、そこで扱われているデジタル信号は、やはりクロック信号に同期していて、また、出力バッファを個別に切断したとしてもその出力はハイインピーダンス状態となるに過ぎないので、グランドバウンスを回避することはできなかった。
本発明は、従来の信号伝送回路が有する上記問題点に鑑みてなされたものであり、本発明の目的は、簡易な回路構成でグランドバウンスを防止し、各回路を安定に動作させることが可能な、新規かつ改良された信号伝送回路を提供することである。 The present invention has been made in view of the above-described problems of conventional signal transmission circuits, and an object of the present invention is to prevent ground bounce with a simple circuit configuration and to stably operate each circuit. It is another object of the present invention to provide a new and improved signal transmission circuit.
上記課題を解決するために、本発明のある観点によれば、第1集積回路の第1処理回路で生成されたデジタル信号をプリント基板上の配線パターンを通じて第2集積回路の第2処理回路に伝送する信号伝送回路であって、第1集積回路は、制御信号に応じて、第1処理回路で生成されたデジタル信号または低電位固定信号のいずれか一方を選択出力する選択スイッチと、選択スイッチから出力された信号に応じて、出力端からデジタル信号を出力するか出力端をグランドに接続するかを切り替える出力バッファと、を備え、第2集積回路は、出力バッファの出力端から出力された信号が配線パターンを通じて入力され、入力された信号を第2処理回路に伝送する入力バッファと、配線パターンの入力バッファ側に出力端が接続され、制御信号に応じて、出力端をハイインピーダンス状態にするかグランドに接続するかを切り替える低電位選択バッファと、を備え、デジタル信号を配線パターンを通じて第2処理回路に伝送しないとき、制御信号によって、選択スイッチから低電位固定信号が選択出力され出力バッファの出力端がグランドに接続されると共に、低電位選択バッファの出力端がグランドに接続され、それぞれが第1集積回路および第2集積回路の仮想接地として機能することを特徴とする、信号伝送回路が提供される。 In order to solve the above problems, according to an aspect of the present invention, a digital signal generated by a first processing circuit of a first integrated circuit is transferred to a second processing circuit of a second integrated circuit through a wiring pattern on a printed circuit board. A signal transmission circuit for transmitting, wherein the first integrated circuit selects and outputs either a digital signal or a low-potential fixed signal generated by the first processing circuit according to a control signal, and a selection switch And an output buffer for switching whether to output a digital signal from the output terminal or to connect the output terminal to the ground in accordance with the signal output from the output terminal , and the second integrated circuit is output from the output terminal of the output buffer. signal is input through the wiring pattern, an input buffer for transmitting the input signal to the second processing circuit, the output terminal is connected to the input buffer of the wiring pattern, the control signal When response, and the low potential selection buffer for switching whether or connected to ground to the output terminal in a high impedance state, with a not transmit the digital signal to the second processing circuit via a wiring pattern, a control signal from the selection switch The low-potential fixed signal is selected and output, and the output terminal of the output buffer is connected to the ground, and the output terminal of the low-potential selection buffer is connected to the ground, and each functions as a virtual ground for the first integrated circuit and the second integrated circuit A signal transmission circuit is provided.
本発明は、出力バッファおよび低電位選択バッファの出力端をグランドに切り替えることで、それぞれを第1集積回路および第2集積回路の仮想接地として機能させることを特徴の1つとしている。かかる構成により、第1処理回路から必要としないデジタル信号が出力されず同タイミングでの電位スイッチングが抑えられ、また、第1集積回路および第2集積回路それぞれが仮想接地により接地強化されるので、グランドバウンスを回避することができる。 One feature of the present invention is that the output terminals of the output buffer and the low-potential selection buffer are switched to the ground so that each functions as a virtual ground of the first integrated circuit and the second integrated circuit. With such a configuration, unnecessary digital signals are not output from the first processing circuit, and potential switching at the same timing is suppressed, and each of the first integrated circuit and the second integrated circuit is grounded by virtual grounding. Grand bounce can be avoided.
第1処理回路で生成された複数ビットのデジタル信号を、クロック信号に同期して、複数の配線パターンを通じて第2処理回路に伝送する信号伝送回路において、それぞれの配線パターンごとに、選択スイッチと、出力バッファと、入力バッファと、低電位選択バッファと、を備えてもよい。In the signal transmission circuit that transmits the multi-bit digital signal generated by the first processing circuit to the second processing circuit through the plurality of wiring patterns in synchronization with the clock signal, for each wiring pattern, a selection switch; An output buffer, an input buffer, and a low potential selection buffer may be provided.
出力バッファおよび低電位選択バッファは、低電位、高電位またはハイインピーダンスの3つの状態をとりうる3ステートバッファであってもよく、入力バッファは、低電位または高電位の2つの状態をとりうる2ステートバッファであってもよく、各バッファは、I/Oセルにおける3ステートバッファおよび2ステートバッファで構成してもよい。 The output buffer and the low potential selection buffer may be a three-state buffer that can take three states of low potential, high potential, or high impedance, and the input buffer may take two states of low potential or high potential. It may be a state buffer, and each buffer may be constituted by a 3-state buffer and a 2-state buffer in an I / O cell.
かかる構成により、3ステートバッファと2ステートバッファとの共通回路で、低電位選択バッファを含む全てのバッファを構成することができ、3ステートバッファの出力と2ステートバッファの入力とによるI/Oセルが予め設けられた例えばFPGA等の既存の半導体集積回路にも当該信号伝送回路を適用することが可能となる。 With this configuration, all the buffers including the low potential selection buffer can be configured by the common circuit of the 3-state buffer and the 2-state buffer, and the I / O cell by the output of the 3-state buffer and the input of the 2-state buffer The signal transmission circuit can be applied to an existing semiconductor integrated circuit, such as an FPGA, which is provided in advance.
また、本発明の他の観点によれば、信号伝送回路は、第1処理回路で生成された、同一のクロック信号に基づいて変化する複数のデジタル信号を、プリント基板上に並置された複数の配線パターンを通じて第2処理回路に伝送する信号伝送回路であって、制御信号に応じて、第1処理回路で生成された複数のデジタル信号または低電位固定信号のいずれか一方を選択出力する複数の選択スイッチと、複数の選択スイッチから出力された信号をバッファリングする複数の出力バッファと、複数の出力バッファから出力された信号が複数の配線パターンを通じて入力され、第2処理回路に伝送する複数の入力バッファと、複数の配線パターンの入力バッファ側にそれぞれ出力端が接続され、制御信号に応じて、該出力端をハイインピーダンス状態にし、または該出力端から低電位固定信号を出力する複数の低電位選択バッファと、選択スイッチと低電位選択バッファとの複数の対に、動作モードに対応したそれぞれの制御信号を送信する制御信号送信部と、を備えるとしてもよい。 According to another aspect of the present invention, the signal transmission circuit includes a plurality of digital signals generated based on the same clock signal generated by the first processing circuit and arranged in parallel on the printed circuit board. A signal transmission circuit for transmitting to a second processing circuit through a wiring pattern, wherein a plurality of digital signals generated by the first processing circuit or a low-potential fixed signal are selectively output according to a control signal. A selection switch, a plurality of output buffers for buffering signals output from the plurality of selection switches, and a plurality of signals output from the plurality of output buffers are input through a plurality of wiring patterns and transmitted to the second processing circuit. The output terminal is connected to the input buffer and the input buffer side of multiple wiring patterns, and the output terminal is in a high impedance state according to the control signal. Or a plurality of low-potential selection buffers that output a low-potential fixed signal from the output terminal, and a control signal that transmits respective control signals corresponding to the operation mode to a plurality of pairs of selection switches and low-potential selection buffers. And a transmission unit.
かかる構成においても上述した信号伝送回路同様に、制御信号に応じて、出力バッファから低電位固定信号を出力させ、かつ、入力バッファの入力端を低電位に固定させている。かかる構成により、グランドバウンスを回避でき、接地を強化することができる。また、制御信号送信部により、選択スイッチと低電位選択バッファとの必要な対のみを選択することができ、選択された対は信号を伝送し、選択されない不要な対は仮想接地として機能させることが可能となる。 In such a configuration, similarly to the signal transmission circuit described above, a low potential fixing signal is output from the output buffer and the input terminal of the input buffer is fixed at a low potential in accordance with the control signal. With this configuration, ground bounce can be avoided and grounding can be strengthened. In addition, the control signal transmission unit can select only a necessary pair of the selection switch and the low potential selection buffer, the selected pair transmits a signal, and the unselected unselected pair functions as a virtual ground. Is possible.
第1処理回路と第2処理回路は一つの半導体集積回路で構成されてもよい。 The first processing circuit and the second processing circuit may be composed of one semiconductor integrated circuit.
以上説明したように本発明によれば、既存の回路を活かしたまま配線パターンを接地電位に固定するという簡易な回路構成でグランドバウンスを防止し、かつ、接地を強化できるので、各回路を安定に動作させることが可能となる。 As described above, according to the present invention, ground bounce can be prevented and grounding can be enhanced with a simple circuit configuration in which a wiring pattern is fixed to a ground potential while utilizing an existing circuit. Can be operated.
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In addition, in this specification and drawing, about the component which has the substantially same function structure, duplication description is abbreviate | omitted by attaching | subjecting the same code | symbol.
プリント基板上の所定の処理回路から他の処理回路へ配線パターンを通じてデジタル信号を伝送する場合、配線パターンへの接続部分に出力バッファが設けられる。かかる出力バッファは、所定の処理回路で生成したデジタル信号を他の処理回路に正確に伝達するため、デジタル信号の電圧値や電流値を増幅し、かつ、波形を整形して配線パターンに出力する。 When a digital signal is transmitted through a wiring pattern from a predetermined processing circuit on the printed circuit board to another processing circuit, an output buffer is provided at a connection portion to the wiring pattern. Such an output buffer amplifies the voltage value or current value of the digital signal and shapes the waveform and outputs it to the wiring pattern in order to accurately transmit the digital signal generated by a predetermined processing circuit to another processing circuit. .
図1は、上述した通常の信号伝送回路を概略的に示した回路図である。かかる信号伝送回路は、第1集積回路10から第2集積回路20へのデジタル信号の伝送経路であり、第1集積回路10の第1処理回路12で生成されたデジタル信号は、出力バッファ16、配線パターン18、入力バッファ22を経由して第2処理回路24に入力される。
FIG. 1 is a circuit diagram schematically showing the normal signal transmission circuit described above. The signal transmission circuit is a digital signal transmission path from the first
かかる出力バッファ16により、第1処理回路12で生成されたデジタル信号の電圧値または電流値が低かったとしても、配線パターン18には十分な電圧値または電流値で出力され、例えその一つのデジタル信号を複数の処理回路で受けたとしても誤認識されることはない。そして、配線パターン18に出力されたデジタル信号は、入力バッファ22を通じて第2処理回路24に入力され、第2処理回路24内で処理される。
Even if the voltage value or current value of the digital signal generated by the
ここで、第1処理回路12側の出力バッファ16は常にオンとなるように設計されているので(イネーブル端子を低電位に固定)、第1処理回路12の動作状態の如何に拘わらずデジタル信号が常に出力されることとなる。従って、第2処理回路24は、入力バッファ22を通じて、このデジタル信号が必要なときは何時でもデジタル信号を受信することが可能であった。
Here, since the
上述した信号伝送回路において、第1処理回路12から第2処理回路24へ複数ビットのデジタル信号を伝送する場合、その複数ビットのデジタル信号は、特定のクロック信号に同期して出力される。従って、第1処理回路12と第2処理回路24とが複数の配線パターン18によって結ばれている場合、その複数のデジタル信号が同時に変化し、ある時は、一度に低電位(ローレベル)から高電位(ハイレベル)に、またある時は高電位から低電位にデジタル信号のレベルが推移していた。このような同タイミングの推移(電位スイッチング)は、出力バッファまたは入力バッファに所謂グランドバウンスを生じさせ、第1処理回路12や第2処理回路24の誤動作を誘発する。
In the signal transmission circuit described above, when a multi-bit digital signal is transmitted from the
上記グランドバウンスは、配線パターン18やボンドワイヤのようなリードインダクタンスに、上記電位スイッチングによる電流サージ等が生じたとき、低電位(接地電位)や電源電位が不安定になる現象を言う。
The ground bounce is a phenomenon in which a low potential (ground potential) or a power supply potential becomes unstable when a current surge or the like due to the potential switching occurs in a lead inductance such as the
このような現象が生じる可能性は、デジタル信号の数、即ちビット数が大きいほど高くなることが知られている。従って、回路全体の安定動作を考慮すると、デジタル信号のビット数を無制限に増やすことができなかった。 It is known that the possibility of such a phenomenon occurring increases as the number of digital signals, that is, the number of bits increases. Therefore, considering the stable operation of the entire circuit, the number of bits of the digital signal cannot be increased without limit.
(第1の実施形態:信号伝送回路)
かかる事情に鑑みて本発明の第1の実施形態では、不要なデジタル信号を配線パターンに出力しないようにすると共に、配線パターンの両端を動的に低電位に固定することで、グランドバウンスを防止し、各回路を安定に動作させる。
(First embodiment: signal transmission circuit)
In view of such circumstances, the first embodiment of the present invention prevents ground bounce by preventing unnecessary digital signals from being output to the wiring pattern and dynamically fixing both ends of the wiring pattern to a low potential. Then, each circuit is operated stably.
図2は、第1の実施形態における概略的な信号伝送回路を示した回路図である。かかる信号伝送回路は、第1集積回路110に含まれる、第1処理回路112と,選択スイッチ114と,出力バッファ116と、第1集積回路110および第2集積回路120とを結ぶ配線パターン118と、第2集積回路120に含まれる入力バッファ122と、第2処理回路124と、低電位選択バッファ126とから構成される。以下、各構成要素を詳細に説明する。
FIG. 2 is a circuit diagram showing a schematic signal transmission circuit according to the first embodiment. Such a signal transmission circuit includes a
上記第1処理回路112は、第2処理回路124の処理に必要なデジタル信号を生成する。かかるデジタル信号は、第1処理回路112において複数生成されるとしてもよいし、その複数のデジタル信号が1または2以上のクロック信号に同期して同時に変化するとしてもよい。このように生成された複数のデジタル信号は、複数ビットのパラレルデータとして伝送され、第2処理回路124は、上記クロック信号に基づいてこの複数ビットのパラレルデータを一度に取り込むことが可能である。
The
上記選択スイッチ114は、入力される少なくとも2つの信号を選択的に出力できるスイッチング回路で構成することができる。ここでは、2つの入力信号として、第1処理回路112からのデジタル信号と、低電位を示す低電位固定信号が入力され、選択信号として、外部からの制御信号が入力される。具体的には、入力される制御信号が高電位のとき、第1処理回路112からのデジタル信号を、低電位のとき、低電位固定信号を選択出力する。ここで、制御信号は正論理で表されているが、かかる場合に限られず、当然、負論理で選択スイッチ114を動作することもできる。以下で説明する各信号に関しても論理の正負は用途に応じて自由に設定される。
The
上記出力バッファ116は、低電位、高電位またはハイインピーダンスの3つの状態をとり得る3ステートバッファや、低電位または高電位の2つの状態をとり得る2ステートバッファで構成することができる。従って、出力バッファ116は、選択スイッチ114で選択された信号をバッファリングして配線パターン118に出力する。
The
本実施形態の出力バッファ116は、デジタル信号の出力をオープン(ハイインピーダンス)状態によって切断せず、出力のオン状態を維持したまま、選択スイッチ114の出力を低電位に固定することで、デジタル信号を切断している。かかる構成により、デジタル信号を単に切断するだけでなく、同時に、接地を強化することが可能となる。
The
上記配線パターン118は、プリント基板上に形成またはプリント基板内に埋設された導電性材料による信号伝送路であり、出力バッファ116からの出力信号を入力バッファ122に伝達する。従って、動作モードが有効な間は、第1処理回路112で生成されたデジタル信号を第2処理回路に伝送する役割を担う。
The
上記入力バッファ122は、入力端がハイインピーダンス、かつ出力として低電位または高電位の2つの状態をとりうる2ステートバッファで構成することができ、出力バッファ116から配線パターン118を通じて入力された出力信号の電圧値もしくは電流値を安定させて、第2処理回路124に伝送する。
The
上記第2処理回路124は、第1処理回路112からのデジタル信号を中継する入力バッファ122と接続され、動作モードに応じて適宜デジタル信号を入力バッファ122から取り込むことができる。かかるデジタル信号は、第1処理回路112で生成されたデジタル信号の数に応じて複数入力されるとしてもよい。
The
上記低電位選択バッファ126は、出力が、低電位、高電位またはハイインピーダンスの3つの状態をとり得る3ステートバッファで構成され、出力端が、配線パターン118の入力バッファ122側、即ち、入力バッファ122の入力端に接続される。また、低電位選択バッファ126は、外部から当該入力バッファ122のイネーブル端子に入力される制御信号が高電位のとき、出力端をハイインピーダンス状態、即ち、何ら電位を出力せず、低電位のとき、低電位を出力する(グランドと接続される)。制御信号が低電位の時には、出力バッファ116も低電位に固定されるので、配線パターンは低電位で安定する。
The low
以上説明した信号伝送回路において、本実施形態では、第2処理回路124が第1処理回路112からのデジタル信号を必要としないとき、制御信号を操作して、出力バッファ116からの出力および入力バッファ122の入力端を低電位に固定する。かかる操作により、配線パターン118内でのデジタル信号の不要な変化を抑制することができ、グランドバウンスの発生を防止することが可能となる。
In the signal transmission circuit described above, in the present embodiment, when the
また、配線パターン118の両端、即ち、出力バッファ116の出力端および入力バッファ122の入力端を相互に低電位(接地電位)に固定することで、結果的に仮想接地としての接地面積を増やし、接地を強化することが可能となる。従って、仮想接地となる配線パターン118が多ければ多いいほど、接地面積は大きくなり、接地と強固に結ばれることとなる。
Further, by fixing both ends of the
このときの選択スイッチ114と低電位選択バッファ126との切り替え順は、高電位と低電位の出力同士がぶつかるのを回避するため、先に選択スイッチ114を低電位固定信号に切り替え、その後、低電位選択バッファ126の出力を低電位に固定すべきである。
The switching order of the
この配線パターン118の低電位への固定は、出力バッファ116のみ、即ち配線パターン118の一端で行うことも可能であるが、配線パターン118も線抵抗や他の配線パターンとの寄生容量を有するので、ノイズやサージ電流を抑制する意味での接地を強化するためには、上述したように配線パターン118の両端を低電位に固定するのが望ましい。
The
図3は、低電位に固定された信号伝送回路を説明するための等価回路図である。第2処理回路124が第1処理回路112からのデジタル信号を必要としないとき、出力バッファ116および低電位選択バッファ126の出力が図3の等価回路のように、低電位に固定される。ここでは、配線パターン118と接地とがほぼ同電位となり、配線パターン118に生じる過渡電流のためのパスが形成され、配線パターン118が接地の役割を担う(仮想接地)こととなる。このような接地の強化によりグランドバウンスが生じる可能性は低くなる。
FIG. 3 is an equivalent circuit diagram for explaining a signal transmission circuit fixed at a low potential. When the
また、出力バッファ116や入力バッファ122を低電位に固定するため、制御信号を操作する必要が生じるが、制御信号を切り替えると、今まで高電位を出力していた出力バッファ116が一度に低電位を出力することになる。従って、その制御信号の切り替え自体がグランドバウンスの原因になりかねない。
Further, in order to fix the
このような制御信号によるグランドバウンスを回避するため、第2処理回路124や他の回路に影響が無い、デジタル信号が不要な期間、即ち、動作モードの切り替え期間や、処理される動作モードにおいて第2処理回路自体が必要ない期間に制御信号を切り替える。また、デジタル信号が不要な期間は、かかる動作モードの切り替え期間等に限られず、回路全体の正常な動作に影響しない期間を自由に設定することができる。こうして、少なくとも動作モード中にグランドバウンスが生じるのを防止することが可能となる。
In order to avoid such a ground bounce caused by the control signal, the
(制御信号送信部)
上述した複数のデジタル信号は、動作モードによって必要な場合と、不要な場合とに分けることができる。これは、特定の動作モード、例えば測定モードで利用されるm(mは整数)ビットのデジタル信号群が他の動作モード、例えば解析モードでは不要な場合等である。出力バッファ116は、例えば、動作モードが測定モードのとき、このmビットのデジタル信号群を出力し、解析モードのとき、mビット分だけ低電位固定信号を出力する。
(Control signal transmitter)
The plurality of digital signals described above can be divided into a case where it is necessary and a case where it is not necessary depending on the operation mode. This is a case where a digital signal group of m (m is an integer) bits used in a specific operation mode, for example, a measurement mode is not necessary in another operation mode, for example, an analysis mode. For example, the
図4は、デジタル信号群を動作モードに応じて選択する一例を示した伝送回路である。かかる信号伝送回路において、第1集積回路210の第1処理回路112から2つのデジタル信号群(例えば、mビットおよびn(nは整数)ビットのデジタル信号)は、2つの信号伝送路230,240を通じて第2処理回路224に入力されている。この2つの信号伝送路230,240は、いずれも、選択スイッチ114、出力バッファ116,配線パターン118、入力バッファ122,低電位選択バッファ126で表される信号伝送路で構成される。
FIG. 4 is a transmission circuit illustrating an example of selecting a digital signal group according to an operation mode. In such a signal transmission circuit, two digital signal groups (for example, digital signals of m bits and n (n is an integer) bit) from the
制御信号送信部280は、測定モードや解析モードといった動作モードに応じて、いずれか一方または両方の信号伝送路を選択する。選択された信号伝送路は、第1処理回路112で生成されたデジタル信号を伝送し、選択されなかった信号伝送路は、伝送路自体が接地として機能する。従って、不要なデジタル信号が配線パターン118上を流れることもなく、グランドバウンスを回避でき、さらに、接地を強化することができる。
The control
かかる制御信号送信部280は、上述したような2つの信号伝送路の選択に限られず、動作モードに応じて様々なデジタル信号の伝送態様をとることができる。例えば、上記では、2つの信号伝送路を排他的に切り替えているが、複数の動作モードで利用されるデジタル信号を設けてもよく、当業者が当然にして考え得る論理回路によって、様々な動作モードに応答し、デジタル信号の伝送と低電位状態とを切り替え得る信号伝送回路を構成することができる。
The control
かかる制御信号送信部280により、不要なデジタル信号の伝送を、動作モード毎に確実に切断することができ、各回路をより一層安定に動作させることが可能となる。
With this control
(バッファの共通化)
また、上述したように、出力バッファ116および低電位選択バッファ126は、低電位、高電位またはハイインピーダンスの3つの状態をとりうる3ステートバッファであってもよく、入力バッファ122は、低電位または高電位の2つの状態をとりうる2ステートバッファであってもよい。従って、出力バッファ116と、低電位選択バッファ126および入力バッファ122とは、いずれも、3ステートバッファの出力端と2ステートバッファの入力端が入出力端子に接続されたFPGA(Field Programmable Gate Array)やCPLD(Complex Programmable Logic Device)等プログラマブルLSI(大規模集積回路)のI/O(Input/Output)セル(または、I/Oブロック)に適用することができる。
(Common buffer)
Further, as described above, the
図5は、図2に示した信号伝送回路のバッファ部分をI/Oセルに適用した場合の回路図である。ここでは、第1集積回路310および第2集積回路320にI/Oセル330が予め設けられていて、そのI/Oセル330に当該信号伝送回路を適用する。まず、第1集積回路310のI/Oセル330には、出力バッファ116を、第2集積回路320のI/Oセル330には、入力バッファ122と低電位選択バッファ126とを割り当てる。
FIG. 5 is a circuit diagram when the buffer portion of the signal transmission circuit shown in FIG. 2 is applied to an I / O cell. Here, the I /
かかる構成により、3ステートバッファと2ステートバッファとによるI/Oセル330の共通回路で、低電位選択バッファ126を含む全てのバッファを構成することができ、このようなI/Oセル330が予め設けられたFPGA等の既存の半導体集積回路にも当該信号伝送回路を適用し、グランドバウンス等の問題を回避することが可能となる。
With this configuration, all the buffers including the low
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the example which concerns. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.
例えば、上述した実施形態において、第1処理回路と第2処理回路とは、別体の集積回路にそれぞれ設けられているが、かかる場合に限らず、第1処理回路から一旦出力されたデジタル信号が、他の集積回路に送信されると共に自己の集積回路の第2処理回路に回帰する構成、即ち、第1処理回路と第2処理回路とが一つの集積回路に設けられるとしてもよい。 For example, in the above-described embodiment, the first processing circuit and the second processing circuit are provided in separate integrated circuits. However, the present invention is not limited to this, and the digital signal once output from the first processing circuit. However, the configuration may be such that the first processing circuit and the second processing circuit are provided in one integrated circuit, which is transmitted to another integrated circuit and returns to the second processing circuit of its own integrated circuit.
また、上述した実施形態においては、配線パターンの両端を静的電気素子により低電位に固定しているが、かかる場合に限らず、例えば、いずれか一方または両方を機械的なリレースイッチを利用して、接地に落とすことも可能である。 In the above-described embodiment, both ends of the wiring pattern are fixed to a low potential by static electric elements. However, the present invention is not limited to this. For example, either one or both of them uses a mechanical relay switch. It is also possible to drop to ground.
112 第1処理回路
114 選択スイッチ
116 出力バッファ
122 入力バッファ
124 第2処理回路
126 低電位選択バッファ
280 制御信号送信部
330 I/Oセル
112
Claims (3)
前記第1集積回路は、
制御信号に応じて、前記第1処理回路で生成されたデジタル信号または低電位固定信号のいずれか一方を選択出力する選択スイッチと、
前記選択スイッチから出力された信号に応じて、出力端から前記デジタル信号を出力するか該出力端をグランドに接続するかを切り替える出力バッファと、を備え、
前記第2集積回路は、
前記出力バッファの出力端から出力された信号が前記配線パターンを通じて入力され、該入力された信号を前記第2処理回路に伝送する入力バッファと、
前記配線パターンの入力バッファ側に出力端が接続され、制御信号に応じて、該出力端をハイインピーダンス状態にするかグランドに接続するかを切り替える低電位選択バッファと、を備え、
前記デジタル信号を前記配線パターンを通じて前記第2処理回路に伝送しないとき、制御信号によって、前記選択スイッチから低電位固定信号が選択出力され前記出力バッファの出力端がグランドに接続されると共に、前記低電位選択バッファの出力端がグランドに接続され、それぞれが前記第1集積回路および前記第2集積回路の仮想接地として機能することを特徴とする、信号伝送回路。 A signal transmission circuit for transmitting a digital signal generated by a first processing circuit of a first integrated circuit to a second processing circuit of a second integrated circuit through a wiring pattern on a printed board,
The first integrated circuit includes:
A selection switch for selectively outputting either the digital signal or the low-potential fixed signal generated by the first processing circuit according to a control signal;
An output buffer for switching whether to output the digital signal from an output terminal or to connect the output terminal to ground according to a signal output from the selection switch,
The second integrated circuit includes:
An input buffer for transmitting a signal output from the output terminal of the output buffer through the wiring pattern and transmitting the input signal to the second processing circuit;
Which is connected to the output terminal in the input buffer of the wiring pattern, control in response to the control signal, comprising: a low potential selection buffer for switching whether or connected to ground to the output end to the high-impedance state, and
When said digital signal is not transmitted to the second processing circuit via the wiring pattern, control by control signal, the output terminal of the output buffer low potential fixing signal is selectively output from the selection switch is connected to ground, the An output terminal of a low potential selection buffer is connected to a ground, and each functions as a virtual ground for the first integrated circuit and the second integrated circuit.
それぞれの前記配線パターンごとに、前記選択スイッチと、前記出力バッファと、前記入力バッファと、前記低電位選択バッファと、を備えることを特徴とする、信号伝送回路。 A signal transmission circuit comprising the selection switch, the output buffer, the input buffer, and the low potential selection buffer for each of the wiring patterns.
前記出力バッファと、前記低電位選択バッファおよび前記入力バッファとは、いずれもI/Oセルで構成可能なことを特徴とする、信号伝送回路。 The signal transmission circuit according to claim 1 or 2,
And said output buffer, wherein the low potential selection buffer and the input buffer, both characterized by a configurable I / O cells, signal transmission circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200499A JP5099403B2 (en) | 2006-07-24 | 2006-07-24 | Signal transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006200499A JP5099403B2 (en) | 2006-07-24 | 2006-07-24 | Signal transmission circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008027280A JP2008027280A (en) | 2008-02-07 |
JP5099403B2 true JP5099403B2 (en) | 2012-12-19 |
Family
ID=39117840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006200499A Expired - Fee Related JP5099403B2 (en) | 2006-07-24 | 2006-07-24 | Signal transmission circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5099403B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101939553B (en) | 2008-02-07 | 2013-04-10 | Ntn株式会社 | Wheel bearing device with rotation detector |
JP5503307B2 (en) * | 2010-01-25 | 2014-05-28 | 株式会社日立製作所 | Impedance compensation method for high-speed wiring |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02126517A (en) * | 1988-11-04 | 1990-05-15 | Nec Corp | Signal cable |
JPH04127217A (en) * | 1990-09-19 | 1992-04-28 | Hitachi Ltd | Scsi bus driver |
JP2993503B1 (en) * | 1999-01-06 | 1999-12-20 | 日本電気株式会社 | Ground strip structure of flat cable |
JP2006181985A (en) * | 2004-12-28 | 2006-07-13 | Seiko Epson Corp | Liquid ejection device |
-
2006
- 2006-07-24 JP JP2006200499A patent/JP5099403B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008027280A (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090108872A1 (en) | interface circuit that can switch between single-ended transmission and differential transmission | |
US7426254B2 (en) | Shift register comprising electrical fuse and related method | |
JP2007333538A (en) | Test circuit, selector and semiconductor integrated circuit | |
US7456657B2 (en) | Common input/output terminal control circuit | |
EP1406388B1 (en) | Integrated circuit devices having data inversion circuits therein that reduce simultaneous switching noise and support interleaving of parallel data | |
JP5099403B2 (en) | Signal transmission circuit | |
US11343065B2 (en) | Serial bidirectional communication circuit and method thereof | |
US8020137B2 (en) | Structure for an on-demand power supply current modification system for an integrated circuit | |
US7293209B2 (en) | Split L2 latch with glitch free programmable delay | |
CN112834895A (en) | Test apparatus and test method | |
US7145378B2 (en) | Configurable switch with selectable level shifting | |
JP2007295481A (en) | Signal switching circuit | |
JP2010019662A (en) | Testing method and semiconductor integrated circuit | |
US7579876B1 (en) | Multi-use input/output pin systems and methods | |
KR101447221B1 (en) | Chip applied to serial transmission system and associated fail safe method | |
KR20100133610A (en) | Voltage level shifter | |
JP4034959B2 (en) | Semiconductor memory device | |
CN117833930B (en) | Driving circuit, circuit comprising same and calibration method thereof | |
US12040794B2 (en) | Semiconductor integrated circuits that support enhanced signal multiplexing operations for I/O buffers | |
JP2912158B2 (en) | Signal line switching circuit | |
JP5489211B2 (en) | Bus circuit | |
KR100223848B1 (en) | Output circuit of semiconductor device | |
KR101466890B1 (en) | Apparatus and method for reset circuit in system on chip | |
JP2006118995A (en) | Semiconductor integrated circuit | |
JP3054252B2 (en) | Memory circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120830 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120912 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
LAPS | Cancellation because of no payment of annual fees |