JP5095991B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5095991B2
JP5095991B2 JP2006351185A JP2006351185A JP5095991B2 JP 5095991 B2 JP5095991 B2 JP 5095991B2 JP 2006351185 A JP2006351185 A JP 2006351185A JP 2006351185 A JP2006351185 A JP 2006351185A JP 5095991 B2 JP5095991 B2 JP 5095991B2
Authority
JP
Japan
Prior art keywords
wiring
metal layer
base metal
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006351185A
Other languages
English (en)
Other versions
JP2008166341A (ja
Inventor
昭一 児谷
Original Assignee
株式会社テラミクロス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラミクロス filed Critical 株式会社テラミクロス
Priority to JP2006351185A priority Critical patent/JP5095991B2/ja
Publication of JP2008166341A publication Critical patent/JP2008166341A/ja
Application granted granted Critical
Publication of JP5095991B2 publication Critical patent/JP5095991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置の製造方法に関する。
従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む半導体基板上に封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。
特開2004−342876号公報
上記従来の半導体装置の製造方法では、まず、半導体ウエハ上の全面に銅を含む金属からなる下地金属層を形成している。次に、下地金属層上に、下地金属層をメッキ電流路とした銅の電解メッキにより、複数の配線を形成している。次に、配線の接続パッド部上面に、下地金属層をメッキ電流路とした銅の電解メッキにより、柱状電極を形成している。次に、配線および柱状電極をマスクとして下地金属層をエッチングして、配線下にのみ下地金属層を残存させている。
ところで、銅メッキ液としては、無光沢銅メッキ液と光沢銅メッキ液とがある。無光沢銅メッキ液を用いて配線を形成した場合には、配線の表面粗さがRaで数千Åとなる。光沢銅メッキ液を用いて配線を形成した場合には、配線の表面粗さがRaで数十〜百数十Åとなる。ここで、光沢銅メッキ液は、銅の結晶成長を細かくする作用を与えるブライトナー成分と呼ばれる添加剤成分(例えば、SPS(ビススルファイト2ナトリウム))を含んだ銅メッキ液である。
一方、配線の表面粗さが大きいと、特に高周波信号の伝達を行なう場合には、信号伝達遅延等の問題が発生する可能性があると言われている。高周波信号の伝達に必要な配線の表面粗さの要求レベルは、Raで三百Å以下が好ましいと言われている。したがって、配線の形成は、無光沢銅メッキ液を用いるのは好ましくなく、光沢銅メッキ液を用いる方が好ましい。
しかしながら、上記従来の半導体装置の製造方法では、配線を光沢銅メッキ液を用いて形成しても、配線をマスクとして銅を含む金属からなる下地金属層をエッチングすると、銅からなる配線も若干エッチングされ、配線の表面粗さがRaで四百〜八百Åと大きくなってしまうという問題があった。
そこで、この発明は、配線の表面粗さを電解メッキにより形成したときの表面粗さと同等レベルとすることができる半導体装置の製造方法を提供することを目的とする。
求項に記載の発明に係る半導体装置の製造方法は、半導体ウエハ上の全面に下地金属層を形成する工程と、前記下地金属層上に、前記下地金属層をメッキ電流路とした電解メッキにより、複数の配線を形成する工程と、前記配線上の全面に、前記下地金属層をメッキ電流路とした、前記配線の材料と選択エッチングが可能な金属の電解メッキにより、配線保護金属膜を形成する工程と、前記配線の接続パッド部上の前記配線保護金属膜上に、前記下地金属層をメッキ電流路とした電解メッキにより、外部接続用電極を形成する工程と、前記配線保護金属膜および前記外部接続用電極をマスクとして前記下地金属層をエッチングして、前記配線下にのみ前記下地金属層を残存させる工程と、前記外部接続用電極をマスクとして前記配線保護金属膜をエッチングして、前記外部接続用電極下にのみ前記配線保護金属膜を残存させるエッチング工程と、前記半導体ウエハをダイシングして、複数個の半導体装置を得る工程と、を有することを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、半導体ウエハ上の全面に下地金属層を形成する工程と、前記下地金属層上に、前記下地金属層をメッキ電流路とした電解メッキにより、複数の配線を形成する工程と、前記配線上の全面に、前記下地金属層をメッキ電流路とした、前記配線の材料と選択エッチングが可能な金属の電解メッキにより、配線保護金属膜を形成する工程と、前記配線の接続パッド部上の前記配線保護金属膜をエッチングして除去し、前記接続パッド部を露出させる工程と、前記接続パッド部上に、前記下地金属層をメッキ電流路とした電解メッキにより、外部接続用電極を形成する工程と、前記配線保護金属膜および前記外部接続用電極をマスクとして前記下地金属層をエッチングして、前記配線下にのみ前記下地金属層を残存させる工程と、前記配線上に残存した前記配線保護金属膜をエッチングするエッチング工程と、前記半導体ウエハをダイシングして、複数個の半導体装置を得る工程と、を有することを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、請求項1又は2に記載の発明において、前記複数の配線を形成する工程は、前記各配線の表面粗さRaが数十Å〜三百Åとなるように形成することを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、請求項に記載の発明において、前記配線は光沢銅メッキ液を用いて形成することを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、請求項1から4の何れか一項に記載の発明において、前記下地金属層および前記配線は銅によって形成することを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、請求項1から5の何れか一項に記載の発明において、前記配線保護金属膜はニッケルによって形成することを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、請求項1から6の何れか一項に記載の発明において、前記配線保護金属膜の膜厚は1μmであることを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、請求項1から7の何れか一項に記載の発明において、前記エッチング工程の後、前記外部接続用電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項に記載の発明に係る半導体装置の製造方法は、請求項に記載の発明において、前記封止膜を形成した後に、前記外部接続用電極上に半田ボールを形成する工程を有することを特徴とするものである。
この発明によれば、配線上に形成された配線保護金属膜をマスクとして下地金属層をエッチングして、配線下にのみ下地金属層を残存させているので、配線の上面が配線保護金属膜によって保護されてエッチングされることはなく、したがって配線の表面粗さを電解メッキにより形成したときの表面粗さと同等レベルとすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には銅を含む金属からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。配線8の接続パッド部上面には、配線8の材料である銅と選択エッチングが可能なニッケル等の金属からなる配線保護金属膜9が設けられている。
配線保護金属膜9の上面には銅からなる柱状電極(外部接続用電極)10が設けられている。配線8を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜11がその上面が柱状電極10の上面と面一となるように設けられている。柱状電極10の上面には半田ボール12が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)の上面にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびポリイミド系樹脂等からなる保護膜5が形成され、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを用意する。
この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号22で示す領域はダイシングラインに対応する領域である。
次に、図3に示すように、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層7の上面にメッキレジスト膜23をパターン形成する。この場合、配線8形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の下地金属層7の上面に配線8を形成する。この場合、光沢銅メッキ液を用いると、配線8の表面粗さはRaで数十〜百数十Åとなる。
次に、図4に示すように、下地金属層7をメッキ電流路とした、配線8の材料である銅と選択エッチングが可能なニッケル等の金属の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の配線8の上面全体に配線保護金属膜9を形成する。次に、メッキレジスト膜23を剥離すると、図5に示すように、配線8下以外の領域における下地金属層7の上面が露出される。
次に、図6に示すように、配線保護金属膜9を含む下地金属層7の上面にメッキレジスト膜25をパターン形成する。この場合、配線8の接続パッド部つまり柱状電極10形成領域に対応する部分におけるレジスト膜25には開口部26が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜25の開口部26内の配線8の接続パッド部上面に形成された配線保護金属膜9の上面に柱状電極10を形成する。
次に、メッキレジスト膜25を剥離すると、図7に示すように、配線8下以外の領域における下地金属層7の上面が露出される。次に、配線保護金属膜9および柱状電極10をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図8に示すように、配線8下にのみ下地金属層7が残存される。この場合、配線8の上面は、当該上面全体に形成された配線保護金属膜9によって保護され、エッチングされることはない。
次に、柱状電極10をマスクとして配線保護金属膜9をエッチングすると、図9に示すように、柱状電極10下以外の領域における配線保護金属膜9が除去され、柱状電極10下にのみ配線保護金属膜9が残存される。この状態では、柱状電極10下以外の領域における配線8の表面が露出される。
ここで、配線保護金属膜9の材料がニッケルであると、そのエッチング液として、硝酸を主成分としたもの(例えば、テクニックジャパン(株)製のメックリムーバーNH−1860)を用いると、銅からなる配線8および柱状電極10はほとんどエッチングされることはない。したがって、特に、配線8の表面粗さは電解メッキにより形成したときの表面粗さ(Raで数十〜百数十Å)と同等レベルとすることができる。
また、配線保護金属膜9の膜厚は、図8に示す下地金属層7のエッチング工程において、配線8の上面を十分に保護することができ、且つ、図9に示す工程において、柱状電極10下以外の領域における配線保護金属膜9をエッチングして除去するときの処理能力を考慮すると、必要最低限の膜厚であることが好ましく、例えば1μm程度が好ましい。
次に、図10に示すように、配線8および柱状電極10を含む保護膜5の上面にエポキシ系樹脂等からなる封止膜11をスクリーン印刷法やスピンコート法等によりその厚さが柱状電極10の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極10の上面は封止膜11によって覆われている。
次に、封止膜11の上面側を適宜に研磨して除去することにより、図11に示すように、柱状電極10の上面を露出させるとともに、この露出された柱状電極10の上面を含む封止膜11の上面を平坦化する。次に、図12に示すように、柱状電極10の上面に半田ボール12を形成する。次に、図13に示すように、ダイシングライン22に沿って、封止膜11、保護膜5、絶縁膜3および半導体ウエハ21をダイシングすると、図1に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、図7に示すように、配線8上に形成された配線保護金属膜9をマスクとして下地金属層7をエッチングして、図8に示すように、配線8下にのみ下地金属層7を残存させているので、配線8の上面が配線保護金属膜9によって保護されてエッチングされることはなく、したがって配線8の表面粗さを電解メッキにより形成したときの表面粗さ(Raで数十〜百数十Å)と同等レベルとすることができる。なお、配線8の表面粗さは、高周波信号の伝達を行なうことを考慮すると、Raで300Å以下であればよい。
ところで、図1に示す半導体装置では、銅からなる配線8の接続パッド部と同じく銅からなる柱状電極10との間にニッケル等からなる配線保護金属膜9を設けてるので、配線8の接続パッド部と柱状電極10との間の密着信頼性や電気特性に悪影響を及ぼすおそれがある。そこで、次に、このような不都合を解消することができるこの発明の第2実施形態について説明する。
(第2実施形態)
図14はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、配線8の接続パッド部と柱状電極10との間に配線保護金属膜9を設けずに、銅からなる配線8の接続パッド部上面に同じく銅からなる柱状電極10を直接設けた点である。
次に、この半導体装置の製造方法の一例について説明する。この場合、図5に示す工程後に、図15に示すように、配線保護金属膜9を含む下地金属層7の上面にメッキレジスト膜25をパターン形成する。この場合、配線8の接続パッド部に対応する部分におけるレジスト膜25に開口部26が形成されている。
次に、メッキレジスト膜25をマスクとして配線保護金属膜9をエッチングすると、図16に示すように、メッキレジスト膜25の開口部26内の配線保護金属膜9が除去され、配線8の接続パッド部上面が露出される。この場合も、配線保護金属膜9の材料がニッケルであると、そのエッチング液として、硝酸を主成分としたもの(例えば、テクニックジャパン(株)製のメックリムーバーNH−1860)を用いると、銅からなる配線8の接続パッド部はほとんどエッチングされることはない。
次に、図17に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜25の開口部26内の配線8の接続パッド部上面に柱状電極10を形成する。次に、メッキレジスト膜25を剥離すると、図18に示すように、配線8下以外の領域における下地金属層7の上面が露出される。
次に、配線保護金属膜9および柱状電極10をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図19に示すように、配線8下にのみ下地金属層7が残存される。この場合、配線8の上面は、当該上面に形成された配線保護金属膜9および柱状電極10によって保護され、エッチングされることはない。なお、柱状電極10の上面は若干エッチングされるが、当該上面は図11に示すような研磨工程においてやや研磨されるか、当該上面に図12に示すような工程において半田ボール12が形成されるだけであるので、別に問題はない。
次に、配線保護金属膜9のすべてをエッチングして除去すると、図20に示すように、柱状電極10下以外の領域における配線8の上面が露出される。この場合も、配線保護金属膜9の材料がニッケルであると、そのエッチング液として、硝酸を主成分としたもの(例えば、テクニックジャパン(株)製のメックリムーバーNH−1860)を用いると、銅からなる配線8および柱状電極10はほとんどエッチングされることはない。従って、この場合にも、配線8の表面粗さは電解メッキにより形成したときの表面粗さ(Raで数十〜百数十Å)と同等レベルとすることができる。以下、上記第1実施形態の場合と同様に、封止膜形成工程、半田ボール形成工程およびダイシング工程を経ると、図14に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、銅からなる配線8の接続パッド部上面に同じく銅からなる柱状電極10を直接形成しているので、図1に示すように、その間にニッケル等からなる配線保護金属膜9がある場合と比較して、密着信頼性や電気特性に及ぼす影響を皆無とすることができる。
なお、上記各実施形態において、配線保護金属膜9を除去後の配線8の表面粗さRaを数十Å〜百数十Åとしたが、表面粗さRaは、冒頭に記載に記載した如く、数十Å(例えば三十Å)〜三百Å程度でも十分である。
この発明の第1実施形態としての半導体装置の断面図。 図1に示す半導体装置の製造に際し、当初用意したものの断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 この発明の第2実施形態としての半導体装置の断面図。 図14に示す半導体装置の製造に際し、所定の断面図。 図15に続く工程の断面図。 図16に続く工程の断面図。 図17に続く工程の断面図。 図18に続く工程の断面図。 図19に続く工程の断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 配線保護金属膜
10 柱状電極
11 封止膜
12 半田ボール
21 半導体ウエハ

Claims (9)

  1. 半導体ウエハ上の全面に下地金属層を形成する工程と、
    前記下地金属層上に、前記下地金属層をメッキ電流路とした電解メッキにより、複数の配線を形成する工程と、
    前記配線上の全面に、前記下地金属層をメッキ電流路とした、前記配線の材料と選択エッチングが可能な金属の電解メッキにより、配線保護金属膜を形成する工程と、
    前記配線の接続パッド部上の前記配線保護金属膜上に、前記下地金属層をメッキ電流路とした電解メッキにより、外部接続用電極を形成する工程と、
    前記配線保護金属膜および前記外部接続用電極をマスクとして前記下地金属層をエッチングして、前記配線下にのみ前記下地金属層を残存させる工程と、
    前記外部接続用電極をマスクとして前記配線保護金属膜をエッチングして、前記外部接続用電極下にのみ前記配線保護金属膜を残存させるエッチング工程と、
    前記半導体ウエハをダイシングして、複数個の半導体装置を得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 半導体ウエハ上の全面に下地金属層を形成する工程と、
    前記下地金属層上に、前記下地金属層をメッキ電流路とした電解メッキにより、複数の配線を形成する工程と、
    前記配線上の全面に、前記下地金属層をメッキ電流路とした、前記配線の材料と選択エッチングが可能な金属の電解メッキにより、配線保護金属膜を形成する工程と、
    前記配線の接続パッド部上の前記配線保護金属膜をエッチングして除去し、前記接続パッド部を露出させる工程と、
    前記接続パッド部上に、前記下地金属層をメッキ電流路とした電解メッキにより、外部接続用電極を形成する工程と、
    前記配線保護金属膜および前記外部接続用電極をマスクとして前記下地金属層をエッチングして、前記配線下にのみ前記下地金属層を残存させる工程と、
    前記配線上に残存した前記配線保護金属膜をエッチングするエッチング工程と、
    前記半導体ウエハをダイシングして、複数個の半導体装置を得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. 請求項1又は2に記載の発明において、前記複数の配線を形成する工程は、前記各配線の表面粗さRaが数十Å〜三百Åとなるように形成することを特徴とする半導体装置の製造方法。
  4. 請求項に記載の発明において、前記配線は光沢銅メッキ液を用いて形成することを特徴とする半導体装置の製造方法。
  5. 請求項1から4の何れか一項に記載の発明において、前記下地金属層および前記配線は銅によって形成することを特徴とする半導体装置の製造方法。
  6. 請求項1から5の何れか一項に記載の発明において、前記配線保護金属膜はニッケルによって形成することを特徴とする半導体装置の製造方法。
  7. 請求項1から6の何れか一項に記載の発明において、前記配線保護金属膜の膜厚は1μmであることを特徴とする半導体装置の製造方法。
  8. 請求項1から7の何れか一項に記載の発明において、前記エッチング工程の後、前記外部接続用電極の周囲に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  9. 請求項に記載の発明において、前記封止膜を形成した後に、前記外部接続用電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2006351185A 2006-12-27 2006-12-27 半導体装置の製造方法 Expired - Fee Related JP5095991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006351185A JP5095991B2 (ja) 2006-12-27 2006-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006351185A JP5095991B2 (ja) 2006-12-27 2006-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008166341A JP2008166341A (ja) 2008-07-17
JP5095991B2 true JP5095991B2 (ja) 2012-12-12

Family

ID=39695473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006351185A Expired - Fee Related JP5095991B2 (ja) 2006-12-27 2006-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5095991B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062176A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5395489B2 (ja) * 2009-03-30 2014-01-22 日本特殊陶業株式会社 電子部品及びその製造方法、配線基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304366A (ja) * 1992-04-28 1993-11-16 Murata Mfg Co Ltd 多層配線板の製造方法
JP3848080B2 (ja) * 2000-12-19 2006-11-22 富士通株式会社 半導体装置の製造方法
JPWO2003091476A1 (ja) * 2002-04-23 2005-09-02 株式会社日鉱マテリアルズ 無電解めっき方法及び金属めっき層が形成された半導体ウエハー

Also Published As

Publication number Publication date
JP2008166341A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP4003780B2 (ja) 半導体装置及びその製造方法
KR100956229B1 (ko) 전해 도금으로 돌기전극을 형성하는 반도체장치 및 그제조방법
JP4042749B2 (ja) 半導体装置の製造方法
JP2006229112A (ja) 半導体装置およびその製造方法
JP4765947B2 (ja) 半導体装置およびその製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
JP3945380B2 (ja) 半導体装置およびその製造方法
JP2004349610A (ja) 半導体装置およびその製造方法
JP4492621B2 (ja) 半導体装置およびその製造方法
JP5095991B2 (ja) 半導体装置の製造方法
JP2005317685A (ja) 半導体装置およびその製造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
KR100805503B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기
JP4506168B2 (ja) 半導体装置およびその実装構造
JP2006073805A (ja) 半導体装置
JP2007281289A (ja) 電子部品及びその製造方法
JP2004296812A (ja) 半導体装置及びその製造方法
JP4686962B2 (ja) 半導体装置の製造方法
JP2008210828A (ja) 半導体装置およびその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP2010062176A (ja) 半導体装置およびその製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP2008141020A (ja) 半導体装置及び半導体装置の製造方法
JP5068830B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees