JP5093346B2 - ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置 - Google Patents
ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置 Download PDFInfo
- Publication number
- JP5093346B2 JP5093346B2 JP2010511819A JP2010511819A JP5093346B2 JP 5093346 B2 JP5093346 B2 JP 5093346B2 JP 2010511819 A JP2010511819 A JP 2010511819A JP 2010511819 A JP2010511819 A JP 2010511819A JP 5093346 B2 JP5093346 B2 JP 5093346B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- signal
- nmos
- pmos
- stages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 35
- 230000005540 biological transmission Effects 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
2 受信LSI
5 ボード配線
11 ドライバ
12 ドライバ電流コントローラ
21 レシーバ
22 A/D変換器
23、25 スイッチ
24 プルダウン抵抗
26 プルアップ抵抗
111、112、113 駆動素子
Claims (3)
- 入力信号に応じて外部負荷に出力電流を供給するドライバの出力電流を調整する方法であって、
前記ドライバが、複数段のPMOSと複数段のNMOSとを備え、
前記ドライバから出力される電流の値に応じた信号を受信し、
前記信号のレベルに応じて、該信号のレベルが所定の範囲内に入るように、前記外部負荷をプルアップ抵抗に接続して、前記NMOSの駆動段数を調整し、前記外部負荷をプルダウン抵抗に接続して、前記PMOSの駆動段数を調整する
ことを特徴とするドライバの出力電流調整方法。 - 入力信号に応じて外部負荷に出力電流を供給するドライバの出力電流を調整する装置であって、
前記ドライバが、複数段のPMOSと複数段のNMOSと、
前記ドライバから出力される電流の値に応じた信号を受信する受信手段と、
前記外部負荷をプルアップ抵抗又はプルダウン抵抗に選択的に接続する選択的接続手段と、
前記受信手段で受信する信号のレベルに応じて、該信号のレベルが所定の範囲内に入るように、前記選択的接続手段によって前記外部負荷がプルアップ抵抗に接続された状態で前記NMOSの駆動段数を調整し、前記選択的接続手段によって前記外部負荷がプルダウン抵抗に接続された状態で前記PMOSの駆動段数を調整する調整手段とを備える
ことを特徴とするドライバの出力電流調整装置。 - 信号を送信する送信装置と、配線を介して前記信号を受信する受信装置とを備える電子装置において、
前記受信装置は、
前記送信装置に、前記送信装置から受信した信号のレベルを示すレベル信号を送信する送信部を備え、
前記送信装置は、
複数段のCMOS素子を備えたドライバと、
前記ドライバの要素であるPMOS素子とNMOS素子との動作を、前記レベル信号に応じて別個に切り換える切換部とを備え、
前記受信装置は、更に、電源電圧に接続されたプルアップ抵抗と、
グランドに接続されたプルダウン抵抗と、
前記プルアップ抵抗の前記配線への接続を切り換える第一のスイッチと、
前記プルダウン抵抗の前記配線への接続を切り換える第二のスイッチとを備え、
前記切換部は、前記レベル信号に応じて、前記第一のスイッチのオンオフを切り換える第一制御信号と、前記第二のスイッチのオンオフを切り換える第二の制御信号とを選択的に、前記受信装置に対して出力する
ことを特徴とする電子装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/058914 WO2009139057A1 (ja) | 2008-05-15 | 2008-05-15 | ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009139057A1 JPWO2009139057A1 (ja) | 2011-09-15 |
JP5093346B2 true JP5093346B2 (ja) | 2012-12-12 |
Family
ID=41318439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010511819A Expired - Fee Related JP5093346B2 (ja) | 2008-05-15 | 2008-05-15 | ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8188770B2 (ja) |
JP (1) | JP5093346B2 (ja) |
WO (1) | WO2009139057A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5796654B1 (ja) * | 2014-03-27 | 2015-10-21 | 日本電気株式会社 | 信号伝送システム、送信装置、信号伝送方法、および送信装置制御プログラム |
JP2018019152A (ja) * | 2016-07-26 | 2018-02-01 | ルネサスエレクトロニクス株式会社 | 電源制御コントローラ、半導体装置及び半導体システム |
CN107634752B (zh) * | 2017-09-20 | 2024-07-16 | 北京集创北方科技股份有限公司 | 驱动装置和驱动方法 |
KR102679564B1 (ko) | 2019-11-01 | 2024-06-27 | 삼성전자주식회사 | 송신기 회로, 데이터 송신 방법 및 전자 시스템 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050070A (ja) * | 1996-08-06 | 1998-02-20 | Nec Niigata Ltd | メモリコントローラ |
JP2001358572A (ja) * | 2000-06-09 | 2001-12-26 | Nec Corp | 信号線制御方式 |
JP2003204258A (ja) * | 2002-01-09 | 2003-07-18 | Toshiba Corp | 半導体装置 |
WO2004114522A1 (ja) * | 2003-06-24 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001339283A (ja) * | 2000-05-26 | 2001-12-07 | Mitsubishi Electric Corp | 遅延回路およびそのための半導体回路装置 |
US6861918B2 (en) * | 2002-09-16 | 2005-03-01 | Ene Technology Inc. | Compensation circuit for current control oscillator |
JP2004114522A (ja) | 2002-09-26 | 2004-04-15 | Fuji Photo Film Co Ltd | 感熱記録材料 |
US7218168B1 (en) * | 2005-08-24 | 2007-05-15 | Xilinx, Inc. | Linear voltage regulator with dynamically selectable drivers |
US20070222493A1 (en) * | 2006-03-23 | 2007-09-27 | Sharp Laboratories Of America, Inc. | Digital-to-time converter |
-
2008
- 2008-05-15 JP JP2010511819A patent/JP5093346B2/ja not_active Expired - Fee Related
- 2008-05-15 WO PCT/JP2008/058914 patent/WO2009139057A1/ja active Application Filing
-
2010
- 2010-11-03 US US12/926,229 patent/US8188770B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050070A (ja) * | 1996-08-06 | 1998-02-20 | Nec Niigata Ltd | メモリコントローラ |
JP2001358572A (ja) * | 2000-06-09 | 2001-12-26 | Nec Corp | 信号線制御方式 |
JP2003204258A (ja) * | 2002-01-09 | 2003-07-18 | Toshiba Corp | 半導体装置 |
WO2004114522A1 (ja) * | 2003-06-24 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2009139057A1 (ja) | 2009-11-19 |
US20110050291A1 (en) | 2011-03-03 |
JPWO2009139057A1 (ja) | 2011-09-15 |
US8188770B2 (en) | 2012-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200280990A1 (en) | Transmitter and communication system | |
US9496874B2 (en) | Receiver circuit and signal receiving method thereof | |
CN100394413C (zh) | 发送电路、数据传输控制装置及电子设备 | |
EP1476945B1 (en) | Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time | |
US7439761B2 (en) | Apparatus and method for controlling a driver strength | |
JP5039988B2 (ja) | デジタル伝送回路 | |
US7545164B2 (en) | Output driver for controlling impedance and intensity of pre-emphasis driver using mode register set | |
US7548086B2 (en) | Impedance control circuit in semiconductor device and impedance control method | |
US6556038B2 (en) | Impedance updating apparatus of termination circuit and impedance updating method thereof | |
JP2011120193A (ja) | データ出力回路 | |
JP2007028619A (ja) | 送信器回路におけるプログラム可能なスルーレート制御のための装置および方法 | |
US9467145B2 (en) | Data output circuit | |
JP5093346B2 (ja) | ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置 | |
US7639038B2 (en) | Terminating resistance adjusting method, semiconductor integrated circuit and semiconductor device | |
US6194924B1 (en) | Multi-function controlled impedance output driver | |
US20120032656A1 (en) | Voltage regulator for impedance matching and pre-emphasis, method of regulating voltage for impedance matching and pre-emphasis, voltage mode driver including the voltage regulator, and voltage-mode driver using the method | |
US6157215A (en) | Method and apparatus for controlling impedance | |
US7368951B2 (en) | Data transmission circuit and data transmission method with two transmission modes | |
JP7204383B2 (ja) | インタフェース回路及びインタフェース装置 | |
US6980019B2 (en) | Output buffer apparatus capable of adjusting output impedance in synchronization with data signal | |
US8085008B2 (en) | System for accounting for switch impendances | |
CN108984449B (zh) | 电路装置以及电子设备 | |
US7148725B1 (en) | Voltage clamp | |
US7339398B2 (en) | Driver impedance control apparatus and system | |
KR100888203B1 (ko) | 버퍼 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |