JP5090375B2 - カルコゲナイド膜の形成方法及び記録素子の製造方法 - Google Patents
カルコゲナイド膜の形成方法及び記録素子の製造方法 Download PDFInfo
- Publication number
- JP5090375B2 JP5090375B2 JP2008555107A JP2008555107A JP5090375B2 JP 5090375 B2 JP5090375 B2 JP 5090375B2 JP 2008555107 A JP2008555107 A JP 2008555107A JP 2008555107 A JP2008555107 A JP 2008555107A JP 5090375 B2 JP5090375 B2 JP 5090375B2
- Authority
- JP
- Japan
- Prior art keywords
- target
- chalcogenide film
- weight
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 150000004770 chalcogenides Chemical class 0.000 title claims description 97
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 46
- 239000000203 mixture Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 32
- 150000001786 chalcogen compounds Chemical class 0.000 claims description 15
- 229910052711 selenium Inorganic materials 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052707 ruthenium Inorganic materials 0.000 claims description 4
- 229910052717 sulfur Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 23
- 229910052798 chalcogen Inorganic materials 0.000 description 11
- 150000001787 chalcogens Chemical class 0.000 description 11
- 230000007547 defect Effects 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000012528 membrane Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910005866 GeSe Inorganic materials 0.000 description 1
- BGPVFRJUHWVFKM-UHFFFAOYSA-N N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] Chemical compound N1=C2C=CC=CC2=[N+]([O-])C1(CC1)CCC21N=C1C=CC=CC1=[N+]2[O-] BGPVFRJUHWVFKM-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/305—Sulfides, selenides, or tellurides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3435—Applying energy to the substrate during sputtering
- C23C14/345—Applying energy to the substrate during sputtering using substrate bias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0623—Sulfides, selenides or tellurides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
Description
本発明は、スパッタリングによるカルコゲナイド膜の形成方法に関し、更に詳しくは、相変化メモリ等の不揮発動作可能な高集積度メモリの記録層に好適に用いられ、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜を成膜することが可能な、スパッタリングによるカルコゲナイド膜の形成方法に関するものである。
本発明はまた、上記カルコゲナイド膜の形成方法を含む記録素子の製造方法、特に、抵抗変化型記録素子の製造方法に関するものである。
本願は、２００７年１月２５日に、日本に出願された特願２００７−１５０５９号に基づき優先権を主張し、その内容をここに援用する。
本発明はまた、上記カルコゲナイド膜の形成方法を含む記録素子の製造方法、特に、抵抗変化型記録素子の製造方法に関するものである。
本願は、２００７年１月２５日に、日本に出願された特願２００７−１５０５９号に基づき優先権を主張し、その内容をここに援用する。
近年、携帯用電話機や携帯用情報端末等の携帯用機器においては、画像データ等の多量の情報を取り扱うニーズが高まっており、これらの携帯用機器に搭載される記憶素子についても、高速、低消費電力、大容量かつ小型の不揮発性メモリへの要求が高まっている。中でも、カルコゲン化合物を利用した、結晶状態により抵抗値が変化する抵抗変化型不揮発性メモリ（抵抗変化型記憶素子）は、高集積化かつ不揮発動作可能なメモリとして注目を集めている（例えば、特許文献１等参照）。
この抵抗変化型不揮発性メモリは、記録層となるカルコゲナイド膜を２つの電極で挟持した単純な構造で、室温にても記録状態を安定に維持することができるので、１０年を越える記憶保持も十分可能な優れたメモリである。
特開２００４−３４８９０６号公報
この抵抗変化型不揮発性メモリは、記録層となるカルコゲナイド膜を２つの電極で挟持した単純な構造で、室温にても記録状態を安定に維持することができるので、１０年を越える記憶保持も十分可能な優れたメモリである。
ところで、従来の抵抗変化型不揮発性メモリでは、高集積化するために、単純に素子サイズを微細化していくと、隣接する素子との間隔が極めて狭くなってしまい、例えば、１つの素子の記録層を相変化させるためにその上下の電極に所定の電圧を印加すると、この下部電極からの発熱が隣接する素子へ悪影響を及ぼす虞があるという問題点があった。
そこで、基板上に熱伝導率の低い絶縁層を成膜し、この絶縁層に小径の孔を形成し、この孔にカルコゲン化合物を埋め込むことにより、素子を分離する構造が考えられるが、この構造では、孔にカルコゲン化合物を密に埋め込むことが難しく、緻密なカルコゲナイド膜を得ることが難しい。
また、カルコゲン化合物が揮発性のカルコゲン元素を含んでいるために、成膜過程で揮発性のカルコゲン元素の一部が揮発し、得られたカルコゲナイド膜の組成が化学量論的組成からずれてしまうために、化学量論的組成を維持した状態でカルコゲナイド膜を成膜することは難しい。
また、カルコゲン化合物が揮発性のカルコゲン元素を含んでいるために、成膜過程で揮発性のカルコゲン元素の一部が揮発し、得られたカルコゲナイド膜の組成が化学量論的組成からずれてしまうために、化学量論的組成を維持した状態でカルコゲナイド膜を成膜することは難しい。
本発明は、上記の課題を解決するためになされたものであって、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜を成膜することができる、スパッタリングによるカルコゲナイド膜の形成方法を提供することを目的とする。
本発明のさらなる目的は、上記カルコゲナイド膜の形成方法を応用した記録素子の製造方法を提供することである。
本発明のさらなる目的は、上記カルコゲナイド膜の形成方法を応用した記録素子の製造方法を提供することである。
本発明者等は、スパッタリングによるカルコゲナイド膜の形成方法について鋭意検討を行った結果、絶縁層のコンタクトホール内にカルコゲナイド膜をスパッタリングにより形成する際に、カルコゲナイド膜と同一組成のターゲットを用い、このターゲットの直径をＴ（ｍ）、このターゲットと前記基板との間の距離をＬ（ｍ）とした場合に、前記ターゲットの直径に対する前記距離の比Ｌ／Ｔを、０．５以上かつ１．５以下とすれば、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜を成膜することが可能であることを見出し、本発明を完成するに至った。
本発明は、基板上の絶縁層に形成されたコンタクトホール内にカルコゲナイド膜を形成する方法であって、前記カルコゲナイド膜と同一組成のターゲットを準備する段階と、前記ターゲットの直径をＴ（ｍ）、前記ターゲットと前記基板との間の距離をＬ（ｍ）とした場合に、前記距離Ｌと前記ターゲットの直径Ｔとの比Ｌ／Ｔを、０．５以上かつ１．５以下に設定する段階と、前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加するスパッタリング工程により、前記コンタクトホール内にカルコゲナイド膜を形成する段階と、を含むカルコゲナイド膜の形成方法を提供する。
また、本発明は、カルコゲナイド膜を含む記録素子の製造方法であって、基板上に、上部が拡径されたコンタクトホールを有する絶縁層を形成する段階と、前記コンタクトホール内に第１の電極を形成する段階と、前記カルコゲナイド膜と同一組成のターゲットを準備する段階と、前記ターゲットの直径をＴ（ｍ）、前記ターゲットと前記基板との間の距離をＬ（ｍ）とした場合に、前記距離Ｌと前記ターゲットの直径Ｔとの比Ｌ／Ｔを、０．５以上かつ１．５以下に設定する段階と、前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加するスパッタリング工程により、前記第１の電極上に記録層となるカルコゲナイド膜を形成する段階と、前記カルコゲナイド膜上に第２の電極を形成する段階と、を含む記録素子の製造方法を提供する。
上記カルコゲナイド膜の形成方法及び記録素子の製造方法では、前記基板の表面積をＳｓ（ｃｍ２）、そのバイアス電力をＰｓ（Ｗ）、前記ターゲットの表面積をＳｔ（ｃｍ２）、そのスパッタリング電力をＰｔ（Ｗ）としたとき、前記基板のパワー密度Ｄｓの前記ターゲットのパワー密度Ｄｔに対する比Ｄｓ／Ｄｔは、下記の式（１）
Ｄｓ／Ｄｔ＝（Ｐｓ×Ｓｔ）／（Ｐｔ×Ｓｓ）≦０．１ …（１）
を満たすようにする。
Ｄｓ／Ｄｔ＝（Ｐｓ×Ｓｔ）／（Ｐｔ×Ｓｓ）≦０．１ …（１）
を満たすようにする。
前記基板のパワー密度Ｄｓ及び前記ターゲットのパワー密度Ｄｔを最適化することにより、前記コンタクトホール内に前記カルコゲナイド膜をその化学量論的組成を維持しつつ密に充填することが好ましい。
前記カルコゲナイド膜は、Ｓ、Ｓｅ、Ｔｅからなる群から選択される少なくとも１種を含有してなるカルコゲン化合物からなることが好ましい。
前記カルコゲン化合物は、Ｔｅを３０重量％以上かつ６０重量％以下、Ｇｅを１０重量％以上かつ７０重量％以下、Ｓｂを１０重量％以上かつ４０重量％以下、Ｓｅを１０重量％以上かつ７０重量％以下含有し、かつ、これらＴｅ、Ｇｅ、Ｓｂ及びＳｅの含有率の合計が１００重量％以下であることが好ましい。
前記カルコゲナイド膜は、Ｓ、Ｓｅ、Ｔｅからなる群から選択される少なくとも１種を含有してなるカルコゲン化合物からなることが好ましい。
前記カルコゲン化合物は、Ｔｅを３０重量％以上かつ６０重量％以下、Ｇｅを１０重量％以上かつ７０重量％以下、Ｓｂを１０重量％以上かつ４０重量％以下、Ｓｅを１０重量％以上かつ７０重量％以下含有し、かつ、これらＴｅ、Ｇｅ、Ｓｂ及びＳｅの含有率の合計が１００重量％以下であることが好ましい。
前記第１及び第２の電極は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｐｔ、Ｉｒからなる群から選択される少なくとも１種を含有してなることが好ましい。
本発明の、スパッタリングによるカルコゲナイド膜の形成方法によれば、カルコゲナイド膜と同一組成のターゲットの直径をＴ（ｍ）、このターゲットと前記基板との間の距離をＬ（ｍ）とした場合に、距離Ｌとターゲットの直径Ｔとの比Ｌ／Ｔを、０．５以上かつ１．５以下としたので、スパッタリングレートを最適条件に維持した状態で絶縁層のコンタクトホール内に、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜を成膜することができる。
また、前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加することにより、揮発性のカルコゲン元素を含む膜の組成を化学量論的組成に維持した状態で、緻密なカルコゲナイド膜を成膜することができる。
また、前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加することにより、揮発性のカルコゲン元素を含む膜の組成を化学量論的組成に維持した状態で、緻密なカルコゲナイド膜を成膜することができる。
本発明の、カルコゲナイド膜を記録層として含む記録素子の製造方法によれば、カルコゲナイド膜と同一組成のターゲットの直径をＴ（ｍ）、このターゲットと前記基板との間の距離をＬ（ｍ）とした場合に、距離Ｌとターゲットの直径Ｔとの比Ｌ／Ｔを、０．５以上かつ１．５以下としたので、スパッタリングレートを最適条件に維持した状態で、コンタクトホール内に、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜を成膜することができる。
また、前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加することにより、揮発性のカルコゲン元素を含む膜の組成を化学量論的組成に維持した状態で、緻密なカルコゲナイド膜を成膜することができる。
したがって、記録層を、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜により構成した記録素子を提供することができる。
また、前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加することにより、揮発性のカルコゲン元素を含む膜の組成を化学量論的組成に維持した状態で、緻密なカルコゲナイド膜を成膜することができる。
したがって、記録層を、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜により構成した記録素子を提供することができる。
１…静電チャック付き冷却ステージ ２…試料 ３…ターゲット ４…マグネット ５、６…電源 １１…シリコンウエハ １２…絶縁層 １３…コンタクトホール １３ａ…拡径部 １４…タングステン（Ｗ） １５…窒化チタン（ＴｉＮ） １６…下部電極（第１の電極） １７…カルコゲナイド膜 １８…上部電極（第２の電極）
本発明の、スパッタリングによるカルコゲナイド膜の形成方法を実施するための最良の形態について説明する。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
なお、この形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
図１は、本発明の一実施形態の、スパッタリングによるカルコゲナイド膜の形成方法に用いられるスパッタリング装置を示す概略断面図であり、図において、１は真空チャンバ（図示略）内に設けられた静電チャック付き冷却ステージ、２は静電チャック付き冷却ステージ１上に静電気により吸着固定された円板状の基板からなる試料、３は試料２の上面に対向配置されたターゲット、４はターゲット３の上部側に設けられターゲット３を磁力により固定するためのマグネット、５は試料２にバイアス電力Ｐｓ（Ｗ）を印加する電源、６はターゲット３にスパッタリング電力Ｐｔ（Ｗ）を印加する電源である。
このターゲット３と試料２との間の距離をＬ（ｍ）、このターゲット３の直径をＴ（ｍ）とすると、この距離Ｌとターゲット３の直径Ｔとの比Ｌ／Ｔは、０．５以上かつ１．５以下、好ましくは０．７以上かつ１．３以下となるように調整されている。
このターゲット３としては、成膜するカルコゲナイド膜と同一組成の材料であるカルコゲン化合物からなるターゲット材が好適であり、このカルコゲン化合物としては、例えば、Ｓ、Ｓｅ、Ｔｅからなる群から選択される少なくとも１種を含有してなるカルコゲン化合物が挙げられる。より具体的には、Ｔｅを３０重量％以上かつ６０重量％以下、Ｇｅを１０重量％以上かつ７０重量％以下、Ｓｂを１０重量％以上かつ４０重量％以下、Ｓｅを１０重量％以上かつ７０重量％以下含有し、かつ、これらＴｅ、Ｇｅ、Ｓｂ及びＳｅの含有率の合計が１００重量％以下のカルコゲン化合物が挙げられる。
このカルコゲン化合物としては、例えば、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＳｂ２Ｔｅ５、ＧｅＳｅ等が挙げられる。
このカルコゲン化合物としては、例えば、Ｇｅ２Ｓｂ２Ｔｅ５、ＧｅＳｂ２Ｔｅ５、ＧｅＳｅ等が挙げられる。
試料２としては、カルコゲナイド膜を形成するためのコンタクトホールを有するものであればよく、例えば、図２に示すようなシリコンウエハ（基板）１１が好適である。
このシリコンウエハ１１は、カルコゲナイド膜を記録層とする相変化型メモリ（抵抗変化型記録素子）を作製する際に用いられるウエハであり、シリコン基板の半導体回路等（図示略）の上に形成された酸化ケイ素からなる絶縁層１２に、この半導体回路に達するコンタクトホール１３が形成され、このコンタクトホール１３の上部は拡径された拡径部１３ａとされている。この拡径部１３ａを除くコンタクトホール１３内には、タングステン（Ｗ）１４及び窒化チタン（ＴｉＮ）１５の２層構造からなる相変化型メモリの下部電極（第１の電極）１６が形成されている。
このシリコンウエハ１１は、カルコゲナイド膜を記録層とする相変化型メモリ（抵抗変化型記録素子）を作製する際に用いられるウエハであり、シリコン基板の半導体回路等（図示略）の上に形成された酸化ケイ素からなる絶縁層１２に、この半導体回路に達するコンタクトホール１３が形成され、このコンタクトホール１３の上部は拡径された拡径部１３ａとされている。この拡径部１３ａを除くコンタクトホール１３内には、タングステン（Ｗ）１４及び窒化チタン（ＴｉＮ）１５の２層構造からなる相変化型メモリの下部電極（第１の電極）１６が形成されている。
この下部電極１６は、後述するカルコゲナイド膜の上に形成される上部電極（第２の電極）１８と同様、導電性を有するものであればよく、上記の組成の他、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｐｔ、Ｉｒからなる群から選択される少なくとも１種を含有してなる導電性を有する金属、合金、金属酸化物、金属窒化物のいずれかが好適に用いられる。
次に、上記のスパッタリング装置を用いて、図２に示すシリコンウエハ１１の拡径部１３ａ内にカルコゲナイド膜を成膜する。
この成膜に際しては、揮発性のカルコゲン元素を含む膜の組成を化学量論的組成に維持した状態で、緻密なカルコゲナイド膜を成膜するために、電源５を用いて試料２にバイアス電力Ｐｓ（Ｗ）を印加するとともに、電源６を用いてターゲット３にスパッタリング電力Ｐｔ（Ｗ）を印加する。
この成膜に際しては、揮発性のカルコゲン元素を含む膜の組成を化学量論的組成に維持した状態で、緻密なカルコゲナイド膜を成膜するために、電源５を用いて試料２にバイアス電力Ｐｓ（Ｗ）を印加するとともに、電源６を用いてターゲット３にスパッタリング電力Ｐｔ（Ｗ）を印加する。
これらバイアス電力Ｐｓ（Ｗ）及びスパッタリング電力Ｐｔ（Ｗ）を最適化するためには、試料２の表面積をＳｓ（ｃｍ２）、そのバイアス電力をＰｓ（Ｗ）、ターゲット３の表面積をＳｔ（ｃｍ２）、そのスパッタリング電力をＰｔ（Ｗ）としたとき、試料２のパワー密度Ｄｓのターゲット３のパワー密度Ｄｔに対する比Ｄｓ／Ｄｔは、下記の式（１）
Ｄｓ／Ｄｔ＝（Ｐｓ×Ｓｔ）／（Ｐｔ×Ｓｓ）≦０．１ …（１）を満たす必要がある。
Ｄｓ／Ｄｔ＝（Ｐｓ×Ｓｔ）／（Ｐｔ×Ｓｓ）≦０．１ …（１）を満たす必要がある。
これらバイアス電力Ｐｓ（Ｗ）及びスパッタリング電力Ｐｔ（Ｗ）を最適化することにより、揮発性カルコゲン元素の揮発が最小限に抑制され、したがって、成膜されるカルコゲナイド膜の組成もターゲット３と同一組成となり、カルコゲナイド膜の化学量論的組成が維持される。また、膜内に空隙等が生じ難くなるので、膜の緻密性も向上することとなる。
これにより、図３に示すように、シリコンウエハ１１の拡径部１３ａ内に、空隙等の欠陥が極めて少なく、緻密であり、化学量論的組成が維持されたカルコゲナイド膜１７が成膜される。このカルコゲナイド膜１７は、相変化型メモリの場合、記録層となるもので、平坦性に優れているので、化学的機械研磨（ＣＭＰ）等は不要である。
これにより、図３に示すように、シリコンウエハ１１の拡径部１３ａ内に、空隙等の欠陥が極めて少なく、緻密であり、化学量論的組成が維持されたカルコゲナイド膜１７が成膜される。このカルコゲナイド膜１７は、相変化型メモリの場合、記録層となるもので、平坦性に優れているので、化学的機械研磨（ＣＭＰ）等は不要である。
次いで、このカルコゲナイド膜１７上に上部電極（第２の電極）１８を形成する。この上部電極１８は、下部電極１６と同様、導電性を有するものであればよく、例えば、タングステン（Ｗ）及び窒化チタン（ＴｉＮ）の２層構造の電極等、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｐｔ、Ｉｒからなる群から選択される少なくとも１種を含有してなる導電性を有する金属、合金、金属酸化物、金属窒化物のいずれかからなる単層構造または積層構造のものが好適である。
以上により、カルコゲナイド膜１７を記録層とする相変化型メモリ１９を作製することができる。
以上により、カルコゲナイド膜１７を記録層とする相変化型メモリ１９を作製することができる。
次に、本実施形態の、スパッタリングによるカルコゲナイド膜の形成方法について、本発明者等が行った実験結果について説明する。
図４は、被覆率（ｔＢ／ｔｉ）及びスパッタリングレートと、ターゲット３と試料２との間の距離Ｌ（ｍ）とターゲット３の直径Ｔ（ｍ）との比Ｌ／Ｔとの関係を示す図である。ここで、被覆率（ｔＢ／ｔｉ）とは、コンタクトホール１３を含む絶縁層１２上にカルコゲナイド膜を成膜したとき、拡径部１３ａの底面に成膜されたカルコゲナイド膜の膜厚（ｔＢ）と、拡径部１３ａ外の絶縁層１２上に成膜されたカルコゲナイド膜の膜厚（ｔｉ）との比である。
図４は、被覆率（ｔＢ／ｔｉ）及びスパッタリングレートと、ターゲット３と試料２との間の距離Ｌ（ｍ）とターゲット３の直径Ｔ（ｍ）との比Ｌ／Ｔとの関係を示す図である。ここで、被覆率（ｔＢ／ｔｉ）とは、コンタクトホール１３を含む絶縁層１２上にカルコゲナイド膜を成膜したとき、拡径部１３ａの底面に成膜されたカルコゲナイド膜の膜厚（ｔＢ）と、拡径部１３ａ外の絶縁層１２上に成膜されたカルコゲナイド膜の膜厚（ｔｉ）との比である。
図４によれば、カルコゲナイド膜の面内均一性を確保するために被覆率（ｔＢ／ｔｉ）を０．７以上とした場合、Ｌ／Ｔは０．５以上となる。また、カルコゲナイド膜の生産性を考慮してスパッタリングレートを１．０とした場合、Ｌ／Ｔは１．５以下となる。したがって、被覆率（ｔＢ／ｔｉ）及びスパッタリングレートの双方を満足するＬ／Ｔの範囲は、０．５以上かつ１．５以下、好ましくは０．７以上かつ１．３以下となる。
図５は、カルコゲナイド膜におけるカルコゲン元素の含有比（含有率）と（Ｐｓ×Ｓｔ）／（Ｐｔ×Ｓｓ）（＝Ｄｓ／Ｄｔ）との関係を示す図である。
ここでは、カルコゲナイド膜の組成を、Ｇｅ２Ｓｂ２Ｔｅ５とした。
図５によれば、（Ｐｓ×Ｓｔ）／（Ｐｔ×Ｓｓ）が０．１を超えると、Ｇｅ、Ｔｅ等のカルコゲン元素含有比が急激に低下し、さらに０．３５を超えると、カルコゲン元素含有比が０．２以下と著しく低下することが分かる。
ここでは、カルコゲナイド膜の組成を、Ｇｅ２Ｓｂ２Ｔｅ５とした。
図５によれば、（Ｐｓ×Ｓｔ）／（Ｐｔ×Ｓｓ）が０．１を超えると、Ｇｅ、Ｔｅ等のカルコゲン元素含有比が急激に低下し、さらに０．３５を超えると、カルコゲン元素含有比が０．２以下と著しく低下することが分かる。
図６は、Ｌ／Ｔ＝１．０の条件下にて、試料２にバイアス電力Ｐｓ（Ｗ）を印加しつつカルコゲナイド膜をスパッタリングにより形成した場合の拡径部１３ａ内におけるカルコゲナイド膜の断面形状を示す走査型電子顕微鏡（ＳＥＭ）像である。
図７は、Ｌ／Ｔ＝１．０の条件下にて、試料２にバイアス電力Ｐｓ（Ｗ）を印加せずにカルコゲナイド膜をスパッタリングにより形成した場合の拡径部１３ａ内におけるカルコゲナイド膜の断面形状を示す走査型電子顕微鏡（ＳＥＭ）像である。
図８は、従来のスパッタリング方法であるＬ／Ｔ＝０．２の条件下にて、試料２上にカルコゲナイド膜をスパッタリングにより形成した場合の拡径部１３ａ内におけるカルコゲナイド膜の断面形状を示す走査型電子顕微鏡（ＳＥＭ）像である。
図７は、Ｌ／Ｔ＝１．０の条件下にて、試料２にバイアス電力Ｐｓ（Ｗ）を印加せずにカルコゲナイド膜をスパッタリングにより形成した場合の拡径部１３ａ内におけるカルコゲナイド膜の断面形状を示す走査型電子顕微鏡（ＳＥＭ）像である。
図８は、従来のスパッタリング方法であるＬ／Ｔ＝０．２の条件下にて、試料２上にカルコゲナイド膜をスパッタリングにより形成した場合の拡径部１３ａ内におけるカルコゲナイド膜の断面形状を示す走査型電子顕微鏡（ＳＥＭ）像である。
これらの図によれば、試料２にバイアス電力Ｐｓ（Ｗ）を印加した場合、拡径部１３ａ内に成膜されたカルコゲナイド膜は所定の厚みが確保され、しかも表面が平坦化されており、膜質が良好であることが分かった。
また、試料２にバイアス電力Ｐｓ（Ｗ）を印加しなかった場合、拡径部１３ａ内に成膜されたカルコゲナイド膜の表面には円錐状の突起が形成されているものの、所定の厚みが確保され、しかも表面が平坦化されており、膜質が良好であることが分かった。
一方、従来例の場合、拡径部１３ａ内に成膜されたカルコゲナイド膜の厚みは極めて薄く、膜の電気的特性についてもバラツキが大きく、膜質に劣るものであった。
また、試料２にバイアス電力Ｐｓ（Ｗ）を印加しなかった場合、拡径部１３ａ内に成膜されたカルコゲナイド膜の表面には円錐状の突起が形成されているものの、所定の厚みが確保され、しかも表面が平坦化されており、膜質が良好であることが分かった。
一方、従来例の場合、拡径部１３ａ内に成膜されたカルコゲナイド膜の厚みは極めて薄く、膜の電気的特性についてもバラツキが大きく、膜質に劣るものであった。
以上説明したように、本実施形態の、スパッタリングによるカルコゲナイド膜の形成方法によれば、カルコゲナイド膜と同一組成のターゲット３の直径をＴ（ｍ）、このターゲット３と試料２との間の距離をＬ（ｍ）とした場合に、ターゲット３の直径Ｔに対する距離Ｌの比Ｌ／Ｔを０．５以上かつ１．５以下としたので、スパッタリングレートを最適条件に維持した状態で、コンタクトホール１３の拡径部１３ａ内に、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜１７を成膜することができる。
また、試料２にバイアス電力を印加したので、揮発性のカルコゲン元素を含む膜の組成を化学量論的組成に維持した状態で、表面が平坦であり、しかも緻密なカルコゲナイド膜を成膜することができる。
したがって、記録層を、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜により構成した抵抗変化型記録素子を提供することができる。
したがって、記録層を、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜により構成した抵抗変化型記録素子を提供することができる。
本発明は、内部に空隙やクラック等の欠陥が無く、緻密かつ化学量論的組成のカルコゲナイド膜の形成、及び、このようなカルコゲナイド膜を記録層として有する抵抗変化型記憶素子の製造に利用することができる。
Claims (9)
- 基板上の絶縁層に形成されたコンタクトホール内にカルコゲナイド膜を形成する方法であって、
前記カルコゲナイド膜と同一組成のターゲットを準備する段階と、
前記ターゲットの直径をＴ（ｍ）、前記ターゲットと前記基板との間の距離をＬ（ｍ）とした場合に、前記距離Ｌと前記ターゲットの直径Ｔとの比Ｌ／Ｔを、０．５以上かつ１．５以下に設定する段階と、
前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加するスパッタリング工程により、前記コンタクトホール内にカルコゲナイド膜を形成する段階と、を含み、
前記基板の表面積をＳ ｓ （ｃｍ ２ ）、前記基板に印加するバイアス電力をＰ ｓ （Ｗ）、前記ターゲットの表面積をＳ ｔ （ｃｍ ２ ）、前記ターゲットに印加するスパッタリング電力をＰ ｔ （Ｗ）としたとき、前記基板のパワー密度Ｄｓの前記ターゲットのパワー密度Ｄｔに対する比Ｄｓ／Ｄｔは、下記の式（１）
Ｄｓ／Ｄｔ＝（Ｐ ｓ ×Ｓ ｔ ）／（Ｐ ｔ ×Ｓ ｓ ）≦０．１ …（１）
を満たすカルコゲナイド膜の形成方法。 - 前記基板のパワー密度Ｄｓ及び前記ターゲットのパワー密度Ｄｔを最適化することにより、前記コンタクトホール内に前記カルコゲナイド膜をその化学量論的組成を維持しつつ密に充填する、請求項１記載のカルコゲナイド膜の形成方法。
- 前記カルコゲナイド膜は、Ｓ、Ｓｅ、Ｔｅからなる群から選択される少なくとも１種を含有してなるカルコゲン化合物からなることを特徴とする請求項１記載のカルコゲナイド膜の形成方法。
- 前記カルコゲン化合物は、Ｔｅを３０重量％以上かつ６０重量％以下、Ｇｅを１０重量％以上かつ７０重量％以下、Ｓｂを１０重量％以上かつ４０重量％以下、Ｓｅを１０重量％以上かつ７０重量％以下含有し、かつ、これらＴｅ、Ｇｅ、Ｓｂ及びＳｅの含有率の合計が１００重量％以下である、請求項３記載のカルコゲナイド膜の形成方法。
- カルコゲナイド膜を含む記録素子の製造方法であって、
基板上に、上部が拡径されたコンタクトホールを有する絶縁層を形成する段階と、
前記コンタクトホール内に第１の電極を形成する段階と、
前記カルコゲナイド膜と同一組成のターゲットを準備する段階と、
前記ターゲットの直径をＴ（ｍ）、前記ターゲットと前記基板との間の距離をＬ（ｍ）とした場合に、前記距離Ｌと前記ターゲットの直径Ｔとの比Ｌ／Ｔを、０．５以上かつ１．５以下に設定する段階と、
前記基板にバイアス電力を印加し、前記ターゲットにスパッタリング電力を印加するスパッタリング工程により、前記第１の電極上であり、かつ、前記コンタクトホール内に記録層となるカルコゲナイド膜を形成する段階と、
前記カルコゲナイド膜上に第２の電極を形成する段階と、を含み、
前記基板の表面積をＳ ｓ （ｃｍ ２ ）、前記基板に印加するバイアス電力をＰ ｓ （Ｗ）、前記ターゲットの表面積をＳ ｔ （ｃｍ ２ ）、前記ターゲットに印加するスパッタリング電力をＰ ｔ （Ｗ）としたとき、前記基板のパワー密度Ｄｓの前記ターゲットのパワー密度Ｄｔに対する比Ｄｓ／Ｄｔは、下記の式（１）
Ｄｓ／Ｄｔ＝（Ｐ ｓ ×Ｓ ｔ ）／（Ｐ ｔ ×Ｓ ｓ ）≦０．１ …（１）
を満たす記録素子の製造方法。 - 前記基板のパワー密度Ｄｓ及び前記ターゲットのパワー密度Ｄｔを最適化することにより、前記コンタクトホール内に前記カルコゲナイド膜をその化学量論的組成を維持しつつ密に充填する、請求項５記載の記録素子の製造方法。
- 前記カルコゲナイド膜は、Ｓ、Ｓｅ、Ｔｅからなる群から選択される少なくとも１種を含有してなるカルコゲン化合物からなることを特徴とする請求項５記載の記録素子の製造方法。
- 前記カルコゲン化合物は、Ｔｅを３０重量％以上かつ６０重量％以下、Ｇｅを１０重量％以上かつ７０重量％以下、Ｓｂを１０重量％以上かつ４０重量％以下、Ｓｅを１０重量％以上かつ７０重量％以下含有し、かつ、これらＴｅ、Ｇｅ、Ｓｂ及びＳｅの含有率の合計が１００重量％以下である、請求項７記載の記録素子の製造方法。
- 前記第１及び第２の電極は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｒｕ、Ｐｔ、Ｉｒからなる群から選択される少なくとも１種を含有してなる、請求項５記載の記録素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008555107A JP5090375B2 (ja) | 2007-01-25 | 2008-01-24 | カルコゲナイド膜の形成方法及び記録素子の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007015059 | 2007-01-25 | ||
| JP2007015059 | 2007-01-25 | ||
| PCT/JP2008/051001 WO2008090963A1 (ja) | 2007-01-25 | 2008-01-24 | カルコゲナイド膜の形成方法及び記録素子の製造方法 |
| JP2008555107A JP5090375B2 (ja) | 2007-01-25 | 2008-01-24 | カルコゲナイド膜の形成方法及び記録素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2008090963A1 JPWO2008090963A1 (ja) | 2010-05-20 |
| JP5090375B2 true JP5090375B2 (ja) | 2012-12-05 |
Family
ID=39644537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008555107A Active JP5090375B2 (ja) | 2007-01-25 | 2008-01-24 | カルコゲナイド膜の形成方法及び記録素子の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20100032290A1 (ja) |
| EP (1) | EP2109142A4 (ja) |
| JP (1) | JP5090375B2 (ja) |
| KR (1) | KR101044369B1 (ja) |
| CN (1) | CN101589469B (ja) |
| TW (1) | TWI350528B (ja) |
| WO (1) | WO2008090963A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8426242B2 (en) | 2011-02-01 | 2013-04-23 | Macronix International Co., Ltd. | Composite target sputtering for forming doped phase change materials |
| US9947531B2 (en) * | 2015-01-12 | 2018-04-17 | NuvoSun, Inc. | High rate sputter deposition of alkali metal-containing precursor films useful to fabricate chalcogenide semiconductors |
| US20230413694A1 (en) * | 2022-06-21 | 2023-12-21 | International Business Machines Corporation | Dome-shaped phase change memory mushroom cell |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100991A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法 |
| JP2006137962A (ja) * | 2004-11-10 | 2006-06-01 | Mitsubishi Materials Corp | プレスパッタ時間の短い相変化記録膜形成用ターゲットの製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3810452B2 (ja) * | 1995-03-23 | 2006-08-16 | 株式会社アルバック | マグネトロンスパッタ成膜装置 |
| US5976327A (en) * | 1997-12-12 | 1999-11-02 | Applied Materials, Inc. | Step coverage and overhang improvement by pedestal bias voltage modulation |
| JP2004348906A (ja) | 2003-05-26 | 2004-12-09 | Hitachi Ltd | 相変化記録媒体および相変化メモリ |
| JP4766441B2 (ja) * | 2003-09-17 | 2011-09-07 | 三菱マテリアル株式会社 | 半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット |
| JP2005117030A (ja) * | 2003-09-17 | 2005-04-28 | Mitsubishi Materials Corp | 半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット |
| KR100784381B1 (ko) * | 2004-07-23 | 2007-12-11 | 삼성전자주식회사 | 증착 장치 및 방법 |
| KR100632948B1 (ko) * | 2004-08-06 | 2006-10-11 | 삼성전자주식회사 | 칼코겐화합물 스퍼터링 형성 방법 및 이를 이용한 상변화 기억 소자 형성 방법 |
| KR100653701B1 (ko) * | 2004-08-20 | 2006-12-04 | 삼성전자주식회사 | 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법 |
| DE102004041905A1 (de) * | 2004-08-30 | 2006-03-02 | Infineon Technologies Ag | Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten |
| EP1710324B1 (en) * | 2005-04-08 | 2008-12-03 | STMicroelectronics S.r.l. | PVD process and chamber for the pulsed deposition of a chalcogenide material layer of a phase change memory device |
| KR100650752B1 (ko) * | 2005-06-10 | 2006-11-27 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| KR100650753B1 (ko) * | 2005-06-10 | 2006-11-27 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US20070007505A1 (en) * | 2005-07-07 | 2007-01-11 | Honeywell International Inc. | Chalcogenide PVD components |
| JP2007015059A (ja) | 2005-07-08 | 2007-01-25 | Rinkosha:Kk | 管材の連結フィンカッター用アダプター |
| US8500963B2 (en) * | 2006-10-26 | 2013-08-06 | Applied Materials, Inc. | Sputtering of thermally resistive materials including metal chalcogenides |
-
2008
- 2008-01-24 KR KR1020097016430A patent/KR101044369B1/ko active IP Right Grant
- 2008-01-24 WO PCT/JP2008/051001 patent/WO2008090963A1/ja active Application Filing
- 2008-01-24 CN CN200880002896XA patent/CN101589469B/zh active Active
- 2008-01-24 JP JP2008555107A patent/JP5090375B2/ja active Active
- 2008-01-24 EP EP08703828A patent/EP2109142A4/en not_active Withdrawn
- 2008-01-24 US US12/524,221 patent/US20100032290A1/en not_active Abandoned
- 2008-01-25 TW TW097102928A patent/TWI350528B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100991A (ja) * | 2001-09-20 | 2003-04-04 | Ricoh Co Ltd | 相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法 |
| JP2006137962A (ja) * | 2004-11-10 | 2006-06-01 | Mitsubishi Materials Corp | プレスパッタ時間の短い相変化記録膜形成用ターゲットの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100032290A1 (en) | 2010-02-11 |
| CN101589469B (zh) | 2013-03-20 |
| WO2008090963A1 (ja) | 2008-07-31 |
| KR20090101296A (ko) | 2009-09-24 |
| TWI350528B (en) | 2011-10-11 |
| CN101589469A (zh) | 2009-11-25 |
| KR101044369B1 (ko) | 2011-06-29 |
| EP2109142A4 (en) | 2010-07-28 |
| TW200847147A (en) | 2008-12-01 |
| EP2109142A1 (en) | 2009-10-14 |
| JPWO2008090963A1 (ja) | 2010-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820996B2 (en) | Nonvolatile memory device made of resistance material and method of fabricating the same | |
| US7671360B2 (en) | Semiconductor device and method of producing the same | |
| TWI515836B (zh) | 使用氣體群聚離子束形成記憶體單元之方法 | |
| US8623736B2 (en) | Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same | |
| US7476587B2 (en) | Method for making a self-converged memory material element for memory cell | |
| US7682868B2 (en) | Method for making a keyhole opening during the manufacture of a memory cell | |
| JP2011139070A (ja) | 相変化構造物、相変化物質層の形成方法、相変化メモリ装置及び相変化メモリ装置の製造方法 | |
| US20080108176A1 (en) | Phase change memory and fabricating method thereof | |
| US20080210923A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2006075574A1 (ja) | 抵抗変化素子とその製造方法 | |
| WO2004008535A1 (ja) | 不揮発性メモリおよびその製造方法 | |
| JP2007043176A (ja) | 相変化物質、それを含む相変化ｒａｍ並びに、その製造及び動作方法 | |
| JPWO2008149605A1 (ja) | 抵抗変化素子およびこれを備えた半導体装置 | |
| US20100181549A1 (en) | Phase-Changeable Random Access Memory Devices Including Barrier Layers and Metal Silicide Layers | |
| WO2007148405A1 (ja) | 半導体装置 | |
| JP5090375B2 (ja) | カルコゲナイド膜の形成方法及び記録素子の製造方法 | |
| US8536675B2 (en) | Thermally insulated phase change material memory cells | |
| KR101026603B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20110076764A (ko) | 상변화 구조물, 상변화 물질층의 형성 방법, 상변화 메모리 장치 및 상변화 메모리 장치의 제조 방법 | |
| KR101020683B1 (ko) | 상 변화층을 갖는 전자 소자 및 상 변화 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5090375 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |