JP5083144B2 - 静電容量型センサーデバイスの容量変化検出回路、静電容量型センサーモジュール、静電容量型センサーデバイスの容量変化検出方法及び電子機器 - Google Patents

Description

この明細書で説明する発明は、静電容量型センサーデバイスに対する操作入力又は位置入力の検出技術に関する。なお、この明細書で提案する発明は、静電容量型センサーデバイスの容量変化検出回路、静電容量型センサーモジュール、静電容量型センサーデバイスの容量変化検出方法及び電子機器としての側面を有する。

今日、様々な種類の位置入力装置が存在する。その一つに、指や指と同等の電気特性を有する専用のポインティングデバイスを用いるセンサーデバイスがある。この種のセンサーデバイスは用途に応じて様々な方式が存在する。以下では、静電容量型センサーデバイスとその駆動回路（容量変化測定回路）で構成される静電容量型センサーモジュールについて検討する。

図１及び図２に、静電容量型センサーモジュールの概略構成例を示す。静電容量型センサーモジュールは、静電容量型センサーデバイス１とその容量変化を検出する回路（以下、「容量変化測定回路」という。）１１とで構成される。センサーデバイス１は、平板状の基材３の片面に複数本の電極パターン５を配線し、基材３の他面に複数本の電極パターン７を配線した構造を有している。

例えば上面側の電極パターン５はＹ軸方向に延びるように配線され、下面側の電極パターン７はＸ軸方向に延びるように配線される。なお、上面側の電極パターン５の表面は不図示の保護膜で覆われている。また、電極パターン５及び７の交点部分には微小な容量が形成され、当該容量を通じて上面側の電極パターン５と下面側の電極パターンとが電気的に接続されている。

なお、表示デバイスの表面に配置してタッチパネルとして使用される静電容量型センサーデバイス１の場合には、基材３及び電極パターン５、７のそれぞれが、表示画面を視認できるように透過性の高い材質で構成される。例えば基材３には、ガラス基板やプラスチックフィルムが用いられる。また例えば、電極パターン５及び７には、ＩＴＯ電極が用いられる。

一方、容量変化測定回路１１は、静電容量型センサーデバイス１との間に閉回路を形成し、閉回路に発生する電気特性の変化の検出を通じて操作の有無と操作位置を検出できるように構成されている。因みに、閉回路は、引き出し配線パターン、電極パターン５、電極パターンの交点に形成される容量、電極パターン７、引き出し配線パターン及び容量変化測定回路１１によって構成される。
特表２００２−５３０６８０号公報

ところで、容量変化測定回路１１が検出対象とする電気特性の変化量は一般に小さい。その一方で、容量変化測定回路１１には、高い検出精度が要求される。例えば、実用的には、２ｎｓの精度が要求される。
ところが、この検出精度を一般的な同期式のクロックで実現するには、５００ＭＨｚのクロックが必要になる。

そこで、発明者らは、低周波数の動作クロックを用いながらも、高周波数の動作クロックを用いる場合と同等の検出精度を実現できる技術を提案する。
（Ａ）静電容量型センサーデバイスの容量変化検出回路
例えば静電容量型センサーデバイスの容量変化検出回路として、以下のデバイスを有するものを提案する。
（１）静電容量型のセンサーデバイスを構成する複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部
（２）容量素子を有し、第１の電極パターンと他層にて交差する複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を容量素子に保持するピークホールド回路
（３）パルス信号に同期した所定のタイミングにおいて、センサーデバイスにおける座標に応じた放電速度で容量素子の放電を開始する電流源
（４）容量素子の電圧と基準値とを比較するコンパレータと、
（５）コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段
（６）複数の遅延出力信号に対応する信号値を記憶する記憶部
（７）記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を単位遅延時間長の精度で検出する検出部

なお、前述した遅延回路段における遅延量の範囲は、検出信号に変化点が出現する可能性がある時間幅以上であることが望ましい。
もっとも、前述した遅延回路段における遅延量の範囲は、検出信号の信号値に変化点が出現する可能性がある時間幅未満であり、測定対象とする時間量の検出は、記憶部に対する信号値の記憶動作と検出動作を複数時点について繰り返すことにより実行することが望ましい。

（Ｂ）静電容量型センサーモジュール
また、発明者らは、例えば静電容量型センサーモジュールとして、以下のデバイスを有するものを提案する。
（１）複数列の第１の電極パターンと、第１の電極パターンと他層にて交差する複数列の第２の電極パターンとを有する静電容量型のセンサーデバイス
（２）複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部
（３）容量素子を有し、複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を容量素子に保持するピークホールド回路
（４）パルス信号に同期した所定のタイミングにおいて、センサーデバイスにおける座標に応じた放電速度で容量素子の放電を開始する電流源
（５）容量素子の電圧と基準値とを比較するコンパレータ
（６）コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段
（７）複数の遅延出力信号に対応する信号値を記憶する記憶部
（８）記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を単位遅延時間長の精度で検出する検出部
（９）検出部で検出された時間量に基づいて、人体又は同等の電気的特性を有する物体による操作入力を判定する判定部

（Ｃ）静電容量型センサーデバイスの容量変化検出方法
また、発明者らは、例えば静電容量型センサーデバイスの容量変化検出方法として、以下の処理を有するものを提案する。
（１）静電容量型センサーデバイスを構成する複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する処理
（２）第１の電極パターンと他層にて交差する複数列の第２の電極パターンを通じて取り出される検出信号のピークレベルに対応する電圧を容量素子に保持する処理
（３）パルス信号に同期した所定のタイミングにおいて、静電容量型センサーデバイスにおける座標に応じた放電速度で容量素子の放電を開始する処理と、
（４）容量素子の電圧と基準値とを比較する処理と、
（５）比較処理によって得られる比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する処理
（６）複数の遅延出力信号に対応する信号値を記憶部に記憶する処理
（７）記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を単位遅延時間長の精度で検出する処理

（Ｄ）電子機器
また、発明者らは、例えば電子機器として、以下のデバイスを有するものを提案する。
（１）表示デバイス
（２）表示デバイスの表面に配置される静電容量型のセンサーデバイスであって、複数列の第１の電極パターンと、第１の電極パターンと他層にて交差する複数列の第２の電極パターンとを有する静電容量型のセンサーデバイス
（３）複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部
（４）容量素子を有し、複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を容量素子に保持するピークホールド回路
（５）パルス信号に同期した所定のタイミングにおいて、センサーデバイスにおける座標に応じた放電速度で容量素子の放電を開始する電流源
（６）容量素子の電圧と基準値とを比較するコンパレータ
（７）コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段
（８）複数の遅延出力信号に対応する信号値を記憶する記憶部
（９）記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を単位遅延時間長の精度で検出する検出部
（１０）検出部で検出された時間量に基づいて、人体又は同等の電気的特性を有する物体による操作入力を判定する判定部
（１１）システム全体の動作を制御するシステム制御部

（Ｅ）電子機器
また、発明者らは、例えば電子機器として、以下のデバイスを有するものを提案する。
（１）複数列の第１の電極パターンと、第１の電極パターンと他層にて交差する複数列の第２の電極パターンとを有する静電容量型のセンサーデバイス
（２）複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部
（３）容量素子を有し、複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を容量素子に保持するピークホールド回路
（４）パルス信号に同期した所定のタイミングにおいて、センサーデバイスにおける座標に応じた放電速度で容量素子の放電を開始する電流源
（５）容量素子の電圧と基準値とを比較するコンパレータ
（６）コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段
（７）複数の遅延出力信号に対応する信号値を記憶する記憶部
（８）記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を単位遅延時間長の精度で検出する検出部
（９）検出部で検出された時間量に基づいて、人体又は同等の電気的特性を有する物体による操作入力を判定する判定部
（１０）システム全体の動作を制御するシステム制御部

発明者らの提案する発明の場合、検出信号と基準値との比較結果である比較出力信号が、遅延回路段で順次遅延される。このとき、遅延回路段には、単位遅延時間長ずつ比較時点の異なる複数の比較出力信号が常時存在する。そして、遅延回路段に存在する複数の比較出力信号の各信号値を記憶部に取り出して測定対象とする時間量を検出する。この際、検出される時間量は、遅延回路段を構成する遅延素子の１段分に相当する単位遅延時間長の精度で特定される。結果的に、動作クロックが低速であったとしても、高精度にて操作入力に伴う検出信号の波形変化を検出することが可能になる。

以下、発明の最良の形態を以下の順番に説明する。
（Ａ）静電容量型センサーモジュールの外観構成
（Ｂ）静電容量型センサーモジュールの機能構成
（Ｃ）形態例１：ピークホールド後の経過時間計測型（単発ストローブ型）
（Ｄ）形態例２：ピークホールド後の経過時間計測型（連続ストローブ型）
（Ｅ）形態例３：立ち上がり時間計測型
（Ｆ）形態例４：パルス幅相当の経過時間計測型
（Ｇ）他の形態例

なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。

（Ａ）静電容量型センサーモジュールの外観構成
図３に、静電容量型センサーモジュールの外観構成例を示す。静電容量型センサーモジュール２１は、静電容量型センサーデバイス２３と、その引出し配線であるＦＰＣ（フレキシブルプリント配線基板）２５と、容量変化測定回路２７で構成される。

静電容量型センサーデバイス２３は、前述したように基材の両面に電極パターンを格子状に形成した構造を有している。また、容量変化測定回路２７は、前述したように線順次に閉回路を選択して入力パルス信号を印加し、その検出信号に基づいて静電容量の変化の有無を測定する回路機能を有している。

なお、容量変化測定回路２７は、半導体集積回路として形成される場合だけでなく、ＦＰＣ上に回路パターンとして形成される場合も含まれる。また、容量変化測定回路２７の一部処理は、コンピュータによるアプリケーション処理を通じて実現されるようにしても良い。

（Ｂ）静電容量型センサーモジュールの機能構成
図４に、静電容量型センサーモジュールの機能面における構成例を示す。なお、図４のうち図３と対応する機能ブロックには同一符号を付して示す。
機能面から見た静電容量型センサーモジュール２１も、静電容量型センサーデバイス２３と、容量変化測定回路２７で構成される。

容量変化測定回路２７は、静電容量型センサーデバイス２３に対する入力パルス信号の供給機能と、その応答波形に現れる変化の測定機能とを実現する回路デバイスである。
図４の場合、容量変化測定回路２７は、前処理部３１、容量変化検出回路３３、判定部３５を基本構成とする。

このうち、前処理部３１は、静電容量型センサーデバイス２３から入力される応答波形に対する前処理を実行する処理回路である。ここでの前処理には、例えば応答波形の増幅処理、応答波形のピークホールド処理等がある。どのような処理を実行するかは、後段に位置する容量変化検出回路３３や判定部３５の処理動作との関係に応じて定まる。なお、図４では、前処理部３１を容量変化検出回路３３の前段に配置しているが、前処理回路３１は必須ではない。すなわち、容量変化測定回路２７の最小構成は、容量変化検出回路３３と判定部３５である。

従って、この明細書でいう検出信号は、前処理部３１を用いる場合にはその出力信号をいい、前処理部３１を用いない場合には静電容量型センサーデバイス２３の出力信号をいう。
容量変化検出回路３３は、測定対象となる閉回路の容量成分に生じた変化を、検出信号の波形変化として検出する回路デバイスである。なお、容量変化検出回路３３は、検出信号の波形変化を、検出信号と基準値との比較結果に現われる変化点によって規定される測定量として検出する。具体的な検出方法については、後述する各形態例において説明する。

判定部３５は、容量変化検出回路３３の検出結果に基づいて、測定対象となる閉回路に容量成分の変化が生じたか否かを判定する回路デバイスである。すなわち、判定部３５は、容量変化検出回路３３で検出された測定量の変化に基づいて、人体又はこれと同等の電気的特性を有する物体による操作入力の有無を判定する回路デバイスである。

（Ｃ）形態例１
（Ｃ−１）検出手法
この形態例では、入力パルス信号に対する応答波形の正極ピークレベルに着目する。図５に、ある測定点（閉回路）に着目した応答波形の波形変化を示す。図中横軸は、入力パルス信号の立ち下がりタイミングからの経過時間であり、図中縦軸は応答波形に対応する電流量である。

図５に示すように、操作面に指が触れていない場合のピークレベルが最も高く、指と操作面との間に形成される容量成分が大きいほどピークレベルが小さくなる。すなわち、指と操作面との接触面積が増えるほどピークレベルが低下する。このピークレベルに現れる振幅方向の変化は、操作面上の位置によらず共通である。
そこで、この形態例では、応答波形のピークレベルをピークホールド回路に保存して定電流源で引き出し、ピークホールド電圧が基準値以下になるまでの時間を計測することでピークレベルの振幅変化を検出する。

ただし、ピークレベルの出現位置は、操作面と指との接触状態により時間軸方向にずれる特性が認められる。図５の場合であれば、１０ｎｓ以上のずれが認められる。
このことは、計測開始時刻にずれがあることを意味し、測定結果に誤差が含まれることを意味する。従って、この誤差を排除し、検出精度を高める仕組みが必要となる。
そこで、この形態例の場合には、ピークホールド電圧の引出しを開始する時刻を揃える仕組みを採用する。

図６に、この形態例で採用する仕組みを示す。図中横軸は、入力パルス信号の立ち下がりタイミングからの経過時間であり、図中縦軸は応答波形に対応する電流量及び電圧である。
図６に示すように、この形態例では、ピークホールド電圧の引出し開始時刻を、ピークレベルが出現する可能性のある時間位置よりも後方の時点Ｔ０に設定する。

この設定により、応答波形の形状によらず、放電開始時刻を揃えることができる。ピークレベルの違いによる時間差だけを正確に測定することが可能になる。
以下、この検出手法を採用する静電容量型センサーデバイス２３の一例を説明する。

（Ｃ−２）システム構成
（１）全体構成
図７に、この形態例に係る静電容量型センサーモジュール４１のシステム構成例を示す。なお、静電容量型センサーモジュール４１では、静電容量型センサーデバイス４３を簡略化して表している。
静電容量型センサーモジュール４１は、静電容量型センサーデバイス４３と、容量変化測定回路４５で構成される。

容量変化測定回路４５は、発振器５１、デマルチプレクサ５３、マルチプレクサ５５、シーケンサ５７、電流入力電圧出力型アンプ５９、ピークホールド回路６１、可変電流源６３、電流値テーブル６５、放電制御スイッチ６７、コンパレータ６９、測定部７１、判定部７３で構成される。

（２）発振器
発振器５１は、予め設定された固定周波数の矩形形状の入力パルス信号を発生する回路である。
もっとも、入力パルス信号の波形は矩形波に限らず、正弦波や三角波その他の形状でも良い。この形態例の場合、発振器５１は、５００ｋＨｚの周波数で入力パルス信号を発生する。

（３）デマルチプレクサ
デマルチプレクサ５３は、シーケンサ５７が指示する順番に入力パルス信号の供給先を切り替える回路である。入力パルス信号の供給先は、複数本の電極パターン５のうちいずれか１つである。
（４）マルチプレクサ
マルチプレクサ５５は、シーケンサ５７が指示する順番に応答波形を取り出す電極パターン７を切り替える回路である。

（５）シーケンサ
シーケンサ５７は、入力パルス信号を供給する電極パターン５への接続順序と応答波形の取り出し元となる電極パターン７への接続順序を座標情報（Ｘ，Ｙ）として出力する回路である。この形態例の場合、シーケンサ５７は、入力パルス信号の立ち下がりエッジに同期して制御タイミングを管理する。

この形態例の場合、シーケンサ５７は、放電制御スイッチ６７、測定部７１、判定部７３等に対する制御タイミングを発生する。例えばシーケンサ５７は、入力パルス信号の立ち下がりエッジから基準時間Ｔ０が経過した後、放電制御スイッチ６７を閉制御するタイミングパルスを放電制御スイッチ６７に対して供給する。基準時間Ｔ０は、可変電流源６３によるピークホールド値の放電を開始するタイミングである。図６について説明したように、基準時間Ｔ０は、応答波形のピークレベルが出現するタイミング以降に設定される。

また例えばシーケンサ５７は、コンパレータ６９から入力される比較出力信号を記憶領域に格納するタイミングを与えるタイミングパルスを測定部７１に対して供給する。
また例えばシーケンサ５７は、測定点に対する操作入力の有無を判定する判定部７３に対して供給する。

（６）電流入力電圧出力型アンプ
電流入力電圧出力型アンプ５９は、静電容量型センサーデバイス４３から取り出される応答波形を増幅する回路である。この電流入力電圧出力型アンプ５９において、応答波形の信号形式が電流形式から電圧形式に変換される。

（７）ピークホールド回路
ピークホールド回路６１は、検出信号の正極側のピークレベルを検出する回路である。図７に示すように、ピークホールド回路６１は、ダイオードＤと容量Ｃとで構成される。ダイオードＤは、整流機能により検出信号の正極部分だけを取り出すのに用いられる。また、容量Ｃは、検出信号のピークレベルに対応する電位を格納するのに用いられる。

（８）可変電流源
可変電流源６３は電流値の可変が可能な定電流回路であり、ピークホールド回路６１を構成する容量Ｃの電荷を放電するのに用いられる。なお、可変電流源６３の電流値は、電流値テーブル６５に指示に従い、可変的に指定される。なお、いずれの電流値の場合にも、容量Ｃの電荷を入力パルス信号の印加開始から１周期以内に判定動作を終了できるように設定される。具体的には、次の入力パルス信号が供給されるまでの間に、測定対象である容量Ｃの電位が基準電位Ｖref 以下に放電されるように設定する。この明細書では、この放電動作を「初期化動作」と呼ぶことにする。

（９）電流値テーブル
電流値テーブル６５は、測定点の座標と、可変電流源６３に指示する電流値とを対応づけて保存する記憶領域である。測定点に応じて電流値を可変するのは、容量Ｃの保持電圧の低下速度を調整するためである。具体的には、容量Ｃの電荷が基準電位Ｖref 以下に低下するタイミングの出現範囲を、測定部７１の測定範囲に収めるためである。
以下では、電流値の可変制御が必要な理由を詳細に説明する。

ここでは説明のため、図８に示す簡略化した構造の静電容量型センサーデバイス４３を考える。図８は、基材３の上面側に４本の電極パターン５を形成すると共に、下面側に４本の電極パターン７を形成した静電容量型センサーデバイス４３の平面構造である。従って、操作面上には１６個の測定点が形成されることになる。
ところで、図８に示すように、計８本の電極パターンには、それぞれフレキシブルプリント配線基板２５の導電線（例えばカーボン導電線）８１が接続されている。

図８に示すように、各測定点を通る伝搬経路は、これら導電線８１の長さと電極パターン５及び７の長さの組み合わせによって規定される。このことから、測定点毎に伝搬経路の長さが異なることが分かる。
以下では、操作面の４隅に位置する各測定点にＩ からIVの数字を割り当てることにより、対応する伝搬経路の特性の違いを説明する。

図９に、各測定点に対応する伝搬経路の等価回路を示す。図９に示すように、伝搬経路が短い導電線８１の抵抗成分は約１００Ω、伝搬経路が長い導電線８１の抵抗成分は約１ｋΩである。また、伝搬経路が短い電極パターン５及び７は、約１００Ωの抵抗成分と約４．７ｐＦの容量成分とで構成される分布定数的なローパスフィルタと考えることができる。

なお、図中に実線で示す直列容量（約２ｐＦ）は、電極パターン５と電極パターン７の間に静的に形成される容量成分である。また、図中に破線で示す並列容量８３は、電極パターン５と指との間に形成される容量成分と電極パターン７と指との間に形成される容量成分をそれぞれ表している。図９では、上面側の容量成分と下面側の容量成分の和が、０ｐＦから２０ｐＦの間で変化することを表している。

図１０に、これら４つの測定点Ｉ〜IVに対応する伝搬経路の電気的な特性の組み合わせ状態の概要を示す。
また、図１１に、これら４つの測定点Ｉ〜IVに対応する検出信号の波形を示す。なお、図１１に示す４つのグラフの縦軸は電流値μＡであり、横軸は時間[ｎｓ]である。図１１からも、操作面に指が接していない場合のピークレベルが最大であり、操作面と指との間に形成される容量成分が最大（２０ｐＦ）のときピークレベルが最小になる関係が分かる。

ところで、図１１の４つのグラフを比較すると、縦軸のスケールと横軸のスケールが大きく違うことが分かる。
そこで、この４つのグラフのスケールの違いが分かるように図１２を示す。図１２は、同じスケール上に４つの検出信号の波形をマッピングして表した図である。ただし、図１２においては、非接触の場合（０ｐＦ）に対応する４つの検出信号のみを表している。

図１２に示すように、操作面上の位置が異なると（伝搬経路長が異なると）、ピークレベルの振幅及び出現位置が大きく異なることが分かる。
図１３に、前図の縦軸をピークホールド電圧[ｍＶ]に変更し、かつ、横軸の時間スケールを８倍にした図を示す。また、図１３は、コンパレータ６９が参照する基準電圧Ｖref が０（ゼロ）Ｖであり、可変電流源６３の電流値が操作面上の全ての領域について固定である場合を示す。
また、図１３では、入力パルス信号の立ち上がりエッジから０．２μｓ後に、可変電流源６３による容量Ｃの放電動作を開始する場合を表している。

この場合、容量Ｃの電位の低下速度は、ピークレベルの違いによらず一定である。従って、容量Ｃの電位が基準電位Ｖref 以下になるタイミングの出現範囲は、操作面上の測定位置により大きく異なってしまう。しかも、操作入力の有無による該当タイミングの出現範囲が分散すると、測定部７１の監視範囲が非常に広くなってしまう。

そこで、この形態例では、図１４に示すように、容量Ｃの放電速度を調整する。具体的には、ピークレベルが高い測定点Ｉについては放電速度を上げ、ピークレベルの低い測定点IVについては放電速度を下げるようにする。なお、ピークレベルが中程度の測定点IIとIII については放電速度を中程度に設定する。図１４の場合は、放電速度の調整により、各測定点で出現し得るピークレベルの最大値について、放電開始から基準電位Ｖref 以下になるまでの経過時間が同じになるように定めている。この設定により、ピークレベルの変動に伴う前述した経過時間の可変幅を狭めることができる。

以上の観点から、電流値テーブル６５には、図１５に示す対応関係を保存する。図１５に示すように、Ｘ座標とＹ座標の組み合わせについて１つの電流値が対応付けて保存される。図１６に、電流値テーブル６５の対応関係を操作面上に重ねて表示する。図１６に示すように、この形態例の場合、測定点Ｉには６０μＡを割り当て、測定点IIとIII には２０μＡを割り当て、測定点IVには１０μＡを割り当てるように設定する。
なお、測定点の座標情報は、シーケンサ５７から与えられる。

（１０）放電制御スイッチ
放電制御スイッチ６７は、ピークホールド回路６１の容量Ｃに保存された電荷の放電開始を主に制御するスイッチ素子である。この形態例の場合、図１３や図１４に示したように、放電の開始は、シーケンサ５７によって入力パルス信号の立ち下がりタイミングから基準経過時間Ｔ０後に設定されている。

（１１）コンパレータ
コンパレータ６９は、容量Ｃの保持電位と基準電位Ｖref とを比較し、比較結果を比較出力信号として常時出力する回路デバイスである。なお、コンパレータ６９の論理出力レベルは、ピークホールド電位が基準電位Ｖref を交差するタイミングで変化する。この交差タイミングが、測定部７１が検出対象とする変化点である。
なお、基準電位Ｖref は、操作面上の全ての測定点について想定されるピークレベルの最小値よりも小さい値に設定されている。

（１２）測定部
測定部７１は、コンパレータ６９から入力される比較出力信号に現れる論理出力レベルの変化点を検出する回路デバイスである。図１７に、この形態例に係る測定部７１の構成例を示す。測定部７１は、遅延回路段９１、記憶部９３、イネーブル制御回路９５、アンド回路９７、変化点検出部９９で構成される。

遅延回路段９１は、全て同じ単位遅延時間を有する遅延素子の直列回路で構成される。この形態例の場合、常温での単位遅延時間は２ｎｓに設定されている。この単位遅延時間が変化点の検出精度に相当する。以下では、各遅延素子の出力端子から出力される比較出力信号を、遅延出力信号ということにする。

なお、遅延素子の段数は、遅延回路段９１に存在する複数時点の遅延出力信号の時間長が、遅延出力信号に論理出力レベルの変化点が出現する可能性のある時間幅よりも長く設定される。
記憶部９３は、遅延素子の各出力段に現れる遅延出力信号を対応する記憶領域に、ストローブパルスに同期して取り込む記憶デバイスで構成される。この形態例の場合、記憶部９３は、遅延素子と同数のフリップフロップ回路で構成される。なお、フリップフロップ回路の入力端子は、それぞれ対応する遅延素子の出力端子に接続される。

また、フリップフロップ回路の出力端子は、それぞれ変化点検出部９９に接続される。また、フリップフロップ回路のクロック端子は、入力端子に現れる信号値の取り込みタイミングを規定するストローブ信号の入力に用いられる。

イネーブル制御回路９５とアンド回路９７は、前述したストローブ信号の発生用である。なお、イネーブル制御回路９５は、ストローブ信号の出力可能期間を指定するイネーブル信号を発生する。例えばイネーブル制御回路９５はカウンターで構成される。イネーブル制御回路９５のカウント動作は、基準時間Ｔ０の経過が通知された時点で開始される。

このとき、イネーブル制御回路９５は、５０ＭＨｚで入力されるクロック信号をカウントし、そのカウント値が事前に設定した値に達した時点でカウント動作を終了する。イネーブル制御回路９５は、この終了時点にイネーブル信号を１発だけ出力する。アンド回路９７は、イネーブル信号とクロック信号との論理積演算によりストローブ信号を発生する。

図１８に、ストローブ信号と他の信号との位相関係を示す。図１８（Ａ）は、入力パルス信号の波形である。図１８（Ｂ）は、放電期間を制御する放電制御信号の波形である。図１８（Ｃ）は、比較出力信号の波形である。ここでは、容量Ｃの保持電位が基準電位Ｖref より高い期間を「Ｈレベル」で示し、容量Ｃの保持電位が基準電位Ｖref より低い期間を「Ｌレベル」で示している。図１８（Ｄ）は、ストローブ信号の波形である。なお、図１８（Ｄ）に両方矢印で示す期間が、ストローブ信号の出力時点に遅延回路段９１に存在する遅延出力信号の範囲である。図１８（Ｅ）は、応答波形（実線）と検出信号（破線）の波形である。

変化点検出部９９は、ストローブ信号の出力時点に記憶部９３に取り込まれた複数時点の遅延出力信号に基づいて、放電動作による容量Ｃの保持電位が基準電位Ｖref 以下に低下するタイミングを検出する回路デバイスである。例えば容量Ｃの保持電位が基準電位Ｖref より大きい期間には「１」が連続し、容量Ｃの保持電位が基準電位Ｖref より小さい期間には「０」が連続する。この形態例の場合、変化点検出部９９は、「１」の数をカウントとし、カウント値を変化点が現われるまでの期間長情報として出力する。

図１９に、変化点検出部９９に取り込まれる数列例を具体的に示す。なお、図１９（Ａ）は、入力パルス信号の波形である。図１９（Ｂ）は、クロック信号の波形である。前述したように、クロック信号は、５０ＭＨｚ（２０ｎｓ）で与えられる。図１９（Ｃ）は、ストローブ信号の波形である。図１９（Ｄ１）は、操作入力が無い場合に対応する取り込み例１の数列例である。図１９（Ｄ２）は、操作入力があった場合に対応する取り込み例２の数列例である。図１９（Ｄ１）と図１９（Ｄ２）を比較して分かるように、操作入力の有無により「１」の数が大きく変化する。

なお、カウント値の１個分の違いは、２ｎｓ（５００ＭＨｚ）の違いに相当する。ただし、後続する判定部７３での判定が正確に実行されるためには、操作入力が無い場合におけるカウント値の数が基準点に出現することが必要になる。すなわち、キャリブレーション動作が必要である。

また、遅延素子の単位遅延時間は、外温や発熱による素子温度の変動により大きく変動する特徴がある。すなわち、遅延回路段９１に保存される時間幅も温度条件によって変動する特徴がある。従って、変化点の測定精度を上げる上でも、測定動作の開始前にキャリブレーション動作が必要である。

この形態例の場合、キャリブレーション動作は、測定動作が開始される前に実行される。具体的には、変化点が事前に設定した位置で検出されるまで、ストローブ信号の出力位相をシフトすることで実行する。

（１３）判定部
判定部７３は、変化点の検出位置情報（すなわち、変化点検出部９９から出力されるカウント値）に基づいて、操作入力の有無を判定する回路デバイスである。判定部７３は、測定点について検出されたカウント値が基準値に一致又は許容誤差の範囲内の場合には、測定点に対する操作入力は無かったものと判定する。一方、判定部７３は、測定点について検出されたカウント値と基準値とが一致しない場合又は許容誤差の範囲を超えて異なる場合、測定点に対する操作入力が有ったものと判定する。

（Ｃ−３）処理動作の内容
以下では、シーケンサ５７の動作フロー（図２０）に従って、静電容量型センサーモジュール４１の処理動作を説明する。なお、図２０は、上面側の電極パターン５と下面側の電極パターン７が共に４本の場合について表している。

まず、シーケンサ５７は、測定対象とする操作面上の位置を指定する座標を発生する（Ｓ１）。ここで、シーケンサ５７は、入力パルス信号の１周期毎に、上面側の電極パターン５の座標値Ｘを“１”だけ増加させる。因みに、図２０の場合、増加後の座標値Ｘが“５”に達すると座標値Ｘを“１”に戻すと共に、下面側の電極パターンの座標値Ｙを“１”だけ増加させる。なお、増加後の座標値Ｙが“５”に達すると座標値Ｙを“１”に戻す。

このように発生された座標値ＸとＹが、デマルチプレクサ５３と、マルチプレクサ５５と、電流値テーブル６５と、判定部７３とに与えられる。なお、入力パルス信号の周波数が５００ｋＨｚの場合（１周期は２μｓ）、４本の電極パターン５と４本の電極パターン７とで規定される１６箇所の座標点の判定動作は、３２μｓの間に実行することができる。

次に、シーケンサ５７は、入力パルス信号の立ち下がりエッジの検出を待つ（Ｓ２）。エッジが検出されると、シーケンサ５７は、放電開始時刻である基準時間Ｔ０の経過を待つ（Ｓ３）。
ここで、基準時間Ｔ０の経過が検出されると、シーケンサ５７は、放電制御スイッチ６７をオン制御し、ピークホールド回路６１に保持された電位の放電を指示する（Ｓ４）。なお、放電動作が開始されるまでには、可変電流源６３の電流値は、電流値テーブル６５の指示により測定点に応じた電流値に切り替えられている。従って、放電開始後は、各測定点に応じた電流値による放電が開始される。

このとき、遅延回路段９１では、２ｎｓずつ時間差を有する遅延出力信号が発生され、ストローブ信号の入力時に存在する遅延出力信号が記憶部９３に一斉に取り込まれる。
そして、変化点検出部９９において、比較出力信号に現れる変化点の検出動作が実行される。
シーケンサ５７は、この変化点の検出処理が完了するのを待機する（Ｓ５）。
この後、シーケンサ５７は、判定部７３に割り込み要求を出力する（Ｓ６）。この割り込み要求が入力された判定部７３は、検出されたカウント値と基準値とを比較し、比較結果に基づいて測定点に対する操作入力の有無を判定する。

この後、シーケンサ５７は、停止要求が存在するか否かを判定する（Ｓ７）。そして、停止要求が確認されない場合は、再びＸＹ座標の発生動作に戻って、以上の動作を繰り返す。なお、停止要求が確認された場合、シーケンサ５７は、一連の動作を終了する。

（Ｃ−４）まとめ
以上説明したように、形態例１に係る容量変化測定回路４５の採用により、従来技術に比して圧倒的に高速の判定動作が可能になる。例えば１０地点についての判定処理を実行する場合、従来技術では２０ｍｓもの時間が必要とされたが、形態例の場合には２０μｓあれば済む。このため、従来技術では応用が難しかった高速入力への対応が可能になる。

勿論、形態例に係る容量変化測定回路４５は、多地点検出にも利用できる。
また、電流入力電圧出力型アンプ５９の入力段までは電流モードで動作するため、高いノイズ耐性が期待できる。すなわち、形態例に係る容量変化測定回路４５は、検出精度についても実用上十分な精度が期待できる。
また、この形態例の場合、５０ＭＨｚ（２０ｎｓ）の動作クロック信号を用いながら、５００ＭＨｚ（２ｎｓ）のクロック信号を用いる場合と同等の精度で変化点の出現位置を検出することができる。

すなわち、従来方式に比して低周波数で動作する容量変化測定回路４５を実現することができる。なお、動作クロックを低周波数化できることにより、容量変化測定回路４５の低消費電力化を実現することができる。この低消費電力化は、特に静電容量型センサーモジュール４１を携帯型の電子機器に搭載する場合に、動作時間の長寿命化を実現するのに有利である。また、このことから携帯型の電子機器に対する静電容量型センサーモジュール４１の搭載を促進できる。

また、動作クロックの低周波数化により、ＰＬＬ（Phase-Locked
Loop）回路等のクロック逓倍回路を無くすことが可能になる。その分、容量変化測定回路４５の集積化が容易になる。

（Ｄ）形態例２
（Ｄ−１）
図２１に、この形態例に係る静電容量型センサーモジュール１０１のシステム構成例を示す。なお、図２１には、形態例１に係る図７との対応部分に同一符号を付して示す。
静電容量型センサーモジュール１０１は、静電容量型センサーデバイス４３と、容量変化測定回路１０３とで構成される。

容量変化測定回路１０３は、発振器５１、デマルチプレクサ５３、マルチプレクサ５５、シーケンサ５７、電流入力電圧出力型アンプ５９、ピークホールド回路６１、可変電流源６３、電流値テーブル６５、放電制御スイッチ６７、コンパレータ６９、測定部１０５、判定部７３で構成される。

以下では、変更点である測定部１０５の構成について説明する。図２２に、測定部１０５の構成例を示す。測定部１０５は、遅延回路段１２１、記憶部１２３、イネーブル制御回路１２５、アンド回路１２７、マルチプレクサ１２９、変化点検出部１３１で構成される。

遅延回路段１０５の基本構成は、形態例１に係る遅延回路段７１と同じである。すなわち、遅延回路段１０５は、全て同じ単位遅延時間を有する遅延素子の直列回路で構成される。また、遅延素子の常温での単位遅延時間も２ｎｓに設定する。
違いは、遅延回路段１０５を構成する遅延素子の段数である。この形態例の場合、遅延回路段１０５を構成する遅延素子の段数は、ストローブ信号の出力周期に対応する時間長に相当する段数だけあれば良い。

この形態例の場合、ストローブ信号は５０ＭＨｚのクロック信号に同期して出力される。従って、この形態例の場合であれば、１０段分（＝２０ｎｓ÷２ｎｓ）以上で可能な限り少ない段数の遅延素子で構成すれば良い。この構成が可能になるのは、この形態例の場合、ストローブ信号を複数回連続して出力するためである。すなわち、１回当たりの検出範囲は狭くても、検出動作を複数回連続的に実行することで検出範囲を拡大できるためである。この結果、遅延回路段１０５の回路面積は、形態例１に比べて小さくなる。

記憶部１２３は、遅延素子の各出力段に現れる遅延出力信号を対応する記憶領域に、ストローブパルスに同期して取り込む記憶デバイスで構成される。この形態例の場合も、記憶部は、遅延素子と同数のフリップフロップ回路で構成する。従って、記憶部１２３の回路面積も、形態例１に比べて小さくなる。

因みに、フリップフロップ回路の入力端子は、それぞれ対応する遅延素子の出力端子に接続される。また、フリップフロップ回路の出力端子は、それぞれ変化点検出部１３１に接続される。また、フリップフロップ回路のクロック端子は、入力端子に現れる信号値の取り込みタイミングを規定するストローブ信号の入力に用いられる。この形態例の場合、フリップフロップ回路は、ストローブ信号の入力の度、その時点で出力されている遅延出力信号を取り込んで保存する。

イネーブル制御回路１２５とアンド回路１２７は、前述したストローブ信号の発生用である。なお、イネーブル制御回路１２５は、ストローブ信号の出力可能期間を指定するイネーブル信号を発生する。例えばイネーブル制御回路１２５は、基準時間Ｔ０の経過が通知されると、イネーブル信号の出力を開始する。

この後、イネーブル制御回路１２５は、変化点検出部１３１から変化点の検出（すなわち、「０」値の検出）が通知されるまでイネーブル信号の出力を継続する。
なお、イネーブル制御回路１２５は、不図示のキャリブレーション信号が入力されると、強制的にイネーブル信号を発生する。また、イネーブル制御回路１２５は、キャリブレーション信号が入力されると、マルチプレクサ１２９に、入力端子の切り替えを指示する制御信号を出力する。遅延回路段１２１に入力される信号をキャリブレーション用の信号に切り替えるためである。

アンド回路１２７は、イネーブル信号とクロック信号との論理積演算によりストローブ信号を発生する。
図２３に、ストローブ信号と他の信号との位相関係を示す。図２３（Ａ）は、入力パルス信号の波形である。図２３（Ｂ）は、放電期間を制御する放電制御信号の波形である。図２３（Ｃ）は、比較出力信号の波形である。ここでは、容量Ｃの保持電位が基準電位Ｖref より高い期間を「Ｈレベル」で示し、容量Ｃの保持電位が基準電位Ｖref より低い期間を「Ｌレベル」で示している。

図２３（Ｄ）は、ストローブ信号の波形である。図２３（Ｄ）に示すように、この形態例の場合、ストローブ信号は、放電開始から変化点の検出が通知されるまで実行される。図２３（Ｄ）に示すように、ストローブ信号の出力期間長が長いことが分かる。図２３（Ｅ）は、応答波形（実線）と検出信号（破線）の波形である。

マルチプレクサ１２９は、測定用の入力信号（比較出力信号）とキャリブレーション用の入力信号との切り替え動作を実行する回路デバイスである。測定用の入力端子には、コンパレータ６９の出力端が接続されている。一方、キャリブレーション用の入力端子には、不図示のトグルクロックの信号源と接続されている。

図２４を用いて、トグルクロック信号を説明する。図２４（Ａ）は、クロック信号である。ここでは、５０ＭＨｚの場合を想定する。図２５（Ｂ）は、トグルクロック信号である。トグルクロック信号は、クロック信号を分周して生成する。この例の場合２５ＭＨｚとなる。結果的に、トグルクロックがＨレベル又はＬレベルの期間長は、クロック信号の１周期に対応する。

マルチプレクサ１２９は、キャリブレーション時に、トグルクロック信号を遅延回路段１２１に入力するように動作する。入力端子の切り替えは、前述したようにイネーブル制御回路１２５を通じて実行される。
変化点検出部１３１は、ストローブ信号が出力される度に記憶部１２３に取り込まれた複数時点の遅延出力信号を一組として、その都度、容量Ｃの保持電位が基準電位Ｖref 以下に低下するタイミングの有無を検出する。

例えば通常の測定動作時には、変化点検出部１３１は、ストローブ信号が入力される度、記憶部１２３から読み出した数列に「０」が出現するか否かを監視する。このとき、「０」の出現が検出されるまで、ストローブ信号の出力数を１つカウントアップする。この形態例の場合、１つ目のストローブ信号が入力された場合のカウント値を０とする。従って、ここでのカウント値は、入力したストローブ信号の出力数−１で与えられる。

この形態例の場合、変化点検出部１３１は、変化点の出現位置を次式により算出する。なお、次式では、１ストローブ信号当たり遅延素子数をＡ、「０」が出現するストローブ信号の入力回で「０」が出現するまでの「１」の数をＢとする。
出現位置＝カウント値×Ａ＋Ｂ

図２５を用いて、前述した出現位置の測定動作例を具体的に説明する。図２５（Ａ）は、入力パルス信号の波形である。図２５（Ｂ）は、クロック信号の波形である。図２５（Ｃ）は、ストローブ信号の波形である。この形態例の場合、図に示すように、複数のクロック信号の期間にわたって連続的に出力される。

図２５（Ｄ）は、ストローブ信号の出力回数のカウント値である。この図の場合、ストローブ信号は７発出力されている。なお、カウント値は、前述したように、６（＝７−１）である。図２６（Ｅ１）〜（Ｅ７）は、ストローブ信号の各入力回において記憶部１２３に取り込まれた遅延出力信号の数値列である。

この図の場合、ストローブ信号の７回目の出力回に遅延回路段１２１から取り込まれた遅延出力信号の数値列が「11111100000000000000000000000000」で与えられる。ここで、ストローブ信号が出力されて次のストローブ信号が出力されるまでの間に、遅延回路段１２１内の遅延出力信号が遅延素子の１０個段分進むものとすると、変化点の出現位置は、６６（＝６×１０＋６）で計算される。
ところで、出現位置の計算では、ストローブ信号が１発出力される間に、遅延出力信号が何段分の遅延素子を伝搬するかが位置関係を特定する上で非常に重要になる。

前述したように、遅延素子は外温や発熱によって単位遅延時間が大きく変動する特性がある。以下では、図２６を用いてキャリブレーション動作の具体例を説明する。図２６（Ａ）は、トグルクロックの波形である。図２６（Ｂ）は、クロック信号の波形である。図２６（Ｃ）は、ストローブ信号の波形である。キャリブレーション動作の場合、ストローブ信号は１発のみ出力する。図２６（Ｄ１）と（Ｄ２）は、ストローブ信号によって記憶部１２３に取り込まれた遅延出力信号の数値例である。

ここで、トグルクロックが「１」又は「０」である期間長は、図２４にて説明したように、１クロック分の期間長と一致する。従って、１発のストローブ信号で取り込まれる数列中に現れる「１」の連続数又は「０」の連続数が、ストローブ信号が１発出力されている間に、遅延出力信号が進行する遅延素子の段数と一致する。因みに、図２６（Ｄ１）は、ストローブ信号の１発分の期間長が遅延素子の８個分の遅延時間に相当する例である。また、図２６（Ｄ２）は、ストローブ信号の１発分の期間長が遅延素子の１０個分の遅延時間に相当する例である。

変化点検出部１３１は、キャリブレーションの実行時には、記憶部１２３から読み出した数値列から「１」又は「０」で挟まれた「０」又は「１」の出力数をカウントすることにより、ストローブ信号の１発分の期間長を確定する。

（Ｄ−３）処理動作の内容
以下では、シーケンサ５７の動作フローに従って、静電容量型センサーモジュール１０１の処理動作を説明する。なお、シーケンサ５７の動作フローは、形態例１と同じである。従って、シーケンサ５７は、図２０に示す手順により処理動作を進行する。なお、処理動作の実行前には、前述したキャリブレーション動作を実行しているものとする。

まず、シーケンサ５７は、測定対象とする操作面上の位置を指定する座標を発生する（Ｓ１）。ここで、シーケンサ５７は、入力パルス信号の１周期毎に、上面側の電極パターン５の座標値Ｘを“１”だけ増加させる。因みに、図２０の場合、増加後の座標値Ｘが“５”に達すると座標値Ｘを“１”に戻すと共に、下面側の電極パターンの座標値Ｙを“１”だけ増加させる。なお、増加後の座標値Ｙが“５”に達すると座標値Ｙを“１”に戻す。

このように発生された座標値ＸとＹが、デマルチプレクサ５３と、マルチプレクサ５５と、電流値テーブル６５と、判定部７３とに与えられる。なお、入力パルス信号の周波数が５００ｋＨｚの場合（１周期は２μｓ）、４本の電極パターン５と４本の電極パターン７とで規定される１６箇所の座標点の判定動作は、３２μｓの間に実行することができる。

次に、シーケンサ５７は、入力パルス信号の立ち下がりエッジの検出を待つ（Ｓ２）。エッジが検出されると、シーケンサ５７は、放電開始時刻である基準時間Ｔ０の経過を待つ（Ｓ３）。
ここで、基準時間Ｔ０の経過が検出されると、シーケンサ５７は、放電制御スイッチ６７をオン制御し、ピークホールド回路６１に保持された電位の放電を指示する（Ｓ４）。なお、放電動作が開始されるまでには、可変電流源６３の電流値は、電流値テーブル６５の指示により測定点に応じた電流値に切り替えられている。従って、放電開始後は、各測定点に応じた電流値による放電が開始される。

また、測定部１０５では、放電動作の開始指示に従い、イネーブル信号の出力を開始する。
さて、容量Ｃの放電動作が開始されると、遅延回路段９１では、比較出力信号が２ｎｓずつ遅延され、遅延出力信号として次段へと転送される。この形態例の場合、ストローブ信号は、クロック信号の入力周期で繰り返し発生される。

ストローブ信号が出力されると、その都度、遅延出力信号が遅延回路段１２１から一斉に記憶部１２３に取り込まれる。そして、それらの数列中に「０」が含まれるか否かが、変化点検出部９９において判定される。そして、「１」のみが出現する場合には、イネーブル信号の発生を継続させ、「０」が出現した場合には、イネーブル信号の発生を停止する。

シーケンサ５７は、この変化点の検出処理が完了するのを待機する（Ｓ５）。
この後、シーケンサ５７は、判定部７３に割り込み要求を出力する（Ｓ６）。この割り込み要求が入力された判定部７３は、検出されたカウント値と基準値とを比較し、比較結果に基づいて測定点に対する操作入力の有無を判定する。

この後、シーケンサ５７は、停止要求が存在するか否かを判定する（Ｓ７）。そして、停止要求が確認されない場合は、再びＸＹ座標の発生動作に戻って、以上の動作を繰り返す。なお、停止要求が確認された場合、シーケンサ５７は、動作を終了する。

（Ｄ−４）まとめ
以上説明したように、形態例２に係る容量変化測定回路１０３を採用する場合には、遅延回路段１２１や記憶部１２３に必要な素子数を削減でき、形態例１に比して回路面積を小さくすることができる。

（Ｅ）形態例３
（Ｅ−１）検出原理
この形態例では、入力パルス信号に対する検出信号の立ち上がり速度の違いに着目する。図２７に、測定点（閉回路）に着目した応答波形と測定する時間長ΔＴとの関係を示す。図では、操作入力がない場合の検出信号を実線で示し、操作入力がある場合の検出信号を破線で示している。

図に示すように、操作入力がない場合に比して操作入力がある場合の立ち上がり速度は遅くなる。この形態例では、入力パルス信号の立ち下がりエッジから検出信号が基準電位Ｖref を越えるまでの時間長を測定する。
なお、図中の横軸は、入力パルス信号の立ち下がりタイミングからの経過時間であり、図中の縦軸は応答波形に対応する電流量である。

（Ｅ−２）システム構成
図２８に、この形態例に係る静電容量型センサーモジュール１４１のシステム構成例を示す。なお、図２８には、形態例１に係る図７との対応部分に同一符号を付して示している。
静電容量型センサーモジュール１４１は、静電容量型センサーデバイス４３と、容量変化測定回路１４３とで構成される。

容量変化測定回路１４３は、発振器５１、デマルチプレクサ５３、マルチプレクサ５５、シーケンサ１４５、電流入力電圧出力型アンプ５９、コンパレータ６９、基準値テーブル１４７、測定部１４９、判定部７３で構成される。
この形態例の場合、電流入力電圧出力型アンプ５９から出力される検出信号の立ち上がり速度を計測するため、形態例１のようなピークホールド回路やその放電回路は不要である。
以下では、この形態例に新規な構成部分についてのみ説明する。

（１）シーケンサ
シーケンサ１４５は、入力パルス信号を供給する電極パターン５への接続順序と応答信号の取り出し元となる電極パターン７への接続順序を座標情報（Ｘ，Ｙ）として出力する回路である。この形態例の場合、シーケンサ１４５は、入力パルス信号の立ち下がりエッジに基づいて、制御タイミングを管理する。この機能は、形態例１と同じである。

この形態例の場合も、シーケンサ１４５は、測定部１４９、判定部７３等の制御タイミングを発生する点において形態例１と共通する。ただし、この形態例に係るシーケンサ１４５は、入力パルス信号の立ち下がりエッジの検出信号を測定部１４９に出力する。この形態例では、検出信号の立ち上がり速度の違いを測定対象とするためである。

（２）基準値テーブル
基準値テーブル１４７は、測定点の座標と基準値Ｖrefとを対応づけて保存する記憶領域である。測定点に応じて基準電位Ｖref を可変するのは、図１２に示すように、測定点に応じて検出信号の振幅や波形が大きく変化するためである。また、この形態例の場合、検出信号が基準電位Ｖref を越えるタイミングの出現範囲を、測定部１４９の測定範囲に収めるためである。

（３）測定部
測定部１４９は、コンパレータ６９から入力される比較出力信号に現れる論理出力レベルの変化点を検出する回路デバイスである。図２９に、この形態例に係る測定部１４９の構成例を示す。なお、図２９には、図１７との対応部分に同一符号を付して示す。
測定部１４９は、遅延回路段９１、記憶部９３、イネーブル制御回路１５１、アンド回路９７、変化点検出部１５３で構成される。

この形態例の場合、測定部１４９は、形態例１と同じ構造の遅延回路段９１を採用する。すなわち、遅延回路段９１は、全て同じ単位遅延時間を有する遅延素子の直列回路で構成する。この形態例の場合も、常温での単位遅延時間が２ｎｓの遅延素子を使用する。

なお、この形態例の場合、遅延回路段９１を構成する遅延素子の段数は、遅延回路段９１上に同時刻に存在する複数時点の遅延出力信号の時間長が、遅延出力信号に論理出力レベルの変化点が出現する可能性のある時間幅よりも長く設定する。すなわち、形態例１と同じ検出方法を採用する。因みに、形態例２と同じ検出方法を採用することも可能である。以下では、形態例１と同じ検出手法を採用するものとして説明する。

記憶部９３は、遅延素子の各出力段に現れる遅延出力信号を対応する記憶領域に、ストローブパルスに同期して取り込む記憶デバイスで構成される。この形態例の場合も、記憶部９３は、遅延素子と同数のフリップフロップ回路で構成する。なお、フリップフロップ回路の入力端子は、それぞれ対応する遅延素子の出力端子に接続する。

また、フリップフロップ回路の出力端子は、それぞれ変化点検出部１５３に接続する。また、フリップフロップ回路のクロック端子は、入力端子に現れる信号値の取り込みタイミングを規定するストローブ信号の入力に用いられる。

イネーブル制御回路１５１とアンド回路９７は、前述したストローブ信号の発生用である。なお、イネーブル制御回路１５１は、ストローブ信号の出力可能期間を指定するイネーブル信号を発生する。例えばイネーブル制御回路１５１はカウンターで構成される。イネーブル制御回路１５１のカウント動作は、入力パルス信号の立ち下がりエッジの検出信号ｔａの通知により開始される。

このとき、イネーブル制御回路１５１は、５０ＭＨｚで入力されるクロック信号をカウントし、そのカウント値が事前に設定した値に達した時点でカウント動作を終了する。イネーブル制御回路１５１は、この終了時点にイネーブル信号を１発だけ出力する。アンド回路９７は、イネーブル信号とクロック信号との論理積演算によりストローブ信号を発生する。

変化点検出部１５３は、ストローブ信号の出力時点に記憶部９３に取り込まれた複数時点の遅延出力信号に基づいて、検出信号が基準電位Ｖref 以上に上昇するタイミングを検出する回路デバイスである。例えば検出信号が基準電位Ｖref
より小さい期間には「０」が連続し、検出信号が基準電位Ｖref より大きい期間には「１」が連続する。この形態例の場合、変化点検出部１５３は、「１」が検出されるまでに出現した「０」の数をカウントとし、カウント値を変化点の情報として出力する。

図３０に、変化点検出部１５３に取り込まれる数列例を具体的に示す。なお、図３０（Ａ）は、入力パルス信号の波形である。図３０（Ｂ）は、クロック信号の波形である。前述したように、クロック信号は、５０ＭＨｚ（２０ｎｓ）で与えられる。図３０（Ｃ）は、ストローブ信号の波形である。図３０（Ｄ１）は、操作入力がある場合に対応する取り込み例１の数列例である。図３０（Ｄ２）は、操作入力が無い場合に対応する取り込み例２の数列例である。図３０（Ｄ１）と図３０（Ｄ２）を比較して分かるように、操作入力の有無により「１」が検出するまでに出現する「０」の数が大きく変化する。

なお、カウント値の１個分の違いは、２ｎｓ（５００ＭＨｚ）の違いに相当する。ただし、後続する判定部７３での判定が正確に実行されるためには、操作入力が無い場合におけるカウント値の数が基準点に出現することが必要になる。すなわち、キャリブレーション動作が必要である。キャリブレーションの方法については、形態例１と同様である。

（Ｅ−３）処理動作の内容
以下では、シーケンサ１４５の動作フロー（図３１）に従って、静電容量型センサーモジュール１４１の処理動作を説明する。

まず、シーケンサ１４５は、測定対象とする操作面上の位置を指定する座標を発生する（Ｓ１１）。ここで、シーケンサ１４５は、入力パルス信号の１周期毎に、上面側の電極パターン５の座標値Ｘを“１”だけ増加させる。因みに、図３１の場合、増加後の座標値Ｘが“５”に達すると座標値Ｘを“１”に戻すと共に、下面側の電極パターンの座標値Ｙを“１”だけ増加させる。なお、増加後の座標値Ｙが“５”に達すると座標値Ｙを“１”に戻す。

このように発生された座標値ＸとＹが、デマルチプレクサ５３と、マルチプレクサ５５と、基準値テーブル１４７と、判定部７３に与えられる。これにより、基準値テーブル１４７からコンパレータ６９には、各測定点に適した基準値Ｖref が与えられる。また、入力パルス信号の入力に備えてデマルチプレクサ５３とマルチプレクサ５５が切替制御される。

一方、シーケンサ１４５は、入力パルス信号の立ち下がりエッジの検出を待つ（Ｓ１２）。ここで、立ち下がりエッジが検出されると、シーケンサ１４５は、このエッジ検出を測定部１４９に通知し、イネーブル制御回路１５１によるイネーブル信号の出力を開始させる。
このとき、遅延回路段９１では、２ｎｓずつ時間差を有する遅延出力信号が発生され、ストローブ信号の入力時に存在する遅延出力信号が記憶部９３に一斉に取り込まれる。

この後、変化点検出部１５３は、検出信号が基準値Ｖref を越えるタイミング（すなわち、変化点）を検出する。
シーケンサ１４５は、この変化点の検出処理が完了するのを待機する（Ｓ１３）。
次に、シーケンサ１４５は、判定部７３に割り込み要求を出力する（Ｓ１４）。この割り込み要求が入力された判定部７３は、検出されたカウント値と基準値とを比較し、比較結果に基づいて測定点に対する操作入力の有無を判定する。

この後、シーケンサ１４５は、停止要求が存在するか否かを判定する（Ｓ１５）。そして、停止要求が確認されない場合は、再びＸＹ座標の発生動作に戻って、以上の動作を繰り返す。なお、停止要求が確認された場合、シーケンサ１４５は、動作を終了する。

（Ｅ−４）まとめ
以上説明したように、検出信号が基準電位Ｖref を越えるまでの時間長を検出して操作入力の有無を判定する場合にも、従来技術に比して圧倒的に高速の判定動作が可能になる。例えば１０地点についての判定処理を実行する場合、従来技術では２０ｍｓもの時間が必要とされたが、形態例の場合には２０μｓあれば済む。このため、従来技術では応用が難しかった高速入力への対応が可能になる。

勿論、この形態例に係る容量変化測定回路１４３も多地点検出に利用できる。
また、電流入力電圧出力型アンプ５９の入力段までは電流モードで動作するため、高いノイズ耐性が期待できる。すなわち、形態例に係る容量変化測定回路１４３は、検出精度についても実用上十分な精度が期待できる。
また、この形態例の場合、５０ＭＨｚ（２０ｎｓ）のクロック信号を用いながら、５００ＭＨｚ（２ｎｓ）のクロック信号を用いる場合と同等の精度で変化点の出現位置を検出することができる。

すなわち、従来方式に比して低周波数で動作する容量変化測定回路１４３を実現することができる。なお、動作クロックを低周波数化できることにより、容量変化測定回路１４３の低消費電力化を実現することができる。この低消費電力化は、特に静電容量型センサーモジュール１４１を携帯型の電子機器に搭載する場合に、動作時間の長寿命化を実現するのに有利である。また、このことから携帯型の電子機器に対する静電容量型センサーモジュール１４１の搭載を促進できる。

また、動作クロックの低周波数化により、ＰＬＬ（Phase-Locked
Loop）回路等のクロック逓倍回路を無くすことが可能になる。その分、容量変化測定回路１４３の集積化が容易になる。

（Ｆ）形態例４
（Ｆ−１）検出原理
この形態例では、入力パルス信号に対する検出信号のパルス幅の違いに着目する。図３２に、測定点（閉回路）に着目した応答波形と測定するパルス幅ΔＴとの関係を示す。図では、操作入力がない場合の検出信号を実線で示し、操作入力がある場合の検出信号を破線で示している。

図に示すように、操作入力がない場合のパルス幅ΔＴ１に比して操作入力がある場合のパルス幅ΔＴ２の方が長くなる。この形態例では、検出信号が基準電位Ｖref を越えている間の時間長をパルス幅として測定する。
なお、図中の横軸は、入力パルス信号の立ち下がりタイミングからの経過時間であり、図中の縦軸は応答波形に対応する電流量である。

（Ｆ−２）システム構成
図３３に、この形態例に係る静電容量型センサーモジュール１６１のシステム構成例を示す。なお、図３３には、形態例１に係る図７との対応部分に同一符号を付して示している。
静電容量型センサーモジュール１６１は、静電容量型センサーデバイス４３と、容量変化測定回路１６３とで構成される。

容量変化測定回路１６３は、発振器５１、デマルチプレクサ５３、マルチプレクサ５５、シーケンサ１６５、電流入力電圧出力型アンプ５９、コンパレータ６９、基準値テーブル１６７、測定部１６９、判定部７３で構成される。
この形態例の場合、電流入力電圧出力型アンプ５９から出力される検出信号のパルス幅を計測するため、形態例１のようなピークホールド回路やその放電回路は不要である。
以下では、この形態例に新規な構成部分についてのみ説明する。

（１）シーケンサ
シーケンサ１６５は、入力パルス信号を供給する電極パターン５への接続順序と応答信号の取り出し元となる電極パターン７への接続順序を座標情報（Ｘ，Ｙ）として出力する回路である。この形態例の場合、シーケンサ１６５は、入力パルス信号の立ち下がりエッジに基づいて、制御タイミングを管理する。この機能は、形態例１と同じである。

この形態例の場合も、シーケンサ１６５は、測定部１６９、判定部７３等の制御タイミングを発生する点において形態例１と共通する。ただし、この形態例に係るシーケンサ１６５は、入力パルス信号の立ち下がりエッジの検出信号を測定部１６９に出力する。この形態例では、検出信号のパルス幅の違いを測定対象とするためである。

（２）基準値テーブル
基準値テーブル１６７は、測定点の座標と基準値Ｖrefとを対応づけて保存する記憶領域である。測定点に応じて基準電位Ｖref を可変するのは、図１２に示すように、操作点に応じて検出信号の振幅や波形が大きく変化するためである。そこで、この形態例の場合には、測定点毎に基準電位Ｖref を最適化し、操作入力の有無をパルス幅の変化として測定できるようにしている。

（３）測定部
測定部１６９は、コンパレータ６９から入力される比較出力信号に現れる論理出力レベルの変化点を検出する回路デバイスである。図３４に、この形態例に係る測定部１６９の構成例を示す。なお、図３４には、図２９との対応部分に同一符号を付して示す。
測定部１６９は、遅延回路段９１、記憶部９３、イネーブル制御回路１５１、アンド回路９７、変化点検出部１７１で構成される。

この形態例の場合、測定部１６９は、形態例１と同じ構造の遅延回路段９１を採用する。すなわち、遅延回路段９１は、全て同じ単位遅延時間を有する遅延素子の直列回路で構成する。この形態例の場合も、常温での単位遅延時間が２ｎｓの遅延素子を使用する。

なお、この形態例の場合、遅延回路段９１を構成する遅延素子の段数は、遅延回路段９１上に同時刻に存在する複数時点の遅延出力信号の時間長が、遅延出力信号として「１」が出現する可能性のある時間幅よりも長く設定する。すなわち、形態例１と同じ検出方法を採用する。勿論、形態例２の検出方法を応用することもできる。以下では、形態例１と同じ検出方法を採用する場合について説明する。

記憶部９３は、遅延素子の各出力段に現れる遅延出力信号を対応する記憶領域に、ストローブパルスに同期して取り込む記憶デバイスで構成される。この形態例の場合も、記憶部９３は、遅延素子と同数のフリップフロップ回路で構成する。なお、フリップフロップ回路の入力端子は、それぞれ対応する遅延素子の出力端子に接続する。

また、フリップフロップ回路の出力端子は、それぞれ変化点検出部１７１に接続する。また、フリップフロップ回路のクロック端子は、入力端子に現れる信号値の取り込みタイミングを規定するストローブ信号の入力に用いられる。

イネーブル制御回路１５１とアンド回路９７は、前述したストローブ信号の発生用である。なお、イネーブル制御回路１５１は、ストローブ信号の出力可能期間を指定するイネーブル信号を発生する。例えばイネーブル制御回路１５１はカウンターで構成される。イネーブル制御回路１５１のカウント動作は、入力パルス信号の立ち下がりエッジの検出信号ｔａの通知により開始される。

このとき、イネーブル制御回路１５１は、５０ＭＨｚで入力されるクロック信号をカウントし、そのカウント値が事前に設定した値に達した時点でカウント動作を終了する。なお、カウント動作の終了タイミングは、測定点毎に設定することが望ましい。パルス幅の測定に必要な期間長は、測定点に応じて大きく異なるためである。

イネーブル制御回路１５１は、この終了時点にイネーブル信号を１発だけ出力する。アンド回路９７は、イネーブル信号とクロック信号との論理積演算によりストローブ信号を発生する。
変化点検出部１７１は、ストローブ信号の出力時点に記憶部９３に取り込まれた複数時点の遅延出力信号に基づいて、検出信号が基準電位Ｖref 以上である期間長を検出する回路デバイスである。変化点検出部１７１は、遅延出力信号として出現する「１」の数をカウントする。

図３５に、変化点検出部１７１に取り込まれる数列例を具体的に示す。なお、図３５（Ａ）は、入力パルス信号の波形である。図３５（Ｂ）は、クロック信号の波形である。前述したように、クロック信号は、５０ＭＨｚ（２０ｎｓ）で与えられる。図３５（Ｃ）は、ストローブ信号の波形である。

図３５（Ｄ１）は、操作入力が無い場合に対応する取り込み例１の数列例である。図３５（Ｄ２）は、操作入力が有る場合に対応する取り込み例２の数列例である。図３５（Ｄ１）と図３５（Ｄ２）を比較して分かるように、操作入力の有無により「１」の数が大きく変化する。
因みに、図３５（Ｄ１）は、検出信号のパルス幅が遅延素子の１４個分で与えられる場合を示している。一方、図３５（Ｄ２）は、検出信号のパルス幅が遅延素子の２０個分で与えられる場合を示している。

なお、カウント値の１個分の違いは、２ｎｓ（５００ＭＨｚ）の違いに相当する。ただし、後続する判定部７３での判定が正確に実行されるためには、操作入力が無い場合におけるカウント値の数が基準点に出現することが必要になる。すなわち、キャリブレーション動作が必要である。キャリブレーションの方法については、形態例１と同様である。

（Ｆ−３）処理動作の内容
以下では、シーケンサ１６５の動作フロー（図３６）に従って、静電容量型センサーモジュール１６１の処理動作を説明する。

まず、シーケンサ１６５は、測定対象とする操作面上の位置を指定する座標を発生する（Ｓ２１）。ここで、シーケンサ１６５は、入力パルス信号の１周期毎に、上面側の電極パターン５の座標値Ｘを“１”だけ増加させる。因みに、図３６の場合、増加後の座標値Ｘが“５”に達すると座標値Ｘを“１”に戻すと共に、下面側の電極パターンの座標値Ｙを“１”だけ増加させる。なお、増加後の座標値Ｙが“５”に達すると座標値Ｙを“１”に戻す。

このように発生された座標値ＸとＹが、デマルチプレクサ５３と、マルチプレクサ５５と、基準値テーブル１６７と、判定部７３に与えられる。これにより、基準値テーブル１６７からコンパレータ６９には、各測定点に適した基準値Ｖref が与えられる。また、入力パルス信号の入力に備えてデマルチプレクサ５３とマルチプレクサ５５が切替制御される。

一方、シーケンサ１６５は、入力パルス信号の立ち下がりエッジの検出を待つ（Ｓ２２）。ここで、立ち下がりエッジが検出されると、シーケンサ１６５は、このエッジ検出を測定部１６９に通知し、イネーブル制御回路１５１によるイネーブル信号の出力を開始させる。
このとき、遅延回路段９１では、２ｎｓずつ時間差を有する遅延出力信号が発生され、ストローブ信号の入力時に存在する遅延出力信号が記憶部９３に一斉に取り込まれる。

この後、変化点検出部１７１は、検出信号が基準値Ｖref より大きい期間の長（すなわち、パルス幅）を、読み出された数列の「１」の個数として検出する。
シーケンサ１６５は、測定点について想定される２回目の変化点の出現タイミングの経過を待つ（Ｓ２３）。
次に、シーケンサ１６５は、判定部７３に割り込み要求を出力する（Ｓ２４）。この割り込み要求が入力された判定部７３は、検出されたカウント値と基準値とを比較し、比較結果に基づいて測定点に対する操作入力の有無を判定する。

この後、シーケンサ１６５は、停止要求が存在するか否かを判定する（Ｓ２５）。そして、停止要求が確認されない場合は、再びＸＹ座標の発生動作に戻って、以上の動作を繰り返す。なお、停止要求が確認された場合、シーケンサ１６５は、動作を終了する。

（Ｆ−４）まとめ
以上説明したように、検出信号が基準電位Ｖref より大きくなる期間の長さを検出することによって操作入力の有無を判定する場合にも、従来技術に比して圧倒的に高速の判定動作が可能になる。例えば１０地点についての判定処理を実行する場合、従来技術では２０ｍｓもの時間が必要とされたが、形態例の場合には２０μｓあれば済む。このため、従来技術では応用が難しかった高速入力への対応が可能になる。

勿論、この形態例に係る容量変化測定回路１６３も多地点検出に利用できる。
また、電流入力電圧出力型アンプ５９の入力段までは電流モードで動作するため、高いノイズ耐性が期待できる。すなわち、形態例に係る容量変化測定回路１６３は、検出精度についても実用上十分な精度が期待できる。
また、この形態例の場合、５０ＭＨｚ（２０ｎｓ）のクロック信号を用いながら、５００ＭＨｚ（２ｎｓ）のクロック信号を用いる場合と同等の精度で変化点の出現位置を検出することができる。

すなわち、従来方式に比して低周波数で動作する容量変化測定回路１６３を実現することができる。なお、動作クロックを低周波数化できることにより、容量変化測定回路１４３の低消費電力化を実現することができる。この低消費電力化は、特に静電容量型センサーモジュール１６１を携帯型の電子機器に搭載する場合に、動作時間の長寿命化を実現するのに有利である。また、このことから携帯型の電子機器に対する静電容量型センサーモジュール１６１の搭載を促進できる。

また、動作クロックの低周波数化により、ＰＬＬ （Phase-Locked
Loop）回路等のクロック逓倍回路を無くすことが可能になる。更に、クロック逓倍回路が不要になることでコンデンサのチャージ動作が不要となり、その分、容量変化測定回路１６３の集積化が容易になる。また、外付けのコンデンサを用いる場合に比して、集積回路に必要なピン数を削減することができる。

（Ｇ）他の形態例
（Ｇ−１）測定部の他の構成１
前述の形態例においては、いずれもイネーブル信号とクロック信号の論理積によりストローブ信号を生成する場合について説明した。
しかしながら、ストローブ信号を生成しない回路構成も考えられる。

図３７に、この種の構成に対応する測定部１８１の回路例を示す。なお、図３７には、図１７との対応部分に同一符号を付して示している。測定部１８１は、遅延回路段９１、入力選択部１８３、記憶部１８５、イネーブル制御回路１８７、変化点検出部１８９で構成する。同一符号を付して示すように、遅延回路段９１の構成は、前述した形態例と同様である。すなわち、遅延回路段９１は、同じ単位遅延量を有する遅延素子を直列に接続した回路構成を有している。また、遅延素子の段数は、前述した各形態例で要求される測定期間長に応じて設定されている。

入力選択部１８３と記憶部１８５は、いずれも遅延素子の出力端子に対応するマルチプレクサとフリップフロップで構成される回路デバイスである。
ここで、マルチプレクサは、イネーブル信号が有効値である場合（前述した形態例のＨレベルに対応する。）、対応する遅延素子から入力される遅延出力信号を選択するように動作する。一方、マルチプレクサは、イネーブル信号が無効値である場合（前述した形態例のＬレベルに対応する。）、対応するフリップフロップの出力信号を選択するように動作する。

すなわち、入力選択部１８３を構成するマルチプレクサは、イネーブル信号が有効値の間は、対応する遅延素子の遅延出力信号をフリップフロップへ転送し、その他の期間はフリップフロップの出力値をループするのに用いられる。
一方、記憶部１８５を構成するフリップフロップは、クロック信号が入力されるたびに、マルチプレクサの出力信号を取り込む動作を実行する。このように、入力選択部１８３と記憶部１８５とによって、前述した各形態例と同等の動作を実現する。

なお、イネーブル制御回路１８７には、前述した各形態例に対応したタイミングでイネーブル信号を発生する回路デバイスを使用する。また、変化点検出部１８９についても、前述した各形態例に対応した変化点を検出する回路デバイスを使用する。すなわち、この回路構成の測定部１８１は、前述したいずれの形態例に対しても応用することができる。

（Ｇ−２）測定部の他の構成２
前述の形態例においては、いずれも遅延素子を直列に接続して遅延回路段を構成する場合について説明した。
しかしながら、単位遅延時間ずつ遅延量が異なる遅延出力信号は他の回路構成によっても実現できる。

図３８に、この種の構成に対応する測定部１９１の回路例を示す。なお、図３８には、図１７との対応部分に同一符号を付して示している。測定部１９１は、遅延回路段１９３、記憶部９３、イネーブル制御回路１９５、アンド回路９７、変化点検出部１９７で構成する。
図３８に示すように、遅延回路段１９３は、遅延素子の段数が１段ずつ異なる並列回路で構成される。

すなわち、遅延回路段１９３は、遅延素子が１個の回路と、遅延素子が２個の回路、遅延素子が３個の回路…というように、遅延量が単位遅延時間ずつ異なる回路の並列接続で構成する。この回路構成は、必要とされる遅延時間の範囲が広いほど回路面積が大きくなる問題があるが、遅延時間の範囲が小規模で済む場合には十分実用可能な回路構成である。

因みに、イネーブル制御回路１９５には、前述した各形態例に対応したタイミングでイネーブル信号を発生する回路デバイスを使用する。また、変化点検出部１９７についても、前述した各形態例に対応した変化点を検出する回路デバイスを使用する。すなわち、この回路構成の測定部１８１は、前述したいずれの形態例に対しても応用することができる。

（Ｇ−３）検出信号の他の測定方法
前述した形態例１及び２の場合には、検出信号の正極周期のピークレベルを検出する場合について説明した。すなわち、検出信号の最大値を検出し、その放電に要する時間長を計測する場合について説明した。
しかしながら、前述した技術は、検出信号の負極周期のピークレベルを検出する場合にも適用できる。すなわち、検出信号の最小値を検出し、その充電に要する時間長を計測する場合にも適用できる。

図３９に、この検出方法に対応する静電容量型センサーモジュール２０１のシステム構成例を示す。なお、図３９には、図７との対応部分に同一符号を付して示している。
静電容量型センサーモジュール２０１は、静電容量型センサーデバイス４３と、容量変化測定回路２０３で構成される。

容量変化測定回路２０３は、発振器５１、デマルチプレクサ５３、マルチプレクサ５５、シーケンサ５７、電流入力電圧出力型アンプ５９、ピークホールド回路２０５、可変電流源２０７、電流値テーブル６５、放電制御スイッチ６７、コンパレータ６９、測定部２０９、判定部７３で構成される。

図３９の場合、ピークホールド回路２０５は、検出信号の負極側のピークレベルを検出する。このため、ピークホールド回路２０５を構成するダイオードＤの陽極と陰極の向きが、図７のピークホールド回路６１とは逆向きに接続される。なお、ここでの接地電位は負電源に接続される。
また、図３９の場合、可変電流源２０７には充電型の電流源を使用する。また、図３９の測定部２０９は、遅延出力信号の信号値が「１」に変化するまでに現われる「０」の数をカウントすることにより、容量Ｃの電位が基準電位Ｖref’を越えるまでの時間長を測定点毎に検出する手法を採用する。

（Ｇ−４）製品例
（ａ）システム構成
前述の説明では、静電容量型センサーモジュールの構造と動作内容について説明した。しかし、前述した静電容量型センサーモジュールは、各種の電子機器に実装した商品形態でも流通される。以下、電子機器への実装例を示す。

図４０及び図４１に、電子機器の機能構成例を示す。
図４０に示す電子機器２１１は、表示デバイス２１３の表面に静電容量型センサーモジュール２１５を積層するタイプの電子機器を想定した機能構成である。なお、電子機器２１１には、システム全体を制御するシステム制御部２１７が搭載される。また、表示デバイス２１３には、例えば液晶パネル、有機ＥＬディスプレイパネル、ＦＥＤパネル、プラズマパネルその他を使用する。

図４１に示す電子機器２２１は、表示デバイスを用いない電子機器を想定した機能構成である。この種の電子機器２２１には、例えば取り込み範囲を、静電容量型センサーモジュール２２３を透過して視認しながら指定するスキャナ等が想定される。勿論、この場合、静電容量型センサーを構成する配線等は、透過性の材料で形成される。勿論、電子機器２２１には、システム全体を制御するシステム制御部２２５が搭載される。

（ｂ）具体例
以下では、電子機器の具体的な外観例を示す。
図４２に、テレビジョン受像機２３１の外観例を示す。テレビジョン受像機２３１は、筐体２３３の正面に表示画面２３５と、静電容量型センサーモジュール２３７を配置した構造を有している。ここでの静電容量型センサーモジュール２３７に、前述した各種の形態例を応用する。

図４３に、デジタルカメラ２４１の外観例を示す。図４３（Ａ）が正面側（被写体側）の外観例であり、図４３（Ｂ）が背面側（撮影者側）の外観例である。
デジタルカメラ２４１は、保護カバー２４３、撮像レンズ部２４５、表示画面２４７、静電容量型センサーモジュール２４９、コントロールスイッチ２５１及びシャッターボタン２５３で構成される。ここでの静電容量型センサーモジュール２４９に、前述した各種の形態例を応用する。

図４４に、ビデオカメラ２６１の外観例を示す。ビデオカメラ２６１は、本体２６３の前方に被写体を撮像する撮像レンズ２６５、撮影のスタート／ストップスイッチ２６７及び表示画面２６９、静電容量型センサーモジュール２７１で構成される。ここでの静電容量型センサーモジュール２７１に、前述した各種の形態例を応用する。

図４５に、携帯端末装置としての携帯電話機２８１の外観例を示す。図４５に示す携帯電話機２８１は折りたたみ式であり、図４５（Ａ）が筐体を開いた状態の外観例であり、図４５（Ｂ）が筐体を折りたたんだ状態の外観例である。

携帯電話機２８１は、上側筐体２８３、下側筐体２８５、連結部（この例ではヒンジ部）２８７、主表示画面２８９、静電容量型センサーモジュール２９１、補助表示画面２９３、静電容量型センサーモジュール２９５、ピクチャーライト２９７及び撮像レンズ２９９で構成される。ここでの静電容量型センサーモジュール２９１と２９５に、前述した各種の形態例を応用する。

図４６に、ノート型コンピュータ３０１の外観例を示す。図４６に示すノート型コンピュータ３０１は、下側筐体３０３、上側筐体３０５、キーボード３０７、表示画面３０９、静電容量型センサーモジュール３１１、タッチパネル３１３で構成される。ここでの静電容量型センサーモジュール３１１やタッチパネル３１３に、前述した各種の形態例を応用する。なお、タッチパネル３１３に使用する場合の静電容量型センサーは、不透性の材料で構成することができる。
この他、この明細書における「電子機器」には、携帯型のオーディオ再生装置、ゲーム機、電子ブック、電子辞書、据え置き型家電機器、産業機械、事務機器等が含まれる。

（Ｇ−５）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。

静電容量型センサーモジュールの概略平面構成を示す図である。 静電容量型センサーモジュールの概略断面構成を示す図である。 静電容量型センサーモジュールの外観構成例を示す図である。 静電容量型センサーモジュールの機能構成例を説明する図である。 入力パルス信号に対する応答波形の形状を説明する図である。 ピークホールド電圧を放電する場合の電位変化を説明する図である。 静電容量型センサーモジュールの形態例を示す図である。 操作面上に形成される伝搬経路長の違いを説明する図である。 操作面上に形成される伝搬経路の等価回路を示す図である。 操作面上に形成される伝搬経路の概略特性を示す図である。 各測定点に対応する検出波形の変化を説明する図である。 測定点に対応する検出波形の振幅の違いを説明する図である。 検出波形の振幅の違いによる測定時間長の違いを説明する図である。 測定点毎の電流制御による測定時間長の調整を説明する図である。 電流値テーブルの一例を示す図である。 電流値と測定点との対応関係を説明する図である。 測定部の内部構成例を示す図である。 ストローブ信号の出力タイミングを説明する図である。 ストローブ信号によって取り込まれる遅延出力信号の数列例を示す図である。 シーケンサの動作例を説明するフローチャート図である。 静電容量型センサーモジュールの機能構成例を説明する図である。 測定部の内部構成例を示す図である。 ストローブ信号の出力タイミングを説明する図である。 トグルクロック信号を説明する図である。 ストローブ信号によって連続的に取り込まれる遅延出力信号の数列例を示す図である。 キャリブレーション動作を説明する図である。 検出波形の振幅の違いによる測定時間長の違いを説明する図である。 静電容量型センサーモジュールの機能構成例を説明する図である。 測定部の内部構成例を示す図である。 ストローブ信号によって取り込まれる遅延出力信号の数列例を示す図である。 シーケンサの動作例を説明するフローチャート図である。 検出波形の振幅の違いによる測定時間長の違いを説明する図である。 静電容量型センサーモジュールの機能構成例を説明する図である。 測定部の内部構成例を示す図である。 ストローブ信号によって取り込まれる遅延出力信号の数列例を示す図である。 シーケンサの動作例を説明するフローチャート図である。 測定部の他の内部構成例を示す図である。 測定部の他の内部構成例を示す図である。 静電容量型センサーモジュールの他の機能構成例を説明する図である。 電子機器の概念構成例を示す図である。 電子機器の概念構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。

符号の説明

１ 静電容量型センサーデバイス
２１ 静電容量型センサーモジュール
２３ 静電容量型センサーデバイス
２７ 容量変化測定回路
３３ 容量変化検出回路
３５ 判定部

Claims (7)

1. 静電容量型のセンサーデバイスを構成する複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部と、
   容量素子を有し、前記第１の電極パターンと他層にて交差する複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を前記容量素子に保持するピークホールド回路と、
   前記パルス信号に同期した所定のタイミングにおいて、前記センサーデバイスにおける座標に応じた放電速度で前記容量素子の放電を開始する電流源と、
   前記容量素子の電圧と基準値とを比較するコンパレータと、
   前記コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段と、
   前記複数の遅延出力信号に対応する信号値を記憶する記憶部と、
   前記記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を前記単位遅延時間長の精度で検出する検出部と
   を備えた静電容量型のセンサーデバイスの容量変化検出回路。
2. 前記遅延回路段における遅延量の範囲は、前記検出信号の信号値に変化点が出現する可能性がある時間幅以上である
   請求項１に記載の容量変化検出回路。
3. 前記遅延回路段における遅延量の範囲は、前記検出信号の信号値に変化点が出現する可能性がある時間幅未満であり、
   前記測定対象とする時間量の検出は、前記記憶部に対する信号値の記憶動作と検出動作を複数時点について繰り返すことにより実行する
   請求項１に記載の容量変化検出回路。
4. 複数列の第１の電極パターンと、前記第１の電極パターンと他層にて交差する複数列の第２の電極パターンとを有する静電容量型のセンサーデバイスと、
   前記複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部と、
   容量素子を有し、前記複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を前記容量素子に保持するピークホールド回路と、
   前記パルス信号に同期した所定のタイミングにおいて、前記センサーデバイスにおける座標に応じた放電速度で前記容量素子の放電を開始する電流源と、
   前記容量素子の電圧と基準値とを比較するコンパレータと、
   前記コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段と、
   前記複数の遅延出力信号に対応する信号値を記憶する記憶部と、
   前記記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を前記単位遅延時間長の精度で検出する検出部と、
   前記検出部で検出された時間量に基づいて、人体又は同等の電気的特性を有する物体による操作入力を判定する判定部と
   を備えた静電容量型センサーモジュール。
5. 静電容量型センサーデバイスを構成する複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する処理と、
   前記第１の電極パターンと他層にて交差する複数列の第２の電極パターンを通じて取り出される検出信号のピークレベルに対応する電圧を容量素子に保持する処理と、
   前記パルス信号に同期した所定のタイミングにおいて、前記静電容量型センサーデバイスにおける座標に応じた放電速度で前記容量素子の放電を開始する処理と、
   前記容量素子の電圧と基準値とを比較する処理と、
   前記比較処理によって得られる比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する処理と、
   前記複数の遅延出力信号に対応する信号値を記憶部に記憶する処理と、
   前記記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を前記単位遅延時間長の精度で検出する処理と
   を備えた静電容量型センサーデバイスの容量変化検出方法。
6. 表示デバイスと、
   前記表示デバイスの表面に配置される静電容量型のセンサーデバイスであって、複数列の第１の電極パターンと、前記第１の電極パターンと他層にて交差する複数列の第２の電極パターンとを有する静電容量型のセンサーデバイスと、
   前記複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部と、
   容量素子を有し、前記複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を前記容量素子に保持するピークホールド回路と、
   前記パルス信号に同期した所定のタイミングにおいて、前記センサーデバイスにおける座標に応じた放電速度で前記容量素子の放電を開始する電流源と、
   前記容量素子の電圧と基準値とを比較するコンパレータと、
   前記コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段と、
   前記複数の遅延出力信号に対応する信号値を記憶する記憶部と、
   前記記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を前記単位遅延時間長の精度で検出する検出部と、
   前記検出部で検出された時間量に基づいて、人体又は同等の電気的特性を有する物体による操作入力を判定する判定部と、
   システム全体の動作を制御するシステム制御部と
   を備えた電子機器。
7. 複数列の第１の電極パターンと、前記第１の電極パターンと他層にて交差する複数列の第２の電極パターンとを有する静電容量型のセンサーデバイスと、
   前記複数列の第１の電極パターンに、所定周期でパルス信号を線順次に入力する電極駆動部と、
   容量素子を有し、前記複数列の第２の電極パターンを通じて取り出された検出信号のピークレベルに対応する電圧を前記容量素子に保持するピークホールド回路と、
   前記パルス信号に同期した所定のタイミングにおいて、前記センサーデバイスにおける座標に応じた放電速度で前記容量素子の放電を開始する電流源と、
   前記容量素子の電圧と基準値とを比較するコンパレータと、
   前記コンパレータの比較出力信号を順次遅延し、単位遅延時間長ずつ比較時点の異なる複数の遅延出力信号を生成する遅延回路段と、
   前記複数の遅延出力信号に対応する信号値を記憶する記憶部と、
   前記記憶部に記憶された複数の信号値に基づいて、測定対象とする時間量を前記単位遅延時間長の精度で検出する検出部と、
   前記検出部で検出された時間量に基づいて、人体又は同等の電気的特性を有する物体による操作入力を判定する判定部と、
   システム全体の動作を制御するシステム制御部と
   を備えた電子機器。