JP2009151363A - 基板設計装置 - Google Patents
基板設計装置 Download PDFInfo
- Publication number
- JP2009151363A JP2009151363A JP2007326215A JP2007326215A JP2009151363A JP 2009151363 A JP2009151363 A JP 2009151363A JP 2007326215 A JP2007326215 A JP 2007326215A JP 2007326215 A JP2007326215 A JP 2007326215A JP 2009151363 A JP2009151363 A JP 2009151363A
- Authority
- JP
- Japan
- Prior art keywords
- current loop
- loop path
- path
- board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】電磁的ノイズの増大を極力招くことのない電流ループ経路の設計及び評価を行うことができる基板設計装置を提供する。
【解決手段】基板設計装置1のCPU21には、基板データD1から前記プリント基板に形成される電流ループ経路を抽出する電流ループ経路抽出部33と、電流ループ経路抽出部33で抽出された電流ループ経路の面積からその電流ループ経路により生ずる電磁的ノイズを算出する放射ノイズ算出部34と、放射ノイズ算出部34で得られた結果を表示装置13に表示させる電流ループ表示部37とが実現されている。
【選択図】図1
【解決手段】基板設計装置1のCPU21には、基板データD1から前記プリント基板に形成される電流ループ経路を抽出する電流ループ経路抽出部33と、電流ループ経路抽出部33で抽出された電流ループ経路の面積からその電流ループ経路により生ずる電磁的ノイズを算出する放射ノイズ算出部34と、放射ノイズ算出部34で得られた結果を表示装置13に表示させる電流ループ表示部37とが実現されている。
【選択図】図1
Description
本発明は、プリント基板の設計を行う基板設計装置に係り、特に電流ループ経路の設計が可能な基板設計装置に関する。
近年、プリント基板上における電子部品の配置やプリント基板の配線の配置等を含めたプリント基板の設計は、プリント基板設計CAD(Computer Aided Design)と言われる基板設計装置を用いて効率的に行われている。また、近年においては、プリント基板におけるEMC(Electro Magnetic Compatibility:電磁的両立性)の対策要求が高まっており、電磁的ノイズを低減するために電流が流れる経路とその電流の帰還路(リターンパス)とを含めた電流ループ経路の設計が可能な基板設計装置も提案されている。
尚、電流ループ経路の設計が可能な従来の基板設計装置の詳細については、例えば以下の特許文献1〜3を参照されたい。
特開2005−223120号公報
特開2000−331048号公報
特開2007−11629公報
ところで、マイクロストリップライン等の高周波の電流が流れるプリント基板では、表面に形成された線路を流れる電流のリターンパスは、裏面に形成されたベタ面(例えば、グランドベタ面)内の経路であって表面に形成された配線に沿う経路になることが知られている。また、一般的に電流ループ経路の面積が大きくなるほど、電磁的ノイズが大きくなることも知られている。
上述した特許文献1〜3に開示された基板設計装置は、基本的には中抜き部位等が形成されていない綺麗なベタ面を有する基板に対するリターンパスの設計は可能である。しかしながら、上記の特許文献1〜3に開示された基板設計装置を用いて中抜き部位等が形成されているベタ面や、ベタ面を有せずに線路のみを有するプリント基板についてリターンパスの設計を行おうとすると、電流ループ経路の面積が大きくなって電磁的ノイズを増大させる虞がある。また、特許文献1〜3に開示された技術では、設計された電流ループ経路が電磁的ノイズをどの程度放出するものであるかを評価することもできないという問題があった。
本発明は上記事情に鑑みてなされたものであり、電磁的ノイズの増大を極力招くことのない電流ループ経路の設計及び評価を行うことができる基板設計装置を提供することを目的とする。
上記課題を解決するために、本発明の基板設計装置は、プリント基板の設計情報である基板データを用いて電流ループ経路の設計を行う基板設計装置(1)において、前記基板データから前記プリント基板に形成される電流ループ経路を抽出する抽出部(33)と、前記抽出部で抽出された電流ループ経路の面積から当該電流ループ経路により生ずる電磁的ノイズを算出する算出部(34)と、前記算出部で得られた結果を表示する表示部(13、37)とを備えることを特徴としている。
この発明によると、基板データからプリント基板に形成される電流ループ経路が抽出され、抽出された電流ループ経路の面積から電流ループ経路による生ずる電磁的ノイズが算出され、算出された結果が表示される。
また、本発明の基板設計装置は、前記抽出部が、前記プリント基板の表面に対して平行な第1面内における前記電流ループ経路の面積、及び当該第1面に垂直な第2面内における前記電流ループ経路の面積の少なくとも一方を最小とする電流ループ経路を抽出することを特徴としている。
また、本発明の基板設計装置は、前記抽出部が、前記電流ループ経路が前記プリント基板に形成されたベタ面を介する場合には、当該ベタ面に形成された中抜き部位と、当該中抜き部の間であって間隔が所定間隔以下である部位とを避ける経路を通る電流ループ経路を抽出することを特徴としている。
また、本発明の基板設計装置は、前記電流ループ経路が、信号線路、電源線路、及びグランド線路の少なくとも1つの線路を介した経路であることを特徴としている。
また、本発明の基板設計装置は、前記電流ループ経路が、前記プリント基板に形成されたベタ面及び所定の形状に形成された所定の配線パターンの少なくとも一方を介した経路であることを特徴としている。
更に、本発明の基板設計装置は、前記電流ループ経路に対して、前記電流ループ経路の面積を小さくするバイパスコンデンサを付加する付加部(36)を備えることを特徴としている。
この発明によると、基板データからプリント基板に形成される電流ループ経路が抽出され、抽出された電流ループ経路の面積から電流ループ経路による生ずる電磁的ノイズが算出され、算出された結果が表示される。
また、本発明の基板設計装置は、前記抽出部が、前記プリント基板の表面に対して平行な第1面内における前記電流ループ経路の面積、及び当該第1面に垂直な第2面内における前記電流ループ経路の面積の少なくとも一方を最小とする電流ループ経路を抽出することを特徴としている。
また、本発明の基板設計装置は、前記抽出部が、前記電流ループ経路が前記プリント基板に形成されたベタ面を介する場合には、当該ベタ面に形成された中抜き部位と、当該中抜き部の間であって間隔が所定間隔以下である部位とを避ける経路を通る電流ループ経路を抽出することを特徴としている。
また、本発明の基板設計装置は、前記電流ループ経路が、信号線路、電源線路、及びグランド線路の少なくとも1つの線路を介した経路であることを特徴としている。
また、本発明の基板設計装置は、前記電流ループ経路が、前記プリント基板に形成されたベタ面及び所定の形状に形成された所定の配線パターンの少なくとも一方を介した経路であることを特徴としている。
更に、本発明の基板設計装置は、前記電流ループ経路に対して、前記電流ループ経路の面積を小さくするバイパスコンデンサを付加する付加部(36)を備えることを特徴としている。
本発明によれば、基板データからプリント基板に形成される電流ループ経路を抽出し、抽出した電流ループ経路の面積から電流ループ経路による生ずる電磁的ノイズを算出し、算出した結果を表示しているため、電磁的ノイズの増大を極力招くことのない電流ループ経路の設計及び評価を容易に行うことができるという効果がある。
以下、図面を参照して本発明の一実施形態による基板設計装置について詳細に説明する。図1は、本発明の一実施形態による基板設計装置の要部構成を示すブロック図である。図1に示す通り、本実施形態の基板設計装置1は、設計装置本体11、入力装置12、及び表示装置13(表示部)を備えており、ユーザによる入力装置12を介した指示に応じて設計装置本体11がプリント基板の設計を行い、その結果を表示装置13に適宜表示するものである。
設計装置本体11は、CPU(中央処理装置)21、RAM22、及びハードディスク23を備える。CPU21は、ハードディスク23に格納された各種のプログラム(図示省略)に従って、入力装置12を介したユーザの指示に応じたプリント基板の設計を行う。具体的には、CPU21がハードディスク23に格納された各種プログラムを読み出すことにより、CPU21上には部品配置修正部31、配線配置修正部32、電流ループ経路抽出部33(抽出部)、放射ノイズ算出部34(算出部)、エラー判定部35、バイパスコンデンサ付加部36、及び電流ループ表示部37(表示部)が実現され、これらが協働してプリント基板の設計を行う。
部品配置修正部31は、ユーザによる入力装置12の操作に応じて、IC(Integrated Circuit:集積回路)等の電子部品のプリント基板上への配置、及び既にプリント基板上に配置された電子部品の位置の修正等を行う。配線配置修正部32は、ユーザによる入力装置12の操作に応じて、プリント基板上に形成される配線の配置及び、既にプリント基板上に配置された配線の修正等を行う。
電流ループ経路抽出部33は、ユーザによって作成されてハードディスク23に記録されている基板データD1を読み出し、基板データD1からプリント基板に形成される電流ループ経路を抽出する。図2は、電流ループ経路抽出部33で行われる電流ループ経路の抽出処理を説明するための図であって、(a)はプリント基板上に形成される回路の一部を示す図であり、(b)は(a)に示す回路から抽出される電流ループ経路の一例を示す図である。
図2(a)に示す通り、プリント基板上には、所定の信号を送信するドライバIC41、ドライバIC41からの信号を受信するレシーバIC42、及びノイズを除去するバイパスコンデンサ43と、これらの間を接続する配線44〜46とが配置されているとする。ここで配線44は、ドライバIC41の電源ピン41aとバイパスコンデンサ43の一方の電極とを接続する。配線45は、ドライバIC41のグランドピン41b、レシーバIC42のグランドピン42a、及びバイパスコンデンサ43の他方の電極を接続するグランド線路である。配線46は、ドライバIC41の信号ピン41cとレシーバIC42の信号ピン42bとを接続する信号線路である。
図2(a)に示す回路に対して、電流ループ経路抽出部33は、例えば図2(b)に示す電流ループ経路Pを抽出する。つまり、ドライバIC41の電源ピン41cを始点とすると、配線46、レシーバIC42の信号ピン42bからレシーバIC42の内部を介してレシーバIC42のグランドピン42aに至る経路、配線45、バイパスコンデンサ43、配線44、及びドライバIC41の電源ピン41cからドライバIC41の内部を介してドライバIC41の電源ピン41cに至る経路からなる電流ループ経路Pを抽出する。
尚、図2に示した電流ループ経路Pは、線路44(電源線路)、線路45(グランド線路)、及び線路46(信号線路)を介した経路となっている。しかしながら、電流ループ経路抽出部33によって抽出される電流ループ経路は、信号線路、電源線路、及びグランド線路の全てを介した経路である必要はなく、信号線路、電源線路、及びグランド線路の少なくとも1つの線路を介した経路であれば良い。このため、例えば信号線路のみを介した電流ループ経路や、電源線路及びグランド線路のみを介した電流ループ経路も電流ループ経路抽出部33によって抽出されることがある。
また、電流ループ経路抽出部33は、図2に示す通り、信号線路、電源線路、及びグランド線路等の所定の形状(例えば、線状)に形成された配線パターンを介する電流ループ経路Pを抽出するだけではない。例えば、プリント基板にベタ面が形成されている場合には、ベタ面を介する電流ループ経路や、ベタ面と上記の配線パターンとの双方を介する電流ループ経路を抽出することも可能である。
ここで、プリント基板の表面に形成された配線を流れる電流のリターンパスが、プリント基板の内部又は裏面に形成されたベタ面を介するように設計されている場合には、そのリターンパスは、ベタ面内の経路であって表面に形成された配線に沿う経路になることが知られている。このため、電流ループ経路抽出部33は、表面に形成された配線を考慮しつつ、ベタ面内における電流ループ経路を抽出する。
また、ベタ面内における電流ループ経路を抽出する場合において、ベタ面に中抜き部位(金属層が形成されていない部位)等があるときには、電流ループ経路抽出部33は、その中抜き部位、及びそ中抜き部位の間隔が所定間隔以下である部位を避ける経路であって、電流ループ経路の面積を極力増大させない経路を電流ループ経路として抽出する。図3は、ベタ面に中抜き部位が形成されている場合に、抽出される電流ループ経路の一例を示す図である。
図3に示す通り、プリント基板の内部又は裏面に形成されたベタ面B1の中央部に中抜き部位Z1〜Z4が隣接して形成されているとする。尚、図3においては、プリント基板の表面に形成されたピンT1,T2、及びこれらピンT1,T2間における電流経路P11も併せて図示している。図3に示す通り、ベタ面B1に形成された中抜き部位Z3のために、ベタ面B1内における電流ループ経路をプリント基板表面における電流経路P11に沿う経路とすることはできない。このため、電流ループ経路抽出部33は、ベタ面B1を避けつつ電流ループ経路の面積を極力増大させない電流経路P12(中抜き部位Z3,Z4を迂回する経路)を抽出する。
ここで、ベタ面B1内における経路を、ペタ面B1に形成された中抜き部位の間(例えば、中抜き部位Z2,Z3間)を通る経路にすれば、図3に示す電流経路P12よりも電流ループ面積を値策することができるとも考えられる。しかしながら、中抜き部位の間隔が所定間隔以下になると、インピーダンスの変化が変化が生じて高周波電流の反射が生ずるため、電流ループ経路抽出部33は、かかる部位も避ける図3に示す電流経路P12を抽出する。
また、電流ループ経路抽出部33は、プリント基板の表面に対して平行な面(第1面)内における電流ループ経路の面積、及びこの第1面に垂直な面(第2面)内における電流ループ経路の面積の少なくとも一方を最小とする電流ループ経路を抽出する。例えば、電流ループ経路の候補が複数得られる場合において、何れの電流ループ経路についても平面視における面積(第1面内における面積)が、断面視における面積(第2面内における面積)よりも大きいときには、平面視における面積が最小となる電流ループ経路を抽出する。
これに対し、電流ループ経路の候補が複数得られる場合において、何れの電流ループ経路についても断面視における面積(第2面内における面積)が平面視における面積(第1面内における面積)よりも大きいときには、断面視における面積が最小となる電流ループ経路を抽出する。尚、平面視における面積と断面視における面積とを個別に評価するのではなく、平面視における面積と断面視における面積との双方を考慮して、例えばそれらの和が最小となる電流ループ経路を抽出しても良い。
放射ノイズ算出部34は、電流ループ経路抽出部33で抽出された電流ループ経路の面積から、その電流ループ経路により生ずる電磁的ノイズを算出する。具体的には、以下の式を用いて電流ループ経路に起因する電界強度E[V/m]を算出する。
E=1.316×10−14・(i・f2・S・(K+1))/d
尚、上記式において、変数iは電流ループ経路を流れる電流の大きさ[A]、変数fは同電流の周波数[Hz]、変数Sは電流ループ経路の面積[m2]である。また、変数dはプリント基板(電流ループ経路)から電界強度を測定する測定点までの距離[m]である。尚、変数Kは大地からの反射係数であってその値は「1」である。
E=1.316×10−14・(i・f2・S・(K+1))/d
尚、上記式において、変数iは電流ループ経路を流れる電流の大きさ[A]、変数fは同電流の周波数[Hz]、変数Sは電流ループ経路の面積[m2]である。また、変数dはプリント基板(電流ループ経路)から電界強度を測定する測定点までの距離[m]である。尚、変数Kは大地からの反射係数であってその値は「1」である。
エラー判定部35は、放射ノイズ算出部34で算出された電磁的ノイズが、ハードディスク23に判定データD2として記録されている閾値を越えているか否かを判定する。つまり、電流ループ経路抽出部33で抽出された電流ループ経路に起因する電磁的ノイズが判定データD2で規定されるノイズ量よりも大きいか否かを判定する。
バイパスコンデンサ付加部36は、エラー判定部35において電流ループ経路に起因する電磁的ノイズが判定データD2で規定されるノイズ量よりも大きいと判定された場合に、その電流ループ経路の面積を小さくするバイパスコンデンサを付加する。つまり、バイパスコンデンサ付加部36は、電流ループにバイパスコンデンサを付加して電流ループ経路の面積を小さくすることにより電磁的ノイズの低減を図るものである。バイパスコンデンサ付加部36は、例えば電流ループ経路が最も近接する位置、或いは電流ループ経路に対するバイパスコンデンサの位置を変えつつループ面積を計算してループ面積が最小となる位置にバイパスコンデンサを配置する。
図4は、バイパスコンデンサ付加部36によるバイパスコンデンサの付加例を示す図である。図4(a)に示す通り、プリント基板上には、所定の信号を送信するドライバIC51、ドライバIC51からの信号を受信するレシーバIC52、及びノイズを除去するバイパスコンデンサ53と、これらの間を接続する配線54〜58とが配置されているとする。
ここで、配線54はドライバIC51の電源ピン51aとレシーバIC52の電源ピン52aと接続し、配線55はドライバIC51のグランドピン51bとレシーバIC52のグランドピン52bと接続し、配線56はドライバIC51の信号ピン51cとレシーバIC52の信号ピン52cと接続する。また、配線57はドライバIC51の電源ピン51aとバイパスコンデンサ53の一方の電極とを接続し、配線58はドライバIC51のグランドピン51bとバイパスコンデンサ53の他方の電極とを接続する。
図4(a)に示す回路においては、ドライバIC51の信号ピン51cを始点とすると、配線56、レシーバIC52の信号ピン52cからレシーバIC52の内部を介してレシーバIC52のグランドピン52bに至る経路、配線55、ドライバIC51のグランドピン51b、配線58、バイパスコンデンサ53、配線57、及びドライバIC51の電源ピン51aからドライバIC51の内部を介してドライバIC51の信号ピン51cに至る経路からなる電流ループ経路が形成されている。この電流ループ経路の面積は、図4(a)において斜線を付した部分である。
図4(b)に示す回路は、図4(a)に示す回路の配線54,55が最も近接する位置にバイパスコンデンサBPを付加した回路である。このバイパスコンデンサBPによって、電流ループ経路は、ドライバIC51の信号ピン51cを始点とすると、配線56、レシーバIC52の信号ピン52cからレシーバIC52の内部を介してレシーバIC52のグランドピン52bに至る経路、配線55、バイパスコンデンサBP、配線54、及びドライバIC51の電源ピン51aからドライバIC51の内部を介してドライバIC51の信号ピン51cに至る経路に変更される。この電流ループ経路の面積は、図4(n)において斜線を付した部分であり、図4(a)における斜線を付した部分(電流ループ経路の面積)に比べて大きく減少しているのが分かる。
電流ループ表示部37は、電流ループ経路抽出部33〜バイパスコンデンサ付加部36の処理で得られる各種結果を表示装置13に表示させる表示データを作成する。例えば、電流ループ経路抽出部33で抽出された電流ループ経路、放射ノイズ算出部34で算出された電磁的ノイズの大きさ、エラー判定部35の判定結果、バイパスコンデンサ付加部36で付加されたバイパスコンデンサ等を表示装置13に表示させる表示データを作成する。
ここで、電流ループ経路を表示させる場合には、その表示方法として任意の方法を用いることができる。例えば、電流ループ経路のみを表示させたり、プリント基板(プリント基板上の電子部品や配線含む)とともに電流ループ経路を表示させることができる。また、電流ループ経路の平面透視状態や断面透視状態を二次元的に表示させたり、或いは電流ループ経路を三次元的に表示させることができる。更には、電流ループ経路全体を表示させるのみならず、例えばベタ面内における電流経路のように、電流ループ経路の一部のみを表示させることもできる。
RAM22は、揮発性のメモリであり、CPU21で行われる処理で用いられる各種変数の値や、プリント基板の設計途中のデータ等を一時的に記憶する。ハードディスク23は、前述したユーザによって作成された基板データD1及びエラー判定部35で用いられる判定データD2を記憶するとともに、図1中の部品配置修正部31〜電流ループ表示部37を実現する各種プログラム(図示省略)を記憶する。
入力装置12は、キーボードやマウス等を備えており、ユーザの操作に応じた操作情報を設計装置本体11に出力する。表示装置13は、CRT(Cathode Ray Tube)又は液晶表示装置等を備えており、設計装置本体11で設計された結果を表示する。具体的には、電流ループ表示部37から出力される表示データに従って、電流ループ経路等を表示する。
次に、上記構成における基板設計装置1を用いたプリント基板の設計手順について説明する。図5は、プリント基板の設計手順の概要を示すフローチャートである。プリント基板の設計が開始されると、まずユーザの操作によってプリント基板上への電子部品の配置が行われる(ステップS11)。具体的には、ユーザが表示装置13の表示内容を参照しつつ入力装置12を操作して、電子部品を配置すべき位置及びその位置に配置する電子部品の種類を指定する。すると、部品配置修正部31がユーザによって指定された電子部品の指示位置への配置を実行する。
プリント基板上に複数の電子部品を配置する必要がある場合には、ユーザによって上記と同様の操作が繰り返される。尚、ユーザの操作によって、新たな電子部品の配置のみならず、既にプリント基板上に配置した電子部品の位置及び種類の修正も可能である。電子部品の配置が終了すると、以上の操作によって作成されたデータは、基板データD1としてハードディスク23に記録される。
次に、ユーザの操作によってプリント基板上への配線の配置が行われる(ステップS12)。具体的には、ユーザが表示装置13の表示内容を参照しつつ入力装置12を操作して、配線を配置すべき位置を指定する。すると、配線配置修正部32がユーザによって指定された配線の指示位置への配置を実行する。プリント基板上に複数の配線を配置する必要がある場合には、ユーザによって上記と同様の操作が繰り返される。尚、電子部品を配置する場合と同様に、新たな配線の配置のみならず既にプリント基板上に配置した配線の修正も可能である。電子部品の配置が終了すると、以上の操作によって作成されたデータが、基板データD1に追加されてハードディスク23に記録される。
プリント基板上への電子部品及び配線の配置が終了すると電流ループ評価処理が行われる(ステップS13)。図6は、電流ループ評価処理の詳細を示すフローチャートである。処理が開始されると、電流ループ経路抽出部33がハードディスク23に記録されている基板データD1を読み出し、基板データD1からプリント基板に形成される電流ループ経路を抽出する(ステップS21)。具体的には、電源線路、グランド線路、及び信号線路のうちの少なくとも1つ通る電流ループ経路や、これらの線路に加えてベタ面を通る電流ループ経路を抽出する。ここで、電流ループ経路について複数の候補がある場合には、ループ面積を極力増大させない経路を抽出する。
電流ループ経路の抽出が終了すると、放射ノイズ算出部34が、抽出された電流ループ経路のループ面積を用いて電磁的ノイズを算出する(ステップS22)。具体的には、前述した電界強度E[V/m]を求める式に対して、抽出された電流ループ経路のループ面積Sと、その電流ループ経路を流れる電流の大きさi及び周波数fとを代入して電磁的ノイズを算出する。尚、プリント基板(電流ループ経路)から電界強度を測定する測定点までの距離dは、例えば3[m]に設定される。以上の電磁的ノイズを算出する処理は、ステップS22で抽出された電流ループ経路の全てに対して行われる。
以上の処理が終了すると、放射ノイズ算出部34で算出された電磁的ノイズの大きさが規定ノイズ量よりも大であるか否かの判定がエラー判定部35により行われる(ステップS23)。具体的には、エラー判定部35は、ハードディスク23に記録された判定データD2を読み出し、放射ノイズ算出部34で算出された電磁的ノイズが判定データD2で規定されるノイズ量よりも大きいか否かを判断する。
放射ノイズ算出部34で算出された電磁的ノイズが判定データD2で規定されるノイズ量よりも小さい場合(判断結果が「NO」の場合)には、図6に示す電流ループ評価処理の一連の処理が終了する。これに対し、算出された電磁的ノイズが判定データD2で規定されるノイズ量よりも大きい場合(判断結果が「YES」の場合)には、電流ループ表示部37が表示装置13に対して表示データを出力して表示装置13にエラー表示を行う(ステップS24)。
次いで、電流ループ経路のループ面積を小さくし得るバイパスコンデンサの位置を算出する処理がバイパスコンデンサ付加部36で行われる(ステップS25)。具体的には、図4を用いて説明した通り、電流ループ経路が最も近接する位置を、バイパスコンデンサを配置すべき位置として求める。或いは、電流ループ経路に対するバイパスコンデンサの位置を変えつつループ面積を計算してループ面積が最小となる位置を、バイパスコンデンサを配置すべき位置として求める。尚、ステップS22で抽出された電流ループ経路のうち、電磁的ノイズが規定ノイズ量よりも大きくなるものが複数ある場合には、各々の電流ループ経路についてバイパスコンデンサを配置すべき位置が求められる。
以上の処理が終了すると、未使用のバイパスコンデンサの有無がバイパスコンデンサ付加部36において判断される(ステップS26)。つまり、プリント基板上のバイパスコンデンサの数が、予め設定された使用予定のバイパスコンデンサの数(例えば、20個)を越えたか否かが判断される。未使用のバイパスコンデンサがあると判断した場合(判断結果が「YES」)の場合には、バイパスコンデンサ付加部36は未使用のバイパスコンデンサを、ステップS25で算出した位置に配置する(ステップS27)。
これに対し、未使用のバイパスコンデンサが無いと判断した場合(ステップS26の判断結果が「NO」の場合)には、バイパスコンデンサ付加部36は新たなバイパスコンデンサを作成する(ステップS28)。そして、この新たに作成したバイパスコンデンサを、ステップS25で算出した位置に配置する(ステップS29)。バイパスコンデンサの配置が終了すると、図6に示す電流ループ評価処理の一連の処理が終了する。
電流ループ評価処理が終了すると、配線確定処理が行われる(ステップS14)。具体的には、ステップS22で抽出されて、電磁的ノイズが規定ノイズ量以下である電流ループ経路、及びステップS27,S29でバイパスコンデンサが配置された電流ループ経路のプリント基板上の位置を確定する処理が行われる。位置が確定された電流ループ経路をなす配線又はベタ面を示すデータは、確定した旨を示すデータとともに基板データD1としてハードディスク23に記録される。
尚、図6においては、説明を簡単にするためにステップS25でバイパスコンデンサを配置する位置を求め、ステップS27,S29でその位置にバイパスコンデンサを配置するだけで処理を終了している。しかしながら、バイパスコンデンサが付加された電流ループ経路についても新たな電流ループ経路を抽出し(ステップS21)、この新たな電流ループ経路の電磁的ノイズが規定ノイズ量よりも大であるかを判定(ステップS23)するのが望ましい。以上の処理によって、本実施形態の基板設計装置1を用いたプリント基板の設計手順が終了する。以上の手順によって設計されたプリント基板は、表示装置13に表示される。
図7は、本実施形態の基板設計装置1を用いて設計されたプリント基板の第1表示例を示す図である。図7に示す例では、プリント基板の表面に配置される電子部品61,62及びバイパスコンデンサ63,64、プリント基板の内部又は裏面に形成されるベタ面65,66、及びこれらを接続する配線及びバイア(ビア)が平面透視状態で重ね合わされて二次元的に表示される。また、これらに加えて、プリント基板表面における電流経路P21と、プリント基板の内部又は裏面のベタ面を介する電流経路P22とからなる電流ループ経路P20が表示される。
図7に示す第1表示例を参照することで、ユーザ(例えば、基板設計者)は、プリント基板表面における電流経路P21のみならず、プリント基板の内部又は裏面のベタ面を介する電流経路P22を直感的且つ容易に確認することができる。例えば、図7に示す例では、プリント基板の内部又は裏面のベタ面を介する電流経路P22は、プリント基板の表面に形成された配線にほぼ沿った経路になっているが、ベタ面65とベタ面65との間に形成された間隙Gによって、プリント基板の表面に形成された配線の経路からは多少ずれた部分があることを容易に確認することができる。また、図7に示す表示から、平面視における電流ループ経路P20のおおよそのループ面積も容易に確認することができる。
図8は、本実施形態の基板設計装置1を用いて設計されたプリント基板の第2表示例を示す図である。図8に示す例では、プリント基板の4つの層L11,L12,L13,L14が分離した状態で表示されるとともに、層L11に形成されたバイパスコンデンサのピン71,72及び配線73プリント基板の内部に形成されたバイア74〜76、層L12,L13にに形成されたベタ面77,78、及び層L14に形成された配線79が、斜視状態で三次元的に表示される。
また、これらに加えて、層L13に形成されたベタ面78を介する電流経路P31、バイア74を介する電流経路P32、層L11に形成されたピン71,72を介する電流経路P33、バイア75を介する電流経路P34、及び層L12に形成されたベタ面77を介する電流経路P35を含む電流ループ経路P30が表示される。尚、図8に示す例では電流ループ経路P30の一部のみを表示しているが、その全部を表示しても良いことは言うまでもない。図8の表示がなされることにより、複雑な電流ループ経路であっても、直感的に容易に確認することができる。
ここで、プリント基板においては、信号線路によって形成される電流ループ経路に起因する電磁的ノイズが着目されるが、電源線路とグランド線路とによって形成される電流ループ経路に混入した交流成分起因する電磁的ノイズが問題になる場合もある。前述した通り、本実施形態では、電流ループ経路抽出部33において電源線路とグランド線路とによって形成される電流ループ経路の抽出を行うことができる。このため、図9に示す通り電源線路とグランド線路とによって形成される電流ループ経路の表示も可能である。
図9は、本実施形態の基板設計装置1を用いて設計されたプリント基板の第3表示例を示す図である。図9に示す例では、プリント基板上に配置された電子部品81,82、電源コネクタ83と電源線路84及びグランド線路85とが表示される。電源線路84は、電子部品81の電源ピン81a、電子部品82の電源ピン81a、及び電源コネクタ83の電源供給端子83aを接続している。また、グランド線路85は、電子部品81のグランドピン81b、電子部品82のグランドピン81b、及び電源コネクタ83のグランド端子83bを接続している。
以上の表示に加えて、電源線路84を介する電流経路P41と、グランド線路85を介する電流線路P42からなる電流ループ経路P40が表示される。以上の表示から、電源線路及びグランド線路を介する電流ループ線路を確認することができるとともに、そのおおよそのループ面積も確認することができる。
以上説明した通り、本実施形態では、基板データD1からプリント基板に形成される電流ループ経路を抽出し、抽出した電流ループ経路の面積から電流ループ経路による生ずる電磁的ノイズを算出し、算出された結果を表示している。このため、電磁的ノイズを低減し得る電流ループ経路の設計及び評価を容易に行うことができる。ここで、電流ループ経路を抽出する際に、ループ面積が極力小さくなる経路を選択しているため、電磁的ノイズをより低減することができる。具体的には、プリント基板から3m離間した位置での放射ノイズのピーク値を15dB程度低下させることができる。更に、本実施形態では、ベタ面が無くとも電磁的ノイズを低減し得る電流ループ経路の設計が可能である。
また、本実施形態では、電磁的なノイズを低減し得るループ面積の小さな電流経路が自動的に抽出されるため、設計に要する時間を短縮することができるとともに、プリント基板から放射されるノイズがユーザ(基板設計者)のスキルに大きく左右されるといった事態を防止することもできる。更に、設計されたプリント基板を電流経路と共に表示するといった多種多様な形で表示装置13に表示することができるため、設計者への教育的効果も得られる。
以上、本発明の実施形態による基板設計装置について説明したが、本発明は上記実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した実施形態では、設計されたプリント基板の平面透視状態を二次元的に表示させ、又は斜視状態を三次元的に表示する場合を例に挙げて説明した。しかしながら、プリント基板の断面透視状態を二次元又は三次元的に表示させても良い。つまり、プリント基板の全体又は一部をユーザの所望の方向から見た(透視した)状態を表示させることができる。
1 基板設計装置
13 表示装置
33 電流ループ経路抽出部
34 放射ノイズ算出部
36 バイパスコンデンサ付加部
37 電流ループ表示部
13 表示装置
33 電流ループ経路抽出部
34 放射ノイズ算出部
36 バイパスコンデンサ付加部
37 電流ループ表示部
Claims (6)
- プリント基板の設計情報である基板データを用いて電流ループ経路の設計を行う基板設計装置において、
前記基板データから前記プリント基板に形成される電流ループ経路を抽出する抽出部と、
前記抽出部で抽出された電流ループ経路の面積から当該電流ループ経路により生ずる電磁的ノイズを算出する算出部と、
前記算出部で得られた結果を表示する表示部と
を備えることを特徴とする基板設計装置。 - 前記抽出部は、前記プリント基板の表面に対して平行な第1面内における前記電流ループ経路の面積、及び当該第1面に垂直な第2面内における前記電流ループ経路の面積の少なくとも一方を最小とする電流ループ経路を抽出することを特徴とする請求項1記載の基板設計装置。
- 前記抽出部は、前記電流ループ経路が前記プリント基板に形成されたベタ面を介する場合には、当該ベタ面に形成された中抜き部位と、当該中抜き部の間であって間隔が所定間隔以下である部位とを避ける経路を通る電流ループ経路を抽出することを特徴とする請求項1記載の基板設計装置。
- 前記電流ループ経路は、信号線路、電源線路、及びグランド線路の少なくとも1つの線路を介した経路であることを特徴とする請求項1記載の基板設計装置。
- 前記電流ループ経路は、前記プリント基板に形成されたベタ面及び所定の形状に形成された所定の配線パターンの少なくとも一方を介した経路であることを特徴とする請求項1記載の基板設計装置。
- 前記電流ループ経路に対して、前記電流ループ経路の面積を小さくするバイパスコンデンサを付加する付加部を備えることを特徴とする請求項1から請求項5の何れか一項に記載の基板設計装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326215A JP2009151363A (ja) | 2007-12-18 | 2007-12-18 | 基板設計装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007326215A JP2009151363A (ja) | 2007-12-18 | 2007-12-18 | 基板設計装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009151363A true JP2009151363A (ja) | 2009-07-09 |
Family
ID=40920488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007326215A Pending JP2009151363A (ja) | 2007-12-18 | 2007-12-18 | 基板設計装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009151363A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014026599A (ja) * | 2012-07-30 | 2014-02-06 | Renesas Electronics Corp | 遠方電界強度予測装置、方法及びプログラム |
EP3992834A1 (en) | 2020-10-29 | 2022-05-04 | Fujitsu Limited | Computer program, training data generating method, and computing system |
US11716817B2 (en) | 2019-12-05 | 2023-08-01 | Mitsubishi Electric Corporation | Board design assistance device, board design assistance method, and recording medium |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266370A (ja) * | 1996-03-28 | 1997-10-07 | Canon Inc | 片面プリント配線板および該片面プリント配線板の設計方法 |
JPH10242656A (ja) * | 1998-01-16 | 1998-09-11 | Nec Corp | プリント回路基板およびその設計方法およびプリント回路基板の配線パターン作製装置 |
JPH11316774A (ja) * | 1998-05-01 | 1999-11-16 | Fuji Xerox Co Ltd | プリント基板の設計方法及び設計装置 |
JP2001282882A (ja) * | 2000-01-27 | 2001-10-12 | Matsushita Electric Ind Co Ltd | ノイズ低減に適したプリント配線基板の設計を支援する設計支援装置 |
JP2002016337A (ja) * | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
JP2004246869A (ja) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 設計チェックシステム、設計チェック方法、及び設計チェックプログラム |
JP2007011629A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
JP2007226566A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | リターンルート探索装置、回路設計装置、リターンルート探索プログラム、および回路設計プログラム |
-
2007
- 2007-12-18 JP JP2007326215A patent/JP2009151363A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09266370A (ja) * | 1996-03-28 | 1997-10-07 | Canon Inc | 片面プリント配線板および該片面プリント配線板の設計方法 |
JPH10242656A (ja) * | 1998-01-16 | 1998-09-11 | Nec Corp | プリント回路基板およびその設計方法およびプリント回路基板の配線パターン作製装置 |
JPH11316774A (ja) * | 1998-05-01 | 1999-11-16 | Fuji Xerox Co Ltd | プリント基板の設計方法及び設計装置 |
JP2001282882A (ja) * | 2000-01-27 | 2001-10-12 | Matsushita Electric Ind Co Ltd | ノイズ低減に適したプリント配線基板の設計を支援する設計支援装置 |
JP2002016337A (ja) * | 2000-06-29 | 2002-01-18 | Sony Corp | プリント基板の配線構造チェックシステム |
JP2004246869A (ja) * | 2003-01-20 | 2004-09-02 | Matsushita Electric Ind Co Ltd | 設計チェックシステム、設計チェック方法、及び設計チェックプログラム |
JP2007011629A (ja) * | 2005-06-29 | 2007-01-18 | Toshiba Corp | プリント配線基板のリターンパスチェックシステム |
JP2007226566A (ja) * | 2006-02-23 | 2007-09-06 | Fujitsu Ltd | リターンルート探索装置、回路設計装置、リターンルート探索プログラム、および回路設計プログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014026599A (ja) * | 2012-07-30 | 2014-02-06 | Renesas Electronics Corp | 遠方電界強度予測装置、方法及びプログラム |
US11716817B2 (en) | 2019-12-05 | 2023-08-01 | Mitsubishi Electric Corporation | Board design assistance device, board design assistance method, and recording medium |
EP3992834A1 (en) | 2020-10-29 | 2022-05-04 | Fujitsu Limited | Computer program, training data generating method, and computing system |
US11630933B2 (en) | 2020-10-29 | 2023-04-18 | Fujitsu Limited | Training data generating method and computing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5396502B2 (ja) | 配線基板の設計システム、設計データの解析方法および解析プログラム | |
US8219954B2 (en) | Printed circuit board analyzing system, printed circuit board designing assisting system, their methods, and program | |
US20110082681A1 (en) | Coupled analysis simulation apparatus and coupled analysis simulation method | |
JP5407632B2 (ja) | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム | |
JP2007286691A (ja) | 集積回路設計装置 | |
JP2006253187A (ja) | 電源解析方法および電源解析を実行するプログラム | |
JP4803127B2 (ja) | 差動線路emi解析システム、差動線路emi解析方法およびプログラム | |
KR20110009634A (ko) | 배선 설계 지원 장치, 배선 설계 지원 방법, 및 배선 설계 지원 프로그램을 기록한 컴퓨터 판독가능한 기록 매체 | |
JP2009151363A (ja) | 基板設計装置 | |
JP2007140839A (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
JP2010262338A (ja) | 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム | |
JP6822100B2 (ja) | ビアモデル生成プログラム、ビアモデル生成方法及び情報処理装置 | |
JP2008293066A (ja) | 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法 | |
JP2010039598A (ja) | 多層プリント回路基板の配線表示装置およびその表示方法 | |
JP3119242B2 (ja) | プリント基板配線処理システム及び方法 | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP2009146271A (ja) | 基板評価装置、基板評価方法、基板評価プログラム、および基板評価プログラムを格納した記録媒体 | |
JP2011008664A (ja) | Emcの判定方法と判定システム | |
JP2014127165A (ja) | 回路設計プログラム、回路設計装置及び回路設計方法 | |
JP4971123B2 (ja) | 基板設計装置 | |
JP2009151364A (ja) | 基板設計装置 | |
US7409662B1 (en) | Systems and methods involving designing shielding profiles for integrated circuits | |
JP4760622B2 (ja) | 電磁放射解析装置、解析方法、および解析プログラム | |
JP4218725B2 (ja) | 統合電源系解析システム、統合電源系解析方法及び多層プリント回路基板 | |
US8204722B2 (en) | Simulation apparatus, simulation method, and simulation program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121106 |