JP5080056B2 - 静電気保護用半導体装置 - Google Patents
静電気保護用半導体装置 Download PDFInfo
- Publication number
- JP5080056B2 JP5080056B2 JP2006279790A JP2006279790A JP5080056B2 JP 5080056 B2 JP5080056 B2 JP 5080056B2 JP 2006279790 A JP2006279790 A JP 2006279790A JP 2006279790 A JP2006279790 A JP 2006279790A JP 5080056 B2 JP5080056 B2 JP 5080056B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- sink
- type
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図3は、接合界面濃度とDC耐圧の関係を評価した結果である。これより、20V以上の耐圧を得るには、接合界面濃度は2×1017/cm3 以下であることが必要と分かる。また図4は、Rを20μm、L2を10μmとした場合の、接合界面濃度と単位アノード長あたりのESD−HBM耐圧の関係を評価した結果である。20V/μm以上のESD−HBM耐圧を得るには、接合界面濃度は2×1015/cm3 以上であることが必要と分かる。よって、接合界面濃度は、2×1015/cm3 〜2×1017/cm3 の範囲とすることが適切である。
図5は、接合界面濃度を1.4×1016/cm3 、L2を10μmとした場合の、Rと単位アノード長あたりのESD−HBM耐圧の関係を評価した結果である。20V/μm以上のESD−HBM耐圧を得るには、Rが10μm以上であることが必要と分かる。Rを0に漸近したときのESD−HBM耐圧の値は、寄生的なpnp型トランジスタの動作に相当するもので、約9V/μmである。このpnp型トランジスタの寄与によるESD−HBM耐圧を除いたものが、双方向ダイオードの動作によるESD−HBM耐圧に相当する。図6は、Rと、Rと双方向ダイオードの動作によるESD−HBM耐圧との関係(図5の関係)におけるESD−HBM耐圧の微分係数、との関係を、Rが5μmのときの微分係数を1として規格化し整理した結果である。Rが15μm以上になると微分係数は減少し、35μmでは70%まで低下してしまう。これは、シンクp型領域17a、17bの中にESD−HBM耐圧に寄与しない領域が増えることを意味する。つまり、一方のシンク領域の電流密度が他のシンク領域に近い側で高くなるために、電流に偏りが生じるためである。以上より、Rは、10μm〜35μmの範囲とするのが適切である。L1=R+14であるから、L1の適切な範囲は、24μm〜49μmである。
この離間距離L2の値は、寄生的なpnp型トランジスタの動作によるESD−HBM耐圧の値に影響を与える。図7は、接合界面濃度を1.4×1016/cm3 、Rを20μmとした場合の、L2と寄生的なpnp型トランジスタの動作によるESD−HBM耐圧との関係を評価した結果である。L2を5μm以下としたときにリーク電流が発生した。L2が20μm以上ではESD−HBM耐圧が低くなり、また、静電気保護用半導体装置の大きさも大きくなってしまう。したがって、L2は、5μm〜20μmの範囲とするのが適切である。
11:埋め込み絶縁膜
12:埋め込みn+ 型領域
13:n型半導体基板
14:トレンチ絶縁膜
15:ポリシリコン膜
16a、16b:アノードp+ 型領域
17a、17b:シンクp型領域
20a、20b:アノード電極
Claims (6)
- 底面絶縁膜と側面絶縁膜とにより、底面および側面が区画されていて、他の素子に対して電気的に絶縁され、他の素子の静電気破壊を防止するための静電気保護用半導体装置において、
前記底面絶縁膜上に形成された、第1伝導型で高キャリア濃度の埋め込み領域と、
前記埋め込み領域上に形成された、前記埋め込み領域よりも低キャリア濃度である第1伝導型の主半導体領域と、
前記主半導体領域表面に形成された第2伝導型の第1電極形成領域と、
前記第1電極形成領域に接合する第1電極と、
前記第1電極形成領域を包含して前記主半導体領域表面部より、先端部が前記埋め込み領域に重畳するように縦方向に形成された第2伝導型の第1シンク領域と、
前記主半導体領域表面に形成され、前記第1電極形成領域とは離れた領域に形成された第2伝導型の第2電極形成領域と、
前記第2電極形成領域に接合する第2電極と、
前記第2電極形成領域を包含して前記主半導体領域表面部より、前記第1シンク領域とは前記主半導体領域を介して分離するように、かつ先端部は前記埋め込み領域に重畳するように、縦方向に形成された第2伝導型の第2シンク領域と、
を有し、
前記第1および第2シンク領域と、前記埋め込み領域との接合部での不純物濃度である接合界面濃度は、2×10 15 /cm 3 〜2×10 17 /cm 3 であり、
前記第1および第2シンク領域の、前記第1電極形成領域と前記第2電極形成領域とを結ぶ線分に平行な方向の幅は、24μm〜49μmであり、
前記主半導体領域表面における、前記第1シンク領域と前記第2シンク領域を離間させる離間距離は、5μm〜20μmである
ことを特徴とする静電気保護用半導体装置。 - 前記第1および第2シンク領域の平面パターンは、短冊形状、トラック形状、リング形状、もしくはそれらの複合形状であることを特徴とする請求項1に記載の静電気保護用半導体装置。
- 前記第1シンク領域と前記第2シンク領域の組が複数組に分割され、
前記第1電極を介して複数の第1シンク領域同士が、および前記第2電極を介して第2シンク領域同士が、電気的に接続されていることを特徴とする請求項1又は請求項2に記載の静電気保護用半導体装置。 - 前記第1電極と前記第2電極のうち、一方は入力端子に接続され、他方は接地電極に接続されていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の静電気保護用半導体装置。
- 前記主半導体領域は、SOI基板であることを特徴とする請求項1ないし請求項4のいずれか1項に記載の静電気保護用半導体装置。
- 自動車用複合ICに内蔵されていることを特徴とする請求項5に記載の静電気保護用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006279790A JP5080056B2 (ja) | 2006-10-13 | 2006-10-13 | 静電気保護用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006279790A JP5080056B2 (ja) | 2006-10-13 | 2006-10-13 | 静電気保護用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008098479A JP2008098479A (ja) | 2008-04-24 |
JP5080056B2 true JP5080056B2 (ja) | 2012-11-21 |
Family
ID=39380991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006279790A Expired - Fee Related JP5080056B2 (ja) | 2006-10-13 | 2006-10-13 | 静電気保護用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5080056B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5292067B2 (ja) * | 2008-11-20 | 2013-09-18 | シャープ株式会社 | 半導体装置およびその製造方法 |
US9224724B2 (en) * | 2012-05-30 | 2015-12-29 | Texas Instruments Incorporated | Mutual ballasting multi-finger bidirectional ESD device |
WO2014181565A1 (ja) * | 2013-05-07 | 2014-11-13 | 株式会社村田製作所 | 半導体装置およびesd保護デバイス |
JP2021166253A (ja) * | 2020-04-07 | 2021-10-14 | 株式会社東海理化電機製作所 | 半導体装置 |
JP2022111601A (ja) | 2021-01-20 | 2022-08-01 | セイコーエプソン株式会社 | 静電気保護回路、半導体装置、電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4029549B2 (ja) * | 2000-07-25 | 2008-01-09 | 日産自動車株式会社 | 半導体装置 |
JP2002093999A (ja) * | 2000-09-20 | 2002-03-29 | Seiko Epson Corp | Soi集積回路用esd保護素子 |
JP4648533B2 (ja) * | 2000-10-30 | 2011-03-09 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP4963024B2 (ja) * | 2006-01-20 | 2012-06-27 | 株式会社豊田中央研究所 | 静電気保護用半導体装置 |
-
2006
- 2006-10-13 JP JP2006279790A patent/JP5080056B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008098479A (ja) | 2008-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8637899B2 (en) | Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals | |
KR100621273B1 (ko) | 정전 방전 보호회로 | |
JP4209433B2 (ja) | 静電破壊保護装置 | |
WO2016017383A1 (ja) | Esd素子を有する半導体装置 | |
JP5243773B2 (ja) | 静電気保護用半導体装置 | |
JP3713490B2 (ja) | 半導体装置 | |
JP5080056B2 (ja) | 静電気保護用半導体装置 | |
KR19980064705A (ko) | 반도체 장치 | |
JP2007242923A (ja) | 半導体集積回路の静電気保護素子 | |
US8188568B2 (en) | Semiconductor integrated circuit | |
JP2009064974A (ja) | 半導体装置 | |
CN106960841B (zh) | 高压晶体管 | |
JP2010129663A (ja) | 半導体装置 | |
JP5203850B2 (ja) | 静電気保護素子 | |
JP3902040B2 (ja) | 半導体保護装置 | |
JP5022013B2 (ja) | 静電気保護用半導体装置および自動車用複合ic | |
JP2009038130A (ja) | 横型mosトランジスタ及びこれを用いた半導体装置 | |
TWI545719B (zh) | 半導體裝置 | |
JP4963026B2 (ja) | 静電気保護用半導体装置 | |
JP2012094565A (ja) | 半導体集積回路のesd保護素子およびそのesd保護回路 | |
JP2006128293A (ja) | 半導体集積回路の静電気保護素子 | |
JP2003060059A (ja) | 保護回路および保護素子 | |
JP4821086B2 (ja) | 半導体装置 | |
JP4457620B2 (ja) | 静電破壊保護回路 | |
JP4963024B2 (ja) | 静電気保護用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5080056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |