JP5078451B2 - 電子部品内蔵モジュール - Google Patents

電子部品内蔵モジュール Download PDF

Info

Publication number
JP5078451B2
JP5078451B2 JP2007153435A JP2007153435A JP5078451B2 JP 5078451 B2 JP5078451 B2 JP 5078451B2 JP 2007153435 A JP2007153435 A JP 2007153435A JP 2007153435 A JP2007153435 A JP 2007153435A JP 5078451 B2 JP5078451 B2 JP 5078451B2
Authority
JP
Japan
Prior art keywords
electronic component
circuit board
module
hole
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007153435A
Other languages
English (en)
Other versions
JP2008306077A (ja
Inventor
司 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007153435A priority Critical patent/JP5078451B2/ja
Publication of JP2008306077A publication Critical patent/JP2008306077A/ja
Application granted granted Critical
Publication of JP5078451B2 publication Critical patent/JP5078451B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電気絶縁性基板の内部に電子部品が配置された電子部品内蔵モジュールに関するものである。
近年のエレクトロニクス機器の小型化・薄型化、高機能化に伴って、プリント基板に実装される電子部品の高密度実装化、および電子部品が実装された回路基板の高機能化への要求が益々強くなっている。このような状況の中、電子部品を基板中に埋め込んだ部品内蔵基板が開発されている(例えば、特許文献1などを参照)。
部品内蔵基板では、通常ではプリント基板の表面に実装している能動部品(例えば、半導体素子)や受動部品(例えば、コンデンサ)を基板の中に埋め込んでいるので、基板の面積を削減することができる。また、表面実装の場合と比較して、電子部品を配置する自由度が高めるため、電子部品間の配線の最適化によって高周波特性の改善なども見込むことができる。
図5は特許文献1に開示された電子部品内蔵モジュールを示す。
この電子部品内蔵モジュール300は、電気絶縁性基板1と、電気絶縁性基板1の一主面上及び他主面上に形成された配線パターン2a,2bと、電気絶縁性基板1の内部に配置されるとともに配線パターン2aに接続された電子部品3a,3bと、配線パターン2aと配線パターン2bの間を電気的に接続するインナービア4とを有している。
電気絶縁性基板1は、無機フィラーと熱硬化性樹脂とを含む混合物からなる。配線パターン2a,2bは、電気伝導性を有する物質からなり、例えば、銅箔や導電性樹脂組成物からなる。インナービア4は、例えば、熱硬化性の導電物質からなる。熱硬化性の導電性物質としては、例えば金属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を用いることができる。
この特許文献1の製造方法は、電気絶縁性基板1を形成する無機フィラー70重量%〜95重量%(混合物に対して)と未硬化状態の熱硬化性樹脂とを含む混合物に、貫通孔を形成して第1のシートに加工する工程と、インナービア4を形成する貫通孔に熱硬化性の導電物質を充填して第2のシートに加工する工程と、配線パターン2aを形成する第1の銅箔の一主面上に電子部品3a,3bを実装する工程と、第1の銅箔の一主面上に、第2のシートを位置合わせして重ね、さらにその上に配線パターン2bを形成する第2の銅箔を重ねて加圧することにより、電子部品3a,3bを埋設する工程と、これを加熱して熱硬化性樹脂および導電性物質を硬化させる工程とからなる。
また、特許文献2には、上記の工程を繰り返して基板301,302を積層することによって図6に示すように多段化を実現し、配線パターンとして多層回路基板を用いた構成が開示されている。
特許第3375555号 特許第3547423号
しかしながら、製造工程中における電気絶縁性基板を構成する熱硬化性樹脂の流動性能や埋設される電子部品の表面に対する濡れ性に主に起因して、完成後に微小な隙間空間が発生する場合がある。
例えば、樹脂モールド成型された通常の半導体パッケージ部品を埋設した構造では、パッケージに使用される樹脂は離型化処理されているため、電気絶縁性基板中の熱硬化性樹脂が密着しにくく、微小な隙間空間を発生させるケースが多い。
このような隙間空間には気体や液体が存在する。例えば、リフロー工程での熱処理のような急激な加熱処理を行えば、隙間空間に存在する気体の熱膨張や、液体が気化した際の体積膨張により、電子部品内蔵モジュールに亀裂が発生する。この亀裂は、接続部などを破断するなどして品質を著しく劣化させることとなる。
本発明は、前記隙間空間の体積膨張を防ぐことができる電子部品内蔵モジュールを提供することを目的とする。
本発明の電子部品内蔵モジュールは、第1回路基板と、第2回路基板と、前記第1回路基板と前記第2回路基板とに挟まれた絶縁層とからなる電子部品内蔵モジュールであって、前記絶縁層は、電気絶縁性を有する無機粉末と熱硬化性樹脂からなり、前記無機粉末と前記熱硬化性樹脂とでその表面が覆われた電子部品を含み、前記第1回路基板と前記絶縁層とに渡って形成され、一端が前記電子部品の表面で開口し、他端が外部に連通した貫通穴があり、前記貫通穴は、無機粉末と熱硬化性樹脂からなる多孔質材料で一部分が埋められていることを特徴とする。
また、前記絶縁層の前記貫通穴の部分は、前記絶縁層の部分が無機粉末と熱硬化性樹脂からなる多孔質材料で埋められ、前記第1回路基板の前記貫通穴の部分は、空洞であることを特徴とする。
この構成によると、外部に通じる多孔質構造を有する孔を任意の位置に任意の形状で、従来の工法と同様にして形成できることから、極めて信頼性が高く、生産性に優れ、コスト面に優れる電子部品内蔵モジュールを実現できる。
以下、本発明を各実施の形態に基づいて説明する。
(実施の形態1)
図1と図2は本発明の実施の形態1を示す。
図1は、本発明の実施形態における電子部品内蔵モジュールを模式的に示した断面図である。なお、本実施形態においては、埋設するモールド成型タイプの電子部品として半導体パッケージ部品を、配線層として多層回路基板を用いた例について説明する。
図1において、100は本発明の電子部品内蔵モジュールであり、下記の要件で構成されている。
11は少なくとも電気絶縁性を有する無機粉末と熱硬化性樹脂からなる絶縁層、12a,12bは配線層として多層回路基板、13a,13b,13c,13dは多層回路基板12a,12bの各表層に形成された回路導体層である。15は多層回路基板12bの任意の位置に任意の断面形状で形成した貫通孔である。14は一端が貫通孔15を通じて電子部品内蔵モジュール100外部に面した、多孔質構造を有する孔で、孔14の内部には無機粉末と熱硬化性樹脂が充填されている。また、16a,16bは上下の多層回路基板12a,12bを接続する熱硬化性の導電物質(導電性金属粉末と熱硬化性樹脂)からなるインナービアである。
更に、17aは絶縁層11に埋設される電子部品としてのチップ型受動部品で、はんだ材料18により回路導体13bに接続して実装されている。17bは絶縁層11に埋設される電子部品としての半導体パッケージ部品で、はんだ材料18により回路導体13bに接続して実装されている。半導体パッケージ部品17bは樹脂モールド工法によりパッケージ化されている。
なお、この実施の形態では、半導体パッケージ部品17bの上面と絶縁層11との界面に隙間空間が形成されやすいと予想して、孔14の一端を半導体パッケージ部品17bの近傍位置で開口するように構成されている。
このような構造の電子部品内蔵モジュール100は、図2に示す工程で製造できる。
ステップS1では、電気絶縁性を有する無機粉末と未硬化状態の熱硬化性樹脂からなるシート11Aに、後に孔14となる凹部14Aを形成し、この凹部14Aに離型皮膜を形成した無機粉末と未硬化状態の熱硬化性樹脂からなるペースト材料Bを充填する。充填されたペースト材料Bの凹部14Aにおける固体分体積比率は、凹部14Aの体積に対して90%以下である。
また、シート11Aに、熱硬化性の導電物質からなるペースト材料A(導電性金属粉末と未硬化状態の熱硬化性樹脂)を充填したインナービア16a,16bを形成する。
ここで、後に図1の絶縁層11となるシート11Aを構成する材料としては、無機粉末としてAl、MgO、BN、AlN、SiOなどから選ばれ、熱硬化性樹脂としてエポキシ樹脂、フェノール樹脂、シアネート樹脂から選ばれる。
ペースト材料Aは金、銀、銅およびニッケルから選ばれる少なくとも一つの導電性金属粉末と、エポキシ樹脂、フェノール樹脂、シアネート樹脂から選ばれる未硬化状態の熱硬化性樹脂からなる。
ペースト材料Bは、Al、MgO、BN、AlN、SiOなどから選ばれ無機粉末にフッ素系やシリコーン系樹脂などから選ばれる離型皮膜を形成した無機粉末と、エポキシ樹脂、フェノール樹脂、シアネート樹脂から選ばれる未硬化状態の熱硬化性樹脂からなる。
ステップS2では、ポリミド基板、ガラエポ基板やセラミック基板などからなる多層回路基板12aの主面上の回路導体13bに、チップ型受動部品17aおよび半導体パッケージ部品17bをはんだ材料18を用いて実装する。
ステップS3では、別の多層回路基板12bを形成する。
ステップS4では、電子部品を実装した多層回路基板12aの主面上に、図2aで作製したシートを載置し、その上に多層回路基板12bを載置する。
ステップS5では、熱プレス工法により必要な加圧および加熱処理を行い、層11を形成するシートおよびインナービア16a,16bと凹部14Aに充填したペースト材料A,Bを構成する熱硬化性樹脂を硬化して一体化を行うと同時に、インナービア16a,16bと多層回路基板12a,12b間の電気的接続を行い、電子部品内蔵モジュール100が完成する。このとき、孔14は一端が半導体パッケージ部品17bの近傍で開口し、孔14の他端は、多層回路基板12bの貫通孔15を介して外部に連通している。詳しくは、多孔質な構造を有する孔14の前記一端は、半導体パッケージ部品17bの上面に面している。
この方法によれば、ペースト材料Bには無機粉末が離型処理されているため熱硬化性樹脂は濡れ難く、ステップS5での加圧、加熱処理時により、ペースト材料B中で蒸発した溶剤成分の抜けた後は微小な空隙となるので、前記隙間空間が形成されるおそれのある位置に多孔質な構造を有する孔14を、ペースト充填するだけの簡便な工法で形成できる。
したがって、この構成の電子部品内蔵モジュールによると、絶縁層11となるシート11Aを構成する熱硬化性樹脂の流動性能や埋設される電子部品の表面に対する濡れ性に主に起因して、完成後に微小な隙間空間が発生しても、その隙間空間に存在した気体や液体は、多孔質構造の孔14を介して外部に漏れ出る構造となるので、急激な加熱処理を施しても亀裂の発生や切断部の破断の発生を防止できる、極めて優れた信頼性を有する電子部品内蔵モジュールを実現できる。
上記の各実施の形態では、配線層として多層回路基板12a,12bを使用したが、少なくとも一層を多層回路基板で構成すればよい。
(実施の形態2)
上記の各実施の形態では、多層回路基板12aに実装されている半導体パッケージ部品17bの上面付近に発生すると予想される隙間空間による影響を低減するために、半導体パッケージ部品17bの上面に対応して孔14を形成したが、図3に示すように、多層回路基板12bにも樹脂モールド工法によりパッケージ化されている半導体パッケージ部品17cが実装されていて、これらを内蔵した電子部品内蔵モジュール100の場合には、半導体パッケージ部品17cの上面に対応して同様に、一端が半導体パッケージ部品17cの近傍で開口し、他端が多層回路基板12aの貫通孔15bを介して外部に連通する多孔質な構造を有する孔14aを形成する。
(実施の形態3)
上記の各実施の形態のステップS5の電子部品内蔵モジュール100の上に更に重ねて、絶縁層と多層回路基板を図4に示すように繰り返した積層することで、従来の電子部品内蔵モジュールのように多段化することも、もちろん可能である。ここでは、絶縁層と多層回路基板からなる部分100Aを電子部品内蔵モジュール100の上に積層したような形状に仕上げられており、電子部品内蔵モジュール100の孔14は、上側に積層されている部分100Aに形成されている孔14bと貫通孔15bを介して外部に連通されている。孔14bは孔14aと同じ多孔質である。
上記の各実施の形態のペースト材料Bは、少なくとも体積比率20%の溶剤成分と無機粉末、熱硬化性樹脂を含有した材料を用いる方法であっても良い。溶剤成分としては、BCA、BC、ECA、ECなどの高沸点溶剤から選ばれる。
上記の各実施の形態のペースト材料Bは、昇華する特性を有する固体と熱硬化性樹脂であっても、同様な効果が得られる。昇華する特性を有する固体としては、樟脳などから選ばれる。
本発明は、電子部品内蔵モジュールが実装された各種の電子装置の信頼性の向上に寄与できる。
本発明の実施形態における電子部品内蔵配線板の断面図 本発明の実施形態に係わる電子部品内蔵配線板の製造方法を模式的に示した工程図 別の実施例の断面図 別の実施例の断面図 従来の電子部品内蔵配線板の断面図 従来の多段構成の電子部品配線板の断面図
符号の説明
100 電子部品内蔵モジュール
11 絶縁層
11A シート
12a,12b 多層回路基板(配線層)
13a〜13d 回路導体層
14 多孔質な構造を有する孔
14A 凹部
15 回路基板に形成した貫通孔
16a,16b インナービア
17a チップ型受動部品(電子部品)
17b 半導体パッケージ部品(電子部品)

Claims (2)

  1. 第1回路基板と、第2回路基板と、前記第1回路基板と前記第2回路基板とに挟まれた絶縁層とからなる電子部品内蔵モジュールであって、
    前記絶縁層は、電気絶縁性を有する無機粉末と熱硬化性樹脂からなり、前記無機粉末と前記熱硬化性樹脂とでその表面が覆われた電子部品を含み、
    前記第1回路基板と前記絶縁層とに渡って形成され、一端が前記電子部品の表面で開口し、他端が外部に連通した貫通穴があり、
    前記貫通穴は、無機粉末と熱硬化性樹脂からなる多孔質材料で一部分が埋められていることを特徴とする
    電子部品内蔵モジュール。
  2. 前記絶縁層の前記貫通穴の部分は、前記絶縁層の部分が無機粉末と熱硬化性樹脂からなる多孔質材料で埋められ、前記第1回路基板の前記貫通穴の部分は、空洞であることを特徴とする
    請求項1記載の電子部品内蔵モジュール。
JP2007153435A 2007-06-11 2007-06-11 電子部品内蔵モジュール Expired - Fee Related JP5078451B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007153435A JP5078451B2 (ja) 2007-06-11 2007-06-11 電子部品内蔵モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007153435A JP5078451B2 (ja) 2007-06-11 2007-06-11 電子部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JP2008306077A JP2008306077A (ja) 2008-12-18
JP5078451B2 true JP5078451B2 (ja) 2012-11-21

Family

ID=40234497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007153435A Expired - Fee Related JP5078451B2 (ja) 2007-06-11 2007-06-11 電子部品内蔵モジュール

Country Status (1)

Country Link
JP (1) JP5078451B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110038521A (ko) * 2009-10-08 2011-04-14 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335081A (ja) * 2001-05-09 2002-11-22 Hitachi Cable Ltd 多層配線基板及びその製造方法
JP2005197427A (ja) * 2004-01-07 2005-07-21 Toppan Printing Co Ltd 受動素子内蔵プリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP2008306077A (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
KR102380304B1 (ko) 전자부품 내장 기판 및 그 제조방법
JP5088138B2 (ja) 実装基板および電子機器
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US20090052150A1 (en) Wiring board, method of manufacturing the same, and semiconductor device having wiring board
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
WO2006011320A1 (ja) 複合型電子部品及びその製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
JP2006324568A (ja) 多層モジュールとその製造方法
US7827681B2 (en) Method of manufacturing electronic component integrated substrate
JP2012074536A (ja) ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
WO2011030542A2 (ja) 電子部品モジュールおよびその製造方法
JPWO2014162478A1 (ja) 部品内蔵基板及びその製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
WO2010067508A1 (ja) 多層基板およびその製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
JP5078451B2 (ja) 電子部品内蔵モジュール
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
JP4287757B2 (ja) 回路部品内蔵モジュール及びその製造方法
JP2005235807A (ja) 積層型電子部品およびその製造方法
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2007201035A (ja) 積層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees