JP5078314B2 - ショットキーバリアダイオードおよびその製造方法 - Google Patents

ショットキーバリアダイオードおよびその製造方法 Download PDF

Info

Publication number
JP5078314B2
JP5078314B2 JP2006283253A JP2006283253A JP5078314B2 JP 5078314 B2 JP5078314 B2 JP 5078314B2 JP 2006283253 A JP2006283253 A JP 2006283253A JP 2006283253 A JP2006283253 A JP 2006283253A JP 5078314 B2 JP5078314 B2 JP 5078314B2
Authority
JP
Japan
Prior art keywords
schottky barrier
schottky
barrier diode
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006283253A
Other languages
English (en)
Other versions
JP2008103436A (ja
Inventor
真吾 太田
竜也 桐山
裕司 岡村
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006283253A priority Critical patent/JP5078314B2/ja
Priority to US11/975,366 priority patent/US7973318B2/en
Publication of JP2008103436A publication Critical patent/JP2008103436A/ja
Priority to US13/150,635 priority patent/US8441017B2/en
Application granted granted Critical
Publication of JP5078314B2 publication Critical patent/JP5078314B2/ja
Priority to US13/887,708 priority patent/US8679954B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ショットキーバリアダイオードおよびその製造方法に関する。
図６は、従来のショットキーバリアダイオードの一例を示している（たとえば、特許文献１参照）。同図に示されたショットキーバリアダイオードＸには、ＳｉＣ基板９１が土台として用いられている。ＳｉＣ基板９１は、（０００１）Ｓｉ面９１ｂと、（０００−１）Ｃ面９１ａとを有している。（０００１）Ｓｉ面９１ｂには、エピタキシャル層９２が形成されている。エピタキシャル層９２には、ガードリング９２ａが形成されている。エピタキシャル層９２上には、絶縁層９３、ショットキー電極９４および金属層９５が積層されている。絶縁層９３には、ショットキー電極９４とエピタキシャル層９２とを接触させるためのコンタクトホール９３ａが形成されている。ショットキー電極９４とエピタキシャル層９２との接触状態は、ショットキーコンタクトとされている。（０００−１）Ｃ面９１ａには、オーミック電極９６が形成されている。オーミック電極９６とＳｉＣ基板９１との接触状態は、オーミックコンタクトとされている。ショットキーバリアダイオードＸは、電気回路において比較的高速なスイッチングに用いられる電子部品である。
しかしながら、ショットキーバリアダイオードＸを逆方向電圧による漏れ電流が小さいものとするには、ショットキー電極９４とエピタキシャル層９２とのショットキーバリアハイトを適切な大きさとする必要がある。エピタキシャル層９２が（０００１）Ｓｉ面９１ｂに形成された構成においては、ショットキーバリアハイトがせいぜい１．０ｅＶ程度であった。このため、ショットキーバリアダイオードＸにおいては、逆方向電圧による漏れ電流を十分に小さくできないという問題があった。
特開２００４−２２１５１３号公報
本発明は、上記した事情のもとで考え出されたものであって、逆方向電圧による漏れ電流を低減することが可能なショットキーバリアダイオードおよびその製造方法を提供することをその課題とする。
本発明によって提供されるショットキーバリアダイオードは、ＳｉＣ基板と、上記ＳｉＣ基板上に形成された半導体層と、上記半導体層に接合されたショットキー電極と、上記ＳｉＣ基板のうち上記半導体層が形成された面とは反対側の面に接合されたオーミック電極と、を備えるショットキーバリアダイオードであって、上記半導体層上に形成されており、上記半導体層の一部を露出させるとともに内側面が上記半導体層から離間するほど断面寸法が大となるように上記ＳｉＣ基板の法線方向に対して傾斜した開口を有する絶縁層を備えており、上記ショットキー電極は、上記半導体層のうち上記開口から露出した部分から上記内側面を経て上記絶縁層上までに至る領域を覆うように形成されており、上記ショットキー電極は、Ｍｏからなるとともに、上記半導体層と上記ショットキー電極とのショットキーバリアハイトが１．３ｅＶよりも大きく、かつ１．７ｅＶ以下であることを特徴としている。
このような構成によれば、上記ショットキー電極と上記エピタキシャル層との間のショットキーバリアハイトを漏れ電流を抑制するのに十分な値とすることが可能である。したがって、上記ショットキーバリアダイオードの漏れ電流を低減することができる。また、このような構成によれば、上記ショットキー電極と上記エピタキシャル層との接触状態を適切なオーミックコンタクトとすることができる。また、このような構成によれば、その漏れ電流を１／１０程度に低減することができる。
本発明の好ましい実施の形態においては、上記ショットキー電極上に形成された金属層を備える。また、本発明の好ましい実施の形態においては、上記ショットキー電極と上記金属層との間に介在するＴｉまたはＭｏＮからなる層を備える。また、本発明の好ましい実施の形態においては、上記金属層は、Ａｌからなる。また、本発明の好ましい実施の形態においては、上記半導体層は、上記ＳｉＣ基板の（０００−１）Ｃ面に形成されている。また、本発明の好ましい実施の形態においては、上記オーミック電極は、Ｔｉ、Ｎｉ、Ａｇからなる層が積層された構造とされている。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１は、本発明に係るショットキーバリアダイオードの一例を示している。本実施形態のショットキーバリアダイオードＡは、ＳｉＣ基板１、エピタキシャル層２、絶縁層３、ショットキー電極４、金属層５、およびオーミック電極６を備えている。ショットキーバリアダイオードＡは、金属と半導体との接触部に生じるショットキーバリアを利用した整流器の一種である。ＰＮ接合を利用した整流器と比べて順方向の電圧降下が小さく、スイッチング速度が速いという性質を有する。
ＳｉＣ基板１は、たとえばその抵抗率が０．０１〜０．０５Ωｍとなる程度に不純物がドープされたｎ+型４Ｈ−ＳｉＣ基板であり、エピタキシャル層２を形成するための土台とされるものである。ＳｉＣ基板１は、（０００−１）Ｃ面１ａと（０００１）Ｓｉ面１ｂとを有している。
エピタキシャル層２は、たとえば不純物密度が１．０×１０15〜２．０×１０16ｃｍ-3程度の比較的高純度なｎ-型のＳｉＣからなる。エピタキシャル層２は、基板１の（０００−１）Ｃ面１ａに形成されている。エピタキシャル層２には、ガードリング２１が形成されている。ガードリング２１は、エピタキシャル層２の一部にＡｌ、Ｂなどをイオン注入することによって形成された環状部分であり、ショットキーバリアダイオードＡの耐電圧を高めるためのものである。
絶縁層３は、たとえばＳｉＯ2またはＳｉ3Ｎ4からなる環状の部材である。絶縁層３は、エピタキシャル層２およびガードリング２１の一部ずつを覆っている。絶縁層３には、コンタクトホール３ａが形成されている。コンタクトホール３ａは、ガードリング２１の内周縁を露出させるサイズとされている。
ショットキー電極４は、たとえばＭｏからなり、エピタキシャル層２との間にショットキーバリアを形成するためのものである。ショットキー電極４は、エピタキシャル層２およびガードリング２１のうち絶縁層３のコンタクトホール３ａを通して露出した部分と接触している。本実施形態においては、ショットキー電極４とエピタキシャル層２との間におけるショットキーバリアハイトが、１．３〜１．７ｅＶとされている。
金属層５は、たとえばＡｌからなり、ショットキー電極４を覆っている。金属層５とショットキー電極４との間には、Ｔｉ、ＭｏＮなどからなる層を介在させてもよい。
オーミック電極６は、ＳｉＣ基板１の（０００１）Ｓｉ面１ｂに形成されており、ショットキーバリアダイオードＡに電子を注入するための電極である。オーミック電極６は、ショットキーバリアダイオードＡをたとえば回路基板にハンダ付けするために用いられる。オーミック電極６は、ハンダ付けを良好に行うことが可能な構成として、たとえばＴｉ、Ｎｉ、Ａｇからなる層が積層された構造とされている。
次に、ショットキーバリアダイオードＡの製造方法の一例について、図２〜図５を参照しつつ以下に説明する。
まず、図２に示すように、ＳｉＣ基板１を用意する。ＳｉＣ基板１は、たとえば昇華法またはＨＴＣＶＤ法によって作製される。そして、ＳｉＣ基板１の（０００−１）Ｃ面１ａにエピタキシャル層２を形成する。エピタキシャル層２の形成においては、たとえば原料ガスとしてプロパンガス、シランガスを、キャリアガスとしてＨ2ガスを、ドーパントガスとしてＮ2ガスを、（０００−１）Ｃ面１ａに向けて供給することにより、ｎ-型のＳｉＣをエピタキシャル成長させる。
次いで、図３に示すように、ガードリング２１を形成する。ガードリング２１の形成は、たとえばエピタキシャル層２の一部に対してＡｌ、Ｂなどを注入深さ０．１〜１．０μｍでイオン注入することにより行う。ガードリング２１を形成した後には、絶縁層３を形成する。絶縁層３の形成は、たとえばＳｉＯ2またはＳｉ3Ｎ4を用いたスパッタリングにより行う。
次いで、図４に示すように、基板１の（０００１）Ｓｉ面１ｂに、オーミック電極６を形成する。オーミック電極６の形成は、たとえばスパッタリングまたは蒸着を用いて、Ｔｉ、Ｎｉ、Ａｇからなる層を積層させることにより行う。オーミック電極６を形成した後には、９００℃以上の雰囲気温度に１ｍｉｎ以上さらすことにより熱処理を施す。この熱処理により、オーミック電極６とＳｉＣ基板１との間の接触状態がオーミックコンタクトとなる。
オーミックコンタクトを得るための熱処理を施した後は、図５に示すように、絶縁層３にたとえばエッチングを用いて、コンタクトホール３ａを形成する。そして、スパッタリングまたは蒸着を用いてたとえばＭｏからなる層とＡｌからなる層を積層させる。これらのＭｏからなる層およびＡｌからなる層に対して、フォトリソグラフィの手法を利用したパターニングを施すことにより、ショットキー電極４および金属層５を形成する。
この後に、２００〜１，０００℃の雰囲気温度で熱処理を施す。発明者らの試験によれば、たとえば、４５０℃の雰囲気温度で２０ｍｉｎの熱処理を施せば、ショットキーバリアハイトを、１．５ｅＶ程度とすることができた。また、４５０℃の雰囲気温度で１００ｍｉｎの熱処理を施せば、ショットキーバリアハイトを１．４ｅＶ程度とすることができた。以上の工程を経ることにより、図１に示すショットキーバリアダイオードＡが得られる。なお、ショットキー電極４を形成した後の熱処理における雰囲気温度としては、２００〜１，０００℃が好ましい。雰囲気温度をこの範囲とすれば、ショットキーバリアハイトを１．３〜１．７ｅＶ程度に調整するのに適している。
次に、ショットキーバリアダイオードＡおよびその製造方法の作用について説明する。
本実施形態によれば、ショットキーバリアダイオードＡの逆電圧による漏れ電流を低減することが可能である。すなわち、ショットキーバリアダイオードＡのショットキーバリアハイトは、１．３〜１．７ｅＶとされている。ショットキーバリアハイトがこの程度の値であれば、ショットキーバリアダイオードＡの漏れ電流を、たとえばショットキーバリアハイトが１．０ｅＶ程度であるショットキーバリアダイオードの漏れ電流の１／１０程度とすることが可能である。
本発明とは異なり、図６に示された（０００１）Ｓｉ面９１ｂにエピタキシャル層９２を形成した構成においては、ショットキーバリアハイトは、せいぜい１．０〜１．１ｅＶ程度である。これに対し、本実施形態においては、エピタキシャル層２を基板１の（０００−１）Ｃ面１ａに形成することにより、エピタキシャル層２とショットキー電極４との間のショットキーバリアハイトを１．３〜１．７ｅＶ程度の比較的大きい値とすることが可能である。
ショットキー電極４をＭｏによって形成すれば、エピタキシャル層２との間の接触状態をショットキーコンタクトとするのに適している。
ショットキーバリアダイオードＡの製造工程においては、９００℃以上と比較的高い雰囲気で行われるオーミックコンタクト形成のための熱処理が施された後に、ショットキー電極４が形成される。このため、オーミックコンタクト形成のための熱処理によって、ショットキーバリアハイトが不当に低下させられるおそれがない。
本発明に係るショットキーバリアダイオードおよびその製造方法は、上述した実施形態に限定されるものではない。本発明に係るショットキーバリアダイオードおよびその製造方法の具体的な構成は、種々に設計変更自在である。
本発明に係るショットキーバリアダイオードの一例を示す要部断面図である。 本発明に係るショットキーバリアダイオードの製造方法の一例において、エピタキシャル層を形成する工程を示す要部断面図である。 本発明に係るショットキーバリアダイオードの製造方法の一例において、絶縁層を形成する工程を示す要部断面図である。 本発明に係るショットキーバリアダイオードの製造方法の一例において、オーミック電極を形成する工程を示す要部断面図である。 本発明に係るショットキーバリアダイオードの製造方法の一例において、ショットキー電極を形成する工程を示す要部断面図である。 従来のショットキーバリアダイオードの一例を示す要部断面図である。
符号の説明
Ａ ショットキーバリアダイオード
１ ＳｉＣ基板
１ａ （０００−１）Ｃ面
１ｂ （０００１）Ｓｉ面
２ エピタキシャル層（半導体層）
３ 絶縁層
４ ショットキー電極
５ 金属層
６ オーミック電極
２１ ガードリング

Claims (6)

  1. ＳｉＣ基板と、
    上記ＳｉＣ基板上に形成された半導体層と、
    上記半導体層に接合されたショットキー電極と、
    上記ＳｉＣ基板のうち上記半導体層が形成された面とは反対側の面に接合されたオーミック電極と、
    を備えるショットキーバリアダイオードであって、
    上記半導体層上に形成されており、上記半導体層の一部を露出させるとともに内側面が上記半導体層から離間するほど断面寸法が大となるように上記ＳｉＣ基板の法線方向に対して傾斜した開口を有する絶縁層を備えており、
    上記ショットキー電極は、上記半導体層のうち上記開口から露出した部分から上記内側面を経て上記絶縁層上までに至る領域を覆うように形成されており、
    上記ショットキー電極は、Ｍｏからなるとともに、
    上記半導体層と上記ショットキー電極とのショットキーバリアハイトが１．３ｅＶよりも大きく、かつ１．７ｅＶ以下であることを特徴とする、ショットキーバリアダイオード。
  2. 上記ショットキー電極上に形成された金属層を備える、請求項１に記載のショットキーバリアダイオード。
  3. 上記ショットキー電極と上記金属層との間に介在するＴｉまたはＭｏＮからなる層を備える、請求項２に記載のショットキーバリアダイオード。
  4. 上記金属層は、Ａｌからなる、請求項２または３に記載のショットキーバリアダイオード。
  5. 上記半導体層は、上記ＳｉＣ基板の（０００−１）Ｃ面に形成されている、請求項１ないし４のいずれかに記載のショットキーバリアダイオード。
  6. 上記オーミック電極は、Ｔｉ、Ｎｉ、Ａｇからなる層が積層された構造とされている、請求項１ないし５のいずれかに記載のショットキーバリアダイオード。
JP2006283253A 2006-10-18 2006-10-18 ショットキーバリアダイオードおよびその製造方法 Active JP5078314B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006283253A JP5078314B2 (ja) 2006-10-18 2006-10-18 ショットキーバリアダイオードおよびその製造方法
US11/975,366 US7973318B2 (en) 2006-10-18 2007-10-18 Schottky barrier diode and method for making the same
US13/150,635 US8441017B2 (en) 2006-10-18 2011-06-01 Schottky barrier diode and method for making the same
US13/887,708 US8679954B2 (en) 2006-10-18 2013-05-06 Schottky barrier diode and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006283253A JP5078314B2 (ja) 2006-10-18 2006-10-18 ショットキーバリアダイオードおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2008103436A JP2008103436A (ja) 2008-05-01
JP5078314B2 true JP5078314B2 (ja) 2012-11-21

Family

ID=39437556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006283253A Active JP5078314B2 (ja) 2006-10-18 2006-10-18 ショットキーバリアダイオードおよびその製造方法

Country Status (2)

Country Link
US (3) US7973318B2 (ja)
JP (1) JP5078314B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5598015B2 (ja) * 2010-02-23 2014-10-01 株式会社デンソー ショットキーバリアダイオードを備えた炭化珪素半導体装置およびその製造方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP5811930B2 (ja) * 2012-04-03 2015-11-11 株式会社デンソー 炭化珪素半導体装置の製造方法
WO2013183677A1 (ja) 2012-06-06 2013-12-12 ローム株式会社 半導体装置およびその製造方法
KR102430498B1 (ko) 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611385A (en) * 1982-06-18 1986-09-16 At&T Bell Laboratories Devices formed utilizing organic materials
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
JPS59189679A (ja) * 1983-04-13 1984-10-27 Hitachi Ltd ダイオ−ド
US5262668A (en) * 1992-08-13 1993-11-16 North Carolina State University At Raleigh Schottky barrier rectifier including schottky barrier regions of differing barrier heights
JP3192809B2 (ja) * 1993-03-12 2001-07-30 株式会社東芝 高耐圧炭化珪素ショットキ−・ダイオ−ド
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
JP3230650B2 (ja) * 1996-03-27 2001-11-19 富士電機株式会社 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子
JP3287269B2 (ja) * 1997-06-02 2002-06-04 富士電機株式会社 ダイオードとその製造方法
US6303969B1 (en) * 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
JP3650727B2 (ja) * 2000-08-10 2005-05-25 Ｈｏｙａ株式会社 炭化珪素製造方法
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP2004022878A (ja) * 2002-06-18 2004-01-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100797855B1 (ko) 2004-03-26 2008-01-24 자이단호징 덴료쿠추오켄큐쇼 쇼트키 접합형 반도체 장치의 제조방법
JP4021448B2 (ja) * 2004-03-26 2007-12-12 財団法人電力中央研究所 ショットキー接合型半導体装置の製造方法
WO2005119793A2 (en) * 2004-05-28 2005-12-15 Caracal, Inc. Silicon carbide schottky diodes and fabrication method
EP1641029A1 (en) * 2004-09-27 2006-03-29 STMicroelectronics S.r.l. Process for manufacturing a Schottky contact on a semiconductor substrate
JP4814533B2 (ja) * 2005-02-25 2011-11-16 ローム株式会社 半導体装置およびその製造方法
JP2007220889A (ja) 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法

Also Published As

Publication number Publication date
US20130244409A1 (en) 2013-09-19
US7973318B2 (en) 2011-07-05
US8441017B2 (en) 2013-05-14
US20110250736A1 (en) 2011-10-13
US20090001382A1 (en) 2009-01-01
US8679954B2 (en) 2014-03-25
JP2008103436A (ja) 2008-05-01

Similar Documents

Publication Publication Date Title
JP5078314B2 (ja) ショットキーバリアダイオードおよびその製造方法
JP6685263B2 (ja) 半導体装置
JP4777699B2 (ja) バイポーラ型半導体装置およびその製造方法
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
WO2010082264A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US9236434B2 (en) Semiconductor device and manufacturing method thereof
JP2009224603A (ja) ダイオードの製造方法
JP2008053291A (ja) ＳｉＣ半導体素子およびその製造方法
JP2011165880A (ja) 半導体装置および半導体装置の製造方法
JP2013084844A (ja) 炭化珪素半導体装置及びその製造方法
US20020179909A1 (en) Semiconductor device and method for manufacturing the same
JP6014322B2 (ja) 炭化珪素半導体装置の製造方法
JP4091931B2 (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP6068918B2 (ja) 半導体装置およびその製造方法
JP5982109B2 (ja) 炭化珪素半導体装置
JP2005135972A (ja) 半導体装置の製造方法
JP2010157547A (ja) 炭化珪素半導体素子の製造方法
JP6790010B2 (ja) 半導体装置及びその製造方法
JP6930746B2 (ja) 半導体素子の製造方法及び半導体基板
JP2017143115A (ja) 半導体素子の製造方法及び半導体基板
JP5775711B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JP4860146B2 (ja) サージ保護用半導体装置
JP2006196661A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250