JP5077559B2 - Method for creating shot map and method for manufacturing semiconductor device - Google Patents
Method for creating shot map and method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP5077559B2 JP5077559B2 JP2008080211A JP2008080211A JP5077559B2 JP 5077559 B2 JP5077559 B2 JP 5077559B2 JP 2008080211 A JP2008080211 A JP 2008080211A JP 2008080211 A JP2008080211 A JP 2008080211A JP 5077559 B2 JP5077559 B2 JP 5077559B2
- Authority
- JP
- Japan
- Prior art keywords
- shot
- shot map
- map
- row
- creating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明は、ショットマップ作成方法および半導体装置の製造方法に関する。 The present invention relates to a shot map creation method and a semiconductor device manufacturing method.
半導体装置を製造するためのフォトリソグラフィ工程では、ステッパなどの露光装置を用いて、レチクルに描かれたパターンをウェハ上に転写する。フォトリソグラフィ工程では、スループットを高め、コストダウンを図る観点から、チップの個数が最大となるようにショット領域の配列をする方法、すなわち、ショットマップを作成する方法が検討されている。 In a photolithography process for manufacturing a semiconductor device, a pattern drawn on a reticle is transferred onto a wafer using an exposure apparatus such as a stepper. In the photolithography process, from the viewpoint of increasing the throughput and reducing the cost, a method of arranging shot regions so that the number of chips is maximized, that is, a method of creating a shot map is being studied.
例えば、特許文献1には、フォトリソグラフィ工程のスループットを向上させるため、マトリックス状に配列されたショット区画を、チップ区画の単位で行または列方向に移動させて、露光区画内に欠けることなく配置されたショット区画の数を増やす方法が、開示されている。
本発明の目的は、半導体装置の信頼性を低下させることなく、フォトリソグラフィ工程のスループットを向上することができるショットマップ作成方法を提供することにある。また、本発明の目的は、上記ショットマップ作成方法で作成されたショットマップを用いる半導体装置の製造方法を提供することにある。 An object of the present invention is to provide a shot map creation method capable of improving the throughput of a photolithography process without reducing the reliability of a semiconductor device. Another object of the present invention is to provide a method for manufacturing a semiconductor device using the shot map created by the shot map creating method.
本発明に係るショットマップの作成方法は、
チップ領域がマトリックス状に配列されているショット領域を、行および列からなるマトリックス状に配列し、前記ショット領域の複数個をアライメント領域として配置して、初期ショットマップを作成するステップと、
前記初期ショットマップから、前記アライメント領域を移動して、前記ショット領域および前記アライメント領域の配列からなる第1の行および第1の列と、前記ショット領域の配列からなる第2の行および第2の列と、を有する、アライメント領域補正ショットマップを作成するステップと、
前記アライメント領域補正ショットマップから、前記第2の行を、前記チップ領域の行方向の寸法を単位として前記チップ領域の行方向に移動して、第1ショットマップを作成するステップと、
前記アライメント領域補正ショットマップから、前記第2の列を、前記チップ領域の列方向の寸法を単位として前記チップ領域の列方向に移動して、第2ショットマップを作成するステップと、
前記第1ショットマップと前記第2ショットマップとを比較し、露光領域内に配置されている有効チップ領域の数が大きい方のショットマップを取得して、修正ショットマップを作成するステップと、
を含む。
A method for creating a shot map according to the present invention includes:
A step of creating an initial shot map by arranging shot regions in which chip regions are arranged in a matrix, arranging a plurality of the shot regions as alignment regions in a matrix of rows and columns,
The alignment region is moved from the initial shot map, and a first row and a first column composed of the array of the shot region and the alignment region, and a second row and a second composed of the array of the shot region. Creating an alignment region correction shot map having:
Moving the second row from the alignment region correction shot map in the row direction of the chip region in units of a dimension in the row direction of the chip region to create a first shot map;
Moving the second column from the alignment region correction shot map in the column direction of the chip region in units of the column direction dimension of the chip region to create a second shot map;
Comparing the first shot map with the second shot map, obtaining a shot map having a larger number of effective chip regions arranged in an exposure region, and creating a modified shot map;
including.
本発明に係るショットマップの作成方法は、半導体装置の信頼性を低下させることなく、フォトリソグラフィ工程のスループットを向上することができる。 The method for creating a shot map according to the present invention can improve the throughput of the photolithography process without reducing the reliability of the semiconductor device.
本発明に係るショットマップの作成方法において、
前記アライメント領域補正ショットマップを作成するステップは、
前記第1の行の数と、前記第1の列の数と、の合計が最小となるように、前記アライメント領域を移動することができる。
In the method for creating a shot map according to the present invention,
The step of creating the alignment region correction shot map includes:
The alignment region can be moved so that the sum of the number of the first rows and the number of the first columns is minimized.
本発明に係るショットマップの作成方法において、
前記第1ショットマップを作成するステップは、
前記第2の行を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の行を固定し、
前記第2ショットマップを作成するステップは、
前記第2の列を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の列を固定することができる。
In the method for creating a shot map according to the present invention,
The step of creating the first shot map includes:
Each time the second row is moved, the number of the effective chip regions is calculated, and the second row is fixed at a position where the number of the effective chip regions is maximum,
The step of creating the second shot map includes:
Each time the second column is moved, the number of effective chip regions is calculated, and the second column can be fixed at a position where the number of effective chip regions is maximized.
本発明に係るショットマップの作成方法において、
前記第1ショットマップを作成するステップは、
前記第2の行を移動した後に、前記第2の行と連続するように追加ショット領域を配置し、
前記第2ショットマップを作成するステップは、
前記第2の列を移動した後に、前記第2の列と連続するように追加ショット領域を配置することができる。
In the method for creating a shot map according to the present invention,
The step of creating the first shot map includes:
After moving the second row, an additional shot area is arranged to be continuous with the second row,
The step of creating the second shot map includes:
After moving the second row, an additional shot area can be arranged so as to be continuous with the second row.
本発明に係るショットマップの作成方法において、
前記第1ショットマップを作成するステップは、
前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第1ショットマップとして取得し、
前記第2ショットマップを作成するステップは、
前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第2ショットマップとして取得することができる。
In the method for creating a shot map according to the present invention,
The step of creating the first shot map includes:
When having a plurality of shot maps having the same number of effective chip areas, the shot map having the smallest number of additional shot areas is acquired as the first shot map,
The step of creating the second shot map includes:
When there are a plurality of shot maps having the same number of effective chip areas, the shot map having the smallest number of additional shot areas can be acquired as the second shot map.
本発明に係る半導体装置の製造方法は、
本発明に係るショットマップ作成方法により作成された前記修正ショットマップを用いることができる。
A method for manufacturing a semiconductor device according to the present invention includes:
The modified shot map created by the shot map creation method according to the present invention can be used.
以下、本発明の好適な実施形態について、図面を参照しながら説明する。 Preferred embodiments of the present invention will be described below with reference to the drawings.
1. ショットマップ作成方法
図1は、本実施形態に係るショットマップ作成方法を模式的に示すフローチャートである。
1. Shot Map Creation Method FIG. 1 is a flowchart schematically showing a shot map creation method according to the present embodiment.
本実施形態に係るショットマップ作成方法は、図1に示すように、初期ショットマップを作成するステップS110と、アライメント領域補正ショットマップを作成するステップS120と、第1ショットマップを作成するステップS130と、第2ショットマップを作成するステップS140と、修正ショットマップを作成するステップS150と、を含む。以下、ステップごとに説明する。 As shown in FIG. 1, the shot map creation method according to this embodiment includes step S110 for creating an initial shot map, step S120 for creating an alignment region correction shot map, and step S130 for creating a first shot map. Step S140 for creating a second shot map and Step S150 for creating a modified shot map are included. Hereinafter, each step will be described.
(1)初期ショットマップを作成するステップS110
図2は、初期ショットマップ110を模式的に示す平面図である。図3は、ショット領域20を模式的に示す平面図である。
(1) Step S110 for creating an initial shot map
FIG. 2 is a plan view schematically showing the
ステップS110では、図2に示すように、複数のショット領域20を配列する。ショット領域20は、例えば、公知のショットマップ作成モジュールに、ショット領域20のサイズ、チップ領域10のサイズおよびウェハ(図示せず)のサイズなどを入力することにより、自動的に配列されることができる。ショット領域20は、例えば9つの行(Y1〜Y9)と9つの列(X1〜X9)からなるマトリックス状に配列されることができるが、行および列の数は特に限定されない。ショット領域20は、例えば、ステッパなどの露光装置の制約により、ショット領域の中心点20aが露光領域30内に位置するように配列される。そのため、例えば、位置(X1,Y3),(X1,Y7),(X3,Y1)などに、ショット領域20は、配置されない。なお、上述の位置は、図2の左下の区画を位置(X1,Y1)とし、行方向(X方向)の指定を列X1〜X9で行い、列方向(Y方向)の指定を行Y1〜Y9で行っている。
In step S110, a plurality of
ショット領域20は、図3に示すように、複数のチップ領域10によって構成されている。チップ領域10は、例えば5つの行と2つの列とからなるマトリックス状に配列されていることができるが、行および列の数は特に限定されない。チップ領域10は、行方向(X方向)の寸法をLx、列方向(Y方向)の寸法をLyとすることができる。チップ領域10は、例えば、回路パターン領域2と、回路パターン領域2を取り囲むスクライブライン領域4と、によって構成されている。チップ領域10は、例えば、スクライブライン領域の中心線4aによって区画されている領域である。半導体装置の製造工程では、例えば、ダイシングによって、ウェハ上に形成されたスクライブライン領域4に沿ってウェハを切断し、回路パターン領域2を切り分けることができる。
As shown in FIG. 3, the
チップ領域10は、図2に示すように、有効チップ領域12と、無効チップ領域14と、に区別されている。有効チップ領域12は、露光領域30内であって、露光領域30によって分断されることなく配置されているチップ領域である。無効チップ領域14は、露光領域30によって分断されているチップ領域、もしくは露光領域30外に配置されているチップ領域である。
As shown in FIG. 2, the
ステップS110では、図2に示すように、ショット領域20の複数個をアライメント領域22として配置する。アライメント領域22は、例えば、公知のショットマップ作成モジュールによって、自動的に配置されることができる。アライメント領域22の数は、例えば9つであるが、その数は特に限定されない。アライメント領域22の数は、例えば、半導体装置の製造工程の規格などによって決定される。半導体装置の製造工程であるフォトリソグラフィ工程では、例えば、ウェハ上に形成されたアライメント領域22内のアライメントマークによって、ウェハとレチクル(図示せず)との位置合わせを行うことができる。そのため、アライメント領域22は、例えば、公知のショットマップ作成モジュールによって、ショットマップにおける面内均一性がよくなるように配置される。
In step S110, a plurality of
以上により、図2に示す初期ショットマップ110を作成することができる。
As described above, the
(2)アライメント領域補正ショットマップを作成するステップS120
図4は、アライメント領域補正ショットマップ120を模式的に示す平面図である。
(2) Step S120 for creating an alignment region correction shot map
FIG. 4 is a plan view schematically showing the alignment region correction shot
ステップS120では、図4に示すように、初期ショットマップ110から、アライメント領域22を移動する。アライメント領域22の移動は、ショット領域20およびアライメント領域22の配列からなる第1の行40および第1の列50と、ショット領域20の配列からなる第2の行42および第2の列52と、を形成するように行われる。すなわち、第2の行42および第2の列52は、アライメント領域22が配置されていない行および列のことである。図示の例では、行Y3,Y5,Y7が第1の行40となり、それら以外の行が第2の行42となる。また、列X2,X5,X8が第1の列50となり、それら以外の列が第2の列52となる。
In step S120, the
アライメント領域22の移動は、例えば、第1の行40の数と、第1の列50の数との合計が、最小となるように(すなわち、第2の行42の数と、第2の列52の数との合計が最大となるように)行われる。図示の例では、第1の行40の数と、第1の列50の数との合計は、6つとなる。
The movement of the
具体的に図示の例では、アライメントショット領域22を、初期ショットマップ110の位置(X3,Y3)から位置(X2,Y3)に移動し、位置(X3,Y7)から位置(X2,Y7)に移動し、位置(X5,Y2)から位置(X5,Y3)に移動し、位置(X5,Y8)から位置(X5,Y7)に移動し、位置(X7,Y3)から位置(X8,Y3)に移動し、位置(X7,Y7)から位置(X8,Y7)に移動している。
Specifically, in the illustrated example, the alignment shot
なお、第1の行40の数と、第1の列50の数との合計が最小となる配置が複数存在する場合は、ショットマップにおける面内均一性を考慮して、アライメント領域22を移動することができる。すなわち、列X2に配置されている3つのアライメント領域22を、図示はしないが例えば列X3に配置したとしても、第1の行40の数と、第1の列50の数との合計は、6つとなる。しかしながら、ショットマップにおける面内均一性を考慮し、これら3つのアライメント領域22は、図4に示すように、列X2に配置されることができる。
When there are a plurality of arrangements in which the total of the number of the
以上により、図4に示すアライメント領域補正ショットマップ120を作成することができる。
As described above, the alignment region correction shot
(3)第1ショットマップを作成するステップS130
図5〜図7は、第1ショットマップ130の作成工程を模式的に示す平面図である。図8は、第1ショットマップ130を模式的に示す平面図である。
(3) Step S130 for creating the first shot map
5 to 7 are plan views schematically showing the creation process of the
ステップS130では、図5に示すように、アライメント領域補正ショットマップ120から、第2の行42を、図3に示すチップ領域10の行方向(X方向)の寸法Lxを単位として、チップ領域10の行方向に移動する。アライメント領域22が配置されている第1の行40は、移動させない。
In step S130, as shown in FIG. 5, from the alignment region correction shot
仮に、第1の行40を移動させると、フォトリソグラフィ工程において、ウェハ上に形成されるアライメント領域22のアライメントマークが移動することになり、ウェハとレチクルとの位置合わせが精度よくできない場合がある。また、例えば、半導体装置の製造工程によっては、ウェハ上に形成されるアライメント領域22のパターンで、寸法検査、膜厚検査など行うため、アライメント領域22が移動してしまうと、このような検査工程を精度よく行うことができない場合がある。したがって、第1の行40を移動させたショットマップを用いてフォトリソグラフィ工程を行うと、信頼性の低い半導体装置が製造される場合がある。そのため、第2の行42のみを移動させる。
If the
図示の例では、第2の行42は、行Y1,Y2,Y4,Y6,Y8,Y9である。以下、ステップS130について、具体的に説明する。
In the illustrated example, the
(イ)まず、図5に示すように、行Y1を、X方向に寸法1×Lx移動する。該移動によって、位置(X7,Y1)において、新たに有効チップ領域12(追加有効チップ領域13)を2つ取得することができる。次に、図6に示すように、行Y1に連続するようにショット領域20(追加ショット領域21)を配置する。追加ショット領域21は、位置(X3,Y1)と位置(X4,Y1)とに跨る領域に配置される。これにより、位置(X3,Y1)において、追加有効チップ領域13を2つ取得することができる。なお、仮に、追加ショット領域21を、さらに、位置(X2,Y1)と位置(X3,Y1)とに跨る領域に配置しても、追加有効チップ領域13の数は増加しない。よって、該位置には、追加ショット領域21を配置しない。したがって、配置した追加ショット領域21の数は、1つとなる。次に、行Y1における追加有効チップ領域13の数(もしくは、有効チップ領域12の数)を算出する。図示の例では、4つの追加有効チップ領域13を取得することができる。なお、行Y1を、X方向とは反対の−X方向に寸法1×Lx移動しても、同じ結果を得ることができる。
(A) First, as shown in FIG. 5, the row Y1 is moved by a dimension of 1 × Lx in the X direction. By this movement, two new valid chip areas 12 (additional valid chip areas 13) can be acquired at the position (X7, Y1). Next, as shown in FIG. 6, the shot area 20 (additional shot area 21) is arranged so as to be continuous with the row Y1. The
(ロ)次に、図7に示すように、行Y1を、X方向に寸法2×Lx移動する。該移動によって、位置(X7,Y1)において、追加有効チップ領域13を2つ取得することができる。次に、行Y1に連続するように追加ショット領域21を配置する。追加ショット領域21は、位置(X3,Y1)と位置(X4,Y1)とに、2つ配置されることができる。これにより、位置(X3,Y1)において、追加有効チップ領域13を2つ取得することができる。次に、行Y1における追加有効チップ領域13の数を算出する。図示の例では、4つの追加有効チップ領域13を得ることができる。
(B) Next, as shown in FIG. 7, the row Y1 is moved by a
(ハ)次に、行Y1を、寸法1×Lx移動した場合(工程(イ))と、寸法2×Lx移動した場合(工程(ロ))との、追加有効チップ領域13の数を比較する。そして、追加有効チップ領域13の数が大きい方(すなわち、有効チップ領域12の数が大きい方)の配置で、行Y1を固定する。上述のように、工程(イ)および工程(ロ)とも追加有効チップ領域13の数は、4つである。このように追加有効チップ領域13の数が同じ場合は、追加ショット領域21の数が小さい方の配置で、行Y1を固定する。上述のように、工程(イ)では、追加ショット領域21の数は1つであるのに対し、工程(ロ)では2つである。したがって、図6に示す工程(イ)の配置で、行Y1は固定される。
(C) Next, the number of additional
なお、図示はしないが、行Y1を寸法3×Lx以上移動させても、追加有効チップ領域13の数は4つより大きくならず、寸法1×Lx移動した場合に比べて、追加ショット領域21の数は増加する。したがって、上述のとおり、行Y1は、寸法1×Lx移動した配置で固定される。ここで、行Y1を寸法2×Lx以上移動させると、例えば図7に示す位置(X3,Y1),(X7,Y1)に配置されているショット領域20のように、ショット領域の中心点20aが露光領域30外に位置することになる。そのため、行Y1を寸法2×Lx以上移動することができない場合がある。
Although not shown, even if the row Y1 is moved by a dimension of 3 × Lx or more, the number of additional
仮に、行Y1を移動しても追加有効チップ領域13を取得できない場合は、行Y1は移動されずに、アライメント領域補正ショットマップ120の配置で固定される。
If the additional
以上、上述した工程(イ),(ロ),(ハ)を、残りの第2の行42(行Y2,Y4,Y6,Y8,Y9)について順に行う。行Y2,Y4,Y6,Y8を移動しても追加有効チップ領域13を取得できないので、これらの行は、アライメント領域補正ショットマップ120の配置で固定される。行Y9は、図8に示すように寸法1×Lx移動させることにより、行Y1と同様に、追加有効チップ領域13を4つ取得することができる。
The steps (a), (b), and (c) described above are sequentially performed on the remaining second row 42 (rows Y2, Y4, Y6, Y8, and Y9). Since the additional
以上により、図8に示す第1ショットマップ130を作成することができる。第1ショットマップ130では、追加有効チップ領域13の数は8つである。すなわち、第1ショットマップ130では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数が8つ増えている。
As described above, the
(4)第2ショットマップを作成するステップS140
図9は、第2ショットマップ140を模式的に示す平面図である。
(4) Step S140 for creating a second shot map
FIG. 9 is a plan view schematically showing the
ステップS140では、図9に示すように、アライメント領域補正ショットマップ120から、第2の列52を、図3に示すチップ領域10の列方向(Y方向)の寸法Lyを単位として、チップ領域10の列方向に移動する。図示の例では、第2の列52は、列X1,X3,X4,X6,X7,X9である。ステップS140は、行と列との違いはあるものの、基本的には、上述したステップS130と同じ工程を有する。
In step S140, as shown in FIG. 9, from the alignment region correction shot
すなわち、図9に示すように、列X1を、Y方向に寸法2×Lx移動し、追加ショット領域21を配置することにより、追加有効チップ領域13を4つ取得することができる。列X3,X7,X9についても、同様に、追加有効チップ領域13を4つ取得することができる。列X4,X6については、移動させても追加有効チップ領域13を取得することはできないので、アライメント領域補正ショットマップ120の配置で固定される。
That is, as shown in FIG. 9, four additional
以上により、図9に示す第2ショットマップ140を作成することができる。第2ショットマップ140では、追加有効チップ領域13の数は16つである。すなわち、第2ショットマップ140では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数が16つ増えている。
As described above, the
(5)修正ショットマップを作成するステップS150
図10は、修正ショットマップ150を模式的に示す平面図である。
(5) Step S150 for creating a modified shot map
FIG. 10 is a plan view schematically showing the modified
ステップS150では、第1ショットマップ130と第2ショットマップ140とを比較し、追加有効チップ領域13の数が大きい方、すなわち有効チップ領域12の数が大きい方のショットマップを取得する。
In step S150, the
上述のように、第1ショットマップ130では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数は、8つ増えている。第2ショットマップ140では、有効チップ領域12の数は、16つ増えている。したがって、ステップS150では、第2ショットマップ140を取得する。すなわち、修正ショットマップ150は、第2ショットマップ140となる。
As described above, in the
以上により、図10に示す修正ショットマップ150を作成することができる。修正ショットマップ150では、アライメント領域補正ショットマップ120に比べて、有効チップ領域12の数が16つ増えている。
As described above, the modified
本実施形態に係るショットマップ作成方法では、例えば、以下の特徴を有する。 The shot map creation method according to the present embodiment has, for example, the following characteristics.
本実施形態に係るショットマップ作成方法では、アライメント領域22が配置されている第1の行40、第1の列50を固定させ、アライメント領域22が配置されていない第2の行42、第2の列52を移動させることができる。そのため、例えば、フォトリソグラフィ工程や検査工程を精度よく行うことができ、かつ有効チップ領域12の数を増やすことができる。すなわち、半導体装置の信頼性を低下させることなく、フォトリソグラフィ工程のスループットを向上することができる修正ショットマップ150を作成できる。
In the shot map creation method according to the present embodiment, the
本実施形態に係るショットマップ作成方法では、第2の行42、第2の列52を、チップ領域10の行、列方向の寸法を単位として移動することができる。そのため、図2に示すスクライブライン領域4は、互いにずれることはなく、直線状に形成されることができる。したがって、第2の行42、第2の列52を移動させても、ダイシングによって、ウェハ上に形成されたスクライブライン領域4に沿ってウェハを切断し、回路パターン領域2を切り分けることができる。
In the shot map creation method according to the present embodiment, the
本実施形態に係るショットマップ作成方法では、第2の行42、第2の列52を移動させた結果、追加有効チップ領域13の数が同じ場合は、追加ショット領域21の数が小さい方の配置で、第2の行42、第2の列52を固定することができる。すなわち、有効チップ領域12の数が同じショットマップを複数有する場合には、追加ショット領域21の数が最も小さいショットマップを、第1ショットマップ130、第2ショットマップ140として取得することができる。そのため、効率よく有効チップ領域12の数を増やすことができるので、フォトリソグラフィ工程のスループットを向上することができる修正ショットマップ150を作成できる。
In the shot map creation method according to the present embodiment, when the number of additional
2. 半導体装置の製造方法
本発明に係るショットマップ作成方法により作成されたショットマップを用いる、半導体装置の製造方法について説明する。
2. Semiconductor Device Manufacturing Method A semiconductor device manufacturing method using a shot map created by a shot map creating method according to the present invention will be described.
本実施形態に係る半導体装置の製造方法は、フォトリソグラフィ工程において、本発明に係るショットマップ作成方法により作成された修正ショットマップ150を用いることができる。フォトリソグラフィ工程で使用される露光装置としては、例えば、公知のステッパなどを用いることができる。
The semiconductor device manufacturing method according to the present embodiment can use the modified
半導体装置の製造方法では、信頼性を低下させることなく、高いスループットで半導体装置を製造することができる。 In the method for manufacturing a semiconductor device, the semiconductor device can be manufactured with high throughput without deteriorating reliability.
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。 Although the embodiments of the present invention have been described in detail as described above, those skilled in the art will readily understand that many modifications are possible without substantially departing from the novel matters and effects of the present invention. Accordingly, all such modifications are intended to be included in the scope of the present invention.
2 回路パターン領域、4 スクライブライン領域、4a スクライブライン領域の中心線、10 チップ領域、12 有効チップ領域、13 追加有効チップ領域、14 無効チップ領域、20 ショット領域、20a ショット領域の中心点、21 追加ショット領域、22 アライメント領域、30 露光領域、40 第1の行、42 第2の行、50 第1の列、52 第2の列、110 初期ショットマップ、120 アライメント領域補正ショットマップ、130 第1ショットマップ、140 第2ショットマップ、150 修正ショットマップ 2 Circuit pattern area, 4 Scribe line area, 4a Center line of scribe line area, 10 chip area, 12 valid chip area, 13 additional valid chip area, 14 invalid chip area, 20 shot area, 20a center point of shot area, 21 Additional shot region, 22 alignment region, 30 exposure region, 40 first row, 42 second row, 50 first column, 52 second column, 110 initial shot map, 120 alignment region correction shot map, 130 second 1 shot map, 140 2nd shot map, 150 modified shot map
Claims (5)
前記初期ショットマップから、前記アライメント領域を移動して、前記ショット領域および前記アライメント領域の配列からなる第1の行および第1の列と、前記ショット領域の配列からなる第2の行および第2の列と、を有する、アライメント領域補正ショットマップを作成するステップと、
前記アライメント領域補正ショットマップから、前記第2の行を、前記チップ領域の行方向の寸法を単位として前記チップ領域の行方向に移動して、第1ショットマップを作成するステップと、
前記アライメント領域補正ショットマップから、前記第2の列を、前記チップ領域の列方向の寸法を単位として前記チップ領域の列方向に移動して、第2ショットマップを作成するステップと、
前記第1ショットマップと前記第2ショットマップとを比較し、露光領域内に配置されている有効チップ領域の数が大きい方のショットマップを取得して、修正ショットマップを作成するステップと、
を含み、
前記アライメント領域補正ショットマップを作成するステップは、
前記第1の行の数と、前記第1の列の数と、の合計が最小となるように、前記アライメント領域を移動する、ショットマップ作成方法。 A step of creating an initial shot map by arranging shot regions in which chip regions are arranged in a matrix, arranging a plurality of the shot regions as alignment regions in a matrix of rows and columns,
The alignment region is moved from the initial shot map, and a first row and a first column composed of the array of the shot region and the alignment region, and a second row and a second composed of the array of the shot region. Creating an alignment region correction shot map having:
Moving the second row from the alignment region correction shot map in the row direction of the chip region in units of a dimension in the row direction of the chip region to create a first shot map;
Moving the second column from the alignment region correction shot map in the column direction of the chip region in units of the column direction dimension of the chip region to create a second shot map;
Comparing the first shot map with the second shot map, obtaining a shot map having a larger number of effective chip regions arranged in an exposure region, and creating a modified shot map;
Only including,
The step of creating the alignment region correction shot map includes:
A method for creating a shot map, wherein the alignment region is moved so that the sum of the number of the first rows and the number of the first columns is minimized.
前記第1ショットマップを作成するステップは、
前記第2の行を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の行を固定し、
前記第2ショットマップを作成するステップは、
前記第2の列を移動するごとに前記有効チップ領域の数を算出し、前記有効チップ領域の数が最大となる位置で、前記第2の列を固定する、ショットマップ作成方法。 Oite to claim 1,
The step of creating the first shot map includes:
Each time the second row is moved, the number of the effective chip regions is calculated, and the second row is fixed at a position where the number of the effective chip regions is maximum,
The step of creating the second shot map includes:
A method for creating a shot map, wherein the number of effective chip regions is calculated each time the second column is moved, and the second column is fixed at a position where the number of effective chip regions is maximized.
前記第1ショットマップを作成するステップは、
前記第2の行を移動した後に、前記第2の行と連続するように追加ショット領域を配置し、
前記第2ショットマップを作成するステップは、
前記第2の列を移動した後に、前記第2の列と連続するように追加ショット領域を配置する、ショットマップ作成方法。 In claim 1 or 2 ,
The step of creating the first shot map includes:
After moving the second row, an additional shot area is arranged to be continuous with the second row,
The step of creating the second shot map includes:
A shot map creation method of arranging an additional shot area so as to be continuous with the second column after moving the second column.
前記第1ショットマップを作成するステップは、
前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第1ショットマップとして取得し、
前記第2ショットマップを作成するステップは、
前記有効チップ領域の数が同じショットマップを複数有する場合には、前記追加ショット領域の数が最も小さい前記ショットマップを、前記第2ショットマップとして取得する、ショットマップ作成方法。 In claim 3 ,
The step of creating the first shot map includes:
When having a plurality of shot maps having the same number of effective chip areas, the shot map having the smallest number of additional shot areas is acquired as the first shot map,
The step of creating the second shot map includes:
A shot map creation method, wherein when there are a plurality of shot maps having the same number of effective chip areas, the shot map having the smallest number of additional shot areas is acquired as the second shot map.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080211A JP5077559B2 (en) | 2008-03-26 | 2008-03-26 | Method for creating shot map and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080211A JP5077559B2 (en) | 2008-03-26 | 2008-03-26 | Method for creating shot map and method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009238839A JP2009238839A (en) | 2009-10-15 |
JP5077559B2 true JP5077559B2 (en) | 2012-11-21 |
Family
ID=41252475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008080211A Expired - Fee Related JP5077559B2 (en) | 2008-03-26 | 2008-03-26 | Method for creating shot map and method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077559B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10312049A (en) * | 1997-05-13 | 1998-11-24 | Seiko Epson Corp | Reticle |
JP4299420B2 (en) * | 1999-11-09 | 2009-07-22 | 川崎マイクロエレクトロニクス株式会社 | Sequential exposure method |
JP2004281434A (en) * | 2003-03-12 | 2004-10-07 | Toshiba Corp | Method of drawing up shot map, method for exposure, processor, and method and program for manufacturing semiconductor device |
-
2008
- 2008-03-26 JP JP2008080211A patent/JP5077559B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009238839A (en) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4278645B2 (en) | Semiconductor wafer, layout setting method thereof, and reticle layout setting method | |
JP7249994B2 (en) | Method for aligning a photolithographic mask and corresponding process for manufacturing integrated circuits on a wafer of semiconductor material | |
US9679821B2 (en) | Methods of revising overlay correction data | |
US10566290B2 (en) | Alignment mark and measurement method thereof | |
KR20110120909A (en) | Determining critical dimension or overlay variation of integrated circuit fields | |
JP2006523949A (en) | Semiconductor wafer with non-rectangular die | |
US20130307166A1 (en) | Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads | |
US7947563B2 (en) | Chip ID applying method suitable for use in semiconductor integrated circuit | |
US9746786B2 (en) | Overlay mask | |
TW201423462A (en) | A method of making an IC design layout, IC design layout and a method of locating a pattern in an IC design layout | |
US20070178389A1 (en) | Universal photomask | |
JP2008139688A (en) | Method for manufacturing semiconductor integrated circuit, method for manufacturing mask, semiconductor mask data producing device, method for correcting mask pattern, and method for correcting design layout | |
US9653404B1 (en) | Overlay target for optically measuring overlay alignment of layers formed on semiconductor wafer | |
JP5077559B2 (en) | Method for creating shot map and method for manufacturing semiconductor device | |
JP2012038848A (en) | Semiconductor device and manufacturing method thereof | |
JP2006332177A (en) | Semiconductor wafer, manufacturing method thereof and mask | |
CN104849970B (en) | Alignment mark and its alignment methods for back side photoetching process | |
JP2013055306A (en) | Semiconductor device manufacturing method and exposure correction method | |
US20120192127A1 (en) | Method of manufacturing semiconductor device | |
US8729716B2 (en) | Alignment accuracy mark | |
TWI447886B (en) | Multiple patterning method | |
JP2006135334A (en) | Method of performing photo process for forming asymmetric patterns and method of forming semiconductor device using the same | |
US9978625B2 (en) | Semiconductor method and associated apparatus | |
JP2006303187A (en) | Manufacturing method for semiconductor device and semiconductor wafer | |
JP2005250308A (en) | Exposure mask group and method for manufacturing exposure mask group |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120801 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120814 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |