JP5072423B2 - Noise removing apparatus and noise removing method - Google Patents

Noise removing apparatus and noise removing method Download PDF

Info

Publication number
JP5072423B2
JP5072423B2 JP2007121163A JP2007121163A JP5072423B2 JP 5072423 B2 JP5072423 B2 JP 5072423B2 JP 2007121163 A JP2007121163 A JP 2007121163A JP 2007121163 A JP2007121163 A JP 2007121163A JP 5072423 B2 JP5072423 B2 JP 5072423B2
Authority
JP
Japan
Prior art keywords
image data
subtraction
integration
noise
data output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007121163A
Other languages
Japanese (ja)
Other versions
JP2008278332A (en
JP2008278332A5 (en
Inventor
正一 中所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007121163A priority Critical patent/JP5072423B2/en
Publication of JP2008278332A publication Critical patent/JP2008278332A/en
Publication of JP2008278332A5 publication Critical patent/JP2008278332A5/ja
Application granted granted Critical
Publication of JP5072423B2 publication Critical patent/JP5072423B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、静止画像や動画像を撮影し、記憶又は記録し、再生する撮像装置に関し、特に撮像装置から得られる映像信号に重畳するノイズ信号成分のノイズ除去装置、及びノイズ除去方法に関する。   The present invention relates to an imaging device that captures, stores or records still images and moving images, and particularly relates to a noise removal device and a noise removal method for a noise signal component superimposed on a video signal obtained from the imaging device.

近年、デジタルカメラや携帯電話機等の電子機器に用いられるCCD、CMOS等の固体撮像素子は、小型化や高画素化が非常に進んでいる。それにより、固体撮像素子を駆動させる駆動回路の駆動周波数が一段と高くなる傾向にある。また、これら電子機器には、固体撮像素子の駆動回路以外に、CPUなどの制御システム回路や、DRAMなどのメモリ回路、LCD等で構成される表示回路等が組み込まれ、それぞれが異なる高速の駆動周波数を有するクロック信号に従って動作している。   In recent years, solid-state imaging devices such as CCDs and CMOSs used in electronic devices such as digital cameras and mobile phones have been greatly reduced in size and increased in pixel count. As a result, the drive frequency of the drive circuit that drives the solid-state imaging device tends to be higher. In addition to the solid-state image sensor drive circuit, these electronic devices incorporate a control system circuit such as a CPU, a memory circuit such as a DRAM, a display circuit constituted by an LCD, etc. It operates according to a clock signal having a frequency.

このような複数の異なる周波数のクロック信号が存在する電子機器において、小型化により基板面積が小さくなるため、各回路間のクロック信号の干渉が無視できない問題となっている。例えば、クロック信号ライン間の干渉、クロック信号ラインと電源配線パターンの干渉、クロック信号ラインとアナログ信号ライン間の干渉等が挙げられる。これらのクロック信号の干渉が起こると、干渉したクロック信号の周波数に関連した干渉ノイズ信号成分が映像信号に重畳してしまい、再生する画像の品位が劣化する問題がある。   In such an electronic device having a plurality of clock signals having different frequencies, the board area is reduced due to the miniaturization, and therefore, the interference of the clock signal between the circuits cannot be ignored. Examples include interference between clock signal lines, interference between clock signal lines and power supply wiring patterns, interference between clock signal lines and analog signal lines, and the like. When these clock signals interfere with each other, an interference noise signal component related to the frequency of the interfered clock signal is superimposed on the video signal, thereby degrading the quality of the reproduced image.

従来例としては、映像信号に重畳した干渉ノイズ信号成分を抽出してキャンセルするために、1水平ライン分の映像信号を記憶する記憶手段を備えるものが知られている。そして、固体撮像素子の垂直方向の光学的黒領域の画素データをライン積分して記憶手段に記憶し、有効画素信号から1水平ライン分の記憶データを減算することで干渉ノイズ信号成分を除去する方法が、例えば特許文献1で提案されている。
特開平7−67038号公報
As a conventional example, there is known one having a storage means for storing a video signal for one horizontal line in order to extract and cancel an interference noise signal component superimposed on the video signal. Then, the pixel data of the optical black region in the vertical direction of the solid-state imaging device is line-integrated and stored in the storage means, and the interference noise signal component is removed by subtracting the storage data for one horizontal line from the effective pixel signal. A method is proposed in Patent Document 1, for example.
JP 7-67038 A

しかしながら、上記の特許文献1で提案された従来例では、複数水平ラインの画像データを1水平ライン分の信号として積分している。そのため、画面上で垂直方向に発生するノイズ信号成分しか抽出できず、斜め方向に発生するノイズ信号成分には対応できない。 したがって、本発明の目的は、画面上で垂直方向に発生するノイズ信号成分に加えて、斜め方向に発生するノイズ信号成分にも対応できるノイズ除去の手法を提案するものである。   However, in the conventional example proposed in Patent Document 1 described above, image data of a plurality of horizontal lines is integrated as a signal for one horizontal line. Therefore, only the noise signal component generated in the vertical direction on the screen can be extracted, and the noise signal component generated in the oblique direction cannot be handled. Accordingly, an object of the present invention is to propose a noise removal technique that can cope with a noise signal component generated in an oblique direction in addition to a noise signal component generated in a vertical direction on a screen.

上記の目的を達成するため、本発明の実施形態におけるノイズ除去装置は、
複数の画素ラインを有する撮像素子の有効画素領域から出力される画像データに重畳した干渉ノイズ信号成分を除去するノイズ除去装置であって、
前記撮像素子の前記有効画素領域ではない領域から出力される画像データを積分する積分手段と、
前記積分手段で積分して得られた積分データを記憶する記憶手段と、
記撮像素子前記有効画素領域から出力される画像データから、前記記憶手段に記憶された前記積分データを減算する減算手段と、を有し、
前記積分手段は、前記干渉ノイズ信号成分の周期に従って決定されたライン数だけ対応する画素ラインがずれた複数の画像データを積分し、
前記減算手段は、前記撮像素子前記有効画素領域から出力される画像データに含まれる前記干渉ノイズ信号成分の位相と前記積分データに含まれる前記干渉ノイズ信号成分の位相を合わせて前記減算を実行する、ことを特徴とする。
In order to achieve the above object, a noise removal apparatus according to an embodiment of the present invention includes:
A noise removing device that removes an interference noise signal component superimposed on image data output from an effective pixel region of an imaging device having a plurality of pixel lines,
An integrating means for integrating the image data output from the effective non-pixel region region of the imaging element,
Storage means for storing integration data obtained by integration by the integration means;
From the image data output from the effective pixel region before Symbol IMAGING element has, subtracting means for subtracting the integration data stored in the storage means,
The integrating means integrates a plurality of image data in which corresponding pixel lines are shifted by the number of lines determined according to the period of the interference noise signal component,
Said subtracting means, said combined before Symbol of the interference noise component, wherein included in the integration data and the interfering noise signal component of the phase included in the image data outputted from the effective pixel region of an imaging element phase Subtracting is performed.

上記の目的を達成するため、本発明の他の実施形態におけるノイズ除去方法は、ノイズ除去装置におけるノイズ除去方法であって、
複数の画素ラインを有する撮像素子の有効画素領域から出力される画像データに重畳した干渉ノイズ信号成分を除去するノイズ除去方法であって、
前記撮像素子の前記有効画素領域ではない領域から出力される画像データを積分する積分工程と
記積分工程で積分して得られた積分データを記憶する記憶工程と
前記撮像素子前記有効画素領域から出力される画像データから、前記記憶工程で記憶された前記積分データを減算する減算工程と、を有し、
前記積分工程は、前記干渉ノイズ信号成分の周期に従って決定されたライン数だけ対応する画素ラインがずれた複数の画像データを積分し、
前記減算工程は、前記撮像素子前記有効画素領域から出力される画像データに含まれる前記干渉ノイズ信号成分の位相と前記積分データに含まれる前記干渉ノイズ信号成分の位相を合わせて前記減算を実行する、ことを特徴とする。
In order to achieve the above object, a noise removal method according to another embodiment of the present invention is a noise removal method in a noise removal device,
A noise removal method for removing an interference noise signal component superimposed on image data output from an effective pixel region of an image sensor having a plurality of pixel lines ,
An integrating step of integrating the image data output from the effective non-pixel region region of the imaging element,
A storage step of storing the integrated data obtained by integrating the previous SL integration process,
From the image data output from the effective pixel area of the shooting image element, anda subtraction step for subtracting the integration data stored in the storing step,
The integration step integrates a plurality of image data in which corresponding pixel lines are shifted by the number of lines determined according to the period of the interference noise signal component,
The subtraction process, the combined before Symbol of the interference noise component, wherein included in the integration data and the interfering noise signal component of the phase included in the image data outputted from the effective pixel region of an imaging element phase Subtracting is performed.

本発明によれば、垂直方向のみならず、斜め方向のノイズ信号成分を抽出し、映像信号から除去することが可能となる。 According to the present invention, not only vertical direction only, extracted in the oblique direction of the noise signal component, it is possible to remove from the video signal.

以下、図面を参照して本発明の実施形態1に係るノイズ除去装置を説明する。   Hereinafter, a noise removing apparatus according to Embodiment 1 of the present invention will be described with reference to the drawings.

<DSC1の構成の説明>
図1は、本発明の実施形態に係るノイズ除去装置が組み込まれたデジタルスチルカメラの外観の一例を示す図であり、図2は、そのブロック構成図を示す。図1及び2において、1はデジタルスチルカメラ(以下DSCとする)を示す。
<Description of DSC1 Configuration>
FIG. 1 is a diagram showing an example of the appearance of a digital still camera in which a noise removing device according to an embodiment of the present invention is incorporated, and FIG. 2 is a block diagram of the digital still camera. 1 and 2, reference numeral 1 denotes a digital still camera (hereinafter referred to as DSC).

DSC1において、2はDSC本体部、10は撮像レンズ、48はストロボ発光部、54はモード表示用LCD部、62はシャッタスイッチである。又、72は撮影モード、再生モード、パーソナルコンピュータ等との通信を行う通信モード等を切り換えるモード切替スイッチ、104は光学ビューファインダである。   In DSC 1, 2 is a DSC main body, 10 is an imaging lens, 48 is a strobe light emitting unit, 54 is a mode display LCD unit, and 62 is a shutter switch. Reference numeral 72 denotes a mode switching switch for switching a photographing mode, a reproduction mode, a communication mode for communicating with a personal computer, and the like, and 104 is an optical viewfinder.

更に、11はバリア保護機構、12は絞り機能を備えるシャッタ、14は光学被写体像を電気信号に変換する固体撮像素子である。13は固体撮像素子14の出力信号からアナログ映像信号を抽出するCDS回路(相関二重サンプリング回路)である。更に、15はCDS回路13からのアナログ映像信号を増幅する増幅回路、16は増幅回路15からのアナログ映像信号をデジタルの画像データに変換するA/D変換回路である。   Further, 11 is a barrier protection mechanism, 12 is a shutter having a diaphragm function, and 14 is a solid-state image sensor that converts an optical subject image into an electrical signal. Reference numeral 13 denotes a CDS circuit (correlated double sampling circuit) that extracts an analog video signal from the output signal of the solid-state imaging device 14. Further, 15 is an amplifying circuit for amplifying the analog video signal from the CDS circuit 13, and 16 is an A / D conversion circuit for converting the analog video signal from the amplifying circuit 15 into digital image data.

又18は、固体撮像素子14、A/D変換回路16、 D/A変換回路26等にクロック信号や制御信号を供給するタイミング発生回路であり、メモリ制御回路22及びシステム制御回路50により制御される。   Reference numeral 18 denotes a timing generation circuit that supplies a clock signal and a control signal to the solid-state imaging device 14, the A / D conversion circuit 16, the D / A conversion circuit 26, and the like, and is controlled by the memory control circuit 22 and the system control circuit 50. The

20は画像処理回路であり、A/D変換回路16からの画像データ、或いはメモリ制御回路22からの画像データに対し、画素補間処理や色変換処理を行う。   An image processing circuit 20 performs pixel interpolation processing and color conversion processing on the image data from the A / D conversion circuit 16 or the image data from the memory control circuit 22.

又、画像処理回路20においては、撮影した画像データを用いて所定の演算処理を行う。そして、得られた演算結果に基づいてシステム制御回路50が、露光制御回路40、焦点制御回路42に対して制御を行う。これらの制御には、TTL(スルーザレンズ)方式のAF(オートフォーカス)処理、AE(自動露出)処理、EF(ストロボプリ発光)処理等が含まれる。   Further, the image processing circuit 20 performs predetermined arithmetic processing using the photographed image data. Then, the system control circuit 50 controls the exposure control circuit 40 and the focus control circuit 42 based on the obtained calculation result. These controls include TTL (through-the-lens) AF (autofocus) processing, AE (automatic exposure) processing, EF (strobe pre-emission) processing, and the like.

更に、画像処理回路20においては、撮影した画像データを用いて別の演算処理を行い、得られた演算結果に基づいてTTL方式のAWB(オートホワイトバランス)処理も行う。   Further, the image processing circuit 20 performs another calculation process using the captured image data, and also performs a TTL AWB (auto white balance) process based on the obtained calculation result.

22はメモリ制御回路であり、A/D変換回路16、タイミング発生回路18、画像処理回路20、画像表示メモリ回路24、D/A変換回路26、メモリ回路30、圧縮伸長回路32等を制御する。   A memory control circuit 22 controls the A / D conversion circuit 16, timing generation circuit 18, image processing circuit 20, image display memory circuit 24, D / A conversion circuit 26, memory circuit 30, compression / decompression circuit 32, and the like. .

A/D変換回路16からの画像データが、画像処理回路20及びメモリ制御回路22を介して、或いはA/D変換回路16の画像データが直接メモリ制御回路22を介して、画像表示メモリ回路24或いはメモリ回路30に書き込まれる。   The image data from the A / D conversion circuit 16 is sent via the image processing circuit 20 and the memory control circuit 22, or the image data from the A / D conversion circuit 16 is sent directly via the memory control circuit 22 to the image display memory circuit 24. Alternatively, it is written in the memory circuit 30.

24は画像表示メモリ回路、26はD/A変換回路、28はTFT型LCD等から成る画像表示部である。画像表示メモリ回路24に書き込まれた表示用の画像データは、D/A変換回路26を介して画像表示部28に供給され、表示される。この画像表示部28を用いて撮影した画像データを逐次表示すれば、電子ビューファインダ機能を実現することが可能である。   Reference numeral 24 denotes an image display memory circuit, 26 denotes a D / A conversion circuit, and 28 denotes an image display unit composed of a TFT type LCD or the like. The display image data written in the image display memory circuit 24 is supplied to the image display unit 28 via the D / A conversion circuit 26 and displayed. An electronic viewfinder function can be realized by sequentially displaying image data taken using the image display unit 28.

30は撮影した静止画像データや動画像データを格納するためのメモリ回路であり、所定枚数の静止画像データや所定時間の動画像データを格納するのに十分な記憶容量を備える。これにより、複数枚の静止画像データを連続して撮影する連写撮影や、パノラマ撮影の場合にも、高速かつ大量の画像データの書き込みをメモリ回路30に対して行うことが可能となる。また、メモリ回路30はシステム制御回路50の作業領域としても使用されてもよい。   Reference numeral 30 denotes a memory circuit for storing captured still image data and moving image data, which has a storage capacity sufficient to store a predetermined number of still image data and moving image data for a predetermined time. This makes it possible to write a large amount of image data to the memory circuit 30 at the time of continuous shooting for continuously shooting a plurality of still image data or panoramic shooting. The memory circuit 30 may also be used as a work area for the system control circuit 50.

32は適応離散コサイン変換(ADCT)、ウェーブレット変換等により画像データを圧縮伸長する圧縮伸長回路である。圧縮伸長回路32は、メモリ回路30に格納された画像データを読み込んで圧縮処理或いは伸長処理を行い、処理を終えた画像データをメモリ回路30に再度書き込む。   A compression / decompression circuit 32 compresses / decompresses image data by adaptive discrete cosine transform (ADCT), wavelet transform, or the like. The compression / decompression circuit 32 reads the image data stored in the memory circuit 30, performs compression processing or decompression processing, and rewrites the processed image data in the memory circuit 30.

40は、絞り機能を備えるシャッタ12を制御する露光制御回路であり、ストロボ48と連携することによりストロボ調光機能も有する。42は撮像レンズ10のフォーカシングを制御する焦点制御回路、44は撮像レンズ10のズーミングを制御するズーム制御回路、46はバリア保護機構11の動作を制御するバリア制御回路である。   Reference numeral 40 denotes an exposure control circuit that controls the shutter 12 having a diaphragm function, and also has a flash light control function in cooperation with the flash 48. Reference numeral 42 denotes a focus control circuit that controls focusing of the imaging lens 10, 44 denotes a zoom control circuit that controls zooming of the imaging lens 10, and 46 denotes a barrier control circuit that controls the operation of the barrier protection mechanism 11.

48はストロボであり、AF補助光の投光機能、ストロボ調光機能も有する。先に説明したように、露光制御回路40及び焦点制御回路42は、TTL方式を用いて制御されている。すなわち、撮像レンズ10を介して撮影した画像データを画像処理回路20によって演算した演算結果に基づき、システム制御回路50が露光制御回路40及び焦点制御回路42に対して制御を行うことになる。   A strobe 48 has an AF auxiliary light projecting function and a strobe dimming function. As described above, the exposure control circuit 40 and the focus control circuit 42 are controlled using the TTL method. That is, the system control circuit 50 controls the exposure control circuit 40 and the focus control circuit 42 based on the calculation result obtained by calculating the image data captured through the imaging lens 10 by the image processing circuit 20.

50はDSC1全体を制御するシステム制御回路、52はシステム制御回路50の動作用の定数、変数、プログラム等を記憶するメモリ回路である。尚、制御回路50には、積分回路94、減算回路96及び水平ライン数決定回路98が、制御プログラムに従って設定されるが、これらの説明は後述する。   Reference numeral 50 denotes a system control circuit that controls the entire DSC 1, and 52 denotes a memory circuit that stores constants, variables, programs, and the like for operation of the system control circuit 50. In the control circuit 50, an integration circuit 94, a subtraction circuit 96, and a horizontal line number determination circuit 98 are set in accordance with a control program, which will be described later.

54は、システム制御回路50でのプログラムの実行に応じて、文字、画像、音声等を用い、動作状態やメッセージ等を表示する液晶表示装置、スピーカ等からなる表示部である。表示部は、DSC1の操作部近辺の、視認し易い位置に単数或いは複数個所設置され、例えばLCDやLED、発音素子等の組み合わせにより構成されている。   Reference numeral 54 denotes a display unit including a liquid crystal display device, a speaker, and the like that display an operation state, a message, and the like using characters, images, sounds, and the like according to execution of a program in the system control circuit 50. The display unit is installed at a single or a plurality of positions near the operation unit of the DSC 1 so as to be easily visible, and is configured by a combination of, for example, an LCD, an LED, and a sounding element.

又表示部54は、その一部の機能が光学ビューファインダ104内に設置されている。表示部54の表示内容のうち、光学ビューファインダ104内に表示するものには、焦点状態表示、撮影準備完了表示、手振れ警告表示等がある。さらに、ストロボ充電表示、ストロボ充電完了表示、シャッタスピード表示、絞り値表示、露出補正表示、記録媒体書き込み動作表示等も含まれる。   The display unit 54 is partly installed in the optical viewfinder 104. Among the display contents of the display unit 54, those displayed in the optical viewfinder 104 include a focus state display, a shooting preparation completion display, a camera shake warning display, and the like. Furthermore, a strobe charge display, a strobe charge completion display, a shutter speed display, an aperture value display, an exposure correction display, a recording medium writing operation display, and the like are also included.

又表示部54の表示内容のうち、LED等に表示するものとしては、焦点状態表示、撮影準備完了表示、手振れ警告表示、手振れ警告表示等がある。さらに、ストロボ充電表示、ストロボ充電完了表示、記録媒体書き込み動作表示、マクロ撮影設定通知表示、二次電池充電状態表示、等も含まれる。そして、表示部54の表示内容のうち、ランプ等に表示するものとしては、例えば、セルフタイマ通知ランプ、等がある。このセルフタイマ通知ランプは、AF補助光と共用して用いても良い。   Among the display contents of the display unit 54, what is displayed on the LED or the like includes a focus state display, a shooting preparation completion display, a camera shake warning display, a camera shake warning display, and the like. Furthermore, a strobe charge display, a strobe charge completion display, a recording medium writing operation display, a macro shooting setting notification display, a secondary battery charge state display, and the like are also included. And what is displayed on a lamp | ramp etc. among the display contents of the display part 54 includes a self-timer notification lamp etc., for example. This self-timer notification lamp may be used in common with AF auxiliary light.

56は電気的に消去及び記録が可能な不揮発性メモリ回路であり、例えばEEPROM、フラッシュメモリ等が用いられる。   Reference numeral 56 denotes a non-volatile memory circuit that can be electrically erased and recorded. For example, an EEPROM or a flash memory is used.

60、62、64、70及び72は、システム制御回路50の各種の動作指示を入力するための操作手段を構成し、スイッチやダイアル、タッチパネル、視線検知によるポインティング、音声認識装置等の単数或いは複数の組み合わせで構成される。次に、これらの操作手段の具体的な説明を行う。   Reference numerals 60, 62, 64, 70, and 72 constitute operation means for inputting various operation instructions of the system control circuit 50. One or a plurality of switches, dials, touch panels, pointing by line-of-sight detection, voice recognition devices, etc. Consists of Next, a specific description of these operating means will be given.

60はメインスイッチで、DSC1の電源オン、電源オフの各モードを切り替え設定することが出来る。また、DSC1に接続された各種の付属装置の電源オン、電源オフの設定も合わせて切り替え設定することが出来る。   Reference numeral 60 denotes a main switch, which can switch and set the power on / off mode of the DSC 1. In addition, the power-on and power-off settings of various accessory devices connected to the DSC 1 can be switched and set together.

62はシャッタスイッチSW1で、不図示のシャッタボタンの押込操作途中でONとなり、AF処理、AE処理、AWB処理、EF処理等の動作開始を指示する。   Reference numeral 62 denotes a shutter switch SW1, which is turned on in the middle of pressing a shutter button (not shown) and instructs to start operations such as AF processing, AE processing, AWB processing, and EF processing.

64はシャッタスイッチSW2で、不図示のシャッタボタンの押込操作完了でONとなる。これにより、固体撮像素子14から読み出した映像信号をA/D変換回路16、メモリ制御回路22を介してメモリ回路30に画像データとして書き込むまでの露光処理を開始する。そして、画像処理回路20やメモリ制御回路22での演算を用いた現像処理のあと、メモリ回路30から画像データを読み出し、圧縮伸長回路32で画像データの圧縮を行う。そして記録媒体200に画像データを書き込む記録処理という一連の処理の動作開始を指示する。70は各種ボタンやタッチパネル等からなる操作部である。   Reference numeral 64 denotes a shutter switch SW2, which is turned on when a pressing operation of a shutter button (not shown) is completed. Thereby, an exposure process is started until the video signal read from the solid-state imaging device 14 is written as image data in the memory circuit 30 via the A / D conversion circuit 16 and the memory control circuit 22. Then, after development processing using computation in the image processing circuit 20 and the memory control circuit 22, the image data is read from the memory circuit 30, and the compression / decompression circuit 32 compresses the image data. Then, an instruction to start an operation of a series of processing called recording processing for writing image data on the recording medium 200 is given. An operation unit 70 includes various buttons and a touch panel.

又74は圧縮モードスイッチである。圧縮モードスイッチ74においては、JPEG(Joint Photographic Expert Gpoup)圧縮の圧縮率を選択することが可能である。或いは固体撮像素子14からの映像信号をそのままデジタル化し、生の画像データとして記録媒体200に記録するCCDRAWモードを選択することも可能である。JPEG圧縮のモードは、例えばノーマルモードとファインモードが用意されている。DSC1のユーザは、撮影した画像データのデータサイズを重視する場合はノーマルモードを、撮影した画像データの画質を重視する場合はファインモードを、それぞれ選択して撮影を行うことが出来る。   Reference numeral 74 denotes a compression mode switch. In the compression mode switch 74, a compression rate of JPEG (Joint Photographic Expert Gpoup) compression can be selected. Alternatively, it is also possible to select a CCD RAW mode in which the video signal from the solid-state imaging device 14 is digitized as it is and recorded on the recording medium 200 as raw image data. For example, a normal mode and a fine mode are prepared as JPEG compression modes. The user of the DSC 1 can perform shooting by selecting the normal mode when emphasizing the data size of the captured image data and selecting the fine mode when emphasizing the image quality of the captured image data.

JPEG圧縮のモードに於いては、固体撮像素子14から読み出されてA/D変換回路16、画像処理回路20、メモリ制御回路22を介して、メモリ回路30に書き込まれた画像データを読み出す。そして読み出した画像データを圧縮伸長回路32により設定した圧縮率に圧縮し、記録媒体200に記録を行う。一方、CCDRAWモードでは、固体撮像素子14の色フィルタの画素配列に応じて、水平ライン毎にそのまま映像信号を読み出す。そして、A/D変換回路16、メモリ制御回路22を介して、画像データとしてメモリ回路30に書き込まれた画像データを読み出し、記録媒体200に記録を行う。   In the JPEG compression mode, the image data read from the solid-state imaging device 14 and written to the memory circuit 30 is read via the A / D conversion circuit 16, the image processing circuit 20, and the memory control circuit 22. The read image data is compressed to a compression rate set by the compression / decompression circuit 32 and recorded on the recording medium 200. On the other hand, in the CCD RAW mode, the video signal is read as it is for each horizontal line according to the pixel arrangement of the color filter of the solid-state imaging device 14. Then, the image data written in the memory circuit 30 as image data is read through the A / D conversion circuit 16 and the memory control circuit 22 and recorded on the recording medium 200.

72はモードダイアルで、自動撮影モード、撮影モード、パノラマ撮影モード、再生モード、マルチ画面再生/消去モード、PC接続モード等の各機能モードを切り替え設定することが出来る。   Reference numeral 72 denotes a mode dial, which can switch and set various function modes such as an automatic shooting mode, a shooting mode, a panoramic shooting mode, a playback mode, a multi-screen playback / erase mode, and a PC connection mode.

80は電源制御回路で、電池検出回路、DC−DCコンバータ、通電するブロックを切り替えるスイッチ回路等により構成されている。電池の装着の有無、電池の種類、電池残量の検出を行い、検出結果及びシステム制御回路50の指示に基づいて内蔵するDC−DCコンバータを制御し、必要な電圧を必要な期間、各部へ供給する。   Reference numeral 80 denotes a power control circuit, which includes a battery detection circuit, a DC-DC converter, a switch circuit for switching a block to be energized, and the like. The presence / absence of the battery, the type of battery, and the remaining battery level are detected, and the built-in DC-DC converter is controlled based on the detection result and the instruction of the system control circuit 50. Supply.

82及び84はコネクタ、86はアルカリ電池やリチウム電池等の一次電池や、NiCd電池やNiMH電池、Li−ion電池等の二次電池、ACアダプター等からなる電源回路である。   82 and 84 are connectors, 86 is a primary battery such as an alkaline battery or lithium battery, a secondary battery such as a NiCd battery, NiMH battery or Li-ion battery, an AC adapter, or the like.

90はメモリカードやハードディスク等の記録媒体200とのインタフェース、92はメモリカードやハードディスク等の記録媒体200と接続を行うコネクタである。   Reference numeral 90 denotes an interface with the recording medium 200 such as a memory card or hard disk, and reference numeral 92 denotes a connector for connecting to the recording medium 200 such as a memory card or hard disk.

104は光学ビューファインダであり、画像表示部28による電子ビューファインダ機能を使用すること無しに、撮影を行うことが可能である。また、光学ビューファインダ104内には、表示部54の一部の機能、例えば、合焦表示、手振れ警告表示、ストロボ充電表示、シャッタスピード表示、絞り値表示、露出補正表示などが設置されている。   Reference numeral 104 denotes an optical viewfinder, which can perform shooting without using the electronic viewfinder function of the image display unit 28. Further, in the optical viewfinder 104, some functions of the display unit 54 such as an in-focus display, a camera shake warning display, a strobe charge display, a shutter speed display, an aperture value display, an exposure correction display, and the like are installed. .

200はメモリカードやハードディスク等の記録媒体である。記録媒体200は、半導体メモリや磁気ディスク等から構成される記録部202、DSC1とのインタフェース204、DSC1と接続を行うコネクタ206を備えている。なお、記録媒体200は本実施形態ではDSC1に内蔵される構成として説明している。   Reference numeral 200 denotes a recording medium such as a memory card or a hard disk. The recording medium 200 includes a recording unit 202 composed of a semiconductor memory, a magnetic disk, or the like, an interface 204 with the DSC 1, and a connector 206 for connecting with the DSC 1. In this embodiment, the recording medium 200 is described as being built in the DSC 1.

<DSC1の動作説明>
図3は、本実施形態に係るノイズ除去装置が組み込まれたDSC1の動作を説明するフローチャート図である。
<Description of operation of DSC 1>
FIG. 3 is a flowchart for explaining the operation of the DSC 1 in which the noise removing apparatus according to the present embodiment is incorporated.

まず、処理の開始後ステップS101において、システム制御回路50はフラグや制御変数等を初期化すると共に、DSC1各部の初期化処理を行う。次にステップS102において、システム制御回路50は、メインスイッチ60の設定位置を判断する。   First, in step S101 after the start of processing, the system control circuit 50 initializes flags, control variables, and the like, and performs initialization processing of each part of the DSC1. Next, in step S102, the system control circuit 50 determines the set position of the main switch 60.

そして、メインスイッチ60が電源OFFに設定されていたならば、ステップS103に進み、表示部54、画像表示部28の表示を終了状態に変更する。そして、フラグや制御変数等を含む必要なパラメータや設定値、設定モードを不揮発性メモリ回路56に記録する。さらに、電源制御回路80により画像表示部28を含むDSC1各部の不要な電源を遮断する等の所定の終了処理を行ない、処理を終了する。   If the main switch 60 is set to power OFF, the process proceeds to step S103, and the display on the display unit 54 and the image display unit 28 is changed to the end state. Then, necessary parameters, setting values, and setting modes including flags and control variables are recorded in the nonvolatile memory circuit 56. Further, the power control circuit 80 performs a predetermined end process such as shutting off unnecessary power of each part of the DSC 1 including the image display unit 28 and ends the process.

しかしステップS102において、メインスイッチ60が電源ONに設定されていたならば、処理はステップS104に進む。ステップS104において、システム制御回路50は、電源制御回路80により電池等により構成される電源回路86の残容量や動作情況がDSC1の動作に問題があるか否かを判断する。このとき、問題があるならばステップS105に進み、表示部54及び或いは画像表示部28を用いて画像や音声により所定の警告表示を行った後にステップS102に戻る。   However, if the main switch 60 is set to ON in step S102, the process proceeds to step S104. In step S104, the system control circuit 50 determines whether or not there is a problem in the operation of the DSC 1 with respect to the remaining capacity and operation status of the power circuit 86 constituted by the battery or the like by the power control circuit 80. At this time, if there is a problem, the process proceeds to step S105, a predetermined warning display is performed by an image or sound using the display unit 54 and / or the image display unit 28, and then the process returns to step S102.

しかし、ステップS104で、電源回路86に問題が無いと判断されれば、ステップ106に進む。ステップS106では、システム制御回路50は、表示部54を用いて画像や音声によりDSC1の各種設定状態の表示を行う。なお、画像表示部28の画像表示がONであったならば、画像表示部28も用いて画像や音声によりDSC1の各種設定状態の表示を行う。   However, if it is determined in step S104 that there is no problem in the power supply circuit 86, the process proceeds to step 106. In step S <b> 106, the system control circuit 50 displays various setting states of the DSC 1 using images and sounds using the display unit 54. If the image display of the image display unit 28 is ON, the image display unit 28 is also used to display various setting states of the DSC 1 using images and sounds.

その後ステップS107に進み、システム制御回路50は、モードダイアル72の設定位置を判断し、モードダイアル72が撮影モードに設定されていないならばS109に進む。しかし、モードダイアル72が撮影モードに設定されていたならば、ステップS108に進み、システム制御回路50は、撮影モード処理を実行し、撮影モード処理の終了後、ステップS102に戻る。この撮影モード処理の詳細は、図4を用いて後述する。   Thereafter, the system control circuit 50 proceeds to step S107, determines the setting position of the mode dial 72, and proceeds to step S109 if the mode dial 72 is not set to the shooting mode. However, if the mode dial 72 is set to the shooting mode, the process proceeds to step S108, and the system control circuit 50 executes the shooting mode process. After the shooting mode process ends, the process returns to step S102. Details of this shooting mode processing will be described later with reference to FIG.

ステップS109においては、システム制御回路50は、モードダイアル72の設定位置を判断し、モードダイアル72が再生モードに設定されていないならば、同様にステップS102に戻る。しかし、モードダイアル72が再生モードに設定されていたならば、ステップS110に進み、再生モード処理を実行し、再生モード処理の終了後、ステップS102に戻る。上記のようにして、DSC1のユーザは、DSC1を携帯して撮影し及び/又は再生を随時行うことが可能である。   In step S109, the system control circuit 50 determines the setting position of the mode dial 72. If the mode dial 72 is not set to the reproduction mode, the process returns to step S102 in the same manner. However, if the mode dial 72 is set to the playback mode, the process proceeds to step S110, where the playback mode process is executed. After the playback mode process ends, the process returns to step S102. As described above, the user of the DSC 1 can carry the DSC 1 to take a picture and / or perform playback at any time.

図4は、図3のステップS108で示す撮影モード処理の動作を説明するフローチャートを示す。   FIG. 4 is a flowchart for explaining the operation of the shooting mode process shown in step S108 of FIG.

図4において、撮影モード処理の開始後ステップS201で、システム制御回路50は、操作部70が備える各種スイッチの操作により、ユーザによって撮影に関する各種設定の変更が行われた否かを調べる。もし、変更が行われたならば、ステップS202に進み、変更された内容に応じて、撮影に関する動作設定を変更し、ステップS203に進む。しかし、ユーザによって撮影に関する各種設定の変更が行われてなければ、すぐに、ステップS203に進む。   In FIG. 4, in step S201 after the start of the shooting mode process, the system control circuit 50 checks whether or not various settings related to shooting have been changed by the user by operating various switches provided in the operation unit 70. If the change has been made, the process proceeds to step S202, and the operation setting related to shooting is changed according to the changed content, and the process proceeds to step S203. However, if various settings relating to shooting have not been changed by the user, the process immediately proceeds to step S203.

システム制御回路50は、ステップS203において、シャッタスイッチSW1が押されていないならば、撮影モード処理ルーチンを終了し、それにより図3のステップS102に戻る。   If the shutter switch SW1 is not pressed in step S203, the system control circuit 50 ends the shooting mode processing routine, and returns to step S102 in FIG.

しかし、ステップS203においてシャッタスイッチSW1が押されたならばステップS204に進み、システム制御回路50は撮影動作を起動し、固体撮像素子14から得られた画像データを用いて所定の演算処理を行う。   However, if the shutter switch SW1 is pressed in step S203, the process proceeds to step S204, where the system control circuit 50 starts the photographing operation and performs a predetermined calculation process using the image data obtained from the solid-state image sensor 14.

すなわちステップS205に進み、得られた演算結果に基づいて焦点制御回路42に対し、焦点制御処理を行って撮像レンズ10の焦点を被写体に合わせるAF制御を実行させる。さらにステップS206に進み、システム制御回路50は、露光制御回路40を起動して、適正な露出にするように絞り及びシャッタを制御し、絞り制御値、シャッタ制御値、撮影感度値等から被写体輝度を算出するAE制御を実行させる。   In other words, the process proceeds to step S205, and the focus control circuit 42 is subjected to focus control processing based on the obtained calculation result to execute AF control for focusing the imaging lens 10 on the subject. In step S206, the system control circuit 50 activates the exposure control circuit 40 to control the aperture and shutter so as to obtain an appropriate exposure. The subject brightness is determined from the aperture control value, shutter control value, photographing sensitivity value, and the like. AE control for calculating is executed.

さらに、システム制御回路50は、ステップS207で、固体撮像素子14からの画像データを用いて所定の演算処理を行い、得られた演算結果がホワイトバランスとして適正と判断されるまで画像処理回路20を用いて、AWB制御を実行させる。   Further, in step S207, the system control circuit 50 performs predetermined calculation processing using the image data from the solid-state imaging device 14, and the image processing circuit 20 is operated until it is determined that the obtained calculation result is appropriate as white balance. And execute AWB control.

そして、その後、ステップS208で、シャッタスイッチSW2が押されたら、ステップS209に進み、システム制御回路50は、露光制御回路40を起動して、適正に調光できるようにEF制御を実行させる。   After that, when the shutter switch SW2 is pressed in step S208, the process proceeds to step S209, and the system control circuit 50 activates the exposure control circuit 40 to execute EF control so that the light can be properly adjusted.

EF制御の完了後、ステップS210のノイズキャンセル処理に進み、ノイズ信号成分の抽出と、画像データに重畳されたノイズ信号成分のキャンセルを行う。そして、ノイズキャンセル処理の完了後はステップS211に進み、インタフェース90、コネクタ92、206を介して、メモリーカードやコンパクトフラッシュ(登録商標)カード等の記録媒体200への画像データを書き込みをすることで記録を行う。記録媒体200への画像データの記録の終了後は、図3のステップS102に戻る。   After the EF control is completed, the process proceeds to the noise canceling process in step S210, and the noise signal component is extracted and the noise signal component superimposed on the image data is canceled. Then, after the noise canceling process is completed, the process proceeds to step S211, and image data is written to the recording medium 200 such as a memory card or a compact flash (registered trademark) card via the interface 90 and the connectors 92 and 206. Make a record. After the recording of the image data on the recording medium 200 is completed, the process returns to step S102 in FIG.

ステップS208で、64のシャッタスイッチSW2が押されない場合は、シャッタスイッチSW2が押されるまで待機することになる。   If it is determined in step S208 that the 64 shutter switch SW2 is not pressed, the process waits until the shutter switch SW2 is pressed.

次に、図5のフローチャート図を用いて、図4のステップS210で示すにノイズキャンセル処理の動作を説明する。処理の開始後、システム制御回路50は、ステップS301において、シャッタスイッチSW2が押された時に行ったステップS209のEF制御の演算結果を使用して、干渉するノイズ信号成分の周波数の演算を行う。   Next, the operation of the noise cancellation processing shown in step S210 of FIG. 4 will be described using the flowchart of FIG. After the start of processing, the system control circuit 50 calculates the frequency of the interfering noise signal component using the calculation result of the EF control in step S209 performed when the shutter switch SW2 is pressed in step S301.

ここで、ステップS301における、干渉ノイズ信号成分の周波数の演算に関して説明する。DSC1は、既知の数種のクロック周波数のクロック信号で動作している(不図示)。例えば、固体撮像素子14を動作する撮像素子駆動クロック信号の周波数をFimg、システム制御回路50が動作しているシステムクロック信号の周波数をFsysとする。そして、撮像素子駆動クロック信号の周波数のFimgとシステムクロック信号の周波数のFsysが干渉する場合を想定する。この場合には、固体撮像素子14から得られる映像信号に干渉する干渉ノイズ信号成分の周波数Fは
F=|Fimg−Fsys
のように算出される。
Here, the calculation of the frequency of the interference noise signal component in step S301 will be described. The DSC 1 operates with clock signals having several known clock frequencies (not shown). For example, the frequency of the imaging device driving clock signal that operates the solid-state imaging device 14 is F img , and the frequency of the system clock signal that the system control circuit 50 is operating is F sys . A case is assumed in which the frequency F img of the image sensor driving clock signal interferes with the frequency F sys of the system clock signal. In this case, the frequency F of the interference noise signal component that interferes with the video signal obtained from the solid-state imaging device 14 is F = | F img −F sys |
It is calculated as follows.

また、干渉ノイズ信号成分の周波数Fから1水平ラインの映像信号に重畳する干渉ノイズ信号成分は、以下で表されるHnoise画素毎に繰り返されることが分かる。 Further, it can be seen that the interference noise signal component superimposed on the video signal of one horizontal line from the frequency F of the interference noise signal component is repeated for each H noise pixel expressed below.

noise=Fimg/F
ここで、固体撮像素子14の水平同期信号のクロック数を、Hclkとする。この場合、Hnoise画素毎に干渉ノイズ信号成分が繰り返されるから、垂直方向に繰り返される干渉ノイズ信号成分の垂直周期Vnoiseは、以下のように表すことが出来る。
H noise = F img / F
Here, the number of clocks of the horizontal synchronizing signal of the solid-state image sensor 14 is H clk . In this case, since the interference noise signal component is repeated for each H noise pixel, the vertical period V noise of the interference noise signal component repeated in the vertical direction can be expressed as follows.

noise=n×Hnoise/Hclk
ただし、nは最小の整数である。
V noise = n × H noise / H clk ,
However, n is the smallest integer.

このように、干渉ノイズ信号成分の垂直周期Vnoiseの演算のステップS301の後、システム制御回路50のシステムクロック信号の周波数Fsysの周波数に変化がないとする。さらに固体撮像素子14及び周囲の温度の変化が一定値以下であり、かつ増幅回路15のゲインが一定であるとステップS302で判断されたとする。以上の条件を満たす場合、システム制御回路50は、ステップS303に進み本露光を行う。 As described above, it is assumed that the frequency F sys of the system clock signal of the system control circuit 50 does not change after step S301 of the calculation of the vertical period V noise of the interference noise signal component. Further, it is assumed that it is determined in step S302 that the change in the temperature of the solid-state imaging device 14 and the surroundings is not more than a certain value and the gain of the amplifier circuit 15 is constant. When the above conditions are satisfied, the system control circuit 50 proceeds to step S303 and performs main exposure.

しかし、システム制御回路50のシステムクロック信号の周波数Fsysの周波数に変化があった場合、周囲の温度の変化が一定値以上あった場合、又は増幅回路15のゲインが変化した場合もありうる。この場合には、システム制御回路50の動作はステップS301に戻り、再度干渉ノイズ信号成分の垂直周期Vnoiseの演算をし直すこととなる。この条件を満たさないと、ノイズキャンセル処理が正しく行われないので、この条件を満足するまで繰り返される。 However, there may be a case where there is a change in the frequency F sys of the system clock signal of the system control circuit 50, a change in the ambient temperature is a certain value or more, or a gain in the amplifier circuit 15 is changed. In this case, the operation of the system control circuit 50 returns to step S301, and the calculation of the vertical period V noise of the interference noise signal component is performed again. If this condition is not satisfied, the noise cancellation process is not performed correctly, and the process is repeated until this condition is satisfied.

図6は、固体撮像素子14から出力される映像信号に重畳された干渉ノイズ信号成分のノイズパターンと、繰り返して発生する干渉ノイズ信号成分の干渉ノイズ信号成分の周期の関係を示す。例えば、固体撮像素子14の撮像素子駆動クロック信号の周波数と干渉ノイズ信号成分の周波数との関係から、水平方向に5画素毎の干渉ノイズ信号成分が重畳する場合を検討する。この場合には、図5のステップS303における本露光により読み出される映像信号は、図6に示すノイズパターンとなる。この場合、水平同期信号の1水平ラインのクロック数から、繰り返えされる干渉ノイズ信号成分の周期は5水平ライン数毎となる。   FIG. 6 shows the relationship between the noise pattern of the interference noise signal component superimposed on the video signal output from the solid-state imaging device 14 and the period of the interference noise signal component of the interference noise signal component that is repeatedly generated. For example, the case where the interference noise signal component for every five pixels is superimposed in the horizontal direction is examined from the relationship between the frequency of the imaging element driving clock signal of the solid-state imaging element 14 and the frequency of the interference noise signal component. In this case, the video signal read by the main exposure in step S303 in FIG. 5 has a noise pattern shown in FIG. In this case, the cycle of the interference noise signal component repeated from the number of clocks of one horizontal line of the horizontal synchronization signal is every 5 horizontal lines.

そしてステップS304に進み、5水平ライン数毎の繰り返し周期A、B、C、、、、で画像データ、即ち干渉ノイズ信号成分を、システム制御回路50に設定された積分回路94で積分することで、積分データ(X1)を抽出する。この場合、水平ライン数の決定は、たとえばシステム制御回路50に設定された、水平ライン数決定回路98で実行されることになる。   Then, the process proceeds to step S304, where the image data, that is, the interference noise signal component is integrated by the integration circuit 94 set in the system control circuit 50 at the repetition periods A, B, C,. , The integration data (X1) is extracted. In this case, the determination of the number of horizontal lines is executed by the horizontal line number determination circuit 98 set in the system control circuit 50, for example.

以上説明するように、積分回路94で積分することで、ランダムノイズ成分をキャンセルすることが出来る。干渉ノイズ信号成分であるこの積分データ(X1)を抽出するために用いる固体撮像素子14の特定の画素領域は、有効画素が読み出されたあとの有効画素領域ではないダミー画素領域を用いる。或いは水平ライン数が確保できる場合は、画面の上部又は下部に位置して設けられる垂直方向の遮光領域(光学的黒の領域)を用いる。かくして積分回路94で得られた積分データ(X1)はメモリ回路30に記憶される。   As described above, the random noise component can be canceled by integrating with the integration circuit 94. As a specific pixel area of the solid-state imaging device 14 used for extracting the integration data (X1) that is an interference noise signal component, a dummy pixel area that is not an effective pixel area after an effective pixel is read is used. Alternatively, when the number of horizontal lines can be secured, a vertical light shielding region (optical black region) provided at the top or bottom of the screen is used. Thus, the integration data (X1) obtained by the integration circuit 94 is stored in the memory circuit 30.

次のノイズキャンセル動作においては、まず、ステップS305で、ステップS303の本露光で読み出された有効画素領域の有効な画像データ(X2)とメモリ回路30から読み出される積分データ(X1)との位相合わせを行う。   In the next noise canceling operation, first, in step S305, the phase between the effective image data (X2) in the effective pixel area read in the main exposure in step S303 and the integration data (X1) read out from the memory circuit 30. Align.

位相合わせ後にステップS306に進み、システム制御回路50は、メモリ回路30に記憶した積分データ(X1)を読み出す。そして、ステップS303の本露光で読み出された有効画素領域の有効な画像データ(X2)から、システム制御回路50に設定された減算回路96で減算し、干渉ノイズ信号成分のキャンセルを行う。すなわち、本露光で読み出された有効画素領域の画像データ(X2)にも、同じ干渉ノイズ信号成分であるこの積分信号(X1)が含まれる。従って、上記のように位相を合わせて減算回路96で減算することで、有効画素領域の画像データ(X2)から、干渉ノイズ信号成分であるこの積分信号(X1)をキャンセルすることが出来る。   After phase alignment, the process proceeds to step S306, where the system control circuit 50 reads the integration data (X1) stored in the memory circuit 30. Then, the subtraction circuit 96 set in the system control circuit 50 subtracts the effective image data (X2) in the effective pixel area read out in the main exposure in step S303 to cancel the interference noise signal component. That is, the integrated signal (X1) that is the same interference noise signal component is also included in the image data (X2) of the effective pixel region read out in the main exposure. Therefore, the integration signal (X1), which is an interference noise signal component, can be canceled from the image data (X2) of the effective pixel region by matching the phases and performing the subtraction by the subtraction circuit 96 as described above.

ここで、ステップS306での減算を減算回路96で行う場合は、干渉ノイズ信号成分である積分信号(X1)と有効画素領域の画像データ(X2)に含まれる干渉ノイズ信号成分の位相を合わせる必要がある。このため、ステップS305で、垂直同期信号を基準とした水平ライン数と、干渉ノイズ信号成分の垂直周期Vnoiseとの関係から位相合わせを行う。 Here, when the subtraction in step S306 is performed by the subtraction circuit 96, the phase of the interference signal component included in the integration signal (X1), which is the interference noise signal component, and the image data (X2) in the effective pixel region must be matched. There is. For this reason, in step S305, phase alignment is performed based on the relationship between the number of horizontal lines based on the vertical synchronization signal and the vertical period V noise of the interference noise signal component.

図7を用いて、ステップS306での減算を減算回路96で行う場合のノイズ信号成分の位相合わせの手法を説明する。すなわち、ステップS305は、以下に従って実行される。まず、垂直同期信号の立下りをT0=0とし、有効画素領域の開始の水平ライン位置をT1、ダミー画素領域の開始の水平ライン位置をT2とする(T0、T1、T2は水平ライン数を表す)。システム制御回路50は、ダミー画素領域の開始の水平ライン位置T2から干渉ノイズ信号成分の垂直周期Vnoise毎に、積分回路94で積分を開始し、干渉ノイズ信号成分である積分信号(X1)を得る。 A method for phase matching of noise signal components when the subtraction in step S306 is performed by the subtraction circuit 96 will be described with reference to FIG. That is, step S305 is executed according to the following. First, the falling edge of the vertical synchronizing signal is set to T0 = 0, the horizontal line position at the start of the effective pixel area is set to T1, and the horizontal line position at the start of the dummy pixel area is set to T2 (T0, T1, and T2 indicate the number of horizontal lines). To express). The system control circuit 50 starts integration by the integration circuit 94 for each vertical period V noise of the interference noise signal component from the horizontal line position T2 at the start of the dummy pixel region, and outputs an integration signal (X1) that is the interference noise signal component. obtain.

干渉ノイズ信号成分の垂直周期Vnoiseから、ダミー画素領域の開始の水平ライン位置T2とノイズ信号成分の位相が同位相になる有効画素領域の水平ラインTxは、
Tx=T2−Vnoise×n、ただしnは整数、
より求められる。そして、ステップS305において、システム制御回路50は、Tx<T1となる最小のnを求め、ノイズ信号成分の位相の一致した水平ラインTxから積分信号(X1)の減算を減算回路96で開始する。こうして、有効画素領域の画像データからノイズ信号成分の除去を行い、ノイズキャンセル処理を完了する。
From the vertical period V noise of the interference noise signal component, the horizontal line Tx of the effective pixel region in which the phase of the noise signal component is in phase with the horizontal line position T2 at the start of the dummy pixel region is
Tx = T2-V noise × n, where n is an integer,
More demanded. In step S305, the system control circuit 50 obtains the minimum n that satisfies Tx <T1, and starts the subtraction circuit 96 to subtract the integral signal (X1) from the horizontal line Tx in which the phases of the noise signal components coincide. In this way, the noise signal component is removed from the image data of the effective pixel region, and the noise cancellation processing is completed.

しかし、ステップS302から、ステップS306での減算動作の完了までに、いかの何れかが起きると正しくノイズキャンセル処理が行われない。つまり、システム制御回路50のシステムクロック信号の周波数Fsysの周波数が変化したり、固体撮像素子14及び周囲の温度が一定値以上に変化したり、増幅回路15のゲインが変化する場合は、正しい処理が行われない。したがって、ステップS307でこれらを監視し、変化がなければ処理を終了し、変化があれば、正しくノイズキャンセル処理が行われないものとして、処理をやり直す。したがって、その場合には、ステップS301に戻る。 However, the noise canceling process is not performed correctly if any of the events occurs from step S302 to the completion of the subtraction operation in step S306. That is, it is correct if the frequency F sys of the system clock signal of the system control circuit 50 changes, the solid-state imaging device 14 and the ambient temperature change to a certain value or more, or the gain of the amplifier circuit 15 changes. Processing is not performed. Accordingly, these are monitored in step S307, and if there is no change, the process is terminated, and if there is a change, the process is restarted assuming that the noise cancellation process is not correctly performed. Therefore, in that case, the process returns to step S301.

上記では、干渉ノイズ信号成分の垂直周期Vnoiseを求めるのに、撮像素子の駆動クロック信号の周波数Fimgとシステムクロック信号の周波数Fsysの関係を用いた。 In the above description, the relationship between the frequency F img of the drive clock signal of the image sensor and the frequency F sys of the system clock signal is used to obtain the vertical period V noise of the interference noise signal component.

しかしながら、別の方法として、ステップS303の本露光で得られる画像データの垂直方向の上部又は下部に位置する遮光される領域(光学的黒の領域)の画像データを用いてもよい。この場合、FFT(Fast Fourier Transform)解析を行った結果から周波数スペクトル成分がもっとも大きい周波数を干渉するノイズ信号成分の周波数としてノイズ信号成分のキャンセルを行うことになる。また、本実施形態では、システム制御回路50において干渉するノイズ信号成分の周波数の演算を行ったが、あらかじめ干渉するノイズ信号成分の周波数を回路設計する段階で演算し、繰り返し周波数を設定しても良い。   However, as another method, image data of a light-shielded region (optical black region) located at the upper or lower portion in the vertical direction of the image data obtained by the main exposure in step S303 may be used. In this case, the noise signal component is canceled as the frequency of the noise signal component that interferes with the frequency having the largest frequency spectrum component based on the result of FFT (Fast Fourier Transform) analysis. In the present embodiment, the frequency of the noise signal component that interferes is calculated in the system control circuit 50. However, the frequency of the noise signal component that interferes may be calculated in advance at the stage of circuit design, and the repetition frequency may be set. good.

本発明の実施形態におけるノイズ除去装置が組み込まれたデジタルスチルカメラの外観の斜視図である。1 is a perspective view of an external appearance of a digital still camera in which a noise removing device according to an embodiment of the present invention is incorporated. 本発明の実施形態におけるノイズ除去装置が組み込まれたデジタルスチルカメラの構成を示すブロック図である。It is a block diagram which shows the structure of the digital still camera incorporating the noise removal apparatus in embodiment of this invention. 本発明の実施形態におけるノイズ除去装置が組み込まれたデジタルスチルカメラの全体の動作を説明するフローチャート図である。It is a flowchart figure explaining the operation | movement of the whole digital still camera incorporating the noise removal apparatus in embodiment of this invention. 本発明の実施形態におけるノイズ除去装置が組み込まれたデジタルスチルカメラの撮影モード処理の動作を説明するフローチャート図である。It is a flowchart explaining the operation | movement of the imaging | photography mode process of the digital still camera incorporating the noise removal apparatus in embodiment of this invention. 本発明の実施形態におけるノイズ除去装置が組み込まれたデジタルスチルカメラのノイズキャンセル処理の動作を説明するフローチャート図である。It is a flowchart explaining the operation | movement of the noise cancellation process of the digital still camera incorporating the noise removal apparatus in embodiment of this invention. 本発明の実施形態におけるノイズ除去装置が組み込まれたデジタルスチルカメラの固体撮像素子からの映像信号に重畳したノイズパターンと繰り返し周期の関係を示す図である。It is a figure which shows the relationship between the noise pattern superimposed on the video signal from the solid-state image sensor of the digital still camera with which the noise removal apparatus in embodiment of this invention was integrated, and a repetition period. 本発明の実施形態におけるノイズ除去装置が組み込まれたデジタルスチルカメラのノイズキャンセル処理で実行されるノイズ信号成分の位相合わせを説明するタイミングを示す図である。It is a figure which shows the timing explaining the phase alignment of the noise signal component performed by the noise cancellation process of the digital still camera incorporating the noise removal apparatus in the embodiment of the present invention.

Claims (10)

複数の画素ラインを有する撮像素子の有効画素領域から出力される画像データに重畳した干渉ノイズ信号成分を除去するノイズ除去装置であって、
前記撮像素子の前記有効画素領域ではない領域から出力される画像データを積分する積分手段と、
前記積分手段で積分して得られた積分データを記憶する記憶手段と、
記撮像素子前記有効画素領域から出力される画像データから、前記記憶手段に記憶された前記積分データを減算する減算手段と、を有し、
前記積分手段は、前記干渉ノイズ信号成分の周期に従って決定されたライン数だけ対応する画素ラインがずれた複数の画像データを積分し、
前記減算手段は、前記撮像素子前記有効画素領域から出力される画像データに含まれる前記干渉ノイズ信号成分の位相と前記積分データに含まれる前記干渉ノイズ信号成分の位相を合わせて前記減算を実行する、ことを特徴とするノイズ除去装置。
A noise removing device that removes an interference noise signal component superimposed on image data output from an effective pixel region of an imaging device having a plurality of pixel lines,
An integrating means for integrating the image data output from the effective non-pixel region region of the imaging element,
Storage means for storing integration data obtained by integration by the integration means;
From the image data output from the effective pixel region before Symbol IMAGING element has, subtracting means for subtracting the integration data stored in the storage means,
The integrating means integrates a plurality of image data in which corresponding pixel lines are shifted by the number of lines determined according to the period of the interference noise signal component,
Said subtracting means, said combined before Symbol of the interference noise component, wherein included in the integration data and the interfering noise signal component of the phase included in the image data outputted from the effective pixel region of an imaging element phase A noise removing device that performs subtraction.
前記撮像素子の前記有効画素領域ではない領域から出力される画像データは、前記撮像素子における垂直方向の光学的黒の画素領域から出力される画像データである、ことを特徴とする請求項1に記載のノイズ除去装置。 Claim image data output from the effective non-pixel region region of the imaging device, which is image data output from the vertical optical black pixel region before Symbol IMAGING element, characterized in that The noise removal apparatus according to 1. 前記撮像素子の前記有効画素領域ではない領域から出力される画像データは、前記撮像素子におけるダミー画素領域から出力される画像データである、ことを特徴とする請求項1に記載のノイズ除去装置。The noise removal apparatus according to claim 1, wherein the image data output from an area that is not the effective pixel area of the image sensor is image data output from a dummy pixel area of the image sensor. 前記積分手段は、前記減算手段による前記減算が完了するまでにシステムクロック信号の周波数が変化した場合、前記積分をやり直す、ことを特徴とする請求項1ないし3のいずれか1項に記載のノイズ除去装置。 Said integrating means, the case where the subtraction by the subtraction means the frequency of the system clock signal to complete the change, before re-miracle component, it claimed in any one of claims 1 to 3, wherein Noise removal device. 前記積分手段は、前記減算手段による前記減算が完了するまでに周囲の温度の変化があった場合、前記積分をやり直す、ことを特徴とする請求項1ないし4のいずれか1項に記載のノイズ除去装置。5. The noise according to claim 1, wherein the integration unit redoes the integration when there is a change in ambient temperature before the subtraction by the subtraction unit is completed. Removal device. 前記積分手段は、前記減算手段による前記減算が完了するまでに前記撮像素子の前記有効画素領域から出力される画像データを増幅するゲインが変化した場合、前記積分をやり直す、ことを特徴とする請求項1ないし5のいずれか1項に記載のノイズ除去装置。The integration unit re-executes the integration when a gain for amplifying image data output from the effective pixel area of the image sensor changes before the subtraction by the subtraction unit is completed. Item 6. The noise removing device according to any one of Items 1 to 5. 前記減算手段は、前記減算が完了するまでにシステムクロック信号の周波数が変化した場合、前記減算をやり直す、ことを特徴とする請求項1ないし6のいずれか1項に記載のノイズ除去装置。7. The noise removing apparatus according to claim 1, wherein the subtracting unit redoes the subtraction when the frequency of the system clock signal changes before the subtraction is completed. 前記減算手段は、前記減算が完了するまでに周囲の温度の変化があった場合、前記減算をやり直す、ことを特徴とする請求項1ないし7のいずれか1項に記載のノイズ除去装置。The noise removing apparatus according to claim 1, wherein the subtracting unit redoes the subtraction when there is a change in ambient temperature before the subtraction is completed. 前記減算手段は、前記減算が完了するまでに前記撮像素子の前記有効画素領域から出力される画像データを増幅するゲインが変化した場合、前記減算をやり直す、ことを特徴とする請求項1ないし8のいずれか1項に記載のノイズ除去装置。9. The subtracting unit according to claim 1, wherein when the gain for amplifying the image data output from the effective pixel area of the image sensor changes before the subtraction is completed, the subtraction is performed again. The noise removal apparatus of any one of these. 複数の画素ラインを有する撮像素子の有効画素領域から出力される画像データに重畳した干渉ノイズ信号成分を除去するノイズ除去方法であって、
前記撮像素子の前記有効画素領域ではない領域から出力される画像データを積分する積分工程と
記積分工程で積分して得られた積分データを記憶する記憶工程と
前記撮像素子前記有効画素領域から出力される画像データから、前記記憶工程で記憶された前記積分データを減算する減算工程と、を有し、
前記積分工程は、前記干渉ノイズ信号成分の周期に従って決定されたライン数だけ対応する画素ラインがずれた複数の画像データを積分し、
前記減算工程は、前記撮像素子前記有効画素領域から出力される画像データに含まれる前記干渉ノイズ信号成分の位相と前記積分データに含まれる前記干渉ノイズ信号成分の位相を合わせて前記減算を実行する、ことを特徴とするノイズ除去方法。
A noise removal method for removing an interference noise signal component superimposed on image data output from an effective pixel region of an image sensor having a plurality of pixel lines ,
An integrating step of integrating the image data output from the effective non-pixel region region of the imaging element,
A storage step of storing the integrated data obtained by integrating the previous SL integration process,
From the image data output from the effective pixel area of the shooting image element, anda subtraction step for subtracting the integration data stored in the storing step,
The integration step integrates a plurality of image data in which corresponding pixel lines are shifted by the number of lines determined according to the period of the interference noise signal component,
The subtraction process, the combined before Symbol of the interference noise component, wherein included in the integration data and the interfering noise signal component of the phase included in the image data outputted from the effective pixel region of an imaging element phase A noise removal method characterized by performing subtraction.
JP2007121163A 2007-05-01 2007-05-01 Noise removing apparatus and noise removing method Expired - Fee Related JP5072423B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007121163A JP5072423B2 (en) 2007-05-01 2007-05-01 Noise removing apparatus and noise removing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007121163A JP5072423B2 (en) 2007-05-01 2007-05-01 Noise removing apparatus and noise removing method

Publications (3)

Publication Number Publication Date
JP2008278332A JP2008278332A (en) 2008-11-13
JP2008278332A5 JP2008278332A5 (en) 2010-06-24
JP5072423B2 true JP5072423B2 (en) 2012-11-14

Family

ID=40055727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007121163A Expired - Fee Related JP5072423B2 (en) 2007-05-01 2007-05-01 Noise removing apparatus and noise removing method

Country Status (1)

Country Link
JP (1) JP5072423B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2942093B1 (en) * 2009-02-06 2011-04-15 Trixell Sas METHOD OF CORRECTING IMAGES OBTAINED BY A MATRIX OF PHOTOSENSITIVE POINTS
WO2023188765A1 (en) * 2022-03-30 2023-10-05 株式会社日立ハイテク Data processing system and method for automatic analyzer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002152600A (en) * 2000-11-13 2002-05-24 Sony Corp Electronic camera apparatus and multichannel clamp circuit
JP2002344812A (en) * 2001-05-16 2002-11-29 Matsushita Electric Ind Co Ltd Video signal processor
JP2005130322A (en) * 2003-10-27 2005-05-19 Matsushita Electric Ind Co Ltd Image sensor noise eliminating device

Also Published As

Publication number Publication date
JP2008278332A (en) 2008-11-13

Similar Documents

Publication Publication Date Title
JP5173453B2 (en) Imaging device and display control method of imaging device
US8427430B2 (en) Apparatus for and method of controlling digital image processing apparatus
JP5276308B2 (en) Imaging apparatus and control method thereof
US20060092297A1 (en) Method and apparatus for removing hot pixels in a digital camera
JP2006287803A (en) Imaging device
JP2010193007A (en) Imaging apparatus
JP4810162B2 (en) Imaging device, control method for solid-state imaging device, and computer program
JP2005167697A (en) Electronic camera having red-eye correction function
JP2006054698A (en) Imaging apparatus having camera shake correction function
JP5072423B2 (en) Noise removing apparatus and noise removing method
US20120070124A1 (en) Image capturing apparatus, image capturing method, and computer readable medium
JP2006042258A (en) Imaging apparatus and its control method
JP6274780B2 (en) IMAGING DEVICE, IMAGING SYSTEM, IMAGING DEVICE CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM
JP4717645B2 (en) Imaging apparatus and control method thereof
JP2005033454A (en) Photographing apparatus
JP4948011B2 (en) Imaging apparatus, control method therefor, computer program, and storage medium
JP2009296143A (en) Imaging device
JP2006042028A (en) Image processor, and control method, control program and storage medium for image processor
JP2006039203A (en) Imaging apparatus, and its control method
JP4667251B2 (en) Imaging apparatus and white balance control method
JP2002314872A (en) Imaging device and imaging method
JP2008252683A (en) Image sensing apparatus and control method therefor
JP2006203665A (en) Imaging device and method therefor, and recording medium and program
JP2007267000A (en) Imaging apparatus, and control method of imaging apparatus
JP2006211392A (en) Imaging apparatus and its control method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100506

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120723

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R151 Written notification of patent or utility model registration

Ref document number: 5072423

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees