JP5071178B2 - パケット伝送装置 - Google Patents

パケット伝送装置 Download PDF

Info

Publication number
JP5071178B2
JP5071178B2 JP2008065430A JP2008065430A JP5071178B2 JP 5071178 B2 JP5071178 B2 JP 5071178B2 JP 2008065430 A JP2008065430 A JP 2008065430A JP 2008065430 A JP2008065430 A JP 2008065430A JP 5071178 B2 JP5071178 B2 JP 5071178B2
Authority
JP
Japan
Prior art keywords
sequence number
packet
segment
segments
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008065430A
Other languages
English (en)
Other versions
JP2009224946A (ja
Inventor
広之 北島
寿也 小笠原
敦史 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008065430A priority Critical patent/JP5071178B2/ja
Priority to US12/403,720 priority patent/US20090232140A1/en
Publication of JP2009224946A publication Critical patent/JP2009224946A/ja
Application granted granted Critical
Publication of JP5071178B2 publication Critical patent/JP5071178B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/55Prevention, detection or correction of errors
    • H04L49/552Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules
    • H04L49/1515Non-blocking multistage, e.g. Clos
    • H04L49/1523Parallel switch fabric planes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/30Peripheral units, e.g. input or output ports
    • H04L49/3072Packet splitting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Description

本発明はパケット伝送装置に関し、より詳しくは、パケット伝送装置内におけるパケットデータの廃棄制御の技術に関する。
図1は一般的なパケット伝送装置1の構成例を示す図であり、パケット伝送装置1は送信側装置2#1〜2#Nとスイッチ装置3#1〜3#Nと受信側装置4#1〜4#Nとを備えている。
送信側装置2#1〜2#Nにおいては、入力する個々のパケットをほぼ均等な長さになるよう分割した後、送信側装置番号と宛先装置番号とシーケンス番号とを付加したデータ(以降、セグメントと呼ぶ)を、複数の伝送路に対して伝送路の状態を監視しながら均等なトラフィックで送信する(ロードシェアリング)。
スイッチ装置3#1〜3#Nにおいては、セグメントに付加された宛先装置番号を見て、入力されたセグメントを該当する受信側装置4#1〜4#Nに対して送り出す制御を行う(経路切り替え)。
このようなロードシェアリングや経路切り替えによって、セグメントは不特定の伝送路を通るため、受信側装置4#1〜4#Nに到着した際には順番が不連続となる。
受信側装置4#1〜4#Nにおいては、不連続に到着したセグメントを送信側装置単位かつ送出順に並べ替えを行って元のパケットに復元を行う。
図2は受信側装置4#1〜4#Nにおけるパケット復元の概要を示す図である。
各受信側装置4#1〜4#Nにおいては、複数の送信側装置2#1〜2#Nから不連続に送られてくるセグメントを送信側装置番号ごとにバッファに格納し(処理P11)、それぞれシーケンス番号を元にソート処理を行うことで(処理P12)、パケットを復元している。パケットの出力はバッファからデータを読み出すことで行う(処理P13)。
この時、受信側装置4#1〜4#Nにおいて入力>出力となるような状態が続くと、バッファにセグメントが蓄積されていき、オーバーフローしてしまう。これを防ぐために、送信側装置番号ごとにバッファの容量監視を行い、オーバーフローしそうになったらバッファ内にある最古のセグメントから順に廃棄することが考えられる。
また、伝送路中にエラーが発生するなどして、セグメントが途中で消失してしまった場合などは、受信側装置4#1〜4#Nでは消失したセグメントにより構成されるパケットを復元することができず、バッファ内にいつまでもセグメントが残ってしまい、復元処理が誤動作を起こす場合が考えられる。これを防ぐために、受信側装置4#1〜4#Nに到着した際の時刻をさらにセグメントに付加してバッファに格納し、ソート処理とは別にバッファ内への滞留時間を計測するなどして、ある一定時間以上経ったセグメントに関しては廃棄することが考えられる。
図3は受信側装置4#1〜4#Nにおいて滞留時間を考慮したパケット復元の概要を示す図である。図3においては、図2に比して、タイマーが追加されてバッファ書込み制御(処理P21)においてバッファに書き込むセグメントに到着時刻が付加されるとともに、バッファの容量監視(処理P22)が行われ、更に、ソート処理(処理P23)においてタイムアウト処理が行われ、バッファ読み出し制御(処理P24)において廃棄処理が行われる。
一方、特許文献1には、パケット並び替え装置において、バッファの容量監視を行うことでオーバーフローを回避する技術が開示されている。これは、図3の容量監視(処理P22)に対応する。
特開2003−298601号公報
上述した図3の方式では、セグメントの滞留時間を考慮することでバッファ内にいつまでもセグメントが残ってしまうことを防止することができるが、送信側装置番号ごとの容量監視機能、タイマーに基づくバッファ内への到着時刻の書き込み機能、およびタイアウト処理機能が必要なため、回路規模が増大してしまうという問題がある。
上記の従来の問題点に鑑み、回路規模を増やすことなくバッファ内に滞留しているセグメントの廃棄を可能とするパケット伝送装置を提供することを目的とする。
このパケット伝送装置の一実施態様では、入力したパケットを分割し、分割したデータのそれぞれに対してシーケンス番号を付加したセグメントを、複数のスイッチ手段のいずれか一へ転送し、前記スイッチ手段により経路切り替えを行い、到着した複数の前記セグメントから、前記シーケンス番号に基づいて元通りのパケットを復元するパケット伝送装置であって、前記スイッチ手段から到着してパケットバッファに格納されているセグメントに対し、シーケンス番号を元に廃棄判定を行う判定手段と、前記パケットバッファに格納されているセグメントのうち、シーケンス番号の古いものから順に読み出し、廃棄すると判定されたセグメントを廃棄する廃棄手段とを備え、前記判定手段は、到着したセグメントのシーケンス番号および順序復元処理を行うポイントを示すシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とする。
好ましくは、前記判定手段は、到着したセグメントのシーケンス番号および前記パケットバッファ内の最古のシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることができる。
好ましくは、差分が一定値以上を示しているか否かの廃棄判定閾値を保持するレジスタを備え、前記レジスタの値を変更設定可能とすることができる。
開示のパケット伝送装置にあっては、回路規模を増やすことなく廃棄処理を実現することができ、装置の小型化を図ることができる。
以下、本発明の好適な実施形態につき説明する。
本発明の一実施形態にかかるパケット伝送装置1は、上位のレベルでは図1に示したものと同様の構成となる。すなわち、パケット伝送装置1は送信側装置2#1〜2#Nとスイッチ装置3#1〜3#Nと受信側装置4#1〜4#Nとを備えている。機能的に異なるのは受信側装置4#1〜4#Nの一部であり、その点の詳細については後述する。
先ず、図1における送信側装置2#1〜2#Nにおいては、入力する個々のパケットをほぼ均等な長さになるよう分割した後、送信側装置番号と宛先装置番号とシーケンス番号とを付加したセグメントを生成する。
図4はパケットからセグメントへの分割の例を示す図であり、図5はセグメントの構造例を示す図である。
図4において、パケットはパケットヘッダとパケットデータにより構成される。これを所定のサイズとなるよう分割を行う。また、分割されたパケット個々に対してセグメントヘッダが付与される。
セグメントヘッダは、図5に示されるように、送信側装置番号、宛先装置番号、シーケンス番号、セグメントタイプ等を含んでいる。
送信側装置番号は、セグメントの送信元となる送信側装置2#1〜2#Nの装置番号のことであり、受信側装置4#1〜4#Nでの並べ替え処理の際、どの送信側装置(2#1〜2#N)から流れてきたセグメントなのかを識別するために用いる。
宛先装置番号は、送り先、すなわち、出力先の受信側装置4#1〜4#Nの装置番号のことであり、スイッチ装置3#1〜3#Nにおいて経路の切り替えに使用される。
シーケンス番号は、セグメント単位に連番で付けられる番号であり、受信側装置4#1〜4#Nにおいて並べ替え処理に用いられる。
セグメントタイプは、セグメントの種類を表すものであり、例えば図4において分割されたセグメントのうち、先頭のセグメントであるか、中間のセグメントであるか、末尾のセグメントであるかを示す。
図1に戻り、送信側装置2#1〜2#Nは、以上のようにして生成されたセグメントを複数の伝送路に対して伝送路の状態を監視しながら均等なトラフィックで送信する(ロードシェアリング)。
次いで、スイッチ装置3#1〜3#Nにおいては、セグメントに付加された宛先装置番号を見て、入力されたセグメントを該当する受信側装置4#1〜4#Nに対して送り出す制御を行う(経路切り替え)。
このようなロードシェアリングや経路切り替えによって、セグメントは不特定の伝送路を通るため、受信側装置4#1〜4#Nに到着した際には順番が不連続となる。
次いで、受信側装置4#1〜4#Nにおいては、不連続に到着したセグメントを送信側装置単位かつ送出順に並べ替えを行って元のパケットに復元を行う。
以下、受信側装置4#1〜4#Nの内部構成および動作について説明する。
図6は受信側装置4#1〜4#Nの構成例を示す図である。
受信側装置4#1〜4#Nは、入力処理部401とMUX(MUltipleXer)部402とメモリ制御部403と外部メモリ404とパケット復元処理部405とキュー制御部406と出力処理部407とを備えている。
入力処理部401では、スイッチ装置3#1〜3#Nから受信側装置4#1〜4#Nに入力される伝送路ごとのセグメントの受信処理を行う。
MUX部402では、入力処理部401で処理された、複数本のセグメントを1本のセグメントに多重する。
メモリ制御部403では、MUX部402で多重されたセグメント単位に外部メモリ404に書き込みを行う。また、キュー制御部406より読み出し要求が入力された場合、該当するアドレスのデータを外部メモリ404より読み出す。また、書き込み時に生成したアドレス情報(以降、ポインタと呼ぶ)はパケット復元処理部405に渡す。
パケット復元処理部405では、セグメントに付加されたシーケンス番号や送信側装置番号などの情報を抽出し、メモリ制御部403より受け取ったポインタと共に並べ替えの処理を行い、元のパケットデータ列に復元する処理を行う。
キュー制御部406では、パケット復元処理部405より順番どおりのパケット列に並び変わったポインタを受け取り、ポインタの種別等を見てデータを読み出す順番をパケット単位でスケジューリングする。読み出し可能となったポインタは、メモリ制御部403に読み出し要求として出力する。
出力処理部407では、メモリ制御部403より受け取ったパケットデータを送信処理する。
図7はパケット復元処理部405の構成例を示す図である。
パケット復元処理部405は、セグメント情報抽出部411と待ち合わせバッファ部412とポインタ受信バッファ部413と待ち合わせ処理部414と並べ替え処理部415とを備えている。
セグメント情報抽出部411では、送信側装置2#1〜2#Nにおいて付加された、送信側装置番号、宛先装置番号、シーケンス番号、セグメントタイプ等を抽出する。
待ち合わせバッファ部412では、セグメント情報抽出部411において抽出された情報を内部のバッファに一時的に貯めておく。
ポインタ受信バッファ部413では、メモリ制御部403より受け取ったポインタを内部のバッファに一時的に貯めておく。
待ち合わせ処理部414では、待ち合わせバッファ部412とポインタ受信バッファ部413に書き込みが行われたことを判断して、両バッファ部より同時に書き込まれた情報を読み出し、並べ替え処理部415に渡す。
並べ替え処理部415では、待ち合わせ処理部414より受け取った情報を元に、ポインタの並べ替えを行い、パケット単位に元通りの順番にして復元後ポインタを出力する。
図8は並べ替え処理部415の構成例を示す図である。
並べ替え処理部415は、リオーダ処理部421とリオーダバッファ422とSN(Sequence Number)管理メモリ部423と巡回処理部428と閾値レジスタ429と廃棄フラグ430とリアセンブルフラグ431とリアセンブル処理部432と転送処理部433とを備えている。転送処理部433にはパケットバッファ434が含まれている。
SN管理メモリ部423内には、最新SNメモリ424とTOP
SNメモリ425と未送信SNメモリ426とBitmapメモリ427とが含まれる。最新SNメモリ424は、到着したセグメントのうち、最もシーケンス番号値の大きいものを格納する。TOP
SNメモリ425は、現在並び替え処理を行っているセグメントのシーケンス番号値を格納する。未送信SNメモリ426は、現在転送処理を行っているセグメントのシーケンス番号値を格納する。Bitmapメモリ427は、リオーダバッファ422内のセグメントの現在の格納状態を示す。
以下、リオーダ処理部421、巡回処理部428、リアセンブル処理部432および転送処理部433の処理を中心に、並べ替え処理部415の処理を説明する。
図9はリオーダ処理部421の処理例を示すフローチャートである。
リオーダ処理部421では、待ち合わせ処理部414より情報が到着すると(ステップS11)、送られてきた情報をリオーダバッファ422の所定の位置に格納する(ステップS12)。その際、格納する位置は、送信側装置番号、シーケンス番号により決定する。
図10はリオーダバッファ422の状態の例を示す図である。リオーダバッファ422はリングバッファの構成をとっており、図10においては、0,1,2…,511までアドレスが振られているものとする。リオーダバッファ422内の空間は、送信側装置番号ごとに区切られており、例えば送信側装置番号=1かつシーケンス番号=2のセグメントが到着した場合、図10に網掛けで表示した位置に格納される。
図9に戻り、リオーダ処理部421は、同時にSN管理メモリ部423内の、Bitmapメモリ427の該当する位置に「1」を書き込む(ステップS13)。Bitmapメモリ427内のアドレス空間は図10と同様の構成をとる。
また、リオーダ処理部421は、同時にSN管理メモリ部423内の最新SNメモリ424の値と到着したセグメントのシーケンス番号を比較し、大きい値の方を最新SNメモリ424に格納する(ステップS14)。
図11は巡回処理部428の処理例を示すフローチャートである。
巡回処理部428では、先ず、変数nに「1」を設定する(ステップS21)。
次いで、SN管理メモリ部423から送信側装置番号がnに対応するTOP
SNメモリ425の値(TOP SN)を読み出す(ステップS22)。そして、SN管理メモリ部423内のBitmapメモリ427に対して、TOP SNメモリ425に格納された値に該当するアドレスのデータを読み出し(ステップS23)、その値を判定し(ステップS24)、「1」であった場合、リアセンブルフラグ431を「1」とする(ステップS25)。なお、リアセンブルフラグ431は送信側装置番号ごとに用意されている。
また、同時に、巡回処理部428は、SN管理メモリ部423から送信側装置番号がnに対応する最新SNメモリ424の値(最新SN)を読み出す(ステップS26)。そして、TOP
SNと最新SNを比較し(ステップS27)、差分(リオーダバッファ422内に滞留しているセグメントの量に相当)が閾値以上である場合、廃棄フラグ430を「1」とする(ステップS28)。閾値は閾値レジスタ429から取得することができ、外部から閾値レジスタ429に所望の値を設定することができる。
また、差分が閾値未満である場合、廃棄フラグ430を「0」とする(ステップS29)。
なお、最新SNとTOP SNを比較する場合について説明したが、最新SNと未送信SNを比較し、その差分が一定値以上であった場合は輻輳状態であるとみなし、廃棄と判定するようにしてもよい。
その後、変数nに1を加算し(ステップS30)、同様の処理(ステップS22〜S29)を繰り返す。
図12はリアセンブル処理部432の処理例を示すフローチャートである。
リアセンブル処理部432では、先ず、変数nに「1」を設定する(ステップS31)。
次いで、送信側装置番号がnに対応するリアセンブルフラグ431を判定し(ステップS32)、リアセンブルフラグ431が「1」の場合は、TOP
SNメモリ425に格納された値に該当する情報をリオーダバッファ422より読み出し、転送処理部433のパケットバッファ434内に格納する(ステップS33)。
また、同時に、該当するBitmapメモリ427を「0」にする(ステップS34)。
また、同時に、TOP SNメモリ425の値に1を加算する(ステップS35)。そして、Bitmapメモリ427の値を判定し(ステップS36)、「0」の場合はリアセンブルフラグ431を「0」とする(ステップS37)。また、「1」の場合は上記のリアセンブルフラグ431が「1」の場合の処理(ステップS33〜S37)を繰り返す。
その後、変数nに1を加算し(ステップS38)、同様の処理(ステップS32〜)を繰り返す。
図13は転送処理部433の処理例を示すフローチャートである。
転送処理部433では、転送処理部433のパケットバッファ434内に格納されたセグメントタイプを読み出し(ステップS41)、末尾のセグメントであるか否か判定する(ステップS42)。末尾のセグメントでない場合はセグメントタイプの読み出し(ステップS41)に戻る。
末尾のセグメントと判断した場合、先頭セグメント〜末尾セグメントまでのポインタを読み出す(ステップS43)。
次いで、廃棄フラグ430を判定し(ステップS44)、廃棄フラグ=「0」であった場合、パケットへの復元を完了し、後段のキュー制御部406へ転送を行う(ステップS45)。
また、廃棄フラグ=「1」であった場合、読み出したポインタを全て廃棄する(ステップS46)。
その後、未送信SNメモリ426の値を、末尾セグメントのシーケンス番号に1を加えた値に更新し(ステップS47)、セグメントタイプの読み出し(ステップS41)に戻る。
このように、本実施形態によれば、シーケンス番号のみに基づいて廃棄判定を行うことにより、回路規模を増やすことなく廃棄処理を実現することができ、装置の小型化を図ることができる。
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。
(付記1)
入力したパケットを分割し、分割したデータのそれぞれに対してシーケンス番号を付加したセグメントを、複数のスイッチ手段のいずれか一へ転送し、前記スイッチ手段により経路切り替えを行い、到着した複数の前記セグメントから、前記シーケンス番号に基づいて元通りのパケットを復元するパケット伝送装置であって、
前記スイッチ手段から到着してパケットバッファに格納されているセグメントに対し、シーケンス番号を元に廃棄判定を行う判定手段と、
前記パケットバッファに格納されているセグメントのうち、シーケンス番号の古いものから順に読み出し、廃棄すると判定されたセグメントを廃棄する廃棄手段と
を備えたことを特徴とするパケット伝送装置。
(付記2)
前記判定手段は、到着したセグメントのシーケンス番号および順序復元処理を行うポイントを示すシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とする付記1に記載のパケット伝送装置。
(付記3)
前記判定手段は、到着したセグメントのシーケンス番号および前記パケットバッファ内の最古のシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とする付記1に記載のパケット伝送装置。
(付記4)
差分が一定値以上を示しているか否かの廃棄判定閾値を保持するレジスタを備え、
前記レジスタの値を変更設定可能とすることを特徴とする付記2または3のいずれか一項に記載のパケット伝送装置。
(付記5)
入力したパケットを分割し、分割したデータのそれぞれに対してシーケンス番号を付加したセグメントを、複数のスイッチ手段のいずれか一へ転送し、前記スイッチ手段により経路切り替えを行い、到着した複数の前記セグメントから、前記シーケンス番号に基づいて元通りのパケットを復元するパケット伝送装置の制御方法であって、
前記スイッチ手段から到着してパケットバッファに格納されているセグメントに対し、シーケンス番号を元に廃棄判定を行う判定工程と、
前記パケットバッファに格納されているセグメントのうち、シーケンス番号の古いものから順に読み出し、廃棄すると判定されたセグメントを廃棄する廃棄工程と
を備えたことを特徴とするパケット伝送制御方法。
(付記6)
前記判定工程は、到着したセグメントのシーケンス番号および順序復元処理を行うポイントを示すシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とする付記5に記載のパケット伝送制御方法。
(付記7)
前記判定工程は、到着したセグメントのシーケンス番号および前記パケットバッファ内の最古のシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とする付記5に記載のパケット伝送制御方法。
パケット伝送装置の構成例を示す図である。 受信側装置におけるパケット復元の概要を示す図である。 受信側装置において滞留時間を考慮したパケット復元の概要を示す図である。 パケットからセグメントへの分割の例を示す図である。 セグメントの構造例を示す図である。 受信側装置の構成例を示す図である。 パケット復元処理部の構成例を示す図である。 並べ替え処理部の構成例を示す図である。 リオーダ処理部の処理例を示すフローチャートである。 リオーダバッファの状態の例を示す図である。 巡回処理部の処理例を示すフローチャートである。 リアセンブル処理部の処理例を示すフローチャートである。 転送処理部の処理例を示すフローチャートである。
符号の説明
1 パケット伝送装置
2#1〜2#N 送信側装置
3#1〜3#N スイッチ装置
4#1〜4#N 受信側装置
401 入力処理部
402 MUX部
403 メモリ制御部
404 外部メモリ
405 パケット復元処理部
406 キュー制御部
407 出力処理部
411 セグメント情報抽出部
412 待ち合わせバッファ部
413 ポインタ受信バッファ部
414 待ち合わせ処理部
415 並べ替え処理部
421 リオーダ処理部
422 リオーダバッファ
423 SN管理メモリ部
424 最新SNメモリ
425 TOP SNメモリ
426 未送信SNメモリ
427 Bitmapメモリ
428 巡回処理部
429 閾値レジスタ
430 廃棄フラグ
431 リアセンブルフラグ
432 リアセンブル処理部
433 転送処理部
434 パケットバッファ

Claims (5)

  1. 入力したパケットを分割し、分割したデータのそれぞれに対してシーケンス番号を付加したセグメントを、複数のスイッチ手段のいずれか一へ転送し、前記スイッチ手段により経路切り替えを行い、到着した複数の前記セグメントから、前記シーケンス番号に基づいて元通りのパケットを復元するパケット伝送装置であって、
    前記スイッチ手段から到着してパケットバッファに格納されているセグメントに対し、シーケンス番号を元に廃棄判定を行う判定手段と、
    前記パケットバッファに格納されているセグメントのうち、シーケンス番号の古いものから順に読み出し、廃棄すると判定されたセグメントを廃棄する廃棄手段と
    を備え、
    前記判定手段は、到着したセグメントのシーケンス番号および順序復元処理を行うポイントを示すシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とするパケット伝送装置。
  2. 入力したパケットを分割し、分割したデータのそれぞれに対してシーケンス番号を付加したセグメントを、複数のスイッチ手段のいずれか一へ転送し、前記スイッチ手段により経路切り替えを行い、到着した複数の前記セグメントから、前記シーケンス番号に基づいて元通りのパケットを復元するパケット伝送装置であって、
    前記スイッチ手段から到着してパケットバッファに格納されているセグメントに対し、シーケンス番号を元に廃棄判定を行う判定手段と、
    前記パケットバッファに格納されているセグメントのうち、シーケンス番号の古いものから順に読み出し、廃棄すると判定されたセグメントを廃棄する廃棄手段と
    を備え、
    前記判定手段は、到着したセグメントのシーケンス番号および前記パケットバッファ内の最古のシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とするパケット伝送装置。
  3. 差分が一定値以上を示しているか否かの廃棄判定閾値を保持するレジスタを備え、
    前記レジスタの値を変更設定可能とすることを特徴とする請求項1または2のいずれか一項に記載のパケット伝送装置。
  4. 入力したパケットを分割し、分割したデータのそれぞれに対してシーケンス番号を付加したセグメントを、複数のスイッチ手段のいずれか一へ転送し、前記スイッチ手段により経路切り替えを行い、到着した複数の前記セグメントから、前記シーケンス番号に基づいて元通りのパケットを復元するパケット伝送装置の制御方法であって、
    前記スイッチ手段から到着してパケットバッファに格納されているセグメントに対し、シーケンス番号を元に廃棄判定を行う判定工程と、
    前記パケットバッファに格納されているセグメントのうち、シーケンス番号の古いものから順に読み出し、廃棄すると判定されたセグメントを廃棄する廃棄工程と
    を備え、
    前記判定工程は、到着したセグメントのシーケンス番号および順序復元処理を行うポイントを示すシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とするパケット伝送制御方法。
  5. 入力したパケットを分割し、分割したデータのそれぞれに対してシーケンス番号を付加したセグメントを、複数のスイッチ手段のいずれか一へ転送し、前記スイッチ手段により経路切り替えを行い、到着した複数の前記セグメントから、前記シーケンス番号に基づいて元通りのパケットを復元するパケット伝送装置の制御方法であって、
    前記スイッチ手段から到着してパケットバッファに格納されているセグメントに対し、シーケンス番号を元に廃棄判定を行う判定工程と、
    前記パケットバッファに格納されているセグメントのうち、シーケンス番号の古いものから順に読み出し、廃棄すると判定されたセグメントを廃棄する廃棄工程と
    を備え、
    前記判定工程は、到着したセグメントのシーケンス番号および前記パケットバッファ内の最古のシーケンス番号との差分が一定値以上を示していた場合を廃棄条件とすることを特徴とするパケット伝送制御方法。
JP2008065430A 2008-03-14 2008-03-14 パケット伝送装置 Expired - Fee Related JP5071178B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008065430A JP5071178B2 (ja) 2008-03-14 2008-03-14 パケット伝送装置
US12/403,720 US20090232140A1 (en) 2008-03-14 2009-03-13 Packet transmission apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008065430A JP5071178B2 (ja) 2008-03-14 2008-03-14 パケット伝送装置

Publications (2)

Publication Number Publication Date
JP2009224946A JP2009224946A (ja) 2009-10-01
JP5071178B2 true JP5071178B2 (ja) 2012-11-14

Family

ID=41062971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008065430A Expired - Fee Related JP5071178B2 (ja) 2008-03-14 2008-03-14 パケット伝送装置

Country Status (2)

Country Link
US (1) US20090232140A1 (ja)
JP (1) JP5071178B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5957907B2 (ja) * 2012-01-25 2016-07-27 富士通株式会社 中継装置、送信システム、通信システムおよび中継方法
JP2014023094A (ja) * 2012-07-23 2014-02-03 Fujitsu Ltd パケットスイッチ、伝送装置及びパケット伝送方法
JP6342351B2 (ja) * 2015-03-02 2018-06-13 東芝メモリ株式会社 ストレージシステム
US9853920B2 (en) * 2015-08-24 2017-12-26 Cisco Technology, Inc. Systems and methods for performing packet reorder processing
US10484871B2 (en) * 2016-03-18 2019-11-19 Shenzhen Skyworth-Rgb Electronic Co., Ltd. Method and device for transmitting verification information

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63133739A (ja) * 1986-11-25 1988-06-06 Nippon Telegr & Teleph Corp <Ntt> 多地点間デ−タ通信制御装置
JP2885604B2 (ja) * 1993-04-20 1999-04-26 日本電気株式会社 セル廃棄・セル誤配検出方式
KR20000075358A (ko) * 1999-05-27 2000-12-15 윤종용 이동통신시스템에서 라디오링크프로토콜에 따른 가변길이의 데이터 송수신 장치 및 방법
US7352770B1 (en) * 2000-08-04 2008-04-01 Intellon Corporation Media access control protocol with priority and contention-free intervals
JP3736338B2 (ja) * 2000-11-13 2006-01-18 株式会社日立製作所 パケットスイッチ
JP4489308B2 (ja) * 2001-01-05 2010-06-23 富士通株式会社 パケットスイッチ
JP4475835B2 (ja) * 2001-03-05 2010-06-09 富士通株式会社 入力回線インタフェース装置及びパケット通信装置
US7336678B2 (en) * 2002-07-31 2008-02-26 Intel Corporation State-based jitter buffer and method of operation
US7257840B2 (en) * 2004-01-16 2007-08-14 Cisco Technology, Inc. Preventing network data injection attacks using duplicate-ACK and reassembly gap approaches
KR101000699B1 (ko) * 2004-04-19 2010-12-10 엘지전자 주식회사 무선링크 제어계층에서의 데이터 처리방법
US7564843B2 (en) * 2004-12-16 2009-07-21 International Business Machines Corporation Method, system and article for improved network performance by avoiding IP-ID wrap-arounds causing data corruption on fast networks
US7761767B2 (en) * 2005-10-21 2010-07-20 Interdigital Technology Corporation Method and apparatus for retransmission management for reliable hybrid ARQ process
US7889762B2 (en) * 2006-01-19 2011-02-15 Intel-Ne, Inc. Apparatus and method for in-line insertion and removal of markers
US8503423B2 (en) * 2007-02-02 2013-08-06 Interdigital Technology Corporation Method and apparatus for versatile MAC multiplexing in evolved HSPA

Also Published As

Publication number Publication date
US20090232140A1 (en) 2009-09-17
JP2009224946A (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
US8804751B1 (en) FIFO buffer with multiple stream packet segmentation
US7346001B1 (en) Systems and methods for limiting low priority traffic from blocking high priority traffic
US7957392B2 (en) Method and apparatus for high-performance bonding resequencing
JP3914771B2 (ja) パケット通信装置及びパケットデータ転送制御方法
US7664112B2 (en) Packet processing apparatus and method
US8819265B2 (en) Managing flow control buffer
US20060268913A1 (en) Streaming buffer system for variable sized data packets
JP5071178B2 (ja) パケット伝送装置
US20030172169A1 (en) Method and apparatus for caching protocol processing data
US7593330B1 (en) Processing of partial frames and partial superframes
US20080063004A1 (en) Buffer allocation method for multi-class traffic with dynamic spare buffering
JP5205819B2 (ja) 通信システムおよびそのパケットスケジューリング方法ならびに送信ノード
US7480308B1 (en) Distributing packets and packets fragments possibly received out of sequence into an expandable set of queues of particular use in packet resequencing and reassembly
US8428055B2 (en) Scalable central memory switching fabric
EP0833480A2 (en) Contention control circuit
JP2007300575A (ja) パケットバッファ装置
JP6482296B2 (ja) パケット処理システム、通信システム、パケット処理装置、パケット処理方法、及びプログラム
JPH10173664A (ja) シェーピング処理装置およびシェーピング処理方法
JP2009171157A (ja) リングバッファの使用方法およびスイッチング装置
US9071460B1 (en) Methods and apparatus for mapping data packets to a multi-packets cell
JP3880802B2 (ja) 交換装置及びセル交換方法
JP4802131B2 (ja) パケット通信装置およびパケット通信方法
JP2006245732A (ja) パケットバッファ装置、パケット中継転送装置およびネットワークシステム
JP2756766B2 (ja) セル優先処理装置
JP2018117196A (ja) 中継装置、中継方法及び中継プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees