JP5066274B1 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5066274B1
JP5066274B1 JP2011109852A JP2011109852A JP5066274B1 JP 5066274 B1 JP5066274 B1 JP 5066274B1 JP 2011109852 A JP2011109852 A JP 2011109852A JP 2011109852 A JP2011109852 A JP 2011109852A JP 5066274 B1 JP5066274 B1 JP 5066274B1
Authority
JP
Japan
Prior art keywords
layer
light emitting
type
type layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011109852A
Other languages
English (en)
Other versions
JP2012243823A (ja
Inventor
直治 杉山
倫也 塩田
重哉 木村
浩一 橘
真也 布上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011109852A priority Critical patent/JP5066274B1/ja
Priority to US13/220,072 priority patent/US8878213B2/en
Application granted granted Critical
Publication of JP5066274B1 publication Critical patent/JP5066274B1/ja
Publication of JP2012243823A publication Critical patent/JP2012243823A/ja
Priority to US14/496,697 priority patent/US8987026B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】高品質で発光特性に優れた半導体発光素子を提供する。
【解決手段】本発明の実施態様によれば、n形層と、発光層と、p形層と、透明電極と、を備えた半導体発光素子が提供される。前記n形層は、窒化物半導体を含み500ナノメートル以下の厚さを有する。前記発光層は、前記n形層の上に設けられている。前記p形層は、前記発光層の上に設けられ窒化物半導体を含む。前記透明電極は、前記n形層の前記発光層とは反対の面に接し、前記発光層から放出される光に対して透光性を有する。
【選択図】図1

Description

本発明の実施形態は、半導体発光素子に関する。
化合物半導体は高周波素子で代表される高速電子デバイス、発光・受光素子で代表される光デバイスなどさまざまな分野で利用されており、高性能な素子が実用化されている。
しかしながら、化合物半導体結晶を量産性に優れたサファイア基板上やシリコン基板上に形成すると、ピットの発生や、クラックの発生や、光吸収による損失などの問題が生ずる場合がある。高品質で発光特性に優れた半導体発光素子の実現が望まれている。
特開2007−214384号公報
本発明の実施形態は、高品質で発光特性に優れた半導体発光素子を提供する。
本発明の実施態様によれば、n形層と、発光層と、p形層と、透明電極と、を備えた半導体発光素子が提供される。前記n形層は、窒化ガリウムからなり平均的な厚さが600ナノメートル以下のn形層であって、光が出射される光取り出し面に形成され平均的な凹凸深さが200ナノメートル以下であり前記光取り出し面における光の進行方向を変化させ斜面を含む不規則な凹凸形状を有する。前記発光層は、前記n形層の上に設けられ前記光取り出し面から出射される光を放出する。前記p形層は、前記発光層の上に設けられ窒化ガリウムからなる。前記透明電極は、酸化インジウム錫からなり、前記n形層の前記発光層とは反対の面に接し、前記発光層から放出される光に対して透光性を有する。前記透明電極のシート抵抗は、10Ω/□以下である。
実施の形態にかかる半導体発光素子を表す断面模式図である。 他の実施の形態にかかる半導体発光素子を表す断面模式図である。 図3(a)および図3(b)は、プロセスの他の一例を説明する断面模式図である。
以下、実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、実施の形態にかかる半導体発光素子を表す断面模式図である。
本実施形態にかかる半導体発光素子110は、n形層(第1半導体層)10と、p形層(第2半導体層)20と、MQW(Multiple Quantum Well)活性層(発光層)30と、支持基板40と、透明電極60と、第1電極70と、第2電極80と、反射金属膜90と、を備える。そして、本実施形態にかかる半導体発光素子110では、p形層20、活性層30、n形層10のLED積層構造に対して、n形層10側に厚さ200nmの透明電極60が接合されている。透明電極60としては、例えば酸化インジウム錫(ITO)膜などが用いられる。
n形層10は、厚さ500nmのn形窒化ガリウム結晶からなる。n形層10には、濃度1×1019(atoms・cm−3)のSi原子が不純物としてドーピングされている。n形層10側コンタクトは、透明電極60に金属細線が配置され、n側電極(第1電極)70となっている。一方、活性層30となる窒化物半導体の量子井戸構造の上にはp形層20が積層されており、銀ニッケルからなる反射金属膜90兼p側電極(第2電極)80が形成されている。p形層20は、p形窒化ガリウム結晶からなる。
ここで、200nmのITO膜のシート抵抗はおよそ10Ω□であり、キャリア濃度1×1019(atoms・cm−3)、厚さ5000nmのn形GaN層とほぼ等価である。
本実施形態にかかる半導体発光素子110では、n形層10の厚さは、500nm以下である。p形層20、活性層30、n形層10のLED積層構造の厚さは、例えば約1.3μm以下である。n形層10側の活性層30の面と、n形層10側のn側電極70の面と、の間の距離は、800nm以下である。活性層30からの光は、図1に表した矢印30Lのように、n形層10の主面(光取り出し面)から出射する。透明電極60は、活性層30からの光に対して透光性を有する。つまり、透明電極60は、半導体発光素子110の光取り出し部となる。
ここで、参考例について説明する。例えば、窒化物半導体からなる発光素子では、(0001)面を表面とするサファイア基板上に同じく(0001)面を表面とする窒化ガリウム結晶層を形成し、さらにInGaN薄膜結晶層からなる活性層を組み合わせて、発光効率が高い良質な発光ダイオードなどが作成されている。
サファイア上に窒化物半導体結晶層を積層する発光ダイオードでは、サファイア基板上にn形GaN層、量子井戸型発光層、p形GaN層を積層した構造を用い、サファイア基板が対象とする青色領域の波長帯に対してほぼ透明であることから、サファイア基板の裏面に反射膜を形成した上で、表面側のp形GaN上部より光を取り出す構造(Face-up構造)を採用していることが多い。この場合、サファイア基板上に薄膜成長するGaN結晶層の品質を向上させるため、さらにはコンタクト電極から活性層への電流分布を均一化するために、厚いn形GaN層を積層している。具体的には、サファイア基板上に5μm程度のn形GaN層を形成している例がある。
一方、他の参考例として、サファイア基板上にGaN結晶層を成長する場合、サファイア結晶とGaN結晶との間の大きな格子不整合により、GaN結晶中には大量の転位が導入される。さらにGaN結晶中に転位が導入されると、その上に積層される活性層(多重量子井戸からなる発光層)の品質が劣化し、発光特性が低下する。そのため、転位密度を低減するためのGaN層成長条件の最適化がさまざまに工夫されている。
しかしながら、とりわけGaN結晶にSi原子を不純物として添加したn形GaN層では、成長中の表面での原子のマイグレーションが抑制されるなどして、平面内での凹凸の埋め込み特性が低下し、欠陥を起因とするピットが発生しやすい。この現象は、n形GaN層の厚さが2〜3μmを超えて厚くなるときに顕著である。また、安価な下地基板としてのSi結晶基板上にGaN結晶層を成長する場合には、両者の間の熱膨張係数差により、1000℃以上でのGaN層薄膜結晶成長終了後の降温時にクラックが発生することが問題であるが、n形GaN層ではNon−dopedGaN層に比べて、厚さの増大に応じたクラックの発生頻度がより高く、厚いGaN層を得ることが困難である。
一方、さらに他の参考例として、より高い光出力を目指し、電流注入を増大する動作条件化では発熱に対する対策が重要となる。そのために、窒化物半導体からなるLED構造をサファイア基板上にエピタキシャル成長した後、p形GaN層からなる表面側を熱伝導性の高い支持基板に貼り付け、サファイア基板を剥離した構造(Thin-film構造)を採用している例がある。この場合、サファイア基板を剥離したn形GaN層端面が露出して光取り出し面かつコンタクト面となる場合がある。この場合、Face-up構造に比べてコンタクト面に細線電極を形成するなど、新たな加工を施すことが容易となるため、n形GaN層に要求されるシート抵抗などのスペックは異なる。
また、この場合、前述したように、サファイア基板を剥離したn形GaN層端面を光取り出し面とする場合が多いが、厚いn形層での光吸収や抵抗が課題となる。例えば、ドーピング濃度1×1019(atoms・cm−3)のn形層の光吸収係数(α)を135と想定した場合、発光層から発生された光はn形結晶層中で約6.5%減衰すると見積もられる。
このように、参考例のThin-film構造では、基板上に高品質でシート抵抗の低い薄膜層を得るため形成した厚いn形結晶層による光吸収が大きいという課題がある。また、n形GaN層の厚さが厚いと、ピットやクラックの発生するおそれがある。
これに対して、本実施形態にかかる半導体発光素子110では、n形層10の厚さは、500nm以下である。本発明者の検討の結果、活性層30が例えば400nmの波長の光を発光する場合には、活性層30から発光された光は、n形層10中で約0.65%減衰する。また、活性層30から発光された光は、厚さ200nmの透明電極60中で約5.8%減衰する(透明電極の光吸収係数(α)を3000と想定した場合)。つまり、n形層10と透明電極60との組み合わせによる減衰率は、約6.45%である。この減衰率は、参考例における厚いn形結晶層中での減衰率(約6.5%)よりも低い。
また、n形層10の厚さをより薄くし500nm以下とすると、ピットやクラックの発生を抑えることができる。また、エピタキシャル成長時間を短くできるなどの効果が得られる。これらにより、本実施形態にかかる半導体発光素子110は、高品質で発光特性に優れている。
次に、このような半導体発光素子構造を作成するためのプロセスの一例について説明する。
基板として(0001)面を表面とするサファイア基板を用意する。なお、基板は、サファイア基板に限定されず、シリコン基板であってもよい。サファイア基板結晶の厚さは450μmである。該サファイア基板を酸処理により洗浄した後、試料基板をMOCVD(有機金属を用いた気相成長法)装置に導入し、基板温度を500℃まで昇温しTMG(トリメチルガリウム)およびNH(アンモニア)を原料として20nmの窒化ガリウム層を形成する。
その後、基板の温度を1080℃に昇温する。さらに引き続き、1080℃において、TMG(トリメチルガリウム)およびNH(アンモニア)を原料として4μmの窒化ガリウム層を形成する。この不純物を含まないGaN結晶層の成長により、ピットのない平坦な結晶層を形成できる。さらにこの上に1×1019(atoms・cm−3)のシリコン原子を不純物として添加した窒化ガリウム層(n形層10)を0.5μm積層する。シリコン添加のための原料はシランガスを用いている。このときn形GaN層の厚さが厚い場合にはピットが発生する可能性が高くなるが、1μm以下の厚さではそのリスクは小さい。このn形窒化ガリウム結晶層の上にInGaNとGaNの多層膜からなる発光層(活性層30)を積層する。また、発光層(活性層30)を光らせるための電流注入をするために、結晶構造の上部側にはp形(Mg)のドーピングをする。
本実施形態では、窒化物半導体結晶層の薄膜結晶成長の手法として有機金属を用いた気相成長法(MOCVD法)を挙げているが、一般に窒化物半導体結晶成長に用いられている薄膜結晶成長法である分子線エピタキシー法(MBE: Molecular Beam Epitaxy)やHVPE法(Hydride Vapor Phase Epitaxy)などいずれの方法を用いてもかまわない。
このようにしてLED構造の薄膜結晶をエピタキシャル成長した後、p形層20表面に反射膜兼コンタクト層としてのAgを含む金属膜、例えば銀ニッケル層、を積層後、シリコンあるいは銅などの支持基板40に貼り合わせる。
次に、薄膜結晶成長用基板であるサファイア基板を剥離する。剥離としては、サファイア基板と窒化物半導体層との界面に焦点を合わせたレーザ光を照射して、界面付近にのみ部分的にダメージを与えるLLO(レーザリフトオフ)とよばれる方法を用いる。その上で、露出した不純物を含まないGaN結晶層をさらにエッチングして、n形GaN層を500nm残す。その後に200nmのITO膜(透明電極60)を積層し、さらに細線電極を形成する。このようにして、本実施形態にかかる半導体発光素子110が形成される。
なお、前述したプロセスでは、不純物を含まないGaN層を4μmと、シリコン原子を不純物として添加したn形GaN層を500nmと、を堆積し、レーザリフトオフ後に露出した不純物を含まないGaN層をエッチングすることで厚さ500nmのn形層10を形成しているが、これだけに限定されるわけではない。例えばサファイア基板上に直接形成するGaN層の薄膜成長のプロセスにおいて、500nmのn形GaN層のみを形成してもよい。
次に、他の実施の形態について説明する。
図2は、他の実施の形態にかかる半導体発光素子を表す断面模式図である。
本実施形態にかかる半導体発光素子120は、p形層20、活性層30、n形層10のLED積層構造を用いている。n形層10は、平均的な厚さ600nmのn形窒化ガリウム結晶からなる。このn形GaN層(n形層10)表面(光取り出し面)には、平均的な凹凸深さ200nmの不規則な凹凸加工が施されている。なお、本願明細書において、n形層10の厚さが「500nm以下」であるという範囲には、n形層10の平均的な厚さからn形層10の表面に施された凹凸形状の平均的な凹凸深さを差し引いた値が500nm以下であるものが含まれるものとする。これにより、光取り出し面における光の進行方向を変化させることができる。この凹凸加工面にさらにITO層(透明電極60)が積層されている。n形GaN層には、濃度1×1019(atoms・cm−3)のSi原子が不純物としてドーピングされている。活性層30となる窒化物半導体の量子井戸構造の上にはp形の窒化ガリウムが積層されており、銀ニッケルからなる反射金属膜90兼p側電極(第2電極)80が形成されている。その他の構造は、図1に関して前述した半導体発光素子110の構造と同様である。
前述したような凹凸加工は、GaN結晶層の成長用基板であるサファイア結晶から剥離し、不純物を含まないGaN結晶層をエッチングしてn形GaN層を漏出させた後にKOH溶液によるエッチングで形成することができる。このように、KOHによるエッチングで形成した凹凸加工表面に厚さ200nmのITO薄膜層(透明電極60)を形成する。
次に、図1に関して前述した半導体発光素子110を作成するためのプロセスの他の一例について説明する。
図3(a)および図3(b)は、プロセスの他の一例を説明する断面模式図である。
図3(a)に表したように、基板として厚さ500μmのSi基板50を用意する。表面の結晶面方位は、(111)面である。一般に大気中に置かれているSi基板50表面は、自然酸化膜で被覆されている。そのため、この自然酸化膜を除去し、基板表面に水素終端処理を施すために、試料基板を濃度1%程度の希弗酸溶液により約1分程度の処理を行う。この処理によりSi層表面は水素で終端された表面構造となり、はっ水性の表面となる。
続いて、このように表面が水素終端処理された極薄Si基板50上に窒化ガリウム結晶層(GaN層16)を薄膜結晶成長(エピタキシャル成長)する。ただし、一般にSi結晶とGa金属とは容易に反応し、界面に欠陥領域(Melt-Back領域)を形成する。そのため、これを避けるため、Si基板50上に最初にAlN薄膜結晶層(第1バッファ層12)を形成する。
試料基板をMOCVD(有機金属を用いた気相成長法)装置に導入し、基板温度を700℃まで昇温しTMA(トリメチルアルミニウム)およびNH(アンモニア)を原料として30nmの窒化アルミニウム層を形成する。その後、基板の温度を1080℃に昇温し、原料にTMG(トリメチルガリウム)を加え、Al組成25%、厚さ20nmのAlGaN層(第2バッファ層14)を積層する。
さらに、引き続き、1120℃において、TMG(トリメチルガリウム)およびNH(アンモニア)を原料として0.3μmの窒化ガリウム層16を形成する。続いて、成膜温度800℃で厚さ15nmのAlN層18を積層する。この下地を基本に厚さ300nmのGaN層16と、厚さ15nmのAlN層18と、を4周期積層する。なお、ここまでのGaN層16、AlN層18には不純物を添加していない。
このように、AlN薄膜層とGaN層とを繰り返すことにより、成長層内部に圧縮の応力を蓄積させることができ、成長温度を下げた際のSi結晶とGaN結晶の熱膨張係数差に起因するGaN層16へのクラックの発生を抑制することが可能である。また、下地のGaN層16を不純物を含まない層とすることにより、4周期合計1.2μmのGaN層を積層しているにもかかわらず、クラックの発生を抑制できる。
続いて、厚さ15nmのAlN層18を4回積層した後に、厚さ500nmのGaN層(n形層10)を積層する。このGaN層には、1×1019(atoms・cm−3)のSiを不純物として添加してある。このn形窒化ガリウム結晶層(n形層10)の上にInGaNとGaNの多層膜からなる発光層(活性層30)を積層する。また、発光層を光らせるための電流注入をするために、結晶構造の上部側にはp形(Mg)のドーピングをする。
図1に関して前述したように、窒化物半導体結晶層の薄膜結晶成長の手法としては、分子線エピタキシー法(MBE: Molecular Beam Epitaxy)やHVPE法(Hydride Vapor Phase Epitaxy)などいずれの方法を用いてもかまわない。
このようにしてLED構造の薄膜結晶をエピタキシャル成長した後、p形層20表面に反射膜兼コンタクト層としてのAgを含む金属膜、例えば銀ニッケル層、を積層後、シリコンあるいは銅などの支持基板に貼り合わせる。
次に、薄膜結晶成長用基板であるSi基板50を除去する。p形層20側に支持基板40を貼り付けた後、成長基板を研削することにより成長用Si基板50を除去することが可能である。このとき、Si基板50をおおむね研削により除去した後、最終的にSFガスをエッチャントとするドライエッチングでわずかに残ったSiを除去することにより、Si基板50上に最初に形成したAlN層(第1バッファ層12)を露出させることができる。
その上で、図3(b)に表したように、露出した薄膜AlN層、及び4周期の不純物を含まないGaN層16、AlN層18をさらにエッチングして、n形GaN層(n形層10)を500nm残す。その後に200nmのITO膜(透明電極60)を積層し、さらに細線電極を形成する。
なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる活性層、半導体層、透明電極などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10 n形層、 12 第1バッファ層、 14 第2バッファ層、 16 GaN層、 18 AlN層、 20 p形層、 30 活性層、 40 支持基板、 50 Si基板、 60 透明電極、 70 第1電極、 80 第2電極、 90 反射金属膜、 110、120 半導体発光素子

Claims (2)

  1. 窒化ガリウムからなり平均的な厚さが600ナノメートル以下のn形層であって、光が出射される光取り出し面に形成され平均的な凹凸深さが200ナノメートル以下であり前記光取り出し面における光の進行方向を変化させ斜面を含む不規則な凹凸形状を有するn形層と、
    前記n形層の上に設けられ前記光取り出し面から出射される光を放出する発光層と、
    前記発光層の上に設けられ窒化ガリウムからなるp形層と、
    酸化インジウム錫からなり、前記n形層の前記発光層とは反対の面に接し、前記発光層から放出される光に対して透光性を有し、シート抵抗が10Ω/□以下の透明電極と、
    を備えたことを特徴とする半導体発光素子。
  2. 前記n形層と、前記発光層と、前記p形層と、を合わせた厚さは、800ナノメートル以下であることを特徴とする請求項1記載の半導体発光素子。
JP2011109852A 2011-05-16 2011-05-16 半導体発光素子 Expired - Fee Related JP5066274B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011109852A JP5066274B1 (ja) 2011-05-16 2011-05-16 半導体発光素子
US13/220,072 US8878213B2 (en) 2011-05-16 2011-08-29 Semiconductor light emitting device
US14/496,697 US8987026B2 (en) 2011-05-16 2014-09-25 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011109852A JP5066274B1 (ja) 2011-05-16 2011-05-16 半導体発光素子

Publications (2)

Publication Number Publication Date
JP5066274B1 true JP5066274B1 (ja) 2012-11-07
JP2012243823A JP2012243823A (ja) 2012-12-10

Family

ID=47174288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011109852A Expired - Fee Related JP5066274B1 (ja) 2011-05-16 2011-05-16 半導体発光素子

Country Status (2)

Country Link
US (2) US8878213B2 (ja)
JP (1) JP5066274B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015105693B4 (de) * 2015-04-14 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Erzeugung von Strahlung unter Verwendung eines strahlungsemittierenden Halbleiterbauelements
CN107359175B (zh) * 2017-07-25 2020-02-11 上海天马微电子有限公司 微发光二极管显示面板和显示装置
US10862002B2 (en) * 2018-04-27 2020-12-08 Facebook Technologies, Llc LED surface modification with ultraviolet laser

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069984A (ja) * 1996-06-18 1998-03-10 Mitsui Petrochem Ind Ltd 有機エレクトロルミネッセンス素子
EP0926744B8 (en) * 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Light emitting device
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP4501225B2 (ja) * 2000-02-21 2010-07-14 日亜化学工業株式会社 発光素子および発光素子の製造方法
JP2002353503A (ja) * 2001-05-29 2002-12-06 Seiwa Electric Mfg Co Ltd 窒化ガリウム系化合物半導体発光素子
JP4159865B2 (ja) * 2002-12-11 2008-10-01 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP4178410B2 (ja) * 2003-11-26 2008-11-12 サンケン電気株式会社 半導体発光素子
WO2005069388A1 (ja) * 2004-01-20 2005-07-28 Nichia Corporation 半導体発光素子
KR100659579B1 (ko) * 2004-12-08 2006-12-20 한국전자통신연구원 발광 소자 및 발광 소자의 제조방법
JP2006245163A (ja) * 2005-03-02 2006-09-14 Osaka Gas Co Ltd 窒化物半導体光電変換素子及びその製造方法
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100723150B1 (ko) * 2005-12-26 2007-05-30 삼성전기주식회사 수직구조 질화물 반도체 발광소자 및 제조방법
JP2007214384A (ja) 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物半導体素子
KR100816841B1 (ko) * 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
JP2008053425A (ja) * 2006-08-24 2008-03-06 Matsushita Electric Ind Co Ltd 半導体発光装置
JP5251050B2 (ja) * 2006-10-05 2013-07-31 三菱化学株式会社 GaN系LEDチップおよび発光装置
US7791090B2 (en) 2007-06-11 2010-09-07 Bridgelux, Inc. GaN based LED having reduced thickness and method for making the same
JP5024247B2 (ja) * 2008-09-12 2012-09-12 日立電線株式会社 発光素子
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes

Also Published As

Publication number Publication date
US20120292650A1 (en) 2012-11-22
US8878213B2 (en) 2014-11-04
JP2012243823A (ja) 2012-12-10
US8987026B2 (en) 2015-03-24
US20150050763A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP2013016711A (ja) 窒化物半導体発光素子の製造方法、ウェハ、窒化物半導体発光素子
JP2008021986A (ja) 窒化物系半導体発光素子およびその製造方法
US8772800B2 (en) Semiconductor light-emitting device
JP5401145B2 (ja) Iii族窒化物積層体の製造方法
JP2011082570A (ja) Iii族窒化物半導体発光素子の製造方法
JP5731785B2 (ja) 積層半導体および積層半導体の製造方法
JP5066274B1 (ja) 半導体発光素子
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
CN108365060B (zh) GaN基LED的外延结构及其生长方法
JP4720519B2 (ja) p型窒化物半導体の製造方法
US8685775B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP6648685B2 (ja) Iii族窒化物半導体発光素子の製造方法
CN111968907B (zh) 一种氮极性ⅲ族氮化物粗化方法
JP2015115343A (ja) 窒化物半導体素子の製造方法
JPWO2011132394A1 (ja) 発光ダイオード
JP2016143771A (ja) エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法
JP2005251922A (ja) 半導体発光素子
JP5898656B2 (ja) Iii族窒化物半導体素子
JP2015109383A (ja) 窒化物半導体発光素子およびその製造方法
JP5449414B2 (ja) 半導体発光素子
JP5449415B2 (ja) 半導体発光素子
KR20130094451A (ko) 질화물 반도체 발광소자 및 그 제조방법
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP5944301B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees