しかし、上記特許文献1の構成では、予備側の基準周波数信号の出力位相は、現用側と比較して、現用側と予備側とを繋ぐケーブルに起因する遅延(伝送線路遅延)が生じる。従って、現用から予備への出力切替時には、出力信号に接続線の伝送遅延に相当する位相ズレが生じることが避けられず、タイミングの急激な変動が発生してしまう。このような基準周波数信号の不連続は、送信所や基地局における送信信号の異常の原因となる。
本発明は以上の事情に鑑みてされたものであり、その目的は、現用側の基準周波数発生装置と予備側の基準周波数発生装置との間で出力を切り替えるときでも、出力信号のタイミングと周波数の急激な変動を抑制できる構成を提供することにある。
課題を解決するための手段及び効果
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段とその効果を説明する。
本発明の第1の観点によれば、以下の構成の基準周波数発生システムが提供される。即ち、この基準周波数発生システムは、第1基準周波数発生装置と、第2基準周波数発生装置と、を接続して構成されている。前記第1基準周波数発生装置は、現用側として動作可能である。前記第2基準周波数発生装置は、予備側として動作可能である。前記第1基準周波数発生装置及び前記第2基準周波数発生装置の何れもリファレンス信号供給源を備える。前記第2基準周波数発生装置が予備側として動作するときは、前記第1基準周波数発生装置の同期回路が出力するタイミング信号に前記第2基準周波数発生装置の同期回路がロックし、当該第2基準周波数発生装置が出力する基準周波数信号の位相が、前記第1基準周波数発生装置の前記同期回路出力信号を前記第2基準周波数発生装置に入力するために前記第1基準周波数発生装置と前記第2基準周波数発生装置とを接続する接続線に起因する伝送遅延を補正するように、早められる側に調整される。
これにより、接続線の伝送遅延を考慮して予備側の基準周波数信号の位相を調整し、現用側と予備側とで位相の揃った基準周波数信号を出力することができる。従って、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止することができる。
前記の基準周波数発生システムにおいては、以下の構成とすることが好ましい。即ち、前記第1基準周波数発生装置は、同期回路と、信号出力部と、戻し信号入力部と、補正用信号出力部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号出力部は、前記同期回路が出力した信号である同期回路出力信号をユーザ側装置へ出力可能である。前記戻し信号入力部は、前記第2基準周波数発生装置からの戻し信号を、前記ユーザ側装置を経て入力する。前記補正用信号出力部は、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を前記第2基準周波数発生装置に出力する。
これにより、自機の同期回路が出力する信号を予備側へ供給するとともに、戻し信号の遅延量に基づく補正用信号を予備側に送信することができる。従って、予備側の基準周波数発生装置としては、現用側の同期回路からの信号と同期するとともに、前記伝送遅延を考慮して基準周波数信号の位相を調整し、現用側と位相が揃った基準周波数信号を出力することができる。
前記の基準周波数発生システムにおいては、以下の構成とすることが好ましい。即ち、前記第2基準周波数発生装置は、同期回路と、信号入力部と、切替部と、戻し信号出力部と、補正用信号入力部と、位相調整部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号入力部は、前記第1基準周波数発生装置の同期回路が出力する信号を、ユーザ側装置を経て相手側同期回路出力信号として入力する。前記切替部は、通常は、自機の前記同期回路を前記相手側同期回路出力信号にロックさせ、自機が現用側に切り替わったときは、自機の前記同期回路を自機の前記リファレンス信号供給源が供給するリファレンス信号にロックさせる。前記戻し信号出力部は、前記信号入力部から入力された前記相手側同期回路出力信号をユーザ側装置へ出力する。前記補正用信号入力部には、前記第1基準周波数発生装置が出力する補正用信号が入力される。前記位相調整部は、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する。
これにより、予備側として動作しているときは、自機の同期回路を現用側の基準周波数発生装置の同期回路出力信号にロックさせることができる。また、煩雑な調整作業を要することなく、現用側から予備側へリファレンス信号を送信する際の伝送遅延を考慮して、自機が出力する信号の位相を自動的に調整することができる。従って、自機が出力する波形の位相を、現用側の基準周波数発生装置が出力する波形の位相に正確に一致させることができるので、自機が現用側に切り替わったときの出力波形の位相の急激な変動を抑制できる。
本発明の第2の観点によれば、前記の基準周波数発生システムにおいて前記第1基準周波数発生装置及び前記第2基準周波数発生装置のうち少なくとも何れかとして用いられ、少なくとも現用側又は予備側の何れかとして動作可能な基準周波数発生装置における以下の構成が提供される。即ち、この基準周波数発生装置は、同期回路と、信号出力部と、信号入力部と、切替部と、戻し信号出力部と、戻し信号入力部と、補正用信号出力部と、補正用信号入力部と、位相調整部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号出力部は、前記同期回路が出力した信号である同期回路出力信号をユーザ側装置に出力する。前記信号入力部には、相手側の基準周波数発生装置の同期回路出力信号が前記ユーザ側装置を経て相手側同期回路出力信号として入力される。前記切替部は、自機が現用側として動作するときは、前記同期回路を自機の前記リファレンス信号供給源が供給するリファレンス信号にロックさせ、自機が予備側として動作するときは、前記同期回路を前記相手側同期回路出力信号にロックさせる。前記戻し信号出力部は、前記信号入力部から入力された前記相手側同期回路出力信号を前記ユーザ側装置に出力する。前記戻し信号入力部は、自機が現用側として動作するときに、相手側の基準周波数発生装置の前記戻し信号出力部からの信号が前記ユーザ側装置を経て戻し信号として入力される。前記補正用信号出力部は、自機が現用側として動作するときに、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力する。前記補正用信号入力部は、自機が予備側として動作するときに、前記補正用信号が入力される。前記位相調整部は、自機が予備側として動作するときに、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する。
これにより、予備側の基準周波数発生装置の同期回路は、現用側の基準周波数発生装置の同期回路が出力する信号にロックすることになる。また、煩雑な調整作業を要することなく、現用側から予備側へ同期回路の出力信号を送信する際の伝送遅延を考慮して、予備側の基準周波数発生装置が出力する信号の位相を自動的に調整することができる。従って、予備側の基準周波数発生装置が出力する波形の位相を、現用側の基準周波数発生装置が出力する波形の位相に正確に一致させることができるので、現用側と予備側の切替時に発生する出力波形の位相の急激な変動を抑制できる。
前記の基準周波数発生装置においては、自機が予備側として動作するときに、前記位相調整部は、前記同期回路の出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とすることが好ましい。
これにより、遅延量の揃った2本の伝送経路を用いて2台の基準周波数発生装置の間で同期回路の出力信号をやり取りさせるように構成した場合、簡単な処理によって現用側と予備側で出力信号の位相を一致させることができる。
前記の基準周波数発生システムにおいては、以下の構成とすることが好ましい。即ち、前記第1基準周波数発生装置及び前記第2基準周波数発生装置の両方が、それぞれ、同期回路と、信号出力部と、信号入力部と、切替部と、戻し信号出力部と、戻し信号入力部と、補正用信号出力部と、補正用信号入力部と、位相調整部と、を備える。前記同期回路は、所定の周波数の信号を出力可能である。前記信号出力部は、前記同期回路が出力した信号である同期回路出力信号をユーザ側装置に出力する。前記信号入力部には、相手側の基準周波数発生装置の同期回路出力信号が前記ユーザ側装置を経て相手側同期回路出力信号として入力される。前記切替部は、自機が現用側として動作するときは、前記同期回路を自機の前記リファレンス信号供給源が供給するリファレンス信号にロックさせ、自機が予備側として動作するときは、前記同期回路を前記相手側同期回路出力信号にロックさせる。前記戻し信号出力部は、前記信号入力部から入力された前記相手側同期回路出力信号を前記ユーザ側装置に出力する。前記戻し信号入力部は、自機が現用側として動作するときに、相手側の基準周波数発生装置の前記戻し信号出力部からの信号が前記ユーザ側装置を経て戻し信号として入力される。前記補正用信号出力部は、自機が現用側として動作するときに、前記同期回路出力信号に対する前記戻し信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置に出力する。前記補正用信号入力部は、自機が予備側として動作するときに、前記補正用信号が入力される。前記位相調整部は、自機が予備側として動作するときに、前記補正用信号入力部から入力される前記補正用信号に基づいて、自機の前記同期回路の出力信号の位相を調整する。
これにより、メンテナンスコストを低減できるとともに、現用側と予備側との切替時に位相の変動を低減できる基準周波数発生システムを提供できる。
前記の基準周波数発生システムにおいては、以下の構成とすることが好ましい。即ち、前記第1基準周波数発生装置及び前記第2基準周波数発生装置のうち一方の基準周波数発生装置の前記信号出力部と、他方の基準周波数発生装置の前記信号入力部とが、ユーザ側装置の遅延を含む第1伝送経路で接続される。前記第1基準周波数発生装置及び前記第2基準周波数発生装置のうち一方の基準周波数発生装置の前記戻し信号入力部と、他方の基準周波数発生装置の前記戻し信号出力部とが、ユーザ側装置の遅延を含む第2伝送経路で接続される。前記第1伝送経路の伝送遅延と前記第2伝送経路の伝送遅延が一致している。
これにより、簡単な制御によって現用側と予備側で出力信号の位相を一致させることができるので、基準周波数発生システムの構成を簡素化することができる。
次に、図面を参照して本発明の実施の形態を説明する。図1は、本発明の一実施形態に係る基準周波数発生システム60の電気的な構成を示すブロック図である。図2は、第1基準周波数発生装置51の詳細な構成を示すブロック図である。図3は、第2基準周波数発生装置52の詳細な構成を示すブロック図である。
図1に示す基準周波数発生システム60は、同一の構成である2つの基準周波数発生装置51,52を備える。本実施形態の基準周波数発生システム60においては、第1基準周波数発生装置51が通常は現用側として動作し、第2基準周波数発生装置52が予備側(待機側)として動作するように設定されている。一方、第1基準周波数発生装置51に障害が発生した場合は、第2基準周波数発生装置52が現用側として動作するように切り替えられる。
基準周波数発生装置51は、ユーザ側装置70に対して10MHzの信号を出力可能な第1出力端子11aと、1Hzの信号を出力可能な第2出力端子12aと、を備えている。基準周波数発生装置52も同様に、ユーザ側装置70に対して10MHzの信号を出力可能な第1出力端子11bと、1Hzの信号を出力可能な第2出力端子12bと、を備えている。なお、図1では、第2出力端子12a,12bから出力される1Hzの信号だけがケーブルを介してユーザ側装置70に入力される例が示されているが、事情に応じ、ユーザ側装置70に10MHzの信号と1Hzの信号の両方を入力しても良いし、10MHzの信号のみを入力しても良いことは勿論である。
ユーザ側装置70は、例えば地上波デジタル放送や携帯電話の無線通信基地局として構成されている。ユーザ側装置70は、2台の基準周波数発生装置51,52のうち、現用側として動作している基準周波数発生装置からの信号を利用して各種の処理を行い、通信サービスを提供する。基準周波数発生装置51,52は、ユーザ側装置70(ユーザシステム)で定められた基準に従い、例えば協定世界時(UTC)の1秒や、GPS(GNSS)基準時刻の1秒に同期した基準周波数信号を出力する。
次に、基準周波数発生装置51及び基準周波数発生システム60の詳細な構成を説明する。なお、前述したとおり2台の基準周波数発生装置51,52の構成は同一であるので、特に言及しない限り基準周波数発生装置51の構成のみを代表して説明し、第2基準周波数発生装置52の構成の説明は省略する。なお、図面では、第1基準周波数発生装置51側の構成には数字の末尾に「a」が付いた符号が使用され、それに対応する第2基準周波数発生装置52側の構成には、同一の数字の末尾に「b」が付いた符号が使用されている。
この基準周波数発生装置51は、GPS受信機21aと、位相ロックループ回路(PLL回路、同期回路)22aと、位相調整信号出力回路23aと、信号切替器(切替部、供給信号切替部)26aと、設定記憶部27aと、遅延演算器(位相調整部)28aと、を備えている。
GPS受信機21aには、基準周波数発生装置51の外部に設置されたGPSアンテナ61が電気的に接続されている。GPS受信機21aは、GPSアンテナ61で受信した測位用信号に基づいて測位計算を行い、これに基づいて、1秒に1回のパルス信号(1PPS信号、リファレンス信号)を生成する。このパルス信号は、GPS受信機21aにおいて、協定世界時(UTC)の1秒に正確に同期するように適宜較正されている。
図2に示すように、信号切替器26aは、GPS受信機21aと、PLL回路22aの入力段である位相比較器31a(図2)と、の間に配置されている。信号切替器26aは、基準周波数発生装置51が現用側として動作するときは、GPS受信機21aからの1PPS信号を基準タイミング信号として位相比較器31aに供給するように構成されている。
PLL回路22aは、前記基準タイミング信号にPLLロックした10MHz及び1Hzの信号を生成するとともに、当該信号の波形の位相を適宜変更できるように構成されている。図2に詳細なブロック図として示すように、このPLL回路22aは、位相比較器31aと、ループフィルタ32aと、電圧制御発振器33aと、N分周器34aと、遅延発生器35aと、を備えている。
位相比較器31aは、上記の基準タイミング信号と、電圧制御発振器33aから出力される信号をN分周器34aで分周して遅延発生器35aで遅延させた位相比較用信号と、の位相差を検出する。そして位相比較器31aは、検出された位相差を表す信号(位相差信号)を生成して、ループフィルタ32aに出力する。
ループフィルタ32aはローパスフィルタ等により構成されており、位相差信号の電圧レベルを時間的に平均化することにより制御電圧信号を生成する。ループフィルタ32aが生成した制御電圧信号は、電圧制御発振器33aに入力される。
電圧制御発振器33aは、例えばルビジウム発振器として構成されており、ループフィルタ32aから入力される制御電圧信号に応じて変化する周波数の信号を出力する。本実施形態では、PLL回路22aがGPS受信機21aからの1PPS信号(リファレンス信号、基準タイミング信号)にロックした状態では、電圧制御発振器33aの出力信号の周波数が10MHzとなるように制御される。電圧制御発振器33aが出力する信号波形は、第1出力端子11aに出力される。また、電圧制御発振器33aの出力信号はN分周器34aにも入力される。
N分周器34aは、電圧制御発振器33aから入力される10MHzの信号を分周して、1Hzの信号を生成する。従って、N分周器34aの分周比は1/10000000である(N=10000000)。N分周器34aが出力する1Hzの信号は、第2出力端子12aに出力されるとともに、遅延発生器35aへ出力される。
遅延発生器35aは、N分周器34aから入力された信号に対して遅れを有する信号を生成し、位相比較器31aへ位相比較用信号として出力する。N分周器34aから入力される信号に対する遅延発生器35aの出力信号の遅れ時間(遅延量)は、後述の遅延演算器28aからの制御信号に基づいて適宜変更可能になっている。
この遅延発生器35aとしては、様々な構成のものを採用することができる。例えば、シフトレジスタ、ディレイライン等を遅延発生器35aとして用い、遅延量が様々に異なる複数の出力から1つをセレクタで選択することにより遅延量の変更を実現することができる。また、遅延発生器35aに入力される波形が正弦波やノコギリ波等のアナログ波である場合、遅延発生器35aとしてコンパレータを採用し、コンパレータの閾値の変更により遅延量を変更する構成とすることもできる。更には、上記のようにハードウェアにより遅延を実現することに代えて、ソフトウェアによって遅延を実現することもできる。
ここで、上記PLL回路22aが前記基準タイミング信号(例えば、GPS受信機21aからの1PPS信号)にロックした状態で、遅延演算器28aの制御により、遅延発生器35aの遅延量が増大した場合を考える。この場合、遅延発生器35aから出力されて位相比較器31aに入力される位相比較信号がその分だけ遅れるので、前記基準タイミング信号との間に位相ズレが生じる。これにより、位相比較器31aが出力する位相差信号が変化するので、ループフィルタ32aを介して電圧制御発振器33aに入力される制御電圧信号が変化する。従って、電圧制御発振器33aは、遅延発生器35aによる遅延増大分を相殺するように発振の位相を早めることで上記位相ズレをゼロに戻すように動作し、これにより、基準タイミング信号へのPLLロックが継続される。以上のように、遅延発生器35aの遅延量を増大させることで、電圧制御発振器33aの出力波形の位相を早めることができる。
従って、基準周波数発生装置51から出力される10MHzの信号及び1Hzの信号の位相は、遅延発生器35aの制御により適宜調整できることになる。なお、PLL回路22aのループフィルタ32aには時定数の大きなものが用いられているので、上記のように位相ズレをゼロに戻す動作は時間を掛けて緩やかに行われる。
図1に示すように、基準周波数発生装置51は、タイミング信号出力端子(信号出力部)81aと、タイミング信号入力端子(信号入力部)82aと、を備えている。基準周波数発生装置51は、自機のPLL回路22aが発生する1Hzの信号(PLL出力信号、同期回路出力信号)を、タイミング信号出力端子81aを介して出力することができる。また、基準周波数発生装置51は、相手側の基準周波数発生装置52のPLL回路22bが発生する1Hzの信号を、タイミング信号入力端子82aから相手側1Hz信号(相手側PLL出力信号、相手側同期回路出力信号)として入力することができる。
更に、基準周波数発生装置51は、戻し信号出力端子(戻し信号出力部)83aと、戻し信号入力端子(戻し信号入力部)84aと、を備えている。戻し信号出力端子83aは、前記タイミング信号入力端子82aから入力された1Hzの信号(相手側1Hz信号、相手側同期回路出力信号)を、戻し1Hz信号として出力するように構成されている。また、戻し信号入力端子84aは、相手側の基準周波数発生装置52から出力された戻し1Hz信号(戻し信号)を入力するように構成されている。
基準周波数発生システム60においては、図1に示すように、第1基準周波数発生装置51のタイミング信号出力端子81aと、ユーザ側装置70とが、第1ケーブル101で接続されている。また、前記ユーザ側装置70と、第2基準周波数発生装置52のタイミング信号入力端子82bとが、第2ケーブル102で接続されている。更に、第2基準周波数発生装置52の戻し信号出力端子83bと、ユーザ側装置70とが、第3ケーブル103で接続されている。また、ユーザ側装置70と、第1基準周波数発生装置51の戻し信号入力端子84aとが、第4ケーブル104で接続されている。
また、上記と同様に、第2基準周波数発生装置52のタイミング信号出力端子81bと、ユーザ側装置70とが、第5ケーブル105で接続されている。また、前記ユーザ側装置70と、第1基準周波数発生装置51のタイミング信号入力端子82aとが、第6ケーブル106で接続されている。更に、第1基準周波数発生装置51の戻し信号出力端子83aと、ユーザ側装置70とが、第7ケーブル107で接続されている。また、ユーザ側装置70と、第2基準周波数発生装置52の戻し信号入力端子84bとが、第8ケーブル108で接続されている。
更に、基準周波数発生装置51は、制御出力端子(補正用信号出力部)91aと、制御入力端子(補正用信号入力部)92bと、を備える。そして、基準周波数発生装置51は、現用側として動作しているときは、波形の位相制御のための情報(位相制御情報、補正用信号)を制御出力端子91aへ出力できるように構成されている。また、基準周波数発生装置51は、予備側として動作しているときは、制御入力端子92aから入力された前記位相制御情報に基づき、自機のPLL回路22aから出力される10MHz及び1Hzの信号の位相を調整できるように構成されている。
そして、本実施形態の基準周波数発生システム60においては、一側の基準周波数発生装置51の制御出力端子91aと、他側の基準周波数発生装置52の制御入力端子92bとが、適宜の信号線で接続されている。また、一側の基準周波数発生装置51の制御入力端子92aと、他側の基準周波数発生装置52の制御出力端子91bとが、適宜の信号線で接続されている。
以上の構成で、基準周波数発生装置51,52のうち現用側として動作している基準周波数発生装置(図1の上側の基準周波数発生装置51)は、GPS受信機21aが出力する1PPS信号(リファレンス信号)を、基準タイミング信号としてPLL回路22aに供給し、PLL回路22aは1Hzの信号を出力端子12a及びタイミング信号出力端子81aへ出力する。この1Hz信号は、第1ケーブル101、ユーザ側装置70が有する遅延1、及び第2ケーブル102を介して、予備側として動作している基準周波数発生装置(図1の下側の基準周波数発生装置52)のタイミング信号入力端子82bに入力される。
予備側の基準周波数発生装置52においてもGPS受信機21bは動作しており、GPSアンテナ62から受信した測位用信号に基づいて1PPS信号(リファレンス信号)を生成している。しかしながら、基準周波数発生装置52が予備側として動作するときは、信号切替器26bは、自機のGPS受信機21bからの1PPS信号ではなく、タイミング信号入力端子82bから入力された現用側1Hz信号(相手側1Hz信号)を基準タイミング信号としてPLL回路22bに供給するように切り替えられている。従って、予備側として動作している基準周波数発生装置52において、PLL回路22bは、自機のGPS受信機21bの1PPS信号ではなく、現用側の基準周波数発生装置51から入力される現用側1Hz信号にロックすることになる。
予備側の基準周波数発生装置52においてタイミング信号入力端子82bから入力された現用側1Hz信号は、上述のようにPLL回路22bに供給されるとともに、戻し信号出力端子83bに出力される。戻し信号出力端子83bに出力された現用側1Hz信号は、第3ケーブル103、ユーザ側装置70が有する遅延3、及び第4ケーブル104を介して、現用側の基準周波数発生装置51の戻し信号入力端子84aに戻し1Hz信号(戻し信号)として入力される。
基準周波数発生装置51が有する位相調整信号出力回路23aは、自機が現用側として動作しているときに前記第1ケーブル101、ユーザ側装置70の遅延1、及び第2ケーブル102からなる伝送経路に起因する伝送遅延を求め、これに基づく制御情報(位相制御情報)を制御出力端子91aから相手側の基準周波数発生装置52に出力するためのものである。この位相調整信号出力回路23aは、図2に示すように、遅延量測定器41aと、除算器42aと、ローパスフィルタ43aと、を備える。
遅延量測定器41aには、自機のPLL回路22aから出力される1Hz信号が入力される。また、基準周波数発生装置51が現用側として動作するときは、戻し信号入力端子84aから入力された戻し1Hz信号が、遅延量測定器41aに入力される。この構成で、現用側の基準周波数発生装置51における遅延量測定器41aは、基準タイミング信号(即ち、自機のPLL回路22aが生成する1Hzの信号)に対する戻し1Hz信号の遅延時間を測定する。なお、以下の説明では、この遅延時間を「信号遅延量」と称することがある。
これにより、2本の経路(即ち、第1ケーブル101、ユーザ側装置70の遅延1、及び第2ケーブル102からなる経路と、第3ケーブル103、ユーザ側装置70の遅延3、及び第4ケーブル104からなる経路)を通って1Hzの信号が基準周波数発生装置51,52の間を往復した際に発生する遅延時間を求めることができる。
なお、第1ケーブル101と第4ケーブル104は遅延量が互いに等しいものが用いられており、同様に、第2ケーブル102と第3ケーブル103についても遅延量が互いに等しいものが用いられている。また、ユーザ側装置70においては、2つの前記遅延1,3の遅延量が互いに一致するように設計されている。従って、第1ケーブル101、ユーザ側装置70の遅延1、及び第2ケーブル102からなる経路と、第3ケーブル103、ユーザ側装置70の遅延3、及び第4ケーブル104からなる経路は、遅延量の合計が互いに一致している。遅延量測定器41aは、得られた遅延時間に応じた信号を除算器42aに出力する。
除算器42aは、遅延量測定器41aから入力された遅延時間(信号遅延量)を2で除し、得られた値に応じた信号をローパスフィルタ43aに出力する。ここで、基準周波数発生装置51,52の間を繋ぐ2本の経路は上述のとおり遅延量が一致しているので、上記のように2で除算することにより、経路の片道分の遅延時間が得られる。即ち、除算器42aでは、現用側の基準周波数発生装置51から予備側の基準周波数発生装置52に、第1ケーブル101、ユーザ側装置70の遅延1、及び第2ケーブル102からなる経路を介して1Hzの信号が伝送される際に発生する遅延を求めることができる。なお、以下の説明では、この経路の1本分に基づく伝送遅延を単に「経路遅延」と称することがある。
ローパスフィルタ43aは、除算器42aから入力される信号から、外来雑音や環境変化等に起因する短期的なジッタを取り除き、基準周波数発生装置51が備える制御出力端子91aに出力する。こうして制御出力端子91aに出力された位相制御情報は、信号線を介して、相手側の基準周波数発生装置52における制御入力端子92bに入力される。
遅延演算器28aは、PLL回路22aからユーザ側装置70へ出力される波形の位相を調整するためのものである。そして、現用側として動作している基準周波数発生装置51においては、遅延演算器28aは、設定記憶部27aに記憶されている遅延パラメータに相当する遅延のみをPLL回路22aの遅延発生器35(図2)に設定する。一方、予備側として動作している基準周波数発生装置52においては、遅延演算器28bは、制御入力端子92bから入力される位相制御情報に含まれる前記経路遅延と、設定記憶部27bの前記遅延パラメータを総合的に考慮して、適宜の遅延量を遅延発生器35bに設定する。以上により、予備側の基準周波数発生装置52において、基準周波数発生装置51と位相が一致した出力波形を得ることができる。
具体的には、予備側として動作している基準周波数発生装置52の遅延演算器28bは、現用側の基準周波数発生装置51から制御入力端子92bを介して入力される位相制御情報を解析し、経路遅延を取得する。そして、設定記憶部27bに予め記憶されている遅延パラメータ(具体的には、GPS受信機21bの内部遅延や、GPSアンテナ62と基準周波数発生装置52とを繋ぐアンテナケーブルによる伝送遅延、基準周波数発生装置52とユーザ側装置70とを繋ぐケーブルによる伝送遅延等を総合的に考慮した遅延時間)に上記経路遅延を加算し、得られた遅延量を前記遅延発生器35bに設定する。
以上の構成で、予備側として動作する基準周波数発生装置52に対し、現用側の基準周波数発生装置51から前記位相制御情報が入力されていない状態を考える。この場合、予備側の基準周波数発生装置52では経路遅延がゼロであるとみなし、遅延演算器28bは、設定記憶部27bから得られた遅延パラメータに相当する遅延量のみを遅延発生器35bに設定する。そして、上述したとおり、予備側として動作している基準周波数発生装置52においては、基準周波数発生装置51から第1ケーブル101、ユーザ側装置70の遅延1、及び第2ケーブル102からなる経路を経由して入力された1Hzの信号が基準タイミング信号としてPLL回路22bに供給される。従って、上記のように波形位相の調整が行われない場合、予備側の基準周波数発生装置52においてPLL回路22bから出力される10MHz及び1Hzの波形位相は、現用側のそれに対して、上記経路の伝送遅延に相当する分だけ遅れてしまう。
一方、基準周波数発生装置51から位相制御情報が入力されると、遅延演算器28bは、当該ケーブル遅延に相当するだけ遅延量を増大させるように遅延発生器35bを制御する。この結果、予備側の基準周波数発生装置52から出力される10MHz及び1Hzの波形は、上記経路の伝送遅延を相殺するように位相が早められる。従って、現用側の基準周波数発生装置51と予備側の基準周波数発生装置52とで、10MHz及び1Hzの出力波形の位相を揃えることができる。これにより、基準周波数発生装置51に障害が発生して基準周波数発生装置52が現用側に切り替わったときに、ユーザ側装置70に入力される波形位相の不連続(飛び)を防止でき、ユーザ側装置70の動作異常等を回避することができる。
なお、予備側として動作していた基準周波数発生装置52が上記のように現用側に切り替わると、基準周波数発生装置52の信号切替器26bは、基準周波数発生装置51から供給されていた1Hz信号ではなく、自機のGPS受信機21bが生成する1PPS信号をPLL回路22bに供給するように切り替えられる。しかしながら、本実施形態では、PLL回路22bのループフィルタ32b(図3)として時定数の長いものが用いられている。従って、動作が予備側から現用側に切り替わった瞬間においては、PLL回路22bの出力波形は直前まで現用側だった基準周波数発生装置51の出力波形に同期したままであり、それから徐々に、自機のGPS受信機21bの1PPS信号に基づくタイミングに出力波形の位相が合わせられることになる。従って、この意味でも、ユーザ側装置70が得る信号に急激な位相変動は発生しないということができる。
次に、第1基準周波数発生装置51に何らかの障害が発生し、第2基準周波数発生装置52が予備側から現用側に切り替わった後に、第1基準周波数発生装置51が障害から復帰した場合を考える。この場合、第1基準周波数発生装置51は予備側として、直前まで第2基準周波数発生装置52が行っていた動作を行い、第2基準周波数発生装置52に障害が発生したときに備えることができる。
この動作の概略を説明すると、現用側の基準周波数発生装置52のタイミング信号出力端子81bから出力された1Hzの信号が、第5ケーブル105、ユーザ側装置70の遅延5、第6ケーブル106からなる経路を介して、予備側の基準周波数発生装置51のタイミング信号入力端子82aに入力される。また、予備側の基準周波数発生装置51の戻し信号出力端子83aから出力された戻し1Hz信号は、第7ケーブル107、ユーザ側装置の遅延7、第8ケーブル108からなる経路を介して、現用側の基準周波数発生装置52の戻し信号入力端子84bに入力される。現用側の基準周波数発生装置52における位相調整信号出力回路23bでは、自機のPLL回路22bの1Hz信号に対する前記戻し1Hz信号の遅延量を測定し、これに基づく位相制御情報を制御出力端子91bから出力する。予備側の基準周波数発生装置51では、制御入力端子92aから入力された上記位相制御情報に基づき、PLL回路22aの出力信号の位相を調整する。
以上に説明したように、本実施形態の基準周波数発生システム60は、第1基準周波数発生装置51と、第2基準周波数発生装置52と、を接続して構成されている。第1基準周波数発生装置51は、現用側として動作可能である。第2基準周波数発生装置52は、予備側として動作可能である。第2基準周波数発生装置52が予備側として動作するときは、第1基準周波数発生装置51のPLL回路22aが出力する1Hzの信号に第2基準周波数発生装置52のPLL回路22bがロックする。また、第2基準周波数発生装置52が予備側として動作する場合、当該第2基準周波数発生装置52が出力する基準周波数信号の位相が、第1基準周波数発生装置51と第2基準周波数発生装置52とを接続する接続線(第1ケーブル101、ユーザ側装置70の遅延1、及び第2ケーブル102からなる経路)に起因する伝送遅延を補正するように調整される。
これにより、1Hzの信号を供給するための接続線(第1ケーブル101、ユーザ側装置70の遅延1、及び第2ケーブル102からなる経路)の伝送遅延を考慮して、予備側で出力する基準周波数信号の位相を調整し、現用側と予備側とで位相の揃った基準周波数信号を出力することができる。従って、現用側と予備側での出力切替時に出力信号のタイミングが急激に変動するのを防止することができる。
また、本実施形態の基準周波数発生装置51,52は、冗長化システムにおいて現用側と予備側とで切り替えて動作可能に構成されている。また、それぞれの基準周波数発生装置(例えば第1基準周波数発生装置51)は、PLL回路22aと、タイミング信号出力端子81aと、タイミング信号入力端子82aと、信号切替器26aと、戻し信号出力端子83aと、戻し信号入力端子84aと、制御出力端子91aと、制御入力端子92aと、遅延演算器28aと、を備える。PLL回路22aは、10MHz及び1Hzの信号を出力可能である。タイミング信号出力端子81aは、PLL回路22aが出力した信号である1Hz信号をユーザ側装置70に出力する。タイミング信号入力端子82aには、相手側の基準周波数発生装置52の1Hz信号がユーザ側装置70を経て相手側1Hz信号として入力される。信号切替器26aは、自機が現用側として動作するときは、PLL回路22aを、GPS受信機21aが生成する1PPS信号にロックさせ、自機が予備側として動作するときは、PLL回路22aを前記相手側1Hz信号にロックさせる。
また、戻し信号出力端子83aは、タイミング信号入力端子82aから入力された相手側1Hz信号をユーザ側装置70に出力する。戻し信号入力端子84aには、自機が現用側として動作するときに、相手側の基準周波数発生装置52の戻し信号出力端子83bからの信号がユーザ側装置70を経て戻し1Hz信号として入力される。制御出力端子91aは、自機が現用側として動作するときに、PLL回路22aが出力した1Hz信号に対する前記戻し1Hz信号の遅延量である信号遅延量に基づく補正用信号を相手側の基準周波数発生装置52に出力する。制御入力端子92aには、自機が予備側として動作するときに、前記補正用信号が入力される。遅延演算器28aは、自機が予備側として動作するときに、制御出力端子91aから入力される前記補正用信号に基づいて、自機のPLL回路22aの出力信号の位相を調整する。
これにより、予備側の基準周波数発生装置52のPLL回路22bは、現用側の基準周波数発生装置51のPLL回路22aが発生する1Hzの信号にロックすることになる。また、煩雑な調整作業を要することなく、現用側から予備側へ1Hzの信号を送信する際の伝送遅延を考慮して、予備側の基準周波数発生装置52の出力信号の位相を調整することができる。従って、予備側の基準周波数発生装置52の出力波形の位相を、現用側の基準周波数発生装置51の出力波形の位相に正確に一致させることができ、現用側と予備側の切替時に発生する出力波形の位相の急激な変動(位相飛び)を抑制できる。
また、本実施形態の基準周波数発生装置51においては、自機が予備側として動作するときに、遅延演算器28aは、PLL回路22aの出力信号の位相を、前記信号遅延量の半分に相当する時間だけ早めた状態とする。
これにより、遅延量の合計が一致する2本の経路を用いて基準周波数発生装置51と基準周波数発生装置52の間で1Hzの信号をやり取りさせるように構成した場合、簡単な処理によって現用側と予備側で出力信号の位相を一致させることができる。
また、本実施形態の基準周波数発生システム60は、上記の構成の基準周波数発生装置51,52を2台備える。
これにより、現用側と予備側の切替時に発生する急激な位相の変動(位相飛び)を抑制できる基準周波数発生システム60を提供することができる。
また、本実施形態の基準周波数発生システム60においては、基準周波数発生装置51のタイミング信号出力端子81aと、基準周波数発生装置52のタイミング信号入力端子82bとが、第1ケーブル101、ユーザ側装置70の遅延1、第2ケーブル102からなる第1伝送経路で接続される。また、基準周波数発生装置51の戻し信号入力端子84aと、基準周波数発生装置52の戻し信号出力端子83bとが、第3ケーブル103、ユーザ側装置の遅延3、第4ケーブル104からなる第2伝送経路で接続される。そして、第1伝送経路の伝送遅延と第2伝送経路の伝送遅延が一致している。
これにより、簡単な構成で、予備側の基準周波数発生装置52の出力波形の位相を、現用側の基準周波数発生装置51の出力波形の位相に一致させることができる。
以上に本発明の好適な実施の形態を説明したが、上記の構成は例えば以下のように変更することができる。なお、以下では、説明を簡単にするために、2台の基準周波数発生装置51,52のうち1台のみに着目して変形の可能性を述べる場合があるが、2台の基準周波数発生装置51,52の両方に当該変形を適用できることは勿論である。
タイミング信号出力端子81aとタイミング信号入力端子82b(タイミング信号出力端子81bとタイミング信号入力端子82a)等は、ケーブル以外の導体で接続されても良い。例えば、1枚のプリント基板に2つの基準周波数発生装置を実装する形態では、遅延量を揃えた配線パターンを基板に形成し、この基板を、ユーザ側装置70が有するコネクタに電気的に接続するように変更することができる。
電圧制御発振器33aの周波数は10MHzとすることに限らず、ユーザが要求する信号周波数に応じて別の周波数のものを使用しても良い。
上記実施形態では、PLLループにおいてN分周器34aから遅延発生器35aに入力される信号を分岐させ、第2出力端子12aに出力する構成としている。しかしながら、これに代えて、PLLループにおいて遅延発生器35aから位相比較器31aに入力される信号を分岐させて、第2出力端子12aに出力する構成としても良い。また、遅延発生器35aをPLLループにおける電圧制御発振器33aとN分周器34aの間に配置し、電圧制御発振器33aから当該遅延発生器に入力される信号を分岐させて第1出力端子11aに出力する構成としても良い。また、遅延発生器は、信号切替器26aと位相比較器31aの間に配置しても良いし、位相比較器31aとループフィルタ32aの間に配置しても良い。
また、例えばPLLループと第2出力端子12aとの間に更に遅延発生器を配置する等して、10MHzの信号と1Hzの信号の位相を個別に変更できる構成としても良い。
GPS受信機21aに代えて、他の全地球測位システムにおける電波受信機をリファレンス信号の供給源として採用しても良い。また、そのような全地球測位システムの電波受信機を用いることにも限定されず、較正された正確なタイミング信号を供給できるものである限り、適宜の機器を採用することができる。更に、リファレンス信号の供給源を基準周波数発生装置51に内蔵することに限定されず、外部のタイミング供給源からの信号を入力してPLL回路22aに供給する構成に変更することができる。また、1PPS信号に代えて、例えばPP2S等の信号をリファレンス信号として同期回路に入力する構成に変更することができる。
PLL回路22aにおいては、ループフィルタ32aに代えてPID(PI)制御器を用いることができる。また、電圧制御発振器33a(VCO)に代えて、デジタル制御発振器(DCO)を用いることができる。更に、供給されるリファレンス信号に同期できる構成である限り、PLL回路22a以外の同期回路(例えば、DLL回路)を使用することもできる。
外来雑音や環境変化による1Hzのジッタが問題にならなければ、ローパスフィルタ43aは省略することができる。また、1Hz信号の安定度に応じて、ローパスフィルタ43aを別のフィルタに変更することができる。
制御出力端子91aから出力される位相制御情報は、アナログ量であってもデジタルデータであっても良い。また、デジタルデータの場合、例えばシリアル通信で外部と通信する構成であれば、その一部に位相制御情報を含めても良い。例えば、GPS受信情報をNMEAフォーマット等の適宜の形式で送信する際に、上記位相制御情報を併せて送信すること等が考えられる。
基準周波数発生装置51が現用側として動作する場合、遅延量測定器41aで求めた遅延量をそのまま制御出力端子91aから相手側の基準周波数発生装置52に出力しても良い。この場合、それを受信した基準周波数発生装置52の側で、2で除算する処理やフィルタ処理を行うことになる。
例えば基準周波数発生装置51を、現用側としてのみ動作する構成としても良い。即ち、基準周波数発生装置51に障害が発生して基準周波数発生装置52が現用側に切り替わった後、基準周波数発生装置51が障害から復帰した場合でも、当該基準周波数発生装置51が予備側として動作しないように構成しても良い。この場合、図1に破線で示す信号線(基準周波数発生装置51の制御出力端子91bと基準周波数発生装置52の制御入力端子92aを接続する信号線)は不要になる。
また、図4の変形例の基準周波数発生装置51xのように構成することもできる。この基準周波数発生装置51xが備えるPLL回路22axは、入力段としての位相比較器を2つ備える構成となっている。このうち第1位相比較器37aは、GPS受信機21aから得られる1PPS信号と、遅延発生器35aの出力と、の位相を比較する。また、第2位相比較器38aは、タイミング信号入力端子82aから得られる1Hz信号と、遅延発生器35aの出力と、の位相を比較する。そして、2つの位相比較器37a,38aの出力のうち何れかが信号切替器26aによって選択されてループフィルタ32aに入力される。この構成において、信号切替器26aは、基準周波数発生装置51xが現用側として動作するときは、PLL回路22aをGPS受信機21aからの1PPS信号にロックさせ、予備側として動作するときは、PLL回路22aを、現用側から得られた相手側1Hz信号にロックさせる。以上の変形例の構成によっても、上述した実施形態(図2)と同様の効果を発揮させることができる。