JP5060422B2 - Printed wiring board and apparatus having the printed wiring board - Google Patents

Printed wiring board and apparatus having the printed wiring board Download PDF

Info

Publication number
JP5060422B2
JP5060422B2 JP2008202422A JP2008202422A JP5060422B2 JP 5060422 B2 JP5060422 B2 JP 5060422B2 JP 2008202422 A JP2008202422 A JP 2008202422A JP 2008202422 A JP2008202422 A JP 2008202422A JP 5060422 B2 JP5060422 B2 JP 5060422B2
Authority
JP
Japan
Prior art keywords
wiring
gnd
power supply
circuit
gnd wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008202422A
Other languages
Japanese (ja)
Other versions
JP2010040787A (en
JP2010040787A5 (en
Inventor
卓也 向原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008202422A priority Critical patent/JP5060422B2/en
Publication of JP2010040787A publication Critical patent/JP2010040787A/en
Publication of JP2010040787A5 publication Critical patent/JP2010040787A5/ja
Application granted granted Critical
Publication of JP5060422B2 publication Critical patent/JP5060422B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Facsimile Heads (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明はプリント配線基板及び該プリント配線基板を有する装置に関する。特に、電源パターンや接地（以下、ＧＮＤまたはグランド）パターンに伝導するノイズ干渉が招く回路誤動作等を抑制するためのプリント配線基板及び該プリント配線基板を有する装置に関するものである。   The present invention relates to a printed wiring board and an apparatus having the printed wiring board. In particular, the present invention relates to a printed wiring board and a device having the printed wiring board for suppressing a circuit malfunction caused by noise interference conducted to a power supply pattern or a ground (hereinafter referred to as GND or ground) pattern.

近年の半導体集積回路（以下、ＩＣと称す）は、プロセス技術の微細化等が進み、動作スピードは年々高速化し続けている。動作スピードがより高速化されたＩＣを使用することにより、様々な装置の小型化や高機能化等が図られている。一方、ＩＣの動作スピードが高速化される中で、ＩＣに接続される電源端子、ＧＮＤ端子及び信号端子部の高周波ノイズレベルは増大している。ＩＣの信号端子、電源端子及びＧＮＤ端子に伝播した高周波の電位変動は、ＩＣを搭載するプリント配線基板、ケーブル、及び金属筐体に伝播し、最終的に機器からの輻射ノイズレベルを増大させている。機器からの輻射ノイズを抑制するためには、ＩＣ内部での対策、プリント配線基板での対策、機器でのケーブル這いまわし方法や板金構成を工夫する対策等が施される。   2. Description of the Related Art Recent semiconductor integrated circuits (hereinafter referred to as ICs) have been made finer in process technology and the operation speed has been increasing year by year. By using ICs with higher operating speeds, various devices have been reduced in size and functionality. On the other hand, as the operation speed of the IC is increased, the high frequency noise levels of the power supply terminal, the GND terminal, and the signal terminal portion connected to the IC are increasing. High-frequency potential fluctuations propagated to the signal terminal, power supply terminal, and GND terminal of the IC propagate to the printed wiring board, cable, and metal casing on which the IC is mounted, and eventually increase the radiation noise level from the device. Yes. In order to suppress the radiation noise from the device, measures in the IC, measures in the printed wiring board, cable twisting method in the device, and measures to devise the sheet metal configuration are taken.

しかし、ケーブル這いまわし方法や板金構成に対策を施すためには、多大な検討時間や機器の大幅なコストアップを招く場合が多いため、一般的には、ＩＣ内部での対策やプリント配線基板での対策を施す方が良い。また、ＩＣ起因で発生した高周波の電位変動がＩＣを搭載するプリント配線基板に伝播した場合には、プリント配線基板に配置される信号制御回路の誤動作を発生させてしまうという課題もあった。このような信号制御回路での誤動作を防止するためには、ＩＣ内部での対策に加えて、プリント配線基板での対策が施されている。   However, in order to take measures against the cable winding method and sheet metal configuration, it often leads to a great deal of time and significant cost increase of the equipment. It is better to take measures. In addition, when a high-frequency potential variation caused by the IC propagates to the printed wiring board on which the IC is mounted, there is a problem that a malfunction of the signal control circuit disposed on the printed wiring board occurs. In order to prevent such malfunction in the signal control circuit, in addition to the countermeasures in the IC, countermeasures in the printed wiring board are taken.

さらに、近年では、ＩＣの動作スピードの高速化が進むに従い、ＩＣ動作時に発生するＧＮＤおよび電源電圧の変動による雑音電圧がＩＣの外部端子部において大きくなっている。その一方、ＩＣの使用動作電圧は益々低下する傾向にあるため、ノイズマージンは減少している傾向となる。つまり、ノイズによる装置の誤動作も大きな問題となってきている。   Further, in recent years, as the operation speed of the IC increases, the noise voltage due to the fluctuation of the GND and the power supply voltage generated during the IC operation increases at the external terminal portion of the IC. On the other hand, the operating voltage of the IC tends to decrease more and more, so the noise margin tends to decrease. That is, the malfunction of the device due to noise has become a big problem.

これらの問題を解決するため、従来、半導体集積回路の内部配線やプリント配線基板における放射ノイズ対策やノイズ耐性等の課題に対しては、配線パターンを一点アースにしたり島状に分岐配線する対策手法が用いられてきた。この分岐配線は、ＫＨｚ以下の低周波帯域ではほぼ０Ωで接続されているが、ＭＨｚ以上の高周波帯域では配線パターンに寄生するインダクタンス成分および直流抵抗成分により分離されているというものである。   In order to solve these problems, conventional countermeasures have been taken to reduce wiring noise to the internal wiring of semiconductor integrated circuits and printed wiring boards and to provide noise resistance, etc. Has been used. This branch wiring is connected at about 0Ω in a low frequency band of KHz or lower, but is separated by an inductance component and a direct current resistance component parasitic on the wiring pattern in a high frequency band of MHz or higher.

例えば、特許文献１では、外部端子用の電源ライン及びＧＮＤラインと、内部回路に電源電圧を供給する内部回路用電源ライン及びＧＮＤラインとをＩＣ内部のパターン上で分割している。これにより、前者で発生したノイズが後者に接続されている内部回路に影響を及ぼさない。   For example, in Patent Document 1, a power line and a GND line for external terminals and an internal circuit power line and a GND line for supplying a power supply voltage to an internal circuit are divided on a pattern inside the IC. Thereby, the noise generated in the former does not affect the internal circuit connected to the latter.

また、特許文献２では、ＩＣ内部の比較的静かな電源レールと比較的雑音の多い電源レールを分離し、且つ低い抵抗値の結合抵抗で部分的に並列結合し寄生インダクタンスを減少させることで部分的に分離している。また、ＩＣ内部の比較的静かな接地レールと比較的雑音の多い接地レールを分離し、且つ低い抵抗値の結合抵抗で部分的に並列結合し寄生インダクタンスを減少させることで部分的に分離している。これにより、比較的静かな電源レールまたは接地レールに接続される出力バッファ回路の出力が許容範囲内に維持される。   Further, in Patent Document 2, a relatively quiet power rail and a relatively noisy power rail inside an IC are separated, and partially coupled in parallel with a low resistance coupling resistance to reduce parasitic inductance. Are separated. Also, a relatively quiet ground rail and a relatively noisy ground rail inside the IC are separated, and partly separated by reducing the parasitic inductance by partially coupling in parallel with a low resistance coupling resistance. Yes. As a result, the output of the output buffer circuit connected to the relatively quiet power rail or ground rail is maintained within an allowable range.

このように、ＩＣの内部回路で発生したノイズが他のブロック回路に伝播しないようにするために、特許文献１及び２に示されるようなＩＣ内部で各電源配線間と各ＧＮＤ配線間を分岐配線する技術が提案されている。   As described above, in order to prevent noise generated in the internal circuit of the IC from propagating to other block circuits, the power supply wiring and the GND wiring are branched in the IC as shown in Patent Documents 1 and 2. Wiring technology has been proposed.

しかし、その一方、近年では、ＩＣの規模の増大、高速化等により、特許文献１及び２で提案されたようなＩＣ内部で各電源配線間と各ＧＮＤ配線間を分岐配線するような対策だけでは不十分になってきている。そこで、ＩＣの内部対策とプリント板のパターン配線方法との両側面から対策を施す必要性が高まっている。そこで、次にプリント配線基板のパターン配線方法によるノイズ対策を示す。   However, in recent years, due to the increase in scale and speed of the IC, only measures such as branch wiring between the power supply wires and between the GND wires in the IC as proposed in Patent Documents 1 and 2 are provided. It is becoming insufficient. Therefore, there is a growing need to take countermeasures from both sides of the IC internal countermeasures and the printed circuit board pattern wiring method. Then, the noise countermeasure by the pattern wiring method of a printed wiring board is shown next.

特許文献３〜６に例示する技術は、高周波ノイズによる干渉を低減するために、プリント板のパターン配線に対策を施したものである。プリント板の電源パターンやＧＮＤパターンを島状にパターン分離したり、１点アース接続構成でパターン分離したり、分岐したパターン間をインダクタンス素子で接続する等の技術が提案されている。尚、島状のパターン分離や１点アース接続構成の分離は、配線上の高周波分離であるので、正確には分岐という表現となる。これらの構成によれば、プリント配線基板上に搭載されている各ＩＣの電源端子やＧＮＤ端子に発生する高周波の電位変動が他のＩＣの電源端子やＧＮＤ端子へ伝播することが抑制可能となる。   The techniques exemplified in Patent Documents 3 to 6 take measures against the pattern wiring of the printed board in order to reduce interference due to high frequency noise. Techniques have been proposed in which the power supply pattern and the GND pattern of the printed board are separated into islands, separated in a one-point ground connection configuration, and the branched patterns are connected with an inductance element. Note that the island-shaped pattern separation and the separation of the one-point ground connection configuration are high-frequency separation on the wiring, and thus are accurately expressed as branches. According to these configurations, it is possible to suppress propagation of high-frequency potential fluctuations generated at the power supply terminals and GND terminals of the ICs mounted on the printed wiring board to the power supply terminals and GND terminals of other ICs. .

しかしながら、逆に、ＩＣの出力信号の電流リターン経路は、最短のパターン経路が分断されることになるため、高周波成分においては配線インピーダンスが高くなってしまう。高周波成分のインピーダンスが高くなると、高速出力信号の波形品位の低下を招くことがある。つまり、ＩＣの電源端子、ＧＮＤ端子に含まれる高周波ノイズの伝播が抑制されるものの、その代わりに、高速動作する出力信号は、出力信号の高周波成分（ＭＨｚ帯域以上）に関して波形品位が低下してしまうという課題があった。その結果、出力信号部においてディファレンシャルモードによる高周波ノイズが放射されやすくなるという課題も生じていた。   However, on the contrary, the current return path of the output signal of the IC is divided by the shortest pattern path, so that the wiring impedance becomes high in the high frequency component. If the impedance of the high frequency component is increased, the waveform quality of the high-speed output signal may be degraded. In other words, the propagation of high frequency noise contained in the power supply terminal and the GND terminal of the IC is suppressed, but instead, the output signal that operates at high speed has a reduced waveform quality with respect to the high frequency component (MHz band or higher) of the output signal. There was a problem of ending up. As a result, there is a problem that high-frequency noise due to the differential mode is easily radiated in the output signal section.

そこで、分岐されたパターン間をバイパスコンデンサで接続する技術が開示されている。近年においては、同じプリント配線基板で＋５Ｖと＋３．３Ｖ電源とが混在していたり、同じ＋３．３Ｖ電源であっても、パワーマネージメントの省エネ要求から電源が数系統に分離されたりするために、電源パターンに不連続な経路が構成されている場合がある。   Therefore, a technique for connecting the branched patterns with a bypass capacitor is disclosed. In recent years, + 5V and + 3.3V power supplies are mixed on the same printed wiring board, and even if the same + 3.3V power supply is used, the power supply is separated into several systems due to the energy-saving requirements of power management. There may be a discontinuous path in the power supply pattern.

特許文献７には、このような場合において、高周波電流の帰路を確保するために、分離された電源又は分岐されたＧＮＤパターン間をバイパスコンデンサで接続し、高周波電流のリターン経路を短く確保する技術が開示されている。従来、電源パターンが不連続であるために、高周波信号が浮遊容量等の経路を経由し、帰路電流のループ面積が大きくなっていたことに対し、その帰路電流ループを小さくする経路を確保できるため、不要放射ノイズが低減される。   In such a case, Patent Document 7 discloses a technique for ensuring a short return path for high-frequency current by connecting a separated power source or a branched GND pattern with a bypass capacitor in order to ensure a return path for the high-frequency current. Is disclosed. Conventionally, because the power supply pattern is discontinuous, the high-frequency signal has been routed through a path such as stray capacitance, and the loop area of the return current has been increased. On the other hand, a path for reducing the return current loop can be secured. Unnecessary radiation noise is reduced.

しかしながら、ＩＣの電源端子、ＧＮＤ端子に含まれる高周波ノイズの伝播を抑制するために、そもそも電源またはＧＮＤパターンの分岐を行っていた箇所に、高周波成分の帰還電流経路を確保できるようにバイパスコンデンサを接続する構成としている。つまり、島状に分離していた電源又はＧＮＤパターンについて、高周波成分に関しては、分離を弱めるように機能するバイパスコンデンサを部分的に追加したこととなる。その結果、もともと課題とされていたＩＣの電源端子、ＧＮＤ端子に含まれる数十ＭＨｚ以上の高周波ノイズの伝播は、追加したバイパスコンデンサに応じて、逆に悪化する方向に戻ってしまう。つまり、トレードオフ関係となる。従って、高周波ノイズの伝播を問題にならないレベルに抑制しつつ、且つ高速信号の波形品位も要求レベルに保持するためには、高周波電流のリターン帰路を確保するコンデンサをバランスの良い数量で且つ適所に配置しなければならないという困難さを伴っていた。
特開平５−２９１５１１号公報 特開平５−２８３５９７号公報 特開平５−１３９０９号公報 特開平１０−４１６２９号公報 特開平１１−３４０６３０号公報 特開２００１−２７４５５８号公報 特開平１１−２６１２３８号公報 However, in order to suppress the propagation of the high-frequency noise contained in the power supply terminal and the GND terminal of the IC, a bypass capacitor is provided so that a feedback current path for the high-frequency component can be secured in the place where the power supply or the GND pattern is originally branched. It is configured to connect. That is, with respect to the power supply or GND pattern separated in an island shape, a bypass capacitor that functions to weaken the separation is partially added with respect to the high frequency component. As a result, the propagation of high-frequency noise of several tens of MHz or more included in the power supply terminal and the GND terminal of the IC, which was originally regarded as a problem, returns to the direction of worsening depending on the added bypass capacitor. In other words, there is a trade-off relationship. Therefore, in order to suppress the propagation of high-frequency noise to a level that does not cause a problem and to maintain the waveform quality of the high-speed signal at the required level, the number of capacitors that ensure the return path of the high-frequency current is in a balanced quantity and in the right place. It was accompanied by the difficulty of having to place it.
Japanese Patent Laid-Open No. 5-291511 Japanese Patent Laid-Open No. 5-283597 Japanese Patent Laid-Open No. 5-13909 Japanese Patent Laid-Open No. 10-41629 Japanese Patent Laid-Open No. 11-340630 JP 2001-274558 A JP-A-11-261238

上記説明した従来例は、配線パターンを一点アースや島状に分岐する等して配線したことにより、配線パターンの高周波インピーダンスを利用して高周波帯域で分離する。そして、主にＭＨｚ帯域以上の周波数帯域で生じたノイズ電圧の伝播によるノイズ干渉を抑制可能としていた。しかしながら、ＫＨｚ帯域以下の周波数帯域で且つ大電流が流れた場合に生じたノイズ電圧の伝播は抑制困難であり、回路誤動作等の課題が発生する。   In the conventional example described above, the wiring pattern is separated by branching into a single-point ground or island shape, so that the high frequency impedance of the wiring pattern is used to separate in the high frequency band. In addition, it is possible to suppress noise interference due to propagation of noise voltage mainly generated in a frequency band higher than the MHz band. However, it is difficult to suppress the propagation of the noise voltage generated when a large current flows in a frequency band below the KHz band, and problems such as circuit malfunctions occur.

一方、低周波帯域での干渉を抑制するためには、ノイズ干渉が懸念される配線パターンを互いに接続せず分離し、各パターンを独立に構成する。この場合には、どちらかのＧＮＤが検査工程、製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合に課題が生じる。ＧＮＤの片浮き状態が発生した場合には、通常時には発生しない経路に電流が流れたり、通常時に存在しない電位が回路に印加されることとなり、電気的なストレスを与えてしまう。   On the other hand, in order to suppress interference in a low frequency band, wiring patterns that are likely to cause noise interference are separated without being connected to each other, and each pattern is configured independently. In this case, a problem arises when one of the GNDs is disconnected from the GND of the apparatus due to an inspection process, manufacturing trouble, disconnection, or the like. When the GND floating state occurs, a current flows through a path that does not normally occur, or a potential that does not normally exist is applied to the circuit, which causes electrical stress.

以下、この課題に対して、更に詳細に説明する。尚、上述の従来例は、その説明の中で「分離」という言葉を用いて説明している場合が多いけれども、実際にはプリント配線基板の配線パターンは接続されているので、正確に表現すると「分岐」や「高周波分離」等であって、低周波帯域では分離されていない。   Hereinafter, this problem will be described in more detail. In addition, although the above-mentioned conventional example is often described using the word “separation” in the description, since the wiring pattern of the printed wiring board is actually connected, it can be expressed accurately. It is “branch”, “high frequency separation”, etc., and is not separated in the low frequency band.

上述の従来例は、一般的に＋５Ｖや＋３．３Ｖ、昨今ではより低電圧の＋２．５Ｖ、＋１．８Ｖ電源等を用いた信号制御系の電子回路において、各電子回路がプリント配線基板を介してさまざまなノイズ干渉を引き起こしてしまう課題と対策等を示した。   In the conventional example described above, in the signal control system electronic circuit using + 5V or + 3.3V in general, and recently the lower voltage + 2.5V or + 1.8V power source, etc., each electronic circuit passes through the printed wiring board. The problems and countermeasures that caused various noise interference were shown.

この類の信号制御系のノイズ問題は、主にノイズ成分がＭＨｚ帯域以上の高周波であることにより、プリント配線基板パターンの配線インダクタンスが無視できない状態となる。その結果、雑音電圧が生じて様々な箇所へ伝播し、複雑化している課題である。従って、同じプリント配線基板上では、ノイズ干渉を回避したい箇所でプリント配線基板のＧＮＤパターンを一点アースや島状に分岐し、配線パターンの高周波インピーダンスを利用して高周波帯域で分離配線するというものであった。逆に、高周波の電流経路を低インピーダンスで確保したい場合には、バイパスコンデンサを配置するというものである。信号やノイズの高周波成分に関してのみパターン配線やインダクタンス素子等で分離し、一方の低周波帯域では配線パターンで接続することにより、プリント配線基板上のＧＮＤ電位全体を均一に安定保持させるものである。   The noise problem of this type of signal control system is that the wiring inductance of the printed wiring board pattern cannot be ignored because the noise component is mainly a high frequency of the MHz band or higher. As a result, noise voltage is generated and propagated to various locations, which is a complicated problem. Therefore, on the same printed wiring board, the GND pattern of the printed wiring board is branched to a single point ground or island at a location where noise interference is to be avoided, and separated wiring is performed in the high frequency band using the high frequency impedance of the wiring pattern. there were. Conversely, when it is desired to secure a high-frequency current path with low impedance, a bypass capacitor is provided. Only the high frequency components of signals and noise are separated by pattern wiring, inductance elements, and the like, and the entire GND potential on the printed wiring board is uniformly and stably maintained by connecting with a wiring pattern in one low frequency band.

上述の信号制御系においては、仮に低周波帯域のノイズが生じていた場合でも、配線パターンのインピーダンスは非常に小さいためパターン配線起因で問題が生じるものではなかった。しかしながら、数Ａレベルの大電流が流れるパワー系の低周波ノイズが混在してしまった場合には、このノイズ成分の電流値が大きいという別の要因により、プリント配線基板パターンの配線インダクタンスが無視できない状態となる。その結果、雑音電圧が生じてしまうという課題があった。   In the signal control system described above, even if noise in the low frequency band is generated, the impedance of the wiring pattern is very small, so that no problem occurs due to the pattern wiring. However, when power system low-frequency noise in which a large current of several A level flows is mixed, the wiring inductance of the printed wiring board pattern cannot be ignored due to another factor that the current value of the noise component is large. It becomes a state. As a result, there is a problem that noise voltage is generated.

例えば、レーザビームプリンタ等に搭載されているプリント配線基板では、＋３．３Ｖ信号制御系と＋２４Ｖパワー系の回路が一般的に同じプリント配線基板に搭載されている。＋２４Ｖ系には、モータを駆動する数十ＫＨｚ帯域での駆動電流が供給されており、数Ａレベルの大電流が流れることでＫＨｚ帯域での雑音電圧が発生する場合がある。つまり、周波数が低くても、大電流であるがために、ＫＨｚ帯域の配線インピーダンスを無視できず雑音電圧が発生してしまう。特に、モータの起動時にはさらに大きな起動電流が＋２４Ｖ系の配線に流れるので、より大きなノイズがＧＮＤパターンにも発生してしまう。   For example, in a printed wiring board mounted on a laser beam printer or the like, a + 3.3V signal control system and a + 24V power system circuit are generally mounted on the same printed wiring board. The + 24V system is supplied with a drive current in the tens of KHz band for driving the motor, and a noise voltage in the KHz band may be generated when a large current of several A level flows. In other words, even if the frequency is low, the current is large, so that the wiring impedance in the KHz band cannot be ignored and a noise voltage is generated. In particular, when the motor is started, a larger starting current flows through the + 24V wiring, so that a larger noise is generated in the GND pattern.

従って、＋３．３Ｖ系のＧＮＤと＋２４Ｖ系のＧＮＤを分岐せずに同じプリント配線基板上でベタパターンを形成した場合には、この＋２４Ｖ系に流れる大電流によって＋３．３Ｖ系回路のＧＮＤ電位も大きく揺らされることになる。また、一点アース構成で＋３．３Ｖ系のＧＮＤパターンと＋２４Ｖ系のＧＮＤパターンを分岐してパターン配線していた場合においても、ＫＨｚ帯域では０Ωに近い低インピーダンスで接続されている。そのため、配線パターン経由で伝播するＫＨｚ帯域でのノイズ干渉は抑制できず、＋３．３Ｖ系回路のＧＮＤ電位が＋２４Ｖ系の大電流ノイズで大きく揺らされることになる。このように＋３．３Ｖ系ＧＮＤの電位がノイズで揺らされると、信号制御回路に誤動作が生じる原因となる。例えば、電源電圧とＧＮＤ間の電位差をモニタしているリセット回路が誤動作してしまったり、ＣＰＵのＡ／Ｄ入力電位等が正しい値を検知できなくなる。   Therefore, when a solid pattern is formed on the same printed wiring board without branching the + 3.3V system GND and the + 24V system GND, the GND potential of the + 3.3V system circuit is also increased by the large current flowing through the + 24V system. It will be greatly shaken. Further, even when a + 3.3V GND pattern and a + 24V GND pattern are branched and patterned in a single-point ground configuration, they are connected with a low impedance close to 0Ω in the KHz band. Therefore, noise interference in the KHz band propagating via the wiring pattern cannot be suppressed, and the GND potential of the + 3.3V system circuit is greatly shaken by the + 24V system high current noise. Thus, when the potential of the + 3.3V system GND is fluctuated by noise, it may cause malfunction in the signal control circuit. For example, a reset circuit that monitors the potential difference between the power supply voltage and GND malfunctions, or the CPU A / D input potential cannot detect a correct value.

そこで、従来は、数百μＦ程度の大容量電解コンデンサを＋３．３Ｖ電源と＋３．３Ｖ系ＧＮＤ間に追加で搭載する等の対策を実施していた。しかしながら、部品サイズが大きい上に配置スペースも必要とされ、且つコストアップが生じる。さらに、その効果はノイズ干渉のレベルを低減する程度でしかなかった。また、抑制効果を大きくするためにはさらに大容量の電解コンデンサを要するため、更なるプリント配線基板上の配置スペースの確保を必要とするとともに、更なるコストアップが生じる。   Therefore, conventionally, measures such as additionally mounting a large-capacity electrolytic capacitor of about several hundred μF between the + 3.3V power supply and the + 3.3V system GND have been implemented. However, the component size is large and an arrangement space is required, and the cost is increased. Moreover, the effect was only to reduce the level of noise interference. Further, since an electrolytic capacitor having a larger capacity is required to increase the suppression effect, it is necessary to secure a further arrangement space on the printed wiring board and further increase the cost.

また、レーザビームプリンタには、他にも大電流であるがゆえに生じる同様のノイズ干渉問題がある。レーザビームプリンタは、ユーザがプリンタのドア開閉を行った際に、安全性の観点からインタロックスイッチを介して＋２４Ｖの供給を遮断する回路が構成されているものがある。このインタロックスイッチのオフ／オン動作時には、スイッチの上流から下流の回路に構成された電解コンデンサ等に５０Ａ〜１００Ａ程度の大きな突入電流が流れる。そして、非常に大きな突入電流が流れるため、ＧＮＤパターンの電位が大きく浮き上がってしまうという現象が生じる。この突入電流の大きさは、インタロックスイッチの下流に設けられた電解コンデンサの容量に応じて増減される。   Laser beam printers also have similar noise interference problems that occur because of the large current. Some laser beam printers are configured with a circuit that cuts off the supply of +24 V via an interlock switch from the viewpoint of safety when the user opens and closes the printer door. When the interlock switch is turned off / on, a large inrush current of about 50 A to 100 A flows through an electrolytic capacitor or the like configured in a circuit downstream from the upstream of the switch. Then, since a very large inrush current flows, a phenomenon occurs in which the potential of the GND pattern rises greatly. The magnitude of the inrush current is increased or decreased according to the capacity of the electrolytic capacitor provided downstream of the interlock switch.

近年、このインタロックスイッチの下流に設けられた回路規模の増大、例えば、モータ数の増加、モータ負荷容量の増加、高圧電源基板の高圧回路数の増加等に伴い、＋２４Ｖ系回路に搭載される電解コンデンサの容量が増加している。つまり、電解コンデンサの容量が増加するとともに、突入電流起因によって発生するノイズレベルも増大する。例えば、インタロックスイッチの突入電流で＋３．３Ｖと＋３．３ＶＧＮＤ間の電位変動による誤動作が生じないように抑制するためには、１００ＫＨｚで０．０１〜０．０２Ω程度の低インピーダンスとなるような電解コンデンサが必要とされる。   In recent years, with the increase in the circuit scale provided downstream of this interlock switch, for example, the increase in the number of motors, the increase in motor load capacity, the increase in the number of high-voltage circuits on the high-voltage power supply board, etc. The capacity of the electrolytic capacitor is increasing. That is, the capacity of the electrolytic capacitor increases and the noise level generated due to the inrush current also increases. For example, in order to prevent malfunction caused by potential fluctuation between +3.3 V and +3.3 VGND due to the inrush current of the interlock switch, the impedance becomes as low as about 0.01 to 0.02 Ω at 100 KHz. An electrolytic capacitor is required.

そこで、上述した＋２４Ｖ系の大電流に起因するノイズ問題を回避するためには、＋３．３Ｖの信号制御系と＋２４Ｖのパワー系のＧＮＤ配線をプリント配線基板上で互いに独立して配線する構成が考えられる。しかし、この場合には、次の問題が生じる。＋２４Ｖ系のパワー回路は、＋３．３Ｖ系の制御回路により動作を制御されているため、＋３．３Ｖ系回路と＋２４Ｖ系回路は相互に接続されるインタフェースを有している。従って、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合には、ＧＮＤの片浮き状態が発生する。そのため、通常時には発生しない経路に電流が流れたり、通常時に存在しない電位が回路に印加されることとなり、電気的なストレスを与えてしまう。その結果、電気的なストレスを受けた回路部が損傷してしまうという懸念があった。また、一部の回路部が損傷してしまった場合には、非接続状態となっていたＧＮＤ接続部を正常に接続して復帰させた場合においても、プリンタ装置が修復しないという課題もあった。   Therefore, in order to avoid the noise problem due to the large current of + 24V system described above, a configuration in which the + 3.3V signal control system and the + 24V power system GND wiring are wired independently from each other on the printed wiring board. Conceivable. However, in this case, the following problem occurs. Since the operation of the + 24V system power circuit is controlled by the + 3.3V system control circuit, the + 3.3V system circuit and the + 24V system circuit have interfaces connected to each other. Therefore, when one of the GNDs is disconnected from the GND of the apparatus due to an inspection process, a manufacturing trouble, a disconnection, or the like, a GND floating state occurs. For this reason, a current flows through a path that does not normally occur, or a potential that does not normally exist is applied to the circuit, resulting in electrical stress. As a result, there is a concern that a circuit part that has been subjected to electrical stress is damaged. In addition, when a part of the circuit unit is damaged, there is a problem that the printer device is not repaired even when the GND connection unit that has been in a disconnected state is normally connected and restored. .

本発明は、上記従来例に鑑みてなされたもので、安価な構成で、信号制御系の回路部における電源パターンやＧＮＤパターンを介した高周波ノイズの相互干渉を抑制するプリント配線基板を提供する。且つ、高周波信号の波形品位を保持しながら、モータ等のパワー系回路からの大電流ノイズが信号制御系へ与えるノイズ干渉を抑制するプリント配線基板を提供する。且つ、プリント配線基板の検査工程や製造上のトラブルや断線等によってどちらかのＧＮＤがオープン状態になった場合にも、信号制御系回路とパワー系回路の相互インタフェース部での電気的なストレスの印加を防止するプリント配線基板を提供する。本発明は、特に、単層、２層の種類のプリント配線基板に対して効果的に適応可能である。   The present invention has been made in view of the above conventional example, and provides a printed wiring board that suppresses mutual interference of high-frequency noise via a power supply pattern and a GND pattern in a circuit portion of a signal control system with an inexpensive configuration. In addition, a printed wiring board that suppresses noise interference caused by a large current noise from a power system circuit such as a motor to a signal control system while maintaining the waveform quality of a high-frequency signal is provided. In addition, even if either GND is opened due to inspection process of printed wiring board, manufacturing trouble, disconnection, etc., electrical stress in the mutual interface part of signal control system circuit and power system circuit A printed wiring board for preventing application is provided. The present invention can be effectively applied particularly to a printed wiring board of a single layer type or a double layer type.

また、分離された島状ＧＮＤの間をバイパスするコンデンサについて、複数のパワー系負荷の帰還電流が特定のコンデンサに集中すると特定経路の高周波での電位差が増加してしまう問題がある。それを解決するため複数のコンデンサの分散配置を提案する。   In addition, with regard to a capacitor that bypasses between the isolated island-shaped GNDs, there is a problem that a potential difference at a high frequency in a specific path increases when feedback currents of a plurality of power system loads concentrate on the specific capacitor. In order to solve this problem, we propose a distributed arrangement of multiple capacitors.

更に、上記プリント配線基板を備える装置を提供する。   Furthermore, an apparatus provided with the said printed wiring board is provided.

上記目的を達成するために、本発明のプリント配線基板は以下の構成からなる。   In order to achieve the above object, the printed wiring board of the present invention has the following configuration.

第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給装置から前記少なくとも２系統の直流電源が供給され、作動電流が流れて機械的に作動する手段または機械的な作動によって作動電流が流れる手段を有する作動装置に、前記第１系統の直流電源により発生する制御信号と前記第２系統の直流電源により発生する作動電流とを供給するように構成されたプリント配線基板であって、前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、ｋＨｚ以下の低周波のノイズ電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とする。
The at least two systems of DC power are supplied from a power supply device that supplies at least two systems of DC power including the first system and the second system, and an operating current flows to mechanically operate or mechanical operation A printed wiring board configured to supply a control signal generated by the first system DC power supply and an operation current generated by the second system DC power supply to an operating device having means for operating current flow. A pair of the first system power supply wiring and the first system GND wiring, and a pair of the second system power supply wiring and the second system GND wiring. wherein the GND wiring and the second system of GND lines, the printed circuit is constituted in the substrate in an independent wiring patterns or wiring planes, G of the first system of the GND lines and the second line Between the D line, via at least one capacitive element the potential difference across which is connected in parallel to the limiting element and the limiting element for limiting to a predetermined value or less while preventing the following low-frequency noise current kHz It is connected.

また、本発明の装置は以下の構成からなる。   The apparatus of the present invention has the following configuration.

電源配線が配線パターンまたは配線プレーンで少なくとも２系統に独立または分岐され、ＧＮＤ配線が配線パターンまたは配線プレーンで接続された、第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給部と、前記少なくとも２系統の直流電源が供給されるプリント配線基板と、前記電源供給装置と前記プリント配線基板とを接続する線材と、作動電流が流れて機械的に作動される手段または機械的な作動によって作動電流が流れる手段を有する作動部とを備えた装置において、前記プリント配線基板が、前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、ｋＨｚ以下の低周波のノイズ電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とする。
A power supply for supplying at least two systems of DC power including the first system and the second system, in which the power supply wiring is independent or branched into at least two systems by a wiring pattern or wiring plane, and the GND wiring is connected by the wiring pattern or wiring plane. A supply unit, a printed wiring board to which the at least two systems of DC power are supplied, a wire connecting the power supply device and the printed wiring board, and a means or a machine that is mechanically operated with an operating current flowing In an apparatus including an operating unit having a means for operating current to flow by a typical operation, the printed wiring board includes a pair of the first system power supply wiring and the first system GND wiring, and the second system. A pair of the second system GND wiring and the first system GND wiring and the second system GND wiring are connected to each other. It is composed of a wiring board in an independent wiring patterns or wiring planes, between the GND wiring between GND wiring of the first system and the second system, as well as to prevent the following low-frequency noise current kHz It is connected through a limiting element that limits the potential difference between both ends to a predetermined value or less and at least one capacitive element connected in parallel to the limiting element.

本発明によれば、パワー系回路で発生したＧＮＤの電位変動がプリント配線基板上のパターンを介して信号制御系回路に伝播するのを安価な構成で抑制可能となる。且つ、信号制御系回路とパワー系回路で相互に接続されるインタフェース部は、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。且つ、プリント配線基板の検査工程、製造上のトラブルや断線等によってどちらかのＧＮＤがオープン接続状態になった場合にも、信号制御系回路とパワー系回路の相互インタフェース部での電気的なストレスの印加を防止することが可能となる。   According to the present invention, it is possible to suppress the GND potential fluctuation generated in the power system circuit from propagating to the signal control system circuit via the pattern on the printed wiring board with an inexpensive configuration. In addition, the interface units connected to each other by the signal control system circuit and the power system circuit can simultaneously transmit and receive high-speed signals without damaging the waveform quality. In addition, even if either GND is in an open connection state due to a printed wiring board inspection process, manufacturing trouble or disconnection, etc., electrical stress at the mutual interface part of the signal control circuit and power system circuit Can be prevented.

以下、添付図面を参照して本発明の好適ないくつかの実施形態について、さらに具体的かつ詳細に説明する。以下に説明するプリント配線基板の例は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路とが混在されたものである。また、かかるプリント配線基板を有する装置としてレーザビームプリンタを代表させて説明する。しかしながら、本発明は、数ＭＨｚ以上の高周波帯域で動作する信号制御系回路と数Ａ以上の電流が流れるパワー系回路が混在するプリント配線基板という条件下のあらゆるプリント配線基板、またそれを有する装置に適用可能である。これらも本発明の範囲に含まれる。   Hereinafter, some preferred embodiments of the present invention will be described more specifically and in detail with reference to the accompanying drawings. In the example of the printed wiring board described below, a signal control system circuit unit on which an ASIC, a CPU, and the like are mounted and a power system circuit through which a current of about several A or more such as a motor flows are mixed. A laser beam printer will be described as a representative example of an apparatus having such a printed wiring board. However, the present invention relates to any printed wiring board under the condition of a printed wiring board in which a signal control system circuit operating in a high frequency band of several MHz or more and a power system circuit in which a current of several A or more flows are mixed, and an apparatus having the same It is applicable to. These are also included in the scope of the present invention.

［実施形態１］
実施形態１に従うプリント配線基板は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路部とが混在したプリント配線基板である。すなわち、プリント配線基板には、第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給装置から前記少なくとも２系統の直流電源が供給される。そして、プリント配線基板からは、作動電流が流れて機械的に作動する手段または機械的な作動によって作動電流が流れる手段を有する作動装置に、前記第１系統の直流電源により発生する制御信号と前記第２系統の直流電源により発生する作動電流とを供給される。 [Embodiment 1]
The printed wiring board according to the first embodiment is a printed wiring board in which a signal control system circuit unit on which an ASIC, a CPU, and the like are mounted and a power system circuit unit in which a current of about several A or more such as a motor flows are mixed. That is, the printed circuit board is supplied with the at least two systems of DC power from a power supply device that supplies at least two systems of DC power including the first system and the second system. Then, from the printed circuit board, the control signal generated by the DC power source of the first system and the operating device having the means for operating mechanically by operating current flowing or the means for operating current flowing by mechanical operation, The operating current generated by the DC power supply of the second system is supplied.

そして、信号制御回路部用のＧＮＤ配線パターンとパワー系回路部用のＧＮＤ配線パターンとを、プリント配線基板内の配線パターンまたは配線プレーンでは互いに独立して構成することを特徴とする。且つ、抵抗器及び抵抗器と並列に接続されたバイパスコンデンサを用いて各ＧＮＤパターン間を接続することを特徴とする。   The GND wiring pattern for the signal control circuit section and the GND wiring pattern for the power system circuit section are configured independently of each other in the wiring pattern or wiring plane in the printed wiring board. And it is characterized by connecting between each GND pattern using the resistor and the bypass capacitor connected in parallel with the resistor.

ここで、バイパスコンデンサは、高周波の制御信号の帰還ルートを短縮して波形品位を維持するための容量性素子として機能する。また、抵抗器は、パワー系回路部用ＧＮＤに発生する低周波大電流の信号制御系回路部用ＧＮＤへの影響を阻止すると共に、パワー系回路部用ＧＮＤと信号制御系回路部用ＧＮＤとの電位差となる両端の電位差を所定値以下に制限する制限素子として機能する。   Here, the bypass capacitor functions as a capacitive element for shortening the feedback route of the high-frequency control signal and maintaining the waveform quality. In addition, the resistor prevents the influence of the low frequency large current generated in the power system circuit unit GND on the signal control system circuit unit GND, and the power system circuit unit GND and the signal control system circuit unit GND It functions as a limiting element that limits the potential difference between both ends, which is the potential difference, to a predetermined value or less.

＜実施形態１のプリント配線基板を含む装置の回路構成例＞
図１は、実施形態１のプリント配線基板を含む装置の構成の一例としての、画像形成装置の一種であるレーザビームプリンタのユニット構成及びＧＮＤ接続構成を部分的に示したものである。 <Circuit Configuration Example of Device Including the Printed Wiring Board of Embodiment 1>
FIG. 1 partially shows a unit configuration and a GND connection configuration of a laser beam printer, which is a type of image forming apparatus, as an example of a configuration of an apparatus including a printed wiring board according to the first embodiment.

図１の装置は、装置を動作させるための電源電圧を電源インレットから生成する電源ユニット１０と、プリンタエンジンの制御中枢となるエンジンコントローラ１１と、モータユニット１２とで構成される。   The apparatus in FIG. 1 includes a power supply unit 10 that generates a power supply voltage for operating the apparatus from a power supply inlet, an engine controller 11 that serves as a control center of the printer engine, and a motor unit 12.

ここで、電源ユニット１０が電源供給装置あるいは電源供給部に対応する。また、エンジンコントローラ１１がプリント配線基板に対応する。また、モータユニット１２が作動装置あるいは作動部に対応する。   Here, the power supply unit 10 corresponds to a power supply device or a power supply unit. The engine controller 11 corresponds to a printed wiring board. The motor unit 12 corresponds to an operating device or an operating unit.

説明の便宜上、パワー系回路としてモータユニット１２を１つ接続した構成を例示し、その他のパワー系回路の構成等は省略している。なお、制御信号を生成して伝達する信号制御系回路としては、ＭＨｚ帯域以上の基本波成分を備えた信号回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、マイクロコントローラ、ＡＳＩＣ等を含み、その電源供給を行う。なお、信号制御系回路としては、信号回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、マイクロコントローラ、ＡＳＩＣのいずれかを含む回路であってもよい。また、パワー系回路である大電流回路は、ＫＨｚ帯域の基本波成分を備えた回路であって、モータ、アクチュエータ、開閉動作するスイッチの下流に容量性素子が構成される回路を含み、その電力供給を行う。   For convenience of explanation, a configuration in which one motor unit 12 is connected as a power system circuit is illustrated, and the configuration of other power system circuits is omitted. The signal control system circuit for generating and transmitting the control signal includes a signal circuit having a fundamental wave component of MHz band or higher, an A / D converter circuit, a D / A converter circuit, a microcontroller, an ASIC, etc. The power is supplied. The signal control system circuit may be a circuit including any of a signal circuit, an A / D converter circuit, a D / A converter circuit, a microcontroller, and an ASIC. In addition, a high-current circuit that is a power system circuit is a circuit having a fundamental wave component in the KHz band, and includes a circuit in which a capacitive element is formed downstream of a motor, an actuator, and a switch that opens and closes. Supply.

また、電源ユニット１０とエンジンコントローラ１１とは、それぞれの電源及びＧＮＤが線材で互いに接続されており、この線材に寄生するインダクタンス成分および直流抵抗成分をＬ１２、Ｌ２２、Ｌ３２、Ｌ４２として簡易的に示している。Ｌ５１、Ｌ３７、Ｌ４７は、同様に、エンジンコントローラ１１とモータユニット１２との間を接続する線材に寄生するインダクタンス成分および直流抵抗成分を簡易的に示したものである。なお、以下の図面において説明される制御信号あるいはＧＮＤを接続する線材３１，３２，３５，３６が示されている。   In addition, the power supply unit 10 and the engine controller 11 have their respective power supplies and GND connected to each other with a wire, and inductance components and DC resistance components parasitic on the wire are simply indicated as L12, L22, L32, and L42. ing. Similarly, L51, L37, and L47 simply show an inductance component and a direct current resistance component parasitic on the wire connecting the engine controller 11 and the motor unit 12. In addition, the wire 31, 32, 35, 36 which connects the control signal or GND demonstrated in the following drawings is shown.

電源ユニット１０では、信号制御系回路の電源電圧としての＋３．３Ｖと、パワー系回路の駆動用としての＋２４Ｖとが生成される。尚、＋３．３Ｖと＋２４Ｖでなくとも、信号制御系回路用とパワー系回路部用の電源電圧が異なる経路でエンジン内部に供給される電気システムの構成であれば、電圧値は他のものであっても良い。但し、一般的にはＣＰＵ等を構成する信号制御系は＋５Ｖ以下で動作させるものが多く、モータ等の駆動源としては＋１２Ｖ以上で動作させるものが多い。また、図１には２系統の電源が示されるのみであるが、信号制御系回路用とパワー系回路部用の電源を含むものであれば、３系統以上の電源であってもよい。   In the power supply unit 10, + 3.3V as a power supply voltage for the signal control system circuit and + 24V for driving the power system circuit are generated. Even if the voltage is not + 3.3V and + 24V, the voltage value is different if the power supply voltage for the signal control system circuit and the power system circuit unit are supplied to the engine through different paths. There may be. However, in general, many signal control systems constituting the CPU and the like are operated at + 5V or less, and many drive sources such as motors are operated at + 12V or more. Further, FIG. 1 shows only two power sources, but three or more power sources may be used as long as they include power sources for signal control system circuits and power system circuit units.

なお、説明の便宜上、電源ユニット１０では、コンバータ回路のブロック図等を省略する。図１では、＋３．３Ｖ出力部の電解コンデンサＣ１と、電源電圧＋３．３Ｖと、＋３．３Ｖ系のＧＮＤとしてのＳＧＮＤ１と、＋２４Ｖ出力部の電解コンデンサＣ２と、電源電圧＋２４Ｖと、＋２４Ｖ系のＧＮＤとしてのＰＧＮＤ１のみを示す。Ｌ１１、Ｌ２０、Ｌ２１、Ｌ３１、Ｌ４０、Ｌ４１は、電源ユニット１０における配線パターンの寄生インダクタンス及び直流抵抗成分を簡易的に示したものである。また、ＳＧＮＤ１とＰＧＮＤ１は、本実施形態の装置の基準接地点としてフレームＧＮＤ（ＦＧ）に接続されている。   For convenience of explanation, the power supply unit 10 omits a block diagram of the converter circuit and the like. In FIG. 1, the electrolytic capacitor C1 of the + 3.3V output unit, the power supply voltage + 3.3V, SGND1 as the + 3.3V type GND, the electrolytic capacitor C2 of the + 24V output unit, the power supply voltage + 24V, and the + 24V type Only PGND1 as GND is shown. L 11, L 20, L 21, L 31, L 40 and L 41 simply show the parasitic inductance and DC resistance component of the wiring pattern in the power supply unit 10. Further, SGND1 and PGND1 are connected to a frame GND (FG) as a reference ground point of the apparatus of the present embodiment.

エンジンコントローラ１１は、＋３．３Ｖ系の電源電圧が接続される回路２０と、＋２４Ｖ系の電源電圧が接続される回路２１とで構成される。   The engine controller 11 includes a circuit 20 to which a + 3.3V power supply voltage is connected and a circuit 21 to which a + 24V power supply voltage is connected.

回路２０は、エンジン各部の動作制御を行うＣＰＵ等から構成されており、モータを制御する入出力信号のポートを備えている。また、回路２０はＳＧＮＤ２に接続され、ＳＧＮＤ２はＧＮＤ電位として電源ユニット１０のＳＧＮＤ１と線材３５で接続されている。回路２１は、ＰＧＮＤ２に接続され、ＰＧＮＤ２はＧＮＤ電位として電源ユニット１０のＰＧＮＤ１と線材３６で接続されている。   The circuit 20 is composed of a CPU and the like for controlling the operation of each part of the engine, and includes an input / output signal port for controlling the motor. Further, the circuit 20 is connected to SGND2, and SGND2 is connected to SGND1 of the power supply unit 10 by a wire 35 as a GND potential. The circuit 21 is connected to PGND2, and PGND2 is connected to PGND1 of the power supply unit 10 by a wire 36 as a GND potential.

ＳＧＮＤ２とＰＧＮＤ２とは、エンジンコントローラ１１上のパターン配線では接続されず、並列に接続された抵抗器Ｒ１０及びコンデンサＣ１０を介して互いに接続されている。Ｌ１３、Ｌ２５、Ｌ２６、Ｌ３３、Ｌ３４、Ｌ４５、Ｌ４６は、プリント配線基板における配線パターンの寄生インダクタンス及び直流抵抗成分を簡易的に示したものである。また、コンデンサＣ２０、Ｃ２１は、それぞれエンジンコントローラ１１において＋３．３Ｖの電源電圧、＋２４Ｖの電源電圧を維持する働きをする。   SGND2 and PGND2 are not connected by pattern wiring on the engine controller 11, but are connected to each other via a resistor R10 and a capacitor C10 connected in parallel. L13, L25, L26, L33, L34, L45, and L46 simply show the parasitic inductance and DC resistance component of the wiring pattern on the printed wiring board. The capacitors C20 and C21 function to maintain a power supply voltage of + 3.3V and a power supply voltage of + 24V in the engine controller 11, respectively.

モータユニット１２は、モータ２２と、モータの駆動及び制御を行うモータ駆動制御回路２３とから構成され、インタロックスイッチＳＷ１を介して＋２４Ｖの電源電圧が供給される。また、モータユニット１２は、ＰＧＮＤ３に接続され、ＰＧＮＤ３はＧＮＤ電位としてエンジンコントローラ１１のＰＧＮＤ２と線材３２で接続される。＋２４Ｖの電源ラインとＰＧＮＤ３間には、電解コンデンサＣ３が構成されている。モータ制御駆動回路２３は、エンジンコントローラ１１の＋３．３Ｖ系で動作する回路２０の制御信号によって線材３１を介して制御される。   The motor unit 12 includes a motor 22 and a motor drive control circuit 23 that drives and controls the motor, and a power supply voltage of +24 V is supplied through the interlock switch SW1. The motor unit 12 is connected to PGND3, and PGND3 is connected to PGND2 of the engine controller 11 by a wire 32 as a GND potential. An electrolytic capacitor C3 is formed between the + 24V power supply line and PGND3. The motor control drive circuit 23 is controlled via the wire 31 by the control signal of the circuit 20 operating in the +3.3 V system of the engine controller 11.

＜実施形態１のプリント配線基板を含む装置の回路パターンの構成例＞
図２Ａは、図１で示した装置の回路構成を実現する、プリント配線基板のＧＮＤパターン配線例を模式的に示したものである。なお、図１と同様の要素には同じ参照番号が付されている。 <Configuration Example of Circuit Pattern of Device Including the Printed Wiring Board of Embodiment 1>
FIG. 2A schematically shows a GND pattern wiring example of a printed wiring board that realizes the circuit configuration of the apparatus shown in FIG. In addition, the same reference number is attached | subjected to the element similar to FIG.

回路２０に含まれる代表的な半導体素子の例として、ＣＰＵ２０ａを示している。線材３５と線材３６とは、電源ユニット１０とエンジンコントローラ１１とを接続するＧＮＤ線である。線材３２は、エンジンコントローラ１１とモータユニット１２とを接続するＧＮＤ線である。線材３１は、エンジンコントローラ１１とモータユニット１２とを接続する制御信号線である。   As an example of a typical semiconductor element included in the circuit 20, a CPU 20a is shown. The wire 35 and the wire 36 are GND wires that connect the power supply unit 10 and the engine controller 11. The wire 32 is a GND wire that connects the engine controller 11 and the motor unit 12. The wire 31 is a control signal line that connects the engine controller 11 and the motor unit 12.

また、本実施形態における、ＳＧＮＤ２とＰＧＮＤ２とを接続する、並列に接続された抵抗器Ｒ１０及びコンデンサＣ１０は、抵抗器Ｒ１０が抵抗器８１で示され、コンデンサＣ１０がコンデンサ６１〜６９で示されている。   Further, in this embodiment, the resistor R10 and the capacitor C10 connected in parallel to connect SGND2 and PGND2, the resistor R10 is indicated by a resistor 81, and the capacitor C10 is indicated by capacitors 61 to 69. Yes.

抵抗器８１のエンジンコントローラ１１のプリント配線基板での配置において、抵抗器８１は線材３５及び３６のプリント配線基板への接続点の近傍に配置される。これは、線材３５または３６の断線や接触不良によっても、ＳＧＮＤ２及びＰＧＮＤ２を接地電圧に維持するためである。プリント配線基板の検査工程、製造上のトラブルや断線等によってどちらかのＧＮＤがオープン接続状態になった場合に、抵抗器８１に電流が流れる。抵抗器８１を流れる電流に高周波成分が含まれている場合には、抵抗器を線材３５及び３６の近傍に配置し、配線パターンによるインピーダンスの影響を低く抑制すれば、高周波電流が配線パターンに流れることによって発生する電位差を低減することができる。また、抵抗器８１を線材３５及び３６近傍に配置することにより、回路２０と物理的に離した配置となる。その結果、回路２０に印加される高周波成分の電気的ストレスも低減される。   In the arrangement of the resistor 81 on the printed wiring board of the engine controller 11, the resistor 81 is arranged in the vicinity of the connection point of the wires 35 and 36 to the printed wiring board. This is to maintain SGND2 and PGND2 at the ground voltage even if the wire 35 or 36 is disconnected or poorly connected. When one of the GNDs is in an open connection state due to a printed wiring board inspection process, manufacturing trouble, disconnection, or the like, a current flows through the resistor 81. When a high-frequency component is included in the current flowing through the resistor 81, a high-frequency current flows in the wiring pattern if the resistor is disposed in the vicinity of the wires 35 and 36 and the influence of impedance due to the wiring pattern is suppressed low. Thus, the potential difference generated can be reduced. Further, by disposing the resistor 81 in the vicinity of the wires 35 and 36, the resistor 81 is physically separated from the circuit 20. As a result, the electrical stress of the high frequency component applied to the circuit 20 is also reduced.

また、抵抗器Ｒ１０の抵抗値は、抵抗器Ｒ１０で生じる電圧降下が前記プリント配線基板に搭載される回路の誤動作を防止する第１抵抗値以上に選定される。且つ、第１系統または第２系統のＧＮＤ配線のいずれか一方が電源供給装置のＧＮＤ配線と非接続となる状態において、抵抗器Ｒ１０の両端に生じる電位差が第１系統と第２系統の電源電圧の低い方の電圧以下となる第２抵抗値以下に選定される。この場合に、図２Ａの抵抗器８１の抵抗値は、ＳＧＮＤ２とＰＧＮＤ２との電位差が所定値以上に大きくならないように制限する値に、ＳＧＮＤ２をＰＧＮＤ２の低周波の大電流の影響から遮断する値に選定されることが望ましい。また、抵抗器は１ケである必要はなく、複数個配置しても良い。但し、抵抗器の数の拡張時には、全抵抗器の並列接続のトータル抵抗値が、抵抗器Ｒ１０の上記抵抗値の条件を満たすことは必須である。   The resistance value of the resistor R10 is selected to be equal to or higher than a first resistance value that prevents a voltage drop generated in the resistor R10 from malfunctioning a circuit mounted on the printed wiring board. In addition, in a state where either the first system or the second system GND wiring is disconnected from the GND wiring of the power supply device, the potential difference generated at both ends of the resistor R10 is the power supply voltage of the first system and the second system. Is selected to be equal to or lower than the second resistance value that is equal to or lower than the lower voltage. In this case, the resistance value of the resistor 81 in FIG. 2A is a value that limits the potential difference between SGND2 and PGND2 so as not to be larger than a predetermined value, and is a value that blocks SGND2 from the influence of a large current at a low frequency of PGND2. It is desirable to be selected. The number of resistors is not necessarily one, and a plurality of resistors may be arranged. However, when the number of resistors is expanded, it is essential that the total resistance value of all the resistors connected in parallel satisfies the above resistance value of the resistor R10.

一方、コンデンサ６１〜６９のエンジンコントローラ１１のプリント配線基板での配置において、コンデンサ６８及び６９は線材３２のプリント配線基板への接続点の近傍に配置される。特に、コンデンサ６８は線材３２を介した制御信号のモータユニット１２からの帰還ルートが短くなる位置に配置されて、制御信号の波形品位を維持する。なお、図２Ａには、９つのコンデンサ６１〜６９が示されているが、コンデンサの数と配置はエンジンコントローラ１１のプリント配線基板の面積やＳＧＮＤ２とＰＧＮＤ２のプリントパターンのデザインによって、適切な数と配置が決定される。   On the other hand, when the capacitors 61 to 69 are arranged on the printed wiring board of the engine controller 11, the capacitors 68 and 69 are arranged in the vicinity of the connection point of the wire 32 to the printed wiring board. In particular, the capacitor 68 is arranged at a position where the feedback route of the control signal from the motor unit 12 via the wire 32 is shortened, and maintains the waveform quality of the control signal. In FIG. 2A, nine capacitors 61 to 69 are shown. The number and arrangement of the capacitors are determined according to the area of the printed circuit board of the engine controller 11 and the design of the printed pattern of SGND2 and PGND2. Placement is determined.

また、コンデンサＣ１０の容量値は、そのインピーダンスが、数ＭＨｚ〜１００ＭＨｚ帯域で０．０１〜０．５Ω程度となるものの、ＫＨｚ帯域では１０Ω程度以上のインピーダンスとなるように選定される。例えば、チップ型のセラミックコンデンサ１０００ｐＦ〜０．１μＦが選定されている。この場合に、図２Ａのコンデンサ６８の容量値は、特に、数ＭＨｚ〜１００ＭＨｚ帯域での制御信号の帰還ルートでの遅延を無くす値に選定されることが望ましい。また、他のコンデンサ６１〜６７，６９、あるいは上述のようなコンデンサの数の拡張時には、それぞれの配置に対応して容量値が選定される。なお、全コンデンサの並列接続のトータル容量値が、コンデンサＣ１０の上記容量値の条件を満たすことは必須である。   The capacitance value of the capacitor C10 is selected so that the impedance is about 0.01 to 0.5Ω in the several MHz to 100MHz band, but about 10Ω or more in the KHz band. For example, a chip-type ceramic capacitor 1000 pF to 0.1 μF is selected. In this case, it is desirable that the capacitance value of the capacitor 68 in FIG. 2A is selected to a value that eliminates the delay in the feedback route of the control signal in the band of several MHz to 100 MHz. Further, when the number of other capacitors 61 to 67, 69 or the number of capacitors as described above is expanded, a capacitance value is selected corresponding to each arrangement. It is essential that the total capacitance value of all capacitors connected in parallel satisfies the above-mentioned capacitance value of the capacitor C10.

＜実施形態１のプリント配線基板を含む装置の回路パターンの拡張例＞
上記図１及び図２Ａでは、パワー系回路としてモータユニット１２のみをエンジンコントローラ１１に接続した例を示した。しかし、その他にもパワー系回路を搭載した複数のパワー系ユニットがエンジンコントローラ１１に接続された場合の一例を、図２Ｂに示す。図２Ｂにおいて、図２Ａと同様の機能を果たす要素には同じ参照番号が付されている。 <Example of Expansion of Circuit Pattern of Device Including Embodiment 1>
1 and 2A show an example in which only the motor unit 12 is connected to the engine controller 11 as a power system circuit. However, FIG. 2B shows an example in which a plurality of power system units equipped with power system circuits are connected to the engine controller 11. In FIG. 2B, elements that perform the same functions as in FIG. 2A have the same reference numerals.

図２Ｂでは、モータユニット１２と同様に、パワー系ユニット１３〜１５がエンジンコントローラ１１と線材５３〜５８でそれぞれ接続されている。線材５４、５６、５８は、モータユニット１２の線材３２と同様にエンジンコントローラ１１のＰＧＮＤ２に接続される。線材５３、５５、５７は、モータユニット１２の線材３１と同様に、エンジンコントローラ１１の制御系回路に接続される信号線である。   In FIG. 2B, similarly to the motor unit 12, the power system units 13 to 15 are connected to the engine controller 11 by wire members 53 to 58, respectively. The wires 54, 56, and 58 are connected to the PGND 2 of the engine controller 11 in the same manner as the wire 32 of the motor unit 12. The wire rods 53, 55, and 57 are signal wires connected to the control system circuit of the engine controller 11, similarly to the wire rod 31 of the motor unit 12.

各パワー系ユニット１３、１４、１５の線材が接続されるエンジンコントローラ１１上では、線材の接続個所の近傍にコンデンサ７４，７５、コンデンサ７２，７３、コンデンサ７０，７１がそれぞれ接続されている。   On the engine controller 11 to which the wire rods of the power system units 13, 14, 15 are connected, capacitors 74 and 75, capacitors 72 and 73, and capacitors 70 and 71 are respectively connected in the vicinity of the connection portions of the wire rods.

エンジンコントローラ１１に複数のパワー系ユニットが接続された場合であっても、各パワー系ユニット毎に、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように、ＳＧＮＤ２とＰＧＮＤ２をコンデンサで接続している。そのため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。   Even in the case where a plurality of power system units are connected to the engine controller 11, capacitors SGND2 and PGND2 are connected so that a feedback current of a high frequency component flows through a pattern wiring of a shorter path for each power system unit. Connected with. For this reason, the noise voltage generated in the path through which the feedback current flows is suppressed to be small, and the waveform quality of the high-speed signal can be satisfactorily maintained.

なお、エンジンコントローラ１１に複数のパワー系ユニットが接続された場合の各抵抗器の配置と抵抗値や各コンデンサの配置と容量値も、上記１つのパワー系ユニットが接続された場合と同様の選定が可能である。   The arrangement and resistance value of each resistor when a plurality of power system units are connected to the engine controller 11 and the arrangement and capacity value of each capacitor are also selected in the same manner as when the one power system unit is connected. Is possible.

＜実施形態１のプリント配線基板を含む装置の動作例及びその作用効果＞
以下に、実施形態１のプリント配線基板を含む装置の動作例及びその作用効果を詳細に説明する。なお、エンジンコントローラ１１に１つのモータユニット１２のみを接続した図２Ａの例も、複数のパワー系ユニット１２〜１５を接続した図２Ｂの例も、素子の数や配置及び各素子の特性値の選定に差異があるが、その動作原理や作用効果は同様である。 <Example of Operation of Device Containing Printed Wiring Board of Embodiment 1 and Its Effect>
Hereinafter, an operation example of the apparatus including the printed wiring board according to the first embodiment and the operation and effect thereof will be described in detail. 2A, in which only one motor unit 12 is connected to the engine controller 11, and in the example in FIG. 2B, in which a plurality of power system units 12 to 15 are connected, the number and arrangement of elements and the characteristic values of each element. Although there is a difference in selection, the operation principle and the effect are the same.

＜実施形態１でノイズ干渉を抑制する例＞
まず、本実施形態のエンジンコントローラ１１がノイズ干渉を抑制する効果について説明する。尚、説明の便宜上、図１及び図２に示した本実施形態のエンジンコントローラ１１を、従来のエンジンコントローラと対比させながら説明する。 <Example of suppressing noise interference in the first embodiment>
First, the effect that the engine controller 11 of the present embodiment suppresses noise interference will be described. For convenience of explanation, the engine controller 11 of the present embodiment shown in FIGS. 1 and 2 will be described while comparing with a conventional engine controller.

（従来の高速信号の波形品位及び放射ノイズ）
図９及び図１０に、従来のエンジンコントローラ１１１の具体的な接続回路例を示す。図９及び図１０においては、既に図１及び図２において説明した内容と同じ構成要素や信号には同じ参照番号や参照記号を付し、その説明は省略する。 (Conventional high-speed waveform quality and radiation noise)
9 and 10 show specific connection circuit examples of the conventional engine controller 111. FIG. 9 and 10, the same reference numerals and symbols as those already described in FIGS. 1 and 2 are assigned the same reference numerals and symbols, and the description thereof is omitted.

図９に示すように、従来のエンジンコントローラ１１１は、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２とが一点アース構成等によるパターンの分岐配線で接続されていた。回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく。この帰還電流は、線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１１１の寄生インダクタンスＬ４６、Ｌ４４、Ｌ２４を介して回路２０に戻る。   As shown in FIG. 9, in the conventional engine controller 111, the + 3.3V signal control system SGND2 and the + 24V power system PGND2 are connected by a branch wiring having a pattern such as a one-point grounding configuration. The control signal output from the circuit 20 is input to the motor control drive circuit 23, and the feedback current returns through a path via the PGND3. This feedback current returns to the circuit 20 via the parasitic inductance L47 of the wire 32 and the parasitic inductances L46, L44, and L24 of the engine controller 111.

図１０の模式図を用いて説明すると、ＣＰＵ２０ａから出力された制御信号は、線材３１を介してモータユニット１２に搭載されるモータ制御駆動回路２３に入力される。そして、図１０に破線で示すように、モータユニット１２のＰＧＮＤ３から線材３２を介してエンジンコントローラ１１１のＰＧＮＤ２に帰還電流が流れていく。ＰＧＮＤ２に流れてきた帰還電流は、ＰＧＮＤ２とＳＧＮＤ２が接続される一点アース部を介してＳＧＮＤ２に流れ、このＳＧＮＤ２のパターン配線を介した経路でＣＰＵ２０ａへと電流が戻っていく。   If it demonstrates using the schematic diagram of FIG. 10, the control signal output from CPU20a will be input into the motor control drive circuit 23 mounted in the motor unit 12 via the wire 31. FIG. Then, as indicated by a broken line in FIG. 10, a feedback current flows from PGND 3 of the motor unit 12 to PGND 2 of the engine controller 111 via the wire 32. The feedback current that has flowed to PGND2 flows to SGND2 through a one-point grounding portion where PGND2 and SGND2 are connected, and the current returns to the CPU 20a through a route through the pattern wiring of SGND2.

つまり、従来のエンジンコントローラ１１１では、高速信号の帰還電流がプリント配線基板上で分岐配線されたＧＮＤパターンのそれぞれを経由して戻るため、帰還電流の流れる経路が長くなる。そのため、配線パターンに寄生されるインダクタンスの影響が増大してしまっていた。その結果、数ＭＨｚ程度以上の高速信号の場合には、波形品位が乱れてしまい、ディファレンシャルモードでの高周波ノイズの放射が生じる等の問題があった。   In other words, in the conventional engine controller 111, the feedback current of the high-speed signal returns through each of the GND patterns branched and wired on the printed wiring board, so that the path through which the feedback current flows becomes long. Therefore, the influence of inductance parasitic on the wiring pattern has increased. As a result, in the case of a high-speed signal of about several MHz or more, there is a problem that the waveform quality is disturbed and high-frequency noise is emitted in the differential mode.

（本実施形態における高速信号の波形品位及び放射ノイズ）
本実施形態のエンジンコントローラ１１は、図１及び図２Ａに示すように、ＳＧＮＤ２とＰＧＮＤ２とがエンジンコントローラ１１内のパターン配線では非接続状態であり、且つ並列接続された抵抗器Ｒ１０及びコンデンサＣ１０を介して接続されている。回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく。 (High-speed signal waveform quality and radiation noise in this embodiment)
As shown in FIGS. 1 and 2A, the engine controller 11 of the present embodiment includes a resistor R10 and a capacitor C10 in which SGND2 and PGND2 are not connected in the pattern wiring in the engine controller 11, and are connected in parallel. Connected through. The control signal output from the circuit 20 is input to the motor control drive circuit 23, and the feedback current returns through a path via the PGND3.

図３Ａに、この帰還電流の経路を太線で示す。帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１１の寄生インダクタンスＬ４６を介してコンデンサＣ１０へと流れていく。コンデンサＣ１０は、数ＭＨｚ〜１００ＭＨｚ程度の周波数帯域で低インピーダンス（０．０１〜０．５Ω程度）となるように選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１０を介してＳＧＮＤ２へと高周波電流として流れ、寄生インダクタンスＬ２６を介して回路２０に戻る。   In FIG. 3A, the path of this feedback current is indicated by a bold line. The feedback current flows from PGND 3 to the capacitor C 10 via the parasitic inductance L 47 of the wire 32 and the parasitic inductance L 46 of the engine controller 11. The capacitor C10 is selected so as to have a low impedance (about 0.01 to 0.5Ω) in a frequency band of about several MHz to 100 MHz. Therefore, the high-frequency component of the feedback current flows as a high-frequency current to SGND2 via the capacitor C10, and returns to the circuit 20 via the parasitic inductance L26.

図２Ａの模式図を用いて説明すると、ＣＰＵ２０ａから出力された制御信号は、線材３１を介してモータユニット１２に搭載されるモータ制御駆動回路２３に入力される。そして、モータユニット１２のＰＧＮＤ３から線材３２を介してエンジンコントローラ１１のＰＧＮＤ２に帰還電流が戻っていく。ＰＧＮＤ２に流れてきた帰還電流は、ＰＧＮＤ２とＳＧＮＤ２間に接続されるコンデンサ６８を介することによって、短いパターン経路でＳＧＮＤ２及びＣＰＵ２０ａに戻っていく。   If it demonstrates using the schematic diagram of FIG. 2A, the control signal output from CPU20a will be input into the motor control drive circuit 23 mounted in the motor unit 12 via the wire 31. FIG. Then, the feedback current returns from the PGND 3 of the motor unit 12 to the PGND 2 of the engine controller 11 via the wire 32. The feedback current flowing in PGND2 returns to SGND2 and CPU 20a through a short pattern path through a capacitor 68 connected between PGND2 and SGND2.

つまり、本実施形態のエンジンコントローラ１１では、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２をコンデンサで接続している。そのため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。その結果、高速の信号線からディファレンシャルモードで放射されていた高周波ノイズを抑制することが可能となる。   That is, in the engine controller 11 of this embodiment, the + 3.3V signal control system SGND2 and the + 24V power system PGND2 are connected by the capacitor so that the feedback current of the high frequency component flows through the pattern wiring of the shorter path. Yes. For this reason, the noise voltage generated in the path through which the feedback current flows is suppressed to be small, and the waveform quality of the high-speed signal can be satisfactorily maintained. As a result, it is possible to suppress high-frequency noise radiated from the high-speed signal line in the differential mode.

＜実施形態１で大電流の流れを阻止する例＞
次に、モータの起動電流やインタロックスイッチＳＷ１のオフ／オン動作時等において、ＫＨｚ帯域の大電流が流れた場合について説明する。以下では、インタロックスイッチのオフ／オンによる大電流が流れる場合の例を用いて説明する。 <Example of Blocking Large Current Flow in Embodiment 1>
Next, a case will be described in which a large current in the KHz band flows during motor start-up current or when the interlock switch SW1 is turned off / on. Hereinafter, an example in which a large current flows due to the interlock switch being turned off / on will be described.

（従来のＫＨｚ帯域の大電流）
図９に示す従来のエンジンコントローラ１１１で、インタロックスイッチＳＷ１がオフ状態からオンする。そうすると、電源ユニット１０の電解コンデンサＣ２からエンジンコントローラ１１１を介して、モータユニット１２の電解コンデンサＣ３に急速に電荷がチャージアップされる。このチャージ電流は、モータユニット１２のＰＧＮＤ３から寄生インダクタンスＬ４７、Ｌ４６、Ｌ４４、Ｌ４３、Ｌ４２、Ｌ４１を介して、電源ユニット１０の電解コンデンサＣ２に戻っていく。寄生インダクタンスＬ４１〜Ｌ４７は、パターン配線長やパターン幅、線径や線長にも依るが、ＫＨｚ帯域でそれぞれ数ｍΩ〜数十ｍΩ程度のインピーダンスとなる。従って、インタロックスイッチＳＷ１のオンによるラッシュ電流（１００μｓ程度に）が１００Ａ流れた場合には、１Ｖ〜数Ｖ程度の電位がエンジンコントローラ１１１のＰＧＮＤ２に発生する。 (Large current in the conventional KHz band)
In the conventional engine controller 111 shown in FIG. 9, the interlock switch SW1 is turned on from the off state. Then, electric charge is rapidly charged from the electrolytic capacitor C2 of the power supply unit 10 to the electrolytic capacitor C3 of the motor unit 12 via the engine controller 111. This charge current returns from the PGND 3 of the motor unit 12 to the electrolytic capacitor C 2 of the power supply unit 10 through the parasitic inductances L 47, L 46, L 44, L 43, L 42, L 41. The parasitic inductances L41 to L47 have impedances of about several mΩ to several tens of mΩ in the KHz band, depending on the pattern wiring length, pattern width, wire diameter, and wire length. Accordingly, when 100 A of rush current (about 100 μs) due to turning on of the interlock switch SW1 flows, a potential of about 1 V to several V is generated in PGND2 of the engine controller 111.

一方、このＰＧＮＤ２は、一点アース構成等でＳＧＮＤ２にパターン接続されているため、＋３．３Ｖ系回路のＧＮＤ電位と数ｍΩ〜数十ｍΩ程度のインピーダンスで接続されていることとなる。つまり、インタロックスイッチＳＷ１のオンによるラッシュ電流は、一点アース部を介して、寄生インダクタンスＬ２３、Ｌ２２、Ｌ２１、Ｌ２０、Ｌ４０を介した経路でも電源ユニット１０の電解コンデンサＣ２に流れていくこととなる。従って、インタロックスイッチＳＷ１のラッシュ電流によって、＋３．３Ｖ系のＳＧＮＤ２のＧＮＤ電位も上昇させてしまうこととなる。   On the other hand, since this PGND2 is pattern-connected to SGND2 in a single-point ground configuration or the like, it is connected to the GND potential of the + 3.3V system circuit with an impedance of about several mΩ to several tens mΩ. In other words, the rush current due to the turn-on of the interlock switch SW1 flows to the electrolytic capacitor C2 of the power supply unit 10 through the one-point ground portion and also through the path through the parasitic inductances L23, L22, L21, L20, and L40. . Therefore, the GND potential of the + 3.3V system GND2 is also raised by the rush current of the interlock switch SW1.

この時、＋３．３Ｖ系の電源電圧部は＋３．３Ｖ電位を保持しているため、＋３．３Ｖ電源とＳＧＮＤ２との間の電位差が減少し、その結果、＋３．３Ｖ系回路部の信号制御において、回路誤動作等を招いてしまうこととなる。例えば、＋３．３Ｖ電源電圧とＧＮＤ間の電位差をモニタしているリセット回路が誤動作してしまったり、ＣＰＵ２０ａのＡ／Ｄ入力電位等が正しい値を検知できなくなる。この誤動作を防止するために、従来は、＋３．３Ｖ電源とＳＧＮＤ２間に大容量の電解コンデンサを搭載する等の対策が行われていた。しかし、基板の実装スペース、コストアップを生じてしまう等の問題がある。   At this time, since the power supply voltage unit of the + 3.3V system holds the + 3.3V potential, the potential difference between the + 3.3V power supply and SGND2 decreases, and as a result, the signal control of the + 3.3V system circuit unit In this case, a circuit malfunction or the like is caused. For example, a reset circuit that monitors the potential difference between the + 3.3V power supply voltage and GND malfunctions, or the A / D input potential of the CPU 20a cannot detect a correct value. In order to prevent this malfunction, conventionally, measures such as mounting a large-capacity electrolytic capacitor between the +3.3 V power supply and SGND 2 have been taken. However, there are problems such as an increase in board mounting space and cost.

（本実施形態におけるＫＨｚ帯域の大電流）
図１に示す本実施形態のエンジンコントローラ１１で、インタロックスイッチＳＷ１がオフ状態からオンされる。すると、電源ユニット１０の電解コンデンサＣ２からエンジンコントローラ１１を介して、モータユニット１２の電解コンデンサＣ３に急速に電荷がチャージアップされる。このチャージ電流は、モータユニット１２のＰＧＮＤ３から寄生インダクタンスＬ４７、Ｌ４６、Ｌ４５、Ｌ４２、Ｌ４１を介して、電源ユニットの電解コンデンサＣ２に戻っていく。寄生インダクタンスＬ４１、Ｌ４２、Ｌ４５、Ｌ４６、Ｌ４７は、パターン配線長やパターン幅、線径や線長にも依るが、ＫＨｚ帯域でそれぞれ数ｍΩ〜数十ｍΩ程度のインピーダンスとなる。従って、インタロックスイッチＳＷ１のオンによるラッシュ電流（１００μｓ程度の）が１００Ａ流れた場合には、１Ｖ〜数Ｖ程度の電位がエンジンコントローラ１１のＰＧＮＤ２に発生する。 (Large current in the KHz band in this embodiment)
In the engine controller 11 of the present embodiment shown in FIG. 1, the interlock switch SW1 is turned on from the off state. Then, electric charge is rapidly charged from the electrolytic capacitor C2 of the power supply unit 10 to the electrolytic capacitor C3 of the motor unit 12 via the engine controller 11. This charge current returns from PGND3 of the motor unit 12 to the electrolytic capacitor C2 of the power supply unit via the parasitic inductances L47, L46, L45, L42, and L41. The parasitic inductances L41, L42, L45, L46, and L47 have impedances of about several mΩ to several tens of mΩ in the KHz band, depending on the pattern wiring length, pattern width, wire diameter, and wire length. Accordingly, when 100 A of rush current (about 100 μs) due to turning on of the interlock switch SW1 flows, a potential of about 1 V to several V is generated in PGND2 of the engine controller 11.

一方、このＰＧＮＤ２と＋３．３Ｖ系のＳＧＮＤ２は、プリント配線基板の配線パターンでは接続されず、コンデンサＣ１０と抵抗器Ｒ１０を介して接続されている。コンデンサＣ１０のインピーダンスは、数ＭＨｚ〜１００ＭＨｚ帯域で０．０１〜０．５Ω程度となるものの、ＫＨｚ帯域では１０Ω程度以上のインピーダンスとなるようなコンデンサである。例えば、チップ型のセラミックコンデンサ１０００ｐＦ〜０．１μＦが選定されている。また、抵抗器Ｒ１０も数Ω程度以上となる抵抗器が選定されている。つまり、ＫＨｚ帯域では、ＳＧＮＤ２を介して電解コンデンサＣ２に戻る電流経路のインピーダンスの方がＰＧＮＤ２から直接電解コンデンサＣ２に戻る電流経路のインピーダンスより高くなっている。従って、インタロックスイッチＳＷ１のラッシュ電流は、エンジンコントローラ１１のＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６，Ｌ２５、Ｌ２２、Ｌ２１、Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ流れて戻っていく方の比率が低く抑制される。   On the other hand, the PGND2 and the + 3.3V SGND2 are not connected by the wiring pattern of the printed wiring board, but are connected via the capacitor C10 and the resistor R10. The impedance of the capacitor C10 is about 0.01 to 0.5Ω in the several MHz to 100 MHz band, but is about 10Ω or more in the KHz band. For example, a chip-type ceramic capacitor 1000 pF to 0.1 μF is selected. In addition, a resistor having a resistance R10 of about several Ω or more is selected. That is, in the KHz band, the impedance of the current path that returns to the electrolytic capacitor C2 via the SGND2 is higher than the impedance of the current path that returns directly from the PGND2 to the electrolytic capacitor C2. Therefore, the ratio of the rush current of the interlock switch SW1 flowing back to the electrolytic capacitor C2 through the path through the GND 2 of the engine controller 11, that is, the path of the parasitic inductances L26, L25, L22, L21, L20, and L40. Is suppressed low.

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位を安定に保持することが可能となる。つまり、従来のように＋３．３Ｖ電源とＳＧＮＤ２間に大容量の電解コンデンサを搭載することなく、＋２４Ｖ系で発生するラッシュ電流に対しも誤動作の生じないエンジンコントローラ１１を、安価に構成することが可能となる。   As a result, even when the potential of PGND2 rises due to a rush current flowing in the + 24V system, it is possible to stably hold the potential of the + 3.3V system SGND2. In other words, an engine controller 11 that does not malfunction even with a rush current generated in a + 24V system can be configured at low cost without mounting a large-capacity electrolytic capacitor between the + 3.3V power supply and SGND 2 as in the past. It becomes possible.

図３Ｂに、このラッシュ電流の経路を太線で示す。寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１を介したラッシュ電流の帰還経路のインピーダンスと、抵抗器Ｒ１０及びコンデンサＣ１０と寄生インダクタンスＬ２６、Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０を介した帰還経路のインピーダンスとを比較する。そして、抵抗器Ｒ１０及びコンデンサＣ１０と寄生インダクタンスＬ２６、Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０を介した帰還経路のインピーダンスがラッシュ電流の周波数帯域でより高くなるように、抵抗器Ｒ１０及びコンデンサＣ１０の定数が設定される。例えば、１Ｖ〜数Ｖ程度の電位がエンジンコントローラ１１のＰＧＮＤ２に発生していた上記従来例の場合には、ＳＧＮＤ２の電位上昇が０．３Ｖ程度以下に抑制されるように、抵抗器Ｒ１０およびコンデンサＣ１０の定数が決定される。具体的には、寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１は、それぞれ数ｍΩ〜数十ｍΩ程度であるので、数Ω程度以上の抵抗器、例えば２．２Ωとされることで、０．３Ｖ以下に抑制することが可能となる。   In FIG. 3B, the path of this rush current is indicated by a bold line. The impedance of the feedback path of the rush current through the parasitic inductances L47 to L45, L42, and L41 is compared with the impedance of the feedback path through the resistor R10 and the capacitor C10 and the parasitic inductances L26, L25, L22 to L20, and L40. . The constants of the resistor R10 and the capacitor C10 are set so that the impedance of the feedback path through the resistor R10 and the capacitor C10 and the parasitic inductances L26, L25, L22 to L20, and L40 is higher in the frequency band of the rush current. Is done. For example, in the case of the conventional example in which a potential of about 1 V to several V is generated in the PGND 2 of the engine controller 11, the resistor R 10 and the capacitor are controlled so that the potential rise of the SGND 2 is suppressed to about 0.3 V or less. A constant of C10 is determined. Specifically, since the parasitic inductances L47 to L45, L42, and L41 are about several mΩ to several tens of mΩ, respectively, a resistor of about several Ω or more, for example, 2.2Ω, 0.3V or less Can be suppressed.

＜実施形態１でＧＮＤの片浮きを防止する例＞
また、ＳＧＮＤ２とＰＧＮＤ２との間が数Ω程度の直流抵抗で接続されている。そのために、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合においても、ＧＮＤの片浮きを防止することができる。その結果、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。 <Example of preventing GND from floating in Embodiment 1>
Further, SGND2 and PGND2 are connected by a DC resistance of about several Ω. Therefore, even when one of the GNDs is disconnected from the GND of the apparatus due to an inspection process, a manufacturing trouble, a disconnection, or the like, the GND can be prevented from floating. As a result, electrical stress is applied to the + 3.3V system and + 24V system interface sections, and the like can be avoided.

例えば、エンジンコントローラ１１のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材３６が断線した場合やコネクタの接触不良などが発生した場合を想定する。この場合に、＋２４Ｖ系のＰＧＮＤ２が電源ユニット１０のＰＧＮＤ１とオープン接続状態となる場合がある。このような状態におけるＰＧＮＤ２は、装置の基準電位となる電源ユニット１０のＰＧＮＤ１とオープン接続状態であるため、電位は不定な状態となる。つまり、ＰＧＮＤ２の電位が＋２４Ｖとなる可能性もある。ＰＧＮＤ２が＋２４Ｖの電位になってしまった場合には、正常時には０Ｖの電位であるパターン配線部が＋２４Ｖとなるため、通常時には＋３．３Ｖ以下の電圧しか印加されない回路上の様々な箇所に過剰な電圧が印加されてしまう恐れがある。   For example, it is assumed that the wire 36 that connects the PGND 2 of the engine controller 11 and the PGND 1 of the power supply unit 10 is disconnected, or that a connector contact failure occurs. In this case, the + 24V type PGND2 may be in an open connection state with the PGND1 of the power supply unit 10. Since PGND2 in such a state is in an open connection state with PGND1 of power supply unit 10 serving as the reference potential of the apparatus, the potential is indefinite. That is, the potential of PGND2 may be + 24V. When PGND2 becomes a potential of + 24V, the pattern wiring portion having a potential of 0V becomes + 24V in the normal state. Therefore, it is excessive in various places on the circuit to which only a voltage of + 3.3V or less is applied in the normal state. There is a risk of voltage being applied.

しかしながら、本実施形態では、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２との間が抵抗器、例えば２．２Ωの抵抗器で接続される。従って、仮に抵抗器に１．５Ａの電流が流れた場合においても、抵抗の両端に生じる電位降下は３．３Ｖであるので、ＰＧＮＤ２の電位は＋３．３Ｖ以下となる。つまり、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。   However, in the present embodiment, the + 3.3V system SGND2 and the + 24V system PGND2 are connected by a resistor, for example, a 2.2Ω resistor. Therefore, even when a current of 1.5 A flows through the resistor, the potential drop that occurs across the resistor is 3.3 V, so the potential of PGND2 is +3.3 V or less. That is, electrical stress is applied to the + 3.3V system and + 24V system interface sections, and the like can be avoided.

＜実施形態１の変形例＞
尚、上述の説明では、抵抗器Ｒ１０を用いた構成について説明を行った。 <Modification of Embodiment 1>
In the above description, the configuration using the resistor R10 has been described.

しかしながら、ＫＨｚ帯域で寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１よりも十分インピーダンスが大きく、直流抵抗分にラッシュ電流が流れた時に発生する電位差が各電源電圧以下となるようなインダクタンス素子を用いることが出来る。この場合でも、上記実施形態と同様の効果を得ることができることは言うまでもない。   However, it is possible to use an inductance element that has sufficiently higher impedance than the parasitic inductances L47 to L45, L42, and L41 in the KHz band and that causes a potential difference generated when a rush current flows through the DC resistance to be equal to or less than each power supply voltage. . Even in this case, it is needless to say that the same effect as the above embodiment can be obtained.

この場合のインダクタンス素子のインピーダンス値は、上記抵抗器の抵抗値と同様の条件で選定される。すなわち、インダクタンス素子で生じる電圧降下がプリント配線基板に搭載される回路の誤動作を防止する第１インピーダンス値以上に選定されている。同時に、第１系統のＧＮＤ配線または第２系統のＧＮＤ配線のいずれか一方が電源供給装置のＧＮＤ配線と非接続となる状態となる場合がある。この場合に、インダクタンス素子に電流が流れることによって前記インダクタンス素子の両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧との低い方の電圧以下となる第２インピーダンス値以下の範囲に選定されている。   In this case, the impedance value of the inductance element is selected under the same conditions as the resistance value of the resistor. That is, the voltage drop generated in the inductance element is selected to be equal to or higher than the first impedance value that prevents malfunction of the circuit mounted on the printed wiring board. At the same time, either the first-system GND wiring or the second-system GND wiring may be disconnected from the GND wiring of the power supply device. In this case, a potential difference generated at both ends of the inductance element when a current flows through the inductance element is equal to or lower than a second impedance value that is equal to or lower than a lower voltage between the power supply voltage of the first system and the power supply voltage of the second system. Is selected.

さらに、インダクタンス素子は、直流成分の抵抗値が非常に小さいため、ＰＧＮＤ２またはＳＧＮＤ２のいずれかのＧＮＤが片浮き状態となった場合においても、インダクタンス素子を流れる電流によって発生する電位降下が抵抗器の場合よりも小さくなる。従って、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与える影響具合をより低減することが可能となる。   Furthermore, since the resistance value of the direct current component of the inductance element is very small, even when either GND of PGND2 or SGND2 is in a floating state, the potential drop caused by the current flowing through the inductance element is Smaller than the case. Therefore, it is possible to further reduce the degree of influence of applying electrical stress to the + 3.3V system and + 24V system interface sections.

また、ＳＧＮＤ２とＰＧＮＤ２の電位差、本実施形態では抵抗器Ｒ１０の両端の電位差を検出する検出回路を設けることも可能である。この場合には、上述したエンジンコントローラ１１のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材３５や３６が断線した場合やコネクタの接触不良が発生したことを検出することが可能となる。この検出回路を装置外部の検査部品側に設ければ、製品装置のコストアップを回避することも可能となる。   It is also possible to provide a detection circuit for detecting the potential difference between SGND2 and PGND2, in this embodiment, the potential difference between both ends of the resistor R10. In this case, it is possible to detect when the wire rods 35 and 36 that connect the PGND 2 of the engine controller 11 and the PGND 1 of the power supply unit 10 are disconnected or that a connector contact failure has occurred. If this detection circuit is provided on the inspection component side outside the apparatus, it is possible to avoid an increase in the cost of the product apparatus.

＜実施形態１の効果＞
以上述べたように、本実施形態では、ＭＨｚ以上の高周波帯域で動作する＋３．３Ｖの信号制御系回路と数Ａ以上の電流が流れる＋２４Ｖのパワー系回路が混在するエンジンコントローラ基板において、両ＧＮＤを互いに独立した配線パターンで構成する。そして、＋３．３Ｖ系回路のＧＮＤと＋２４Ｖ系回路のＧＮＤとの間には、数ＭＨｚ以上の高周波帯域でインピーダンスが数Ω以下になるコンデンサおよびこのコンデンサに並列に接続された数Ω程度の抵抗器とが接続される。 <Effect of Embodiment 1>
As described above, in the present embodiment, both GNDs are used in an engine controller board in which a + 3.3V signal control system circuit operating in a high frequency band of MHz or higher and a + 24V power system circuit in which a current of several A or more flows are mixed. Are constituted by mutually independent wiring patterns. Between the GND of the + 3.3V system circuit and the GND of the + 24V system circuit, a capacitor having an impedance of several Ω or less in a high frequency band of several MHz or more, and a resistance of several Ω connected in parallel to the capacitor Is connected.

その結果、＋２４Ｖ系回路で発生したＧＮＤの電位変動がエンジンコントローラ基板上のパターンを介して＋３．３Ｖ系回路に伝播してしまうことを安価な構成で抑制可能となる。また、＋３．３Ｖ系回路と＋２４Ｖ系回路で相互に接続されるインタフェース部においては、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。更に、エンジンコントローラ基板の検査工程や製造上のトラブルや断線等によって、どちらかのＧＮＤがオープン接続状態になった場合においても、インタフェース部での電気的なストレスの印加を防止することが同時に可能となる。   As a result, it is possible to suppress the potential fluctuation of the GND generated in the + 24V system circuit from being propagated to the + 3.3V system circuit via the pattern on the engine controller board with an inexpensive configuration. Further, in the interface unit connected to each other by the + 3.3V system circuit and the + 24V system circuit, it is possible to simultaneously transmit and receive high-speed signals without deteriorating the waveform quality. Furthermore, even if either GND is in an open connection state due to an inspection process of the engine controller board, manufacturing trouble, disconnection, etc., it is possible to simultaneously prevent the application of electrical stress at the interface section. It becomes.

［実施形態２］
実施形態２に従うプリント配線基板は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路とが混在したプリント配線基板である。そして、信号制御回路部用のＧＮＤ配線パターンとパワー系回路部用のＧＮＤパターンとを、プリント配線基板内の配線パターンまたは配線プレーンでは互いに独立して構成することを特徴とする。且つ、並列に接続されたバイパスコンデンサ及びダイオードを用いて各ＧＮＤパターン間を接続することを特徴とする。 [Embodiment 2]
The printed wiring board according to the second embodiment is a printed wiring board in which a signal control system circuit unit on which an ASIC, a CPU, and the like are mounted and a power system circuit in which a current of about several A or more such as a motor flows are mixed. Then, the GND wiring pattern for the signal control circuit section and the GND pattern for the power system circuit section are configured independently of each other in the wiring pattern or wiring plane in the printed wiring board. In addition, each GND pattern is connected using a bypass capacitor and a diode connected in parallel.

＜実施形態２のプリント配線基板を含む装置の回路構成例＞
図４は、実施形態２のプリント配線基板を含む装置の回路構成の一例としてのレーザビームプリンタのユニット構成及びＧＮＤ接続構成を部分的に示したものである。 <Example of Circuit Configuration of Device Including Second Embodiment of Printed Wiring Board>
FIG. 4 partially shows a unit configuration and a GND connection configuration of a laser beam printer as an example of a circuit configuration of an apparatus including a printed wiring board according to the second embodiment.

図４の装置は、装置を動作させるための電源電圧を電源インレットから生成する電源ユニット１０と、プリンタエンジンの制御中枢となるエンジンコントローラ１６と、モータユニット１２とで構成される。   The apparatus of FIG. 4 includes a power supply unit 10 that generates a power supply voltage for operating the apparatus from a power supply inlet, an engine controller 16 that serves as a control center of the printer engine, and a motor unit 12.

実施形態２のエンジンコントローラ１６は、実施形態１で説明を行ったエンジンコントローラ１１の抵抗器Ｒ１０の代わりに、双方向に並列に接続されたダイオードＤ１０及びＤ１１を接続したものである。なお、その他の構成は実施形態１で説明を行ったエンジンコントローラ１１と同様である。ダイオードに関する構成以外の内容に関しては、実施形態１と同様であるため、基本的に説明を省略する。   In the engine controller 16 of the second embodiment, diodes D10 and D11 connected in parallel in both directions are connected instead of the resistor R10 of the engine controller 11 described in the first embodiment. Other configurations are the same as those of the engine controller 11 described in the first embodiment. Since the contents other than the configuration related to the diode are the same as those in the first embodiment, the description thereof is basically omitted.

（実施形態２における高速信号の波形品位及び放射ノイズ）
本実施形態のエンジンコントローラ１６は、図４に示すように、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２とがパターン配線では非接続状態である。且つ、ＳＧＮＤ２とＰＧＮＤ２とがダイオードＤ１０、Ｄ１１及びコンデンサＣ１０を用いて接続されている。 (High-speed signal waveform quality and radiation noise in the second embodiment)
In the engine controller 16 of the present embodiment, as shown in FIG. 4, the + 3.3V signal control system SGND2 and the + 24V power system PGND2 are not connected by the pattern wiring. SGND2 and PGND2 are connected using diodes D10 and D11 and a capacitor C10.

回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく。この帰還電流の経路は、前出の図３Ａに示した太線と同様である。帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１６の寄生インダクタンスＬ４６を介してコンデンサＣ１０へと流れていく。コンデンサＣ１０は、数ＭＨｚ〜１００ＭＨｚ程度の周波数帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１０と寄生インダクタンスＬ２６を介してＳＧＮＤ２へと高周波電流が流れて回路２０に戻る。   The control signal output from the circuit 20 is input to the motor control drive circuit 23, and the feedback current returns through a path via the PGND3. The path of this feedback current is the same as the thick line shown in FIG. 3A. The feedback current flows from PGND 3 to the capacitor C 10 via the parasitic inductance L 47 of the wire 32 and the parasitic inductance L 46 of the engine controller 16. The capacitor C10 is selected to have a low impedance (about 0.01 to 0.5Ω) in a frequency band of about several MHz to 100 MHz. Therefore, the high-frequency component of the feedback current returns to the circuit 20 by the high-frequency current flowing to SGND2 via the capacitor C10 and the parasitic inductance L26.

つまり、本実施形態のエンジンコントローラ１６では、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように、＋３．３Ｖ信号制御系のＳＧＮＤ２と＋２４Ｖパワー系のＰＧＮＤ２をコンデンサＣ１０で接続した。このため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。その結果、高速の信号線からディファレンシャルモードで放射されていた高周波ノイズを抑制することが可能となる。   That is, in the engine controller 16 of the present embodiment, the + 3.3V signal control system SGND2 and the + 24V power system PGND2 are connected by the capacitor C10 so that the feedback current of the high frequency component flows through the pattern wiring of a shorter path. . For this reason, the noise voltage generated in the path through which the feedback current flows is suppressed to be small, and the waveform quality of the high-speed signal can be satisfactorily maintained. As a result, it is possible to suppress high-frequency noise radiated from the high-speed signal line in the differential mode.

（実施形態２におけるＫＨｚ帯域の大電流）
次に、モータの起動電流やインタロックスイッチＳＷ１のオフ／オン動作時等において、ＫＨｚ帯域の大電流が流れた場合について説明する。以下では、インタロックスイッチＳＷ１のオフ／オンによる大電流が流れる場合の例を用いて説明する。 (Large current in the KHz band in the second embodiment)
Next, a case will be described in which a large current in the KHz band flows during motor start-up current or when the interlock switch SW1 is turned off / on. Hereinafter, an example in which a large current flows due to turning OFF / ON of the interlock switch SW1 will be described.

本実施形態のエンジンコントローラ１６で、インタロックスイッチＳＷ１がオフ状態からオンされる。すると、電源ユニット１０の電解コンデンサＣ２からエンジンコントローラ１６を介して、モータユニット１２の電解コンデンサＣ３に急速に電荷がチャージアップされる。このチャージ電流は、モータユニット１２のＰＧＮＤ３から寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１を介して、電源ユニットの電解コンデンサＣ２に戻っていく。寄生インダクタンスＬ４１、Ｌ４２、Ｌ４５〜Ｌ４７は、パターン配線長やパターン幅、線径や線長にも依るが、ＫＨｚ帯域でそれぞれ数ｍΩ〜数十ｍΩ程度のインピーダンスとなる。従って、インタロックスイッチＳＷ１のオンによるラッシュ電流（１００μｓ程度の）が流れた場合には、ラッシュ電流×（Ｌ４１、Ｌ４２、Ｌ４５〜Ｌ４７の直流抵抗成分＋寄生インダクタンス）の電位がエンジンコントローラ１６のＰＧＮＤ２に発生する。   In the engine controller 16 of the present embodiment, the interlock switch SW1 is turned on from the off state. Then, electric charge is rapidly charged from the electrolytic capacitor C2 of the power supply unit 10 to the electrolytic capacitor C3 of the motor unit 12 via the engine controller 16. This charge current returns from the PGND 3 of the motor unit 12 to the electrolytic capacitor C 2 of the power supply unit via the parasitic inductances L 47 to L 45, L 42 and L 41. The parasitic inductances L41, L42, and L45 to L47 have impedances of about several mΩ to several tens of mΩ in the KHz band, depending on the pattern wiring length, pattern width, wire diameter, and wire length. Therefore, when a rush current (about 100 μs) due to turning on of the interlock switch SW1 flows, the potential of the rush current × (DC resistance component of L41, L42, L45 to L47 + parasitic inductance) is PGND2 of the engine controller 16. Occurs.

一方、このＰＧＮＤ２と＋３．３Ｖ系のＳＧＮＤ２は、プリント配線基板の配線パターンでは接続されず、コンデンサＣ１０とダイオードＤ１０、Ｄ１１を介して接続されている。コンデンサＣ１０のインピーダンスは、数ＭＨｚ〜１００ＭＨｚ帯域で０．０１〜０．５Ω程度となるものの、ＫＨｚ帯域では、１０Ω程度以上のインピーダンスとなるようなコンデンサに選定されている。例えば、チップ型のセラミックコンデンサ１０００ｐＦ〜０．１μＦが選定される。   On the other hand, the PGND2 and the + 3.3V SGND2 are not connected by the wiring pattern of the printed wiring board, but are connected via the capacitor C10 and the diodes D10 and D11. Although the impedance of the capacitor C10 is about 0.01 to 0.5Ω in the several MHz to 100MHz band, the capacitor C10 is selected to have an impedance of about 10Ω or more in the KHz band. For example, a chip-type ceramic capacitor 1000 pF to 0.1 μF is selected.

（カソード端子とアノード端子の電位差がＶｆ未満の場合）
この時に、カソード端子とアノード端子の電位差がＶｆ以上とならなければ、ダイオードＤ１０、Ｄ１１は断の状態である。従って、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１６のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスは非常に高くなり、ほとんど電流が流れない。つまり、ラッシュ電流により、エンジンコントローラ１６のＰＧＮＤ２にラッシュ電流×（Ｌ４１、Ｌ４２、Ｌ４５〜Ｌ４７の直流抵抗成分＋寄生インダクタンス）の電位が生じる。しかし、ＳＧＮＤ２とＰＧＮＤ２間の電位差がダイオードＤ１０又はＤ１１のＶｆ電圧以下である場合には、ＫＨｚ帯域ではほとんど電流は流れず、ノイズ干渉を大きく抑制することが可能となる。その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。 (When the potential difference between the cathode terminal and anode terminal is less than Vf)
At this time, if the potential difference between the cathode terminal and the anode terminal does not become Vf or more, the diodes D10 and D11 are in a disconnected state. Therefore, the impedance of the current path from the electrolytic capacitor C3 of the motor unit 12 to the electrolytic capacitor C2 of the power supply unit 10 via SGND2 of the engine controller 16 becomes very high, and almost no current flows. That is, the rush current generates a potential of rush current × (DC resistance component of L41, L42, L45 to L47 + parasitic inductance) in PGND2 of the engine controller 16. However, when the potential difference between SGND2 and PGND2 is equal to or less than the Vf voltage of the diode D10 or D11, almost no current flows in the KHz band, and noise interference can be greatly suppressed. As a result, even when the potential of PGND2 rises due to the rush current flowing through the + 24V system, the potential of the + 3.3V system SGND2 can be stably maintained.

＜実施形態２の変形例（カソード端子とアノード端子の電位差がＶｆ以上となる場合）＞
次に、ＰＧＮＤ２に流れるラッシュ電流が非常に大きいために、ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がダイオードＤ１０のＶｆ電圧以上となる場合の例について説明する。 <Modification of Embodiment 2 (When Potential Difference between Cathode Terminal and Anode Terminal is Vf or More)>
Next, an example will be described in which the rush current flowing through PGND2 is very large, so that the potential rise of PGND2 with respect to SGND2 becomes equal to or higher than the Vf voltage of diode D10.

ＰＧＮＤ２に流れ込んできたラッシュ電流は、ダイオードを介してＳＧＮＤ２にも電流が流れ込んでいくため、ＳＧＮＤ２の電位も上昇してしまう。ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がダイオードＤ１０のＶｆ電圧を超えることが想定される場合には、ダイオードに直列に数Ω程度以上の抵抗器を挿入したり、ツェナーダイオードを用いても良い。これにより、必要に応じてＳＧＮＤ２の電位上昇を抑制することが可能となる。   Since the rush current that has flowed into PGND2 also flows into SGND2 via the diode, the potential of SGND2 also rises. When the potential rise of PGND2 with respect to SGND2 is assumed to exceed the Vf voltage of diode D10, a resistor of several Ω or more may be inserted in series with the diode, or a Zener diode may be used. Thereby, it becomes possible to suppress the potential rise of SGND2 as necessary.

図５Ａ〜図５Ｃは、図４のＳＧＮＤ２とＰＧＮＤ２間に接続する部分を変更するための回路例を示した図である。図５Ａは双方向のダイオードに直列に抵抗器を追加した例を、図５Ｂはツェナーダイオードを構成した例を、図５Ｃはツェナーダイオードに直列に抵抗器を追加した例を示す。   5A to 5C are diagrams showing circuit examples for changing a portion connected between SGND2 and PGND2 in FIG. 5A shows an example in which a resistor is added in series with a bidirectional diode, FIG. 5B shows an example in which a Zener diode is configured, and FIG. 5C shows an example in which a resistor is added in series with a Zener diode.

まず、図５Ａに示す双方向のダイオードに追加して直列に抵抗器を挿入した例について説明する。   First, an example in which a resistor is inserted in series in addition to the bidirectional diode shown in FIG. 5A will be described.

ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がダイオードＤ１０のＶｆ電圧を超えた場合においても、抵抗器Ｒ１１がダイオードＤ１０に直列に接続されている。そのため、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１６のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスの方がより高くなる。   Even when the potential rise of PGND2 with respect to SGND2 exceeds the Vf voltage of the diode D10, the resistor R11 is connected in series with the diode D10. Therefore, the impedance of the current path from the electrolytic capacitor C3 of the motor unit 12 to the electrolytic capacitor C2 of the power supply unit 10 via SGND2 of the engine controller 16 becomes higher.

従って、インタロックスイッチＳＷ１のラッシュ電流は、エンジンコントローラ１６のＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６，Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ流れて戻っていく方の比率が低く抑制される。   Therefore, the ratio of the rush current of the interlock switch SW1 that flows back to the electrolytic capacitor C2 through the path through the GND2 of the engine controller 16, that is, the paths of the parasitic inductances L26, L25, L22 to L20, and L40, is low. It is suppressed.

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が大きく上昇し、ダイオードＤ１０を導通した電流が流れた場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。   As a result, the potential of PGND2 greatly increases due to the rush current flowing through the + 24V system, and the potential of the + 3.3V system SGND2 can be stably maintained even when the current that has been conducted through the diode D10 flows. It becomes.

次に、図５Ｂに示すツェナーダイオードを構成した例について説明する。   Next, an example in which the Zener diode shown in FIG. 5B is configured will be described.

図５Ｂの構成では、ダイオードＤ１０に替えてツェナーダイオードＺＤ１０を構成している。そのため、所望のツェナー電圧を選択することにより、ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇でツェナーダイオードＺＤ１０が導通するラッシュ電流の閾値を自在に設定することが可能となる。つまり、ラッシュ電流が流れることによって発生するＰＧＮＤ２の電位上昇が生じても、ツェナーダイオードＺＤ１０が導通しないツェナー電圧品を選択することにより、ラッシュ電流のＳＧＮＤ２への流れ込みを抑制することが可能となる。   In the configuration of FIG. 5B, a Zener diode ZD10 is configured instead of the diode D10. Therefore, by selecting a desired Zener voltage, it is possible to freely set the threshold of the rush current at which the Zener diode ZD10 conducts when the potential of PGND2 rises with respect to SGND2. That is, even if the potential rise of PGND2 that occurs due to the flow of the rush current occurs, it is possible to suppress the flow of the rush current into SGND2 by selecting a Zener voltage product in which the Zener diode ZD10 does not conduct.

さらに、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１５のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスは非常に高くなっている。従って、ＫＨｚ帯域ではほとんど電流は流れず、ノイズ干渉を大きく抑制することが可能となる。   Furthermore, the impedance of the current path from the electrolytic capacitor C3 of the motor unit 12 to the electrolytic capacitor C2 of the power supply unit 10 via SGND2 of the engine controller 15 is very high. Therefore, almost no current flows in the KHz band, and noise interference can be greatly suppressed.

次に、図５Ｃに示すツェナーダイオードに追加して直列に抵抗器を挿入した例について説明する。   Next, an example in which a resistor is inserted in series in addition to the Zener diode shown in FIG. 5C will be described.

ＳＧＮＤ２に対するＰＧＮＤ２の電位上昇がツェナーダイオードＺＤ１０のツェナー電圧を超えた場合においても、抵抗器Ｒ１１がツェナーダイオードＺＤ１０に直列に接続されている。そのため、モータユニット１２の電解コンデンサＣ３からエンジンコントローラ１５のＳＧＮＤ２を介して電源ユニット１０の電解コンデンサＣ２に戻る電流経路のインピーダンスの方がより高くなる。従って、インタロックスイッチＳＷ１のラッシュ電流は、エンジンコントローラ１５のＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６、Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ流れて戻っていく方の比率が低く抑制される。   Even when the potential rise of PGND2 with respect to SGND2 exceeds the Zener voltage of Zener diode ZD10, resistor R11 is connected in series with Zener diode ZD10. Therefore, the impedance of the current path returning from the electrolytic capacitor C3 of the motor unit 12 to the electrolytic capacitor C2 of the power supply unit 10 via SGND2 of the engine controller 15 becomes higher. Accordingly, the ratio of the rush current of the interlock switch SW1 that flows back to the electrolytic capacitor C2 through the path through the GND 2 of the engine controller 15, that is, the path of the parasitic inductances L26, L25, L22 to L20, and L40, is low. It is suppressed.

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が大きく上昇し、ツェナーダイオードＺＤ１０を導通した電流が流れた場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。また、ツェナーダイオード構成に抵抗器Ｒ１１を追加することにより、ツェナー電圧値を自在に選択することが可能になるとともに、電位上昇がツェナー電圧値を超えた場合のＳＧＮＤ２の電位上昇を抑制する機能も兼ね備える。そのため、設計の自由度が増してさまざまな条件化において適用可能とすることができる。   As a result, the potential of PGND2 rises greatly due to the rush current flowing in the + 24V system, and the potential of the + 3.3V system SGND2 can be stably maintained even when the current that flows through the Zener diode ZD10 flows. It becomes possible. Further, by adding the resistor R11 to the Zener diode configuration, the Zener voltage value can be freely selected, and the function of suppressing the potential rise of the SGND2 when the potential rise exceeds the Zener voltage value. Have both. For this reason, the degree of freedom in design can be increased and it can be applied in various conditions.

以上述べたように、実施形態２では、図４、図５Ａ〜図５Ｃに示したＳＧＮＤ２とＰＧＮＤ２間を接続する構成とする。これにより、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。つまり、従来のような大容量の電解コンデンサを搭載することなく、＋２４Ｖ系で発生するラッシュ電流に対し、誤動作の生じないエンジンコントローラを安価に構成することが可能となる。   As described above, the second embodiment is configured to connect SGND2 and PGND2 illustrated in FIGS. 4 and 5A to 5C. As a result, even when the potential of PGND2 rises due to the rush current flowing through the + 24V system, the potential of the + 3.3V system SGND2 can be stably maintained. In other words, an engine controller that does not malfunction due to a rush current generated in the + 24V system can be configured at low cost without mounting a conventional large-capacity electrolytic capacitor.

（実施形態２におけるＧＮＤの片浮き防止）
実施形態２のエンジンコントローラ１６は、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２間で双方向に電流が流れるようにダイオードが接続されている。そのために、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤである電源ユニット１０から非接続状態となった場合においても、このダイオードを介して接地されているため、ＧＮＤの片浮きを防止することができる。 (Grounding prevention of GND in Embodiment 2)
In the engine controller 16 of the second embodiment, a diode is connected so that a current flows bidirectionally between the + 3.3V system SGND2 and the + 24V system PGND2. Therefore, even if either GND is disconnected from the power supply unit 10 that is the GND of the device due to an inspection process, manufacturing trouble, disconnection, or the like, it is grounded via this diode. It is possible to prevent GND from floating.

例えば、エンジンコントローラ１５のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材３６が断線した場合やコネクタの接触不良などが発生した場合を想定する。これにより、＋２４Ｖ系のＰＧＮＤ２が電源ユニット１０のＰＧＮＤ１とオープン接続状態となる場合がある。このような状態におけるＰＧＮＤ２は、装置の基準電位となる電源ユニット１０のＰＧＮＤ１とオープン接続状態であるため、電位は不定な状態となる。つまり、ＰＧＮＤ２の電位は＋２４Ｖとなる可能性もある。ＰＧＮＤ２が＋２４Ｖの電位になってしまった場合には、正常時には０Ｖの電位であるパターン配線部が＋２４Ｖとなる。そのため、通常時には＋３．３Ｖ以下の電圧しか印加されない回路上の様々な箇所に過剰な電圧が印加されてしまう恐れがある。   For example, a case is assumed where the wire rod 36 connecting the PGND2 of the engine controller 15 and the PGND1 of the power supply unit 10 is disconnected or a connector contact failure occurs. As a result, the + 24V PGND2 may be in an open connection state with the PGND1 of the power supply unit 10. Since PGND2 in such a state is in an open connection state with PGND1 of power supply unit 10 serving as the reference potential of the apparatus, the potential is indefinite. That is, the potential of PGND2 may be + 24V. When PGND2 becomes a potential of + 24V, the pattern wiring portion that is a potential of 0V is + 24V in the normal state. Therefore, an excessive voltage may be applied to various places on the circuit to which only a voltage of +3.3 V or less is normally applied.

しかしながら、本実施形態では、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２間をダイオードで接続する。従って、仮にダイオードに１０Ａの電流が流れた場合においても、ダイオードの両端に生じる電位降下は約０．６Ｖであるので、ＰＧＮＤ２の電位上昇は＋０．６Ｖ以下となる。つまり、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。   However, in the present embodiment, the + 3.3V system SGND2 and the + 24V system PGND2 are connected by a diode. Therefore, even if a current of 10 A flows through the diode, the potential drop generated at both ends of the diode is about 0.6 V, so the potential rise of PGND2 is +0.6 V or less. That is, electrical stress is applied to the + 3.3V system and + 24V system interface sections, and the like can be avoided.

また、ダイオードのＶｆ電圧は、流れる電流値の大きさによる電圧変動量が非常に小さい。従って、ダイオードに流れる電流が定格以内であれば、ＧＮＤが片浮きとなり、ダイオードに仮に１０Ａの電流が流れるような場合においても、ＳＧＮＤ２とＰＧＮＤ２間の電位差はＶｆ電圧以下に抑制することが可能となる。尚、Ｖｆ電圧は、一般的に０．６〜０．７Ｖ程度である。   Further, the voltage fluctuation amount of the diode Vf voltage due to the magnitude of the flowing current value is very small. Therefore, if the current flowing through the diode is within the rated range, the GND will float, and even if a current of 10 A flows through the diode, the potential difference between SGND2 and PGND2 can be suppressed below the Vf voltage. Become. The Vf voltage is generally about 0.6 to 0.7V.

つまり、ＳＧＮＤ２とＰＧＮＤ２のどちらかのＧＮＤが断線等によって非接続状態となった場合においても、流れる電流値にほとんど依存せずに、ＳＧＮＤ２とＰＧＮＤ２の電位差をダイオードのＶｆ以下に抑制してＧＮＤの片浮きを防止することができる。従って、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。   In other words, even when either GND of SGND2 or PGND2 is disconnected due to disconnection or the like, the potential difference between SGND2 and PGND2 is suppressed to less than Vf of the diode, hardly depending on the value of the flowing current. A single float can be prevented. Therefore, electrical stress is applied to the + 3.3V system and + 24V system interface sections, and the like can be avoided.

また、図５Ｂに示したツェナーダイオードＺＤ１０を用いた場合においても、同様の効果を得ることが可能となる。ツェナーダイオードの両端に生じる電位降下はツェナー電圧となるので、ＰＧＮＤ２が電源ユニット１０のＰＧＮＤ１とオープン状態となった場合においても、ＰＧＮＤ２の電位上昇はツェナー電圧以下となる。このツェナー電圧を電源電圧や構成回路に応じて選択して設けることにより、３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。   In addition, even when the Zener diode ZD10 shown in FIG. 5B is used, the same effect can be obtained. Since the potential drop generated at both ends of the Zener diode becomes a Zener voltage, even when PGND2 is in an open state with PGND1 of the power supply unit 10, the potential rise of PGND2 is not more than the Zener voltage. By selecting and providing this Zener voltage according to the power supply voltage and the configuration circuit, it is possible to avoid an electrical stress from being applied to the 3.3V and + 24V interface units.

また、ＳＧＮＤ２とＰＧＮＤ２の電位差を検出する回路を設ければ、上述したエンジンコントローラ１５のＰＧＮＤ２と電源ユニット１０のＰＧＮＤ１とを接続する線材が断線した場合やコネクタの接触不良が発生したことを検出することが可能となる。この検出回路を装置外部の検査部品側に設ければ、製品装置のコストアップを回避することも可能となる。   If a circuit for detecting the potential difference between SGND2 and PGND2 is provided, it is detected that the wire connecting PGND2 of engine controller 15 and PGND1 of power supply unit 10 is disconnected or that a connector contact failure has occurred. It becomes possible. If this detection circuit is provided on the inspection component side outside the apparatus, it is possible to avoid an increase in the cost of the product apparatus.

＜実施形態２の効果＞
以上述べたように、本実施形態に従えば、ＭＨｚ以上の高周波帯域で動作する＋３．３Ｖの信号制御系回路と数Ａ以上の電流が流れる＋２４Ｖのパワー系回路が混在するエンジンコントローラ基板で、両ＧＮＤが互いに独立した配線パターンで構成する。且つ、＋３．３Ｖ系回路のＧＮＤと＋２４Ｖ系回路のＧＮＤ間は、数ＭＨｚ以上の高周波帯域でインピーダンスが数Ω以下になるコンデンサおよびこのコンデンサに並列に接続されたダイオードとが接続される。 <Effect of Embodiment 2>
As described above, according to the present embodiment, an engine controller board in which a + 3.3V signal control system circuit operating in a high frequency band of MHz or higher and a + 24V power system circuit in which a current of several A or more flows are mixed, Both GNDs are constituted by mutually independent wiring patterns. In addition, between the GND of the + 3.3V system circuit and the GND of the + 24V system circuit, a capacitor having an impedance of several Ω or less in a high frequency band of several MHz or more and a diode connected in parallel to the capacitor are connected.

その結果、＋２４Ｖ系回路で発生したＧＮＤの電位変動がエンジンコントローラ基板上のパターンを介して＋３．３Ｖ系回路に伝播してしまうことを安価な構成で抑制可能となる。且つ、＋３．３Ｖ系回路と＋２４Ｖ系回路で相互に接続されるインタフェース部は、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。且つ、エンジンコントローラ基板の検査工程や製造上のトラブルや断線等によって、どちらかのＧＮＤがオープン接続状態になった場合においても、インタフェース部での電気的なストレスの印加を防止することが同時に可能となる。   As a result, it is possible to suppress the potential fluctuation of the GND generated in the + 24V system circuit from being propagated to the + 3.3V system circuit via the pattern on the engine controller board with an inexpensive configuration. In addition, the interface unit connected to each other by the + 3.3V system circuit and the + 24V system circuit can simultaneously transmit and receive high-speed signals without damaging the waveform quality. In addition, even if either GND is in an open connection state due to an inspection process of the engine controller board, manufacturing trouble, disconnection, etc., it is possible to simultaneously prevent the application of electrical stress at the interface section. It becomes.

［実施形態３］
実施形態３に従うプリント配線基板は、ＡＳＩＣやＣＰＵ等を搭載した信号制御系回路部とモータ等の数Ａ程度以上の電流が流れるパワー系回路部とが混在したプリント配線基板である。そして、信号制御回路部用のＧＮＤ配線パターンとパワー系回路部用のＧＮＤパターンとを、プリント配線基板内の配線パターンまたは配線プレーンでは互いに独立して構成することを特徴とする。且つ、各ＧＮＤパターン間を抵抗器を用いて接続するとともに、信号制御系回路及びパワー系回路の異なる系統の電源とＧＮＤ間あるいは電源と電源間をバイパスコンデンサで接続することを特徴とする。 [Embodiment 3]
The printed wiring board according to the third embodiment is a printed wiring board in which a signal control system circuit unit on which an ASIC, a CPU, and the like are mounted and a power system circuit unit through which a current of about several A or more such as a motor flows are mixed. Then, the GND wiring pattern for the signal control circuit section and the GND pattern for the power system circuit section are configured independently of each other in the wiring pattern or wiring plane in the printed wiring board. In addition, each GND pattern is connected using a resistor, and a power supply and a GND between different systems of the signal control system circuit and the power system circuit or between the power supply and the power supply are connected by a bypass capacitor.

なお、以下の説明では、各系統間を接続するコンデンサの接続構成以外の内容に関しては、実施形態１と同様であるため説明を省略する。   In the following description, the contents other than the connection configuration of the capacitors that connect the systems are the same as those in the first embodiment, and thus the description thereof is omitted.

＜実施形態３のプリント配線基板を含む装置の回路構成例＞
図６、図７、図８は、プリント配線基板を含む装置の回路構成の一例としてのレーザビームプリンタのユニット構成及びＧＮＤ接続構成を部分的に示したものである。なお、図１において説明した内容と同じ構成要素や信号には同じ参照番号や参照記号を付し、その説明は省略する。 <Circuit Configuration Example of Device Containing Printed Wiring Board of Embodiment 3>
6, 7, and 8 partially illustrate a unit configuration and a GND connection configuration of a laser beam printer as an example of a circuit configuration of an apparatus including a printed wiring board. The same components and signals as those described in FIG. 1 are denoted by the same reference numerals and reference symbols, and description thereof is omitted.

（実施形態３における高速信号の波形品位及び放射ノイズ）
（＋２４Ｖ系の電源とＳＧＮＤ２とをコンデンサで接続した例）
図６のエンジンコントローラ１７は、＋２４Ｖ系の電源配線パターンと＋３．３Ｖ系のＧＮＤ配線パターンＳＧＮＤ２間をコンデンサＣ１６を用いて接続したものである。 (Waveform quality and radiation noise of high-speed signal in Embodiment 3)
(Example of + 24V system power supply and SGND2 connected by a capacitor)
The engine controller 17 shown in FIG. 6 is formed by connecting a + 24V power supply wiring pattern and a + 3.3V GND wiring pattern SGND2 using a capacitor C16.

エンジンコントローラ１７の回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、＋２４Ｖ電源およびＰＧＮＤ３を介した経路で帰還電流が戻っていく（図６の太線参照）。   The control signal output from the circuit 20 of the engine controller 17 is input to the motor control drive circuit 23, and the feedback current returns through a path via the + 24V power supply and PGND3 (see the thick line in FIG. 6).

まず、＋２４Ｖ電源を介した帰還電流について説明する。＋２４Ｖ電源を介した帰還電流は、＋２４Ｖ電源から線材の寄生インダクタンスＬ３７、エンジンコントローラ１６の寄生インダクタンスＬ３４を介してコンデンサＣ１６へと流れていく。コンデンサＣ１６は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１６と寄生インダクタンスＬ２６を介してＳＧＮＤ２へと高周波電流として流れ、回路２０に戻る。   First, the feedback current through the + 24V power supply will be described. The feedback current via the + 24V power source flows from the + 24V power source to the capacitor C16 via the parasitic inductance L37 of the wire and the parasitic inductance L34 of the engine controller 16. The capacitor C16 is selected to have a low impedance (about 0.01 to 0.5Ω) in a band of about several MHz to 100 MHz. Therefore, the high-frequency component of the feedback current flows as a high-frequency current to SGND2 via the capacitor C16 and the parasitic inductance L26, and returns to the circuit 20.

次に、ＰＧＮＤ３を介した帰還電流について説明する。ＰＧＮＤ３を介した帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１６の寄生インダクタンスＬ４６、コンデンサＣ２１を介して、コンデンサＣ１６へと流れていく。コンデンサＣ２１およびコンデンサＣ１１は数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ２１およびコンデンサＣ１６と寄生インダクタンスＬ２６を介してＳＧＮＤ２へと高周波電流として流れ、回路２０に戻る。   Next, the feedback current via PGND3 will be described. The feedback current via PGND3 flows from PGND3 to parasitic capacitor L47 of wire 32, parasitic inductance L46 of engine controller 16, and capacitor C16. Capacitor C21 and capacitor C11 are selected to have a low impedance (about 0.01 to 0.5Ω) in a band of about several MHz to 100 MHz. Therefore, the high-frequency component of the feedback current flows as a high-frequency current to SGND2 via the capacitors C21 and C16 and the parasitic inductance L26, and returns to the circuit 20.

（ＰＧＮＤ２と＋３．３Ｖ系の電源とをコンデンサで接続した例）
図７のエンジンコントローラ１８は、＋２４Ｖ系のＧＮＤ配線パターンＰＧＮＤ２と＋３．３Ｖ系の電源配線パターン間を、コンデンサＣ１７を用いて接続されたものである。 (Example of connecting PGND2 and + 3.3V power supply with a capacitor)
The engine controller 18 in FIG. 7 is configured such that a + 24V-type GND wiring pattern PGND2 and a + 3.3V-type power supply wiring pattern are connected using a capacitor C17.

エンジンコントローラ１８の回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、ＰＧＮＤ３を介した経路で帰還電流が戻っていく（図７の太線参照）。   The control signal output from the circuit 20 of the engine controller 18 is input to the motor control drive circuit 23, and the feedback current returns along a path via the PGND 3 (see the thick line in FIG. 7).

ＰＧＮＤ３を介した帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１７の寄生インダクタンスＬ４６を介して、コンデンサＣ１７へと流れていく。コンデンサＣ１７は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１７を介して＋３．３Ｖ電源へと高周波電流として流れ、＋３．３Ｖ電源に接続されたコンデンサＣ２０を介して、回路２０に戻る。   The feedback current via PGND3 flows from PGND3 to the capacitor C17 via the parasitic inductance L47 of the wire 32 and the parasitic inductance L46 of the engine controller 17. The capacitor C17 is selected to have a low impedance (about 0.01 to 0.5Ω) in a band of about several MHz to 100 MHz. Therefore, the high-frequency component of the feedback current flows as a high-frequency current to the + 3.3V power source via the capacitor C17, and returns to the circuit 20 via the capacitor C20 connected to the + 3.3V power source.

（＋２４Ｖ系の電源と＋３．３Ｖ系の電源とをコンデンサで接続した例）
図８のエンジンコントローラ１９は、＋２４Ｖ系の電源配線パターンと＋３．３Ｖ系の電源配線パターン間をコンデンサＣ１８を用いて接続したものである。 (Example of + 24V power supply and + 3.3V power supply connected by a capacitor)
The engine controller 19 shown in FIG. 8 is obtained by connecting a + 24V system power supply wiring pattern and a + 3.3V system power supply wiring pattern using a capacitor C18.

エンジンコントローラ１９の回路２０から出力された制御信号は、モータ制御駆動回路２３に入力され、＋２４Ｖ電源およびＰＧＮＤ３を介した経路で帰還電流が戻っていく（図８の太線参照）。   The control signal output from the circuit 20 of the engine controller 19 is input to the motor control drive circuit 23, and the feedback current returns through a path via the + 24V power supply and PGND3 (see the thick line in FIG. 8).

まず、＋２４Ｖ電源を介した帰還電流について説明する。＋２４Ｖ電源を介した帰還電流は、＋２４Ｖ電源から線材の寄生インダクタンスＬ３７、エンジンコントローラ１６の寄生インダクタンスＬ３４を介して、コンデンサＣ１８へと流れていく。コンデンサＣ１８は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ１８と寄生インダクタンスＬ１４を介して＋３．３Ｖ系の電源配線へと高周波電流として流れ、回路２０に戻る。   First, the feedback current through the + 24V power supply will be described. The feedback current via the + 24V power source flows from the + 24V power source to the capacitor C18 via the parasitic inductance L37 of the wire and the parasitic inductance L34 of the engine controller 16. The capacitor C18 is selected to have a low impedance (about 0.01 to 0.5Ω) in a band of about several MHz to 100 MHz. Therefore, the high-frequency component of the feedback current flows as a high-frequency current to the + 3.3V system power supply wiring via the capacitor C18 and the parasitic inductance L14, and returns to the circuit 20.

次に、ＰＧＮＤ３を介した帰還電流について説明する。ＰＧＮＤ３を介した帰還電流は、ＰＧＮＤ３から線材３２の寄生インダクタンスＬ４７、エンジンコントローラ１８の寄生インダクタンスＬ４６、コンデンサＣ２１を介して、コンデンサＣ１８へと流れていく。コンデンサＣ２１およびコンデンサＣ１８は、数ＭＨｚ〜１００ＭＨｚ程度の帯域で低インピーダンス（０．０１〜０．５Ω程度）となるよう選定されている。そのため、帰還電流の高周波成分は、コンデンサＣ２１およびコンデンサＣ１８と寄生インダクタンスＬ１４を介して＋３．３Ｖ系の電源配線へと高周波電流として流れ、＋３．３Ｖ電源に接続されたコンデンサＣ２０を介して、回路２０に戻る。   Next, the feedback current via PGND3 will be described. The feedback current through PGND3 flows from PGND3 to the capacitor C18 via the parasitic inductance L47 of the wire 32, the parasitic inductance L46 of the engine controller 18, and the capacitor C21. Capacitor C21 and capacitor C18 are selected to have a low impedance (about 0.01 to 0.5Ω) in a band of about several MHz to 100 MHz. Therefore, the high-frequency component of the feedback current flows as a high-frequency current to the + 3.3V system power supply wiring via the capacitors C21 and C18 and the parasitic inductance L14, and the circuit is connected to the circuit via the capacitor C20 connected to the + 3.3V power supply. Return to 20.

つまり、本実施形態のエンジンコントローラ１７〜１９はいずれも、より短い経路のパターン配線を介して高周波成分の帰還電流が流れるように構成されている。すなわち、＋３．３Ｖ信号制御系の電源配線およびＳＧＮＤ２と＋２４Ｖパワー系の電源配線およびＰＧＮＤ２に対して、少なくともいずれかの経路でコンデンサを用いて接続する構成とした。そのため、帰還電流が流れる経路で生じる雑音電圧が小さく抑制されて、高速信号の波形品位を良好に保持することが可能となる。その結果、高速の信号線からディファレンシャルモードで放射されていた高周波ノイズを抑制することが可能となる。   That is, all of the engine controllers 17 to 19 of the present embodiment are configured such that a high-frequency component feedback current flows through a pattern wiring of a shorter path. In other words, the power supply wiring of the + 3.3V signal control system and the SGND2 are connected to the power supply wiring of the + 24V power system and the PGND2 using a capacitor through at least one of the paths. For this reason, the noise voltage generated in the path through which the feedback current flows is suppressed to be small, and the waveform quality of the high-speed signal can be satisfactorily maintained. As a result, it is possible to suppress high-frequency noise radiated from the high-speed signal line in the differential mode.

（実施形態３におけるＫＨｚ帯域の大電流）
また、実施形態３の構成では、実施形態１と同様に、抵抗器Ｒ１０がＰＧＮＤ２とＳＧＮＤ２の間に接続されている。そのため、モータユニット１２のＰＧＮＤ３に発生したラッシュ電流は、エンジンコントローラのＳＧＮＤ２を介した経路、つまり寄生インダクタンスＬ２６，Ｌ２５、Ｌ２２〜Ｌ２０、Ｌ４０の経路で電解コンデンサＣ２へ戻っていく方の比率が低く抑制される。すなわち、ラッシュ電流は、寄生インダクタンスＬ４７〜Ｌ４５、Ｌ４２、Ｌ４１の経路で電解コンデンサＣ２へ戻っていく。 (Large current in the KHz band in the third embodiment)
Further, in the configuration of the third embodiment, as in the first embodiment, the resistor R10 is connected between PGND2 and SGND2. Therefore, the ratio of the rush current generated in PGND3 of the motor unit 12 to the electrolytic capacitor C2 through the path through the engine controller SGND2, that is, the paths of the parasitic inductances L26, L25, L22 to L20, and L40, is low. It is suppressed. That is, the rush current returns to the electrolytic capacitor C2 through the path of the parasitic inductances L47 to L45, L42, and L41.

その結果、＋２４Ｖ系にラッシュ電流が流れることによってＰＧＮＤ２の電位が上昇した場合においても、＋３．３Ｖ系のＳＧＮＤ２の電位は安定に保持されることが可能となる。つまり、従来のような大容量の電解コンデンサを搭載することなく、＋２４Ｖ系で発生するラッシュ電流に対し、誤動作の生じないエンジンコントローラを安価に構成することが可能となる。   As a result, even when the potential of PGND2 rises due to the rush current flowing through the + 24V system, the potential of the + 3.3V system SGND2 can be stably maintained. In other words, an engine controller that does not malfunction due to a rush current generated in the + 24V system can be configured at low cost without mounting a conventional large-capacity electrolytic capacitor.

（実施形態３におけるＧＮＤの片浮き防止）
また、実施形態３の構成では、実施形態１と同様に、＋３．３Ｖ系のＳＧＮＤ２と＋２４Ｖ系のＰＧＮＤ２間が数Ω程度の直流抵抗で接続されている。そのために、どちらかのＧＮＤが検査工程や製造上のトラブルや断線等によって、装置のＧＮＤから非接続状態となった場合においても、ＧＮＤの片浮きを防止することができる。従って、＋３．３Ｖ系と＋２４Ｖ系のインタフェース部等に電気的なストレスを与えることから回避することが可能となる。 (Grounding prevention of GND in Embodiment 3)
In the configuration of the third embodiment, as in the first embodiment, the + 3.3V system SGND2 and the + 24V system PGND2 are connected by a DC resistance of about several Ω. Therefore, even when one of the GNDs is disconnected from the GND of the apparatus due to an inspection process, a manufacturing trouble, a disconnection, or the like, the GND can be prevented from floating. Therefore, electrical stress is applied to the + 3.3V system and + 24V system interface sections, and the like can be avoided.

＜実施形態３の効果＞
以上述べたように、本実施形態に従えば、ＭＨｚ以上の高周波帯域で動作する＋３．３Ｖの信号制御系回路と数Ａ以上の電流が流れる＋２４Ｖのパワー系回路が混在するエンジンコントローラ基板において、両ＧＮＤが互いに独立した配線パターンで構成される。且つ、＋３．３Ｖ系回路のＧＮＤと＋２４Ｖ系回路のＧＮＤ間は、数ＭＨｚ以上の高周波帯域でインピーダンスが数Ω以下になるコンデンサおよびこのコンデンサに並列に接続された数Ω程度の抵抗器とが接続される。 <Effect of Embodiment 3>
As described above, according to this embodiment, in an engine controller board in which a + 3.3V signal control system circuit operating in a high frequency band of MHz or higher and a + 24V power system circuit in which a current of several A or more flows are mixed, Both GNDs are composed of mutually independent wiring patterns. In addition, between the GND of the + 3.3V system circuit and the GND of the + 24V system circuit, there is a capacitor having an impedance of several Ω or less in a high frequency band of several MHz or more and a resistor of several Ω connected in parallel to the capacitor. Connected.

その結果、＋２４Ｖ系回路で発生したＧＮＤの電位変動がエンジンコントローラ基板上のパターンを介して＋３．３Ｖ系回路に伝播してしまうことを安価な構成で抑制可能となる。且つ、＋３．３Ｖ系回路と＋２４Ｖ系回路で相互に接続されるインタフェース部は、波形品位を損なうことなく高速な信号の送受信を行うことも同時に可能となる。且つ、エンジンコントローラ基板の検査工程や製造上のトラブルや断線等によって、どちらかのＧＮＤがオープン接続状態になった場合においても、インタフェース部での電気的なストレスの印加を防止することが同時に可能となる。   As a result, it is possible to suppress the potential fluctuation of the GND generated in the + 24V system circuit from being propagated to the + 3.3V system circuit via the pattern on the engine controller board with an inexpensive configuration. In addition, the interface unit connected to each other by the + 3.3V system circuit and the + 24V system circuit can simultaneously transmit and receive high-speed signals without damaging the waveform quality. In addition, even if either GND is in an open connection state due to an inspection process of the engine controller board, manufacturing trouble, disconnection, etc., it is possible to simultaneously prevent the application of electrical stress at the interface section. It becomes.

なお、上記実施形態では、プリント配線基板を有する装置としてレーザビームプリンタを代表させて説明した。しかしながら、本発明は、数ＭＨｚ以上の高周波帯域で動作する信号制御系回路と数Ａ以上の電流が流れるパワー系回路が混在するプリント配線基板という条件下のあらゆるプリント配線基板、またそれを有する装置に適用可能である。そして、これらも本発明の範囲に含まれるものである。   In the above embodiment, a laser beam printer has been described as an example of an apparatus having a printed wiring board. However, the present invention relates to any printed wiring board under the condition of a printed wiring board in which a signal control system circuit operating in a high frequency band of several MHz or more and a power system circuit in which a current of several A or more flows are mixed, and an apparatus having the same It is applicable to. These are also included in the scope of the present invention.

実施形態１に従うプリント配線基板を有する装置の構成例を簡易的に示す回路図である。It is a circuit diagram which shows simply the example of a structure of the apparatus which has a printed wiring board according to Embodiment 1. 実施形態１に従うプリント配線基板のパターン配線例を模式的に示す図である。It is a figure which shows typically the example of pattern wiring of the printed wiring board according to Embodiment 1. FIG. 実施形態１に従うプリント配線基板のパターン配線の拡張例を模式的に示す図である。It is a figure which shows typically the example of expansion of the pattern wiring of the printed wiring board according to Embodiment 1. 実施形態１に従う高周波電流の還流経路を簡易的に示す図である。It is a figure which shows simply the return path | route of the high frequency current according to Embodiment 1. 実施形態１に従う大電流の還流経路を簡易的に示す図である。It is a figure which shows simply the return path | route of the large current according to Embodiment 1. FIG. 実施形態２に従うプリント配線基板を有する装置の構成例を簡易的に示す回路図である。It is a circuit diagram which shows simply the example of a structure of the apparatus which has a printed wiring board according to Embodiment 2. 実施形態２に従うプリント配線基板のＧＮＤ間接続の変形例を簡易的に示す図である。It is a figure which shows simply the modification of the connection between GND of the printed wiring board according to Embodiment 2. FIG. 実施形態２に従うプリント配線基板のＧＮＤ間接続の他の変形例を簡易的に示す図である。It is a figure which shows simply the other modification of the connection between GND of the printed wiring board according to Embodiment 2. FIG. 実施形態２に従うプリント配線基板のＧＮＤ間接続のさらに他の変形例を簡易的に示す図である。It is a figure which shows simply the further another modification of the connection between GND of the printed wiring board according to Embodiment 2. FIG. 実施形態３に従うプリント配線基板におけるコンデンサの接続例を簡易的に示す図である。It is a figure which shows simply the example of a connection of the capacitor | condenser in the printed wiring board according to Embodiment 3. 実施形態３に従うプリント配線基板におけるコンデンサの他の接続例を簡易的に示す図である。It is a figure which shows simply the other connection example of the capacitor | condenser in the printed wiring board according to Embodiment 3. 実施形態３に従うプリント配線基板におけるコンデンサのさらに他の接続例を簡易的に示す図である。It is a figure which shows simply the further example of a connection of the capacitor | condenser in the printed wiring board according to Embodiment 3. FIG. 従来のプリント配線基板を有する装置の構成例を簡易的に示す回路図である。It is a circuit diagram which shows simply the structural example of the apparatus which has the conventional printed wiring board. 従来のプリント配線基板のパターン配線例を模式的に示す図である。It is a figure which shows typically the example of pattern wiring of the conventional printed wiring board.

符号の説明Explanation of symbols

１０ 電源ユニット
１１ エンジンコントローラ
１２ モータユニット
１６ エンジンコントローラ
１７ エンジンコントローラ
１８ エンジンコントローラ
１９ エンジンコントローラ
２０ 信号制御系回路
２１ パワー系回路
２２ モータ
２３ モータ制御駆動回路
３１ 線材
３２ 線材
３５ 線材
３６ 線材
１１１ エンジンコントローラ DESCRIPTION OF SYMBOLS 10 Power supply unit 11 Engine controller 12 Motor unit 16 Engine controller 17 Engine controller 18 Engine controller 19 Engine controller 20 Signal control system circuit 21 Power system circuit 22 Motor 23 Motor control drive circuit 31 Wire rod 32 Wire rod 35 Wire rod 36 Wire rod 111 Engine controller

Claims (17)

第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給装置から前記少なくとも２系統の直流電源が供給され、作動電流が流れて機械的に作動する手段または機械的な作動によって作動電流が流れる手段を有する作動装置に、前記第１系統の直流電源により発生する制御信号と前記第２系統の直流電源により発生する作動電流とを供給するように構成されたプリント配線基板であって、
前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、
前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、ｋＨｚ以下の低周波のノイズ電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とするプリント配線基板。 The at least two systems of DC power are supplied from a power supply device that supplies at least two systems of DC power including the first system and the second system, and an operating current flows to mechanically operate or mechanical operation A printed wiring board configured to supply a control signal generated by the first system DC power supply and an operation current generated by the second system DC power supply to an operating device having means for operating current flow. And
A pair of the first system power wiring and the first system GND wiring, a pair of the second system power wiring and the second system GND wiring,
Wherein the first line of the GND wiring and the second system of GND lines, the printed circuit is constituted in a in an independent wiring patterns or wiring plane board, the second system and GND wiring of the first system Between the GND wiring and the GND wiring, a low frequency noise current of kHz or less is blocked and a potential difference between both ends is limited to a predetermined value or less, and at least one capacitive element connected in parallel to the limiting element. A printed wiring board characterized by being connected. 前記少なくとも１つの容量性素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間に直列に接続された複数の容量性素子であることを特徴とする請求項１に記載のプリント配線基板。 Wherein the at least one capacitive element, according to claim 1, characterized in that a plurality of capacitive elements connected in series between the GND wiring of the second system and GND wiring of the first system Printed wiring board. 前記制限素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とが前記電源供給装置の対応するＧＮＤ配線と接続する前記プリント配線基板の位置の近傍に配置されていることを特徴とする請求項１または２に記載のプリント配線基板。   The limiting element is arranged in the vicinity of the position of the printed wiring board where the GND wiring of the first system and the GND wiring of the second system are connected to the corresponding GND wiring of the power supply device. The printed wiring board according to claim 1 or 2. 前記制限素子は抵抗器であり、
前記抵抗器の抵抗値は、前記抵抗器で生じる電圧降下が前記プリント配線基板に搭載される回路の誤動作を防止する第１抵抗値以上であって、前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線のいずれか一方が前記電源供給装置のＧＮＤ配線と非接続となる状態において、前記抵抗器に電流が流れることによって前記抵抗器の両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧との低い方の電圧以下となる第２抵抗値以下の範囲に選定されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線基板。 The limiting element is a resistor;
The resistance value of the resistor is equal to or higher than a first resistance value for preventing a voltage drop generated in the resistor from malfunctioning a circuit mounted on the printed wiring board, and the GND wiring of the first system or the second resistance In a state where any one of the GND wirings of the system is disconnected from the GND wiring of the power supply device, a potential difference generated at both ends of the resistor due to a current flowing through the resistor becomes a power supply voltage of the first system. printed circuit board according to any one of claims 1 to 3, characterized in that it is selected in the lower second resistance value following range of a voltage below the supply voltage of the second system. 前記制限素子はインダクタンス素子であり、
前記インダクタンス素子のインピーダンス値は、前記インダクタンス素子で生じる電圧降下が前記プリント配線基板に搭載される回路の誤動作を防止する第１インピーダンス値以上であって、前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線のいずれか一方が前記電源供給装置のＧＮＤ配線と非接続となる状態において、前記インダクタンス素子に電流が流れることによって前記インダクタンス素子の両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧との低い方の電圧以下となる第２インピーダンス値以下の範囲に選定されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線基板。 The limiting element is an inductance element;
The impedance value of the inductance element is equal to or greater than a first impedance value for preventing a voltage drop generated in the inductance element from malfunctioning a circuit mounted on the printed wiring board, and the GND wiring of the first system or the second In a state where any one of the GND wirings of the system is not connected to the GND wiring of the power supply device, a potential difference generated at both ends of the inductance element due to a current flowing through the inductance element becomes a power supply voltage of the first system. printed circuit board according to any one of claims 1 to 3, characterized in that it is selected in the lower second impedance value the range as a voltage below the supply voltage of the second system. 前記制限素子は双方向に並列に接続されたダイオードであり、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線間をいずれの方向からも電流が流れるように接続されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線基板。 The limiting element is a diode connected in parallel in both directions, and is connected so that a current flows between the GND wiring of the first system and the GND wiring of the second system from any direction. The printed wiring board according to any one of claims 1 to 3 . 前記制限素子は前記第２系統のＧＮＤ配線から前記第１系統のＧＮＤ配線に電流が流れる方向に接続されたツェナーダイオードであり、
前記ツェナーダイオードは、前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線のいずれか一方が前記電源供給装置のＧＮＤ配線と非接続となる状態において、前記ツェナーダイオードに電流が流れることによって前記ツェナーダイオードの両端に生じる電位差が前記第１系統の電源電圧と前記第２系統の電源電圧とのいずれか低い方の電圧以下の範囲となるように選定されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線基板。 The limiting element is a Zener diode connected in a direction in which a current flows from the GND wiring of the second system to the GND wiring of the first system,
The Zener diode is configured such that a current flows through the Zener diode in a state where one of the GND wiring of the first system or the GND wiring of the second system is disconnected from the GND wiring of the power supply device. The potential difference generated between both ends of the Zener diode is selected so as to be in a range equal to or lower than the lower one of the power supply voltage of the first system and the power supply voltage of the second system. 4. The printed wiring board according to any one of items 1 to 3 . 前記第１系統のＧＮＤ配線または前記第２系統のＧＮＤ配線の間に前記制限素子と直列に接続された抵抗器を含むことを特徴とする請求項６または７に記載のプリント配線基板。 Printed circuit board according to claim 6 or 7, characterized in that it comprises the limiting element connected in series with the resistor between the GND wiring or GND wiring of the second system of the first system. 電源配線が配線パターンまたは配線プレーンで少なくとも２系統に独立または分岐され、ＧＮＤ配線が配線パターンまたは配線プレーンで接続された、第１系統及び第２系統を含む少なくとも２系統の直流電源を供給する電源供給部と、前記少なくとも２系統の直流電源が供給されるプリント配線基板と、前記電源供給装置と前記プリント配線基板とを接続する線材と、作動電流が流れて機械的に作動される手段または機械的な作動によって作動電流が流れる手段を有する作動部とを備えた装置において、
前記プリント配線基板が、
前記第１系統の電源配線と前記第１系統のＧＮＤ配線との対と、前記第２系統の電源配線と前記第２系統のＧＮＤ配線との対とを有し、
前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とは、前記プリント配線基板内で独立した配線パターンまたは配線プレーンで構成されており、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間は、ｋＨｚ以下の低周波のノイズ電流を阻止すると共に両端の電位差を所定値以下に制限する制限素子及び前記制限素子に並列に接続された少なくとも１つの容量性素子を介して接続されていることを特徴とする装置。 A power supply for supplying at least two systems of DC power including the first system and the second system, in which the power supply wiring is independent or branched into at least two systems by a wiring pattern or wiring plane, and the GND wiring is connected by the wiring pattern or wiring plane. A supply unit, a printed wiring board to which the at least two systems of DC power are supplied, a wire connecting the power supply device and the printed wiring board, and a means or a machine that is mechanically operated with an operating current flowing An apparatus having an actuating part having a means for causing an operating current to flow by a typical operation,
The printed wiring board is
A pair of the first system power wiring and the first system GND wiring, a pair of the second system power wiring and the second system GND wiring,
Wherein the first line of the GND wiring and the second system of GND lines, the printed circuit is constituted in a in an independent wiring patterns or wiring plane board, the second system and GND wiring of the first system Between the GND wiring and the GND wiring, a low frequency noise current of kHz or less is blocked and a potential difference between both ends is limited to a predetermined value or less, and at least one capacitive element connected in parallel to the limiting element. A device characterized by being connected. 前記少なくとも１つの容量性素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線との間に直列に接続された複数の容量性素子からなることを特徴とする請求項９に記載の装置。 Wherein the at least one capacitive element, according to claim 9, characterized in that it consists of a plurality of capacitive elements connected in series between the GND line and GND wiring of the first system and the second system Equipment. 前記制限素子は、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線とが前記電源供給部の対応するＧＮＤ配線と接続する前記プリント配線基板の位置の近傍に配置されていることを特徴とする請求項９または１０に記載の装置。 The limiting element is arranged in the vicinity of the position of the printed wiring board where the GND wiring of the first system and the GND wiring of the second system are connected to the corresponding GND wiring of the power supply unit. The apparatus according to claim 9 or 10 . 前記制限素子は、抵抗器、インダクタンス素子、双方向に並列に接続されたダイオード、前記第２系統のＧＮＤ配線から前記第１系統のＧＮＤ配線に電流が流れる方向に接続されたツェナーダイオードのいずれかであることを特徴とする請求項９乃至１１のいずれか１項に記載の装置。 The limiting element is any one of a resistor, an inductance element, a diode connected in parallel in both directions, and a Zener diode connected in a direction in which a current flows from the second GND wiring to the first GND wiring. apparatus according to any one of claims 9 to 11, characterized in that. 前記第１系統の電源配線および前記第１系統のＧＮＤ配線は制御信号を生成して伝達する信号制御系回路へ電源供給として接続され、前記第２系統の電源配線および前記第２系統のＧＮＤ配線はパワー系回路である大電流回路への電力供給として接続されることを特徴とする請求項９乃至１２のいずれか１項に記載の装置。 The first system power wiring and the first system GND wiring are connected as a power supply to a signal control system circuit that generates and transmits a control signal, and the second system power wiring and the second system GND wiring. apparatus according to any one of claims 9 to 12, characterized in that it is connected as a power supply to the high-current circuit which is a power system circuit. 前記信号制御系回路は、ＭＨｚ帯域以上の基本波成分を備えた信号回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、マイクロコントローラ、ＡＳＩＣのいずれかを含むことを特徴とする請求項１３に記載の装置。 The signal control system circuit, a signal circuit with a MHz band or of the fundamental wave component, A / D converter circuit, D / A converter circuit, a microcontroller, to claim 13, characterized in that it comprises any of the ASIC The device described. 前記大電流回路は、ＫＨｚ帯域の基本波成分を備えた回路であって、モータ、アクチュエータ、開閉動作するスイッチの下流に容量性素子が構成される回路を含むことを特徴とする請求項１３または１４に記載の装置。 The large-current circuit is a circuit with a fundamental wave component of the KHz band, motor, actuator, capacitive elements downstream of the switch for opening and closing operation, characterized in that it comprises a constitute circuit according to claim 13 or 14. The apparatus according to 14 . 前記プリント配線基板が少なくとも２つの前記作動部と各線材で接続された装置であって、
前記各線材が接続された前記プリント配線基板の各線材の接続個所の近傍に、前記第１系統のＧＮＤ配線と前記第２系統のＧＮＤ配線を接続する容量性素子をそれぞれ設けていることを特徴とする請求項９乃至１５のいずれか１項に記載の装置。 The printed wiring board is an apparatus in which at least two of the operating parts are connected to each other by a wire,
Capacitive elements for connecting the first-system GND wiring and the second-system GND wiring are respectively provided in the vicinity of connection points of the respective wire materials of the printed wiring board to which the respective wire materials are connected. The apparatus according to any one of claims 9 to 15 . 前記装置はレーザビームプリンタを含む画像形成装置であることを特徴とする請求項９乃至１６のいずれか１項に記載の装置。 Apparatus according to any one of claims 9 to 16, wherein the apparatus is an image forming apparatus including a laser beam printer.
JP2008202422A 2008-08-05 2008-08-05 Printed wiring board and apparatus having the printed wiring board Expired - Fee Related JP5060422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008202422A JP5060422B2 (en) 2008-08-05 2008-08-05 Printed wiring board and apparatus having the printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008202422A JP5060422B2 (en) 2008-08-05 2008-08-05 Printed wiring board and apparatus having the printed wiring board

Publications (3)

Publication Number Publication Date
JP2010040787A JP2010040787A (en) 2010-02-18
JP2010040787A5 JP2010040787A5 (en) 2011-09-22
JP5060422B2 true JP5060422B2 (en) 2012-10-31

Family

ID=42013017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008202422A Expired - Fee Related JP5060422B2 (en) 2008-08-05 2008-08-05 Printed wiring board and apparatus having the printed wiring board

Country Status (1)

Country Link
JP (1) JP5060422B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589697B2 (en) 2012-04-23 2017-03-07 Murata Manufacturing Co., Ltd. Electroconductive composition, composite material and production methods thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5953965B2 (en) * 2012-06-13 2016-07-20 株式会社ジェイテクト Abnormality detection device for rotation angle sensor
JP5740427B2 (en) * 2013-03-29 2015-06-24 本田技研工業株式会社 Control device provided with circuit board
JP6066822B2 (en) * 2013-05-08 2017-01-25 三菱電機株式会社 Ground structure, control device, and control system
JP6823384B2 (en) 2016-05-27 2021-02-03 キヤノン株式会社 Recording head and recording device
JP7067339B2 (en) 2018-07-25 2022-05-16 株式会社デンソー Drive device and electric power steering device using this
JP7247503B2 (en) * 2018-09-25 2023-03-29 富士フイルムビジネスイノベーション株式会社 Image forming device and substrate
JP7087899B2 (en) * 2018-10-03 2022-06-21 株式会社デンソー Drive circuit and circuit board including the circuit
CN117063618B (en) * 2021-04-06 2024-05-17 三菱电机株式会社 Printed circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235775A (en) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp Multilayer printed wiring substrate
JPH10242601A (en) * 1997-02-25 1998-09-11 Canon Inc Method for connecting printed wiring board with housing, and electronic apparatus
JP3773245B2 (en) * 2002-09-17 2006-05-10 ケル株式会社 Fan drive control circuit
JP5437558B2 (en) * 2006-11-16 2014-03-12 三菱電機株式会社 Electromagnetic noise countermeasure structure for printed circuit boards
JP5034453B2 (en) * 2006-11-16 2012-09-26 株式会社デンソー Electronic component built-in multilayer board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589697B2 (en) 2012-04-23 2017-03-07 Murata Manufacturing Co., Ltd. Electroconductive composition, composite material and production methods thereof

Also Published As

Publication number Publication date
JP2010040787A (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5060422B2 (en) Printed wiring board and apparatus having the printed wiring board
US8063480B2 (en) Printed board and semiconductor integrated circuit
JP3432505B1 (en) System using power converter
JP5063572B2 (en) In-vehicle electronic control unit
US10165673B2 (en) Electronic device
JP5084153B2 (en) Printed board
JP4108717B2 (en) Printed circuit board
KR20030081042A (en) Open-circuit failure-detection circuit
US10712759B2 (en) System and method for enhancing bandwidth of low-dropout regulators using power transmission lines for high speed input output drivers
JP2018038216A (en) Electric power conversion device
CN112004292B (en) LED overvoltage protection circuit, power module and electronic equipment
JP4923865B2 (en) Inverter device
JP5916390B2 (en) Power supply unit and LED lighting device using the same
KR100481655B1 (en) Method and system for providing power fault tolerance in a network of chained computer systems through bidirectional links
JPH11126987A (en) Control device
JP2006121377A (en) Input circuit and semiconductor device
JP7518150B2 (en) Power supply semiconductor integrated circuit and power supply system
JP2006203990A (en) Motor driving system
CN111313658A (en) Drive control module and vehicle-mounted air conditioner
JP4152363B2 (en) Memory device and memory bus transmission system
JP5193954B2 (en) Switching power supply system
US9055674B2 (en) Printed circuit board
JP2000031650A (en) Printed circuit board
JP2009283519A (en) Connection structure of printed wiring board
JP2002278660A (en) Circuit for bi-directionally transmitting signal

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110804

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5060422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees