JP5047322B2 - プローブカード及びその製造方法 - Google Patents

プローブカード及びその製造方法 Download PDF

Info

Publication number
JP5047322B2
JP5047322B2 JP2010055017A JP2010055017A JP5047322B2 JP 5047322 B2 JP5047322 B2 JP 5047322B2 JP 2010055017 A JP2010055017 A JP 2010055017A JP 2010055017 A JP2010055017 A JP 2010055017A JP 5047322 B2 JP5047322 B2 JP 5047322B2
Authority
JP
Japan
Prior art keywords
probe
substrate
guide
wafer
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010055017A
Other languages
English (en)
Other versions
JP2010175552A (ja
Inventor
貴治 石川
文夫 黒鳥
忠男 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010055017A priority Critical patent/JP5047322B2/ja
Publication of JP2010175552A publication Critical patent/JP2010175552A/ja
Application granted granted Critical
Publication of JP5047322B2 publication Critical patent/JP5047322B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカード及びその製造方法に関するものである。
半導体集積回路を有するICデバイス等の電子部品を製造する場合、その製造歩留まりを向上させるために、通常、電子部品の段階(後工程)だけでなく、半導体ウエハの段階(前工程)でも集積回路の動作テストが行われる。
そのような試験には通常プローバが使用され、テストヘッドに電気的に接続された多数のプローブピンを備えたプローブカードと被試験半導体ウエハとを近接させて、プローブピンの先端部と半導体ウエハの外部端子とを電気的に接触させ、電気信号の授受を行うことにより、集積回路の動作テストを行っていた。
しかしながら、従来のプローブカード、特に垂直型のスプリングプローブピンを使用したプローブカードによって1回のコンタクトで試験することのきる半導体ウエハ中の集積回路の個数は限られており、したがって1枚の半導体ウエハ中における全ての集積回路を試験するには複数回のコンタクトを必要とし、試験に長時間を要していた。
また、携帯電話やPDAなどのデジタル電子機器は低価格化が進んでおり、それに伴って、デジタル電子機器に組み込まれるフラッシュメモリ等のICデバイスについても、低価格化の要求が高まっている。
試験の高スループット化及び低コスト化を図るために、半導体ウエハ中の全ての集積回路を一括して試験することが考えられる。しかし、近年の半導体ウエハは、8インチ、12インチと大型化しており、しかも集積回路は高密度化しているため、そのような半導体ウエハに対応するプローブカードを製造する場合、半導体ウエハの外部端子又は基板の接続端子に対するプローブピンの針位置精度が問題となる。
本発明は、このような実状に鑑みてなされたものであり、半導体ウエハの外部端子又は基板の接続端子に対するプローブピンの針位置精度を高く維持することのできるプローブカード及びその製造方法を提供することを目的とする。
上記目的を達成するために、第1に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、一端側がウエハ側プローブ部、他端側が基板側プローブ部となっている複数のプローブピンと、前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、前記プローブガイドは、半導体ウエハの熱膨張係数(線熱膨張係数)と実質的に同じ熱膨張係数(線熱膨張係数)を有する材料から構成されていることを特徴とするプローブカードを提供する(発明1)。
半導体ウエハ試験装置では、様々な試験条件下において、プローブカードと半導体ウエハの外部端子との針先位置精度を確保することが必要である。特に、半導体ウエハの加熱試験などを行うときには、一例として85℃程度の温度まで半導体ウエハが加熱され、プローブカードも同様に加熱される。したがって、半導体ウエハと、プローブピンを支持しているプローブガイドとの熱膨張係数が異なっている場合には、加熱時に半導体ウエハの外部端子とプローブピンとの間に相対的な位置ずれが発生する。この位置ずれは、プローブカードにおけるプローブエリアが大きいほど大きくなり、プローブピンと半導体ウエハの外部端子とのコンタクトミスが生じることとなる。
上記発明(発明1)のプローブカードでは、プローブガイドは半導体ウエハの熱膨張係数と実質的に同じ熱膨張係数を有する材料から構成されているため、加熱下でのテスト時にも、半導体ウエハの外部端子とプローブピンとは、半導体ウエハとプローブガイドとの熱膨張差によるウエハ平面方向での位置ずれが発生しない。
第2に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、両端部に、弾性体によりそれぞれ外方に付勢されたウエハ側プローブ部及び基板側プローブ部を有する複数のプローブピンと、前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、前記プローブガイドは、前記プローブピンの基板側プローブ部を前記基板側に付勢した状態で、前記プローブガイドの周縁部及び平面方向内部において前記基板に固定されていることを特徴とするプローブカードを提供する(発明2)。
上記発明(発明2)のプローブカードでは、プローブガイドはプローブピンの基板側プローブ部を基板側に付勢しているため、プローブピンの基板側プローブ部と基板の接続端子との電気的な接続を確実に行うことができる。ただし、そのような構成を採用することにより、プローブガイドには、プローブピンによって基板の反対方向にプリロードが印加され、プローブピンの本数が多いとそのプリロードが大きくなり、プローブガイドは基板から浮き上がろうとする。
上記発明(発明2)のプローブカードでは、プローブガイドは、その周縁部だけでなく、平面方向内部においても基板に固定されているため、プローブピンのプリロードに起因するプローブガイドの反りや歪みが防止され、半導体ウエハの外部端子に対するプローブピンの針位置精度を高く維持することができる。
上記発明(発明2)においては、前記基板における前記プローブガイドの反対側には補強部材が設けられており、前記プローブガイドは、前記基板及び前記補強部材に固定されているのが好ましい(発明3)。
上記発明(発明3)によれば、プローブガイドの反りや歪みをより効果的に防止することができる。
上記発明(発明3)において、前記プローブガイドは、前記プローブガイドの平面方向内部において、前記補強部材側から挿入されるねじによって、前記基板及び前記補強部材に固定されているのが好ましい(発明4)。
上記発明(発明4)によれば、ねじは、その頭部ではなく軸部の断面積分のスペースだけしかプローブガイドを占有しないから、プローブガイドにおけるプローブピン相互間のスペースが狭い場合にも対応可能である。
第3に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、一端側がウエハ側プローブ部、他端側が基板側プローブ部となっている複数のプローブピンと、前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、前記プローブガイドは、前記プローブピンの基板側プローブ部が位置する基板側プローブガイドと、前記プローブピンのウエハ側プローブ部が位置するウエハ側プローブガイドとを積重してなることを特徴とするプローブカードを提供する(発明5)。
第4に本発明は、半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードの製造方法であって、プローブピンの基板側プローブ部が接触する接続端子を有する基板に対し、プローブピンの基板側プローブ部を収納する(案内する場合を含む。)収納孔が形成されている基板側プローブガイドを、前記基板の接続端子と前記基板側プローブガイドのガイド孔との位置合わせをした上で固定し、次いで、プローブピンのウエハ側プローブ部を案内するガイド孔が形成されているウエハ側プローブガイドを、プローブピンのウエハ側プローブ部が前記ウエハ側プローブガイドのガイド孔に挿入され、プローブピンの基板側プローブ部が前記基板側プローブガイドの収納孔に挿入されるようにして、前記基板側プローブガイドに積重して固定し、もって前記基板側プローブガイドと前記ウエハ側プローブガイドとにより、前記複数のプローブピンを半導体ウエハの外部端子の配列に対応するように配列して支持することを特徴とするプローブカードの製造方法を提供する(発明6)。
一般的に、プローブガイドと比較して基板の加工精度は低く、基板に形成される孔の位置等が必ずしも正確ではない場合があるが、上記発明(発明5,発明6)によれば、基板側プローブガイドの収納孔と基板の接続端子との位置合わせを、プローブピンに邪魔されることなく目視により確認して行った上で、基板側プローブガイドを基板に固定することができるため、基板の接続端子に対するプローブピンの針位置精度を高く維持することができる。
本発明のプローブカードによれば、半導体ウエハの外部端子又は基板の接続端子に対するプローブピンの針位置精度を高く維持することができるため、半導体ウエハ中の複数の集積回路を一括して確実に試験することができ、試験の高スループット化及び低コスト化を図ることができる。
本発明の一実施形態に係るプローブカードの平面図である。 図1に示すプローブカードの側面図である。 図1に示すプローブカードの裏面図である。 図1に示すプローブカードの各構成部材を示す分解斜視図である。 図1に示すプローブカードの基本構造を説明するための概略断面図である。 プローブピンの単体構造の一例を示す部分断面図である。
以下、本発明の一実施形態に係るプローブカードを図面に基づいて説明する。
本実施形態に係るプローブカード1は、図1〜図5に示すように、プリント基板10と、プリント基板10のテストヘッド側に設けられた補強部材(スティフナ)20と、プリント基板10のテストヘッドの反対側に設けられた上下2つのプローブガイド30,40と、プローブガイド30,40に支持された複数のプローブピン50とを備えて構成されている。
プローブガイド30は、プリント基板10におけるテストヘッドの反対側の面(表面)上に直接配置されるものであって、基板側プローブガイドを構成している(以下「プローブガイド30」を「基板側プローブガイド30」という場合がある)。また、プローブガイド40は、プローブガイド30上に積重して固定されるものであり、ウエハ側プローブガイドを構成している(以下「プローブガイド40」を「ウエハ側プローブガイド40」という場合がある)。
プローブガイド30,40には、被試験半導体ウエハに対応するプローブエリア31,41が形成され、そのプローブエリア31,41に、半導体ウエハの外部端子の配列に対応するように複数のプローブピン50が配列される。
基板側プローブガイド30の周縁部には、ねじ61が貫通する貫通孔32及びねじ62が貫通する貫通孔33がそれぞれ交互に複数形成されており、基板側プローブガイド30の中心部には、ねじ63が貫通する貫通孔34が1つ形成されている。また、ウエハ側プローブガイド40の周縁部には、ねじ61が貫通する貫通孔42が複数形成されており、ウエハ側プローブガイド40の中心部裏側には、ねじ63が螺合するねじ穴43が1つ形成されている。
2つのプローブガイド30,40は、例えば、セラミックス、シリコン、ガラス等の材料から構成され、本実施形態では、被試験半導体ウエハの熱膨張係数(線熱膨張係数)と実質的に同じ熱膨張係数(線熱膨張係数)を有する材料から構成されている。
本実施形態におけるプリント基板10は、プローブガイド30,40より大きな径を有する薄い円板形状をなしている。このプリント基板10の表面中央部には、接続端子としてのパッド13が、半導体ウエハの外部端子の配列に対応するようにして複数形成されている。また、プリント基板10の裏面外周部には、テストヘッドとの電気信号の授受を行うための接続端子14が形成されている。
プリント基板10におけるプローブガイド30,40の貫通孔32,42及びプローブガイド30の貫通孔33に対応する位置には、ねじ61が貫通する貫通孔11及びねじ62が貫通する貫通孔12がそれぞれ交互に複数形成されている。また、プリント基板10の中心部には、ねじ63が貫通する貫通孔15が1つ形成されている。
補強部材20は、プリント基板10の裏面中央部に設けられており、本実施形態では、全体として略皿状の形状を有し、周縁部はフランジ部23を形成している。このフランジ部23におけるプローブガイド30,40のねじ孔32,42及びプローブガイド30のねじ孔33に対応する位置には、ねじ61が螺合するねじ孔25及びねじ62が螺合するねじ孔26がそれぞれ交互に複数形成されている。
また、補強部材20の中心部には、ねじ63の頭部を収容する凹部21と、ねじ63が貫通する貫通孔22とが形成されている。
次に、2つのプローブガイド30,40に支持されているプローブピン50について説明する。
本実施形態におけるプローブピン50としては、図5及び図6に示すように、垂直型スプリングプローブ(ポゴピン)が使用される。
プローブピン50は、円筒状のチューブ53と、その中に収納された導電性のコイルスプリング54と、コイルスプリング54の弾撥力によって、ウエハ側に付勢されつつチューブ53の上端部に係止する導電性のウエハ側プランジャ51及び基板側に付勢されつつチューブ53の下端部に係止する導電性の基板側プランジャ52とから構成されている。
このような垂直型のプローブピン50は、それ自体単体で取り扱うことができるため、メンテナンス性に優れている。
基板側プローブガイド30には、プローブピン50のチューブ53を支持するとともに、基板側プランジャ52を収納するための収納孔30aが、基板側プローブガイド30を貫通するように形成されている。また、ウエハ側プローブガイド40には、プローブピン50のチューブ53を支持する支持孔40aと、ウエハ側プランジャ51を案内するためのガイド孔40bとが、ウエハ側プローブガイド40を貫通するように形成されている。
プローブピン50のウエハ側プランジャ51は、ウエハ側プローブガイド40のガイド孔40bから所定量臨出しており、コイルスプリング54の弾撥力によって下方向に弾性的に後退可能となっている。一方、プローブピン50の基板側プランジャ52は、基板側プローブガイド30の収納孔30aに収納された状態で、コイルスプリング54の弾撥力によってプリント基板10のパッド13に所定の接圧で接触している。
この状態において、プローブピン50のチューブ53の上端部は、コイルスプリング54の弾撥力によって付勢され、ウエハ側プローブガイド40における支持孔40aの上端面に当接している。このように、ウエハ側プローブガイド40には、プローブピン50によって上方へのプリロードが印加されている。
上記のようなプローブカード1を製造するには、最初に、基板側プローブガイド30をプリント基板10の上面で位置決めする。このとき、基板側プローブガイド30には、基板側プローブガイド30を貫通する収納孔30aが形成されているため、プリント基板10に形成された各パッド13が基板側プローブガイド30の収納孔30aから見えるようにして基板側プローブガイド30を位置決めすればよい。
そして、ねじ62を基板側プローブガイド30の貫通孔33及びプリント基板10の貫通孔12に挿入し、補強部材20のねじ孔26に螺合することにより、基板側プローブガイド30をプリント基板10及び補強部材20に固定する。
次いで、プローブピン50のウエハ側プランジャ51をウエハ側プローブガイド40のガイド孔40bに挿入し、プローブピン50のチューブ53をウエハ側プローブガイド40の支持孔40aに挿入するとともに、プローブピン50の基板側プランジャ52を基板側プローブガイド30の収納孔30aに挿入するようにして、ウエハ側プローブガイド40を基板側プローブガイド30に積重する。そして、ねじ61をウエハ側プローブガイド40の貫通孔42、基板側プローブガイド30の貫通孔32及びプリント基板10の貫通孔11に挿入し、補強部材20のねじ孔25に螺合するとともに、ねじ63を補強部材20の貫通孔22、プリント基板10の貫通孔15、基板側プローブガイド30の貫通孔34に挿入し、ウエハ側プローブガイド40のねじ穴43に螺合することにより、ウエハ側プローブガイド40を基板側プローブガイド30、プリント基板10及び補強部材20に固定する。
一般的に、プローブガイド30,40と比較してプリント基板10の加工精度は低く、プリント基板10に形成される貫通孔32の位置が必ずしも正確ではない場合があるが、以上のようなプローブカード1の製造方法によれば、基板側プローブガイド30の収納孔30aとプリント基板10のパッド13との位置合わせを、プローブピン50に邪魔されることなく目視により確認して行った上で、基板側プローブガイド30をプリント基板10に固定することができるため、プリント基板10のパッド13に対するプローブピン50の針位置精度を高く維持することができる。
また、本実施形態のプローブカード1では、ウエハ側プローブガイド40は、その周縁部だけでなく、平面方向内部である中心部において、ねじ63によって基板側プローブガイド30、プリント基板10及び補強部材20に固定されている。仮に、ウエハ側プローブガイド40がその周縁部だけで基板側プローブガイド30、プリント基板10及び補強部材20に固定された場合には、多数のプローブピン50によるプリロードによって、ウエハ側プローブガイド40の中央部が浮き上がるように反ってしまうおそれがあるが、上記のようにウエハ側プローブガイド40の中心部においても基板側プローブガイド30、プリント基板10及び補強部材20に固定されることにより、ウエハ側プローブガイド40の中央部の浮き上がりが防止され、半導体ウエハの外部端子に対するプローブピン50の針位置精度を高く維持することができる。かかるウエハ側プローブガイド40の反り防止効果は、補強部材20による補強によって、より顕著なものとなる。
なお、ウエハ側プローブガイド40中心部に螺合されるねじ63は、補強部材20側からら挿入され、ねじ63はその頭部ではなく軸部の断面積分のスペースだけしかプローブガイド30,40を占有しないから、プローブガイド30,40におけるプローブピン50相互間のスペースが狭い場合にも対応可能である。
本実施形態のプローブカード1を使用して加熱下で試験を行った場合、被試験半導体ウエハ及びプローブガイド30,40はそれぞれ熱によって膨張するが、プローブガイド30,40は、半導体ウエハの熱膨張係数と実質的に同じ熱膨張係数を有する材料から構成されているため、半導体ウエハの外部端子とプローブガイド30,40に支持されたプローブピン50とは、ウエハ平面方向での位置ずれが発生せず、したがって両者を確実にコンタクトさせることが可能である。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
例えば、プローブカード1は、必ずしも補強部材20を備えている必要はないし、プローブガイド30,40は、一体化されていてもよい。また、プローブガイド30,40をその平面方向内部でプリント基板10に固定するねじ63は、複数本設けられてもよいし、プローブガイド40の表面側から設けられてもよいし、省略されてもよい。
このような本発明のプローブカードは、例えば、フラッシュメモリ等のICデバイスの前工程試験として、半導体ウエハを1回のコンタクトで試験を行うのに有用である。
1…プローブカード
10…プリント基板
11,12,15…貫通孔
13…パッド
14…接続端子
20…補強部材
21…凹部
22…貫通孔
23…フランジ部
25,26…ねじ孔
30,40…プローブガイド
30a…収納孔
40a…支持孔
40b…ガイド孔
31,41…プローブエリア
32,33,34,42,…貫通孔
43…ねじ穴
50…プローブピン
51…ウエハ側プランジャ
52…基板側プランジャ
53…チューブ
54…コイルスプリング
61,62,63…ねじ

Claims (1)

  1. 半導体ウエハ試験装置のテストヘッドに電気的に接続されるとともに、半導体ウエハの外部端子に電気的に接触し、半導体ウエハの各集積回路を一括して試験に付すことのできるプローブカードであって、
    一端側がウエハ側プローブ部、他端側が基板側プローブ部となっている複数のプローブピンと、
    前記複数のプローブピンが半導体ウエハの外部端子の配列に対応して配列されるとともに、前記プローブピンの少なくともウエハ側プローブ部が臨出するように、前記複数のプローブピンを支持するプローブガイドと、
    前記プローブガイドに支持された前記プローブピンの基板側プローブ部が接触する接続端子を有する基板とを備え、
    前記プローブガイドは、前記プローブピンの基板側プローブ部が位置する基板側プローブガイドと、前記プローブピンのウエハ側プローブ部が位置するウエハ側プローブガイドとを積重してなり、
    前記基板側プローブガイドの周縁部には、第1のねじが貫通する第1の貫通孔と第2のねじが貫通する第2の貫通孔とがそれぞれ複数形成されており、
    前記ウエハ側プローブガイドの周縁部には、前記第1のねじが貫通する貫通孔が複数形成されており、
    前記基板には、前記第1のねじが貫通する第1の貫通孔と前記第2のねじが貫通する第2の貫通孔とがそれぞれ複数形成されており、
    前記第1のねじが前記基板側プローブガイドに形成された第1の貫通孔及び前記基板に形成された第1の貫通孔に挿入され、もって前記基板側プローブガイドと前記基板とが固定されており、
    前記第2のねじが前記基板側プローブガイドに形成された第2の貫通孔、前記ウエハ側プローブガイドに形成された貫通孔及び前記基板に形成された第2の貫通孔に挿入され、もって前記基板側プローブガイドと前記ウエハ側プローブガイドと前記基板とが固定されていることを特徴とするプローブカード。
JP2010055017A 2010-03-11 2010-03-11 プローブカード及びその製造方法 Expired - Fee Related JP5047322B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010055017A JP5047322B2 (ja) 2010-03-11 2010-03-11 プローブカード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055017A JP5047322B2 (ja) 2010-03-11 2010-03-11 プローブカード及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006519070A Division JPWO2005083773A1 (ja) 2004-02-27 2004-02-27 プローブカード及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010175552A JP2010175552A (ja) 2010-08-12
JP5047322B2 true JP5047322B2 (ja) 2012-10-10

Family

ID=42706637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055017A Expired - Fee Related JP5047322B2 (ja) 2010-03-11 2010-03-11 プローブカード及びその製造方法

Country Status (1)

Country Link
JP (1) JP5047322B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5581234B2 (ja) * 2011-01-14 2014-08-27 日本電子材料株式会社 プローブカード
US20160131702A1 (en) * 2014-11-10 2016-05-12 Teradyne, Inc. Assembling devices for probe card testing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3379920B2 (ja) * 1999-05-31 2003-02-24 株式会社エス・イー・アール Ic用ソケット
EP1400811B1 (en) * 2001-06-28 2015-09-30 NHK SPRING Co., Ltd. Support body assembly for conductive contactor
JP2004340794A (ja) * 2003-05-16 2004-12-02 Alps Electric Co Ltd 電子回路ユニットの測定装置
JP2005044693A (ja) * 2003-07-24 2005-02-17 Akutowan:Kk 測定用icソケット

Also Published As

Publication number Publication date
JP2010175552A (ja) 2010-08-12

Similar Documents

Publication Publication Date Title
US7482821B2 (en) Probe card and the production method
JP5426161B2 (ja) プローブカード
US7372286B2 (en) Modular probe card
JP4842640B2 (ja) プローブカードおよび検査方法
KR101164011B1 (ko) 프로브 카드
JP5306192B2 (ja) プローブカードの固定装置
KR101674135B1 (ko) 프로브 카드
JPH0792479B2 (ja) プローブ装置の平行度調整方法
JP4986592B2 (ja) 被験電気部品の検査のための電気検査装置ならびに検査方法
JP6209376B2 (ja) 電気的接続装置
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
JP2016095141A (ja) 半導体デバイスの検査ユニット
KR101816676B1 (ko) 프로브 카드
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
JP5047322B2 (ja) プローブカード及びその製造方法
KR20090014755A (ko) 프로브 카드 및 이를 갖는 웨이퍼 검사 장치
JP4962929B2 (ja) プローバ装置及びこれに用いるプローブ組立体
KR101115958B1 (ko) 프로브 카드
KR20100089694A (ko) 프로브 카드
JP4941169B2 (ja) プローブカード機構
TW202136791A (zh) 檢查治具、基板檢查裝置以及檢查裝置
KR100725456B1 (ko) 웨이퍼 검사용 프로브 카드
KR100903290B1 (ko) 듀얼 서포트 프레임을 갖는 프로브 카드
JP2015055511A (ja) 半導体デバイスの検査ユニット
KR100865770B1 (ko) 반도체 웨이퍼 검사용 프로브 카드

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120704

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120717

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees