JP5044353B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5044353B2 JP5044353B2 JP2007263885A JP2007263885A JP5044353B2 JP 5044353 B2 JP5044353 B2 JP 5044353B2 JP 2007263885 A JP2007263885 A JP 2007263885A JP 2007263885 A JP2007263885 A JP 2007263885A JP 5044353 B2 JP5044353 B2 JP 5044353B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- forming
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
請求項2に記載の発明は、請求項1に記載の発明において、前記突起電極の直径は10μm以下であり、高さは10μm以下であることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記突起電極を形成する前に、前記絶縁膜の開口部を介して露出された前記配線の接続パッド部上面および前記絶縁膜の開口部の内壁面にMCR−CVD法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記突起電極を形成することを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記突起電極は柱状電極であり、該柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記突起電極は上下導通用突起電極であり、前記絶縁膜上に第2の配線を前記上下導通用突起電極に接続させて形成する工程と、前記第2の配線を含む前記絶縁膜上に、前記第2の配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜を形成する工程と、前記オーバーコート膜の開口部内にMCR−CVD法により銅からなる柱状電極を前記第2の配線の接続パッド部に接続させて形成する工程と、を有することを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、前記柱状電極の直径は10μm以下であり、高さは10μm以下であることを特徴とするものである。
請求項7に記載の発明は、請求項5に記載の発明において、前記柱状電極を形成する前に、前記オーバーコート膜の開口部を介して露出された前記第2の配線の接続パッド部上面および前記オーバーコート膜の開口部の内壁面にMCR−CVD法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記柱状電極を形成することを特徴とするものである。
請求項8に記載の発明は、請求項5に記載の発明において、前記第2の配線の一部により渦巻き形状の薄膜誘導素子を形成することを特徴とするものである。
請求項9に記載の発明は、請求項5に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
図1はこの発明の第1実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置は、CSPと呼ばれるもので、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
図9はこの発明の第2実施形態としての製造方法により製造された半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、オーバーコート膜10の開口部11を介して露出された配線7の接続パッド部上面およびオーバーコート膜10の開口部11の内壁面にチタンからなる有底円筒状の銅拡散防止膜31を設け、銅拡散防止膜31内に柱状電極12を設け、柱状電極12および銅拡散防止膜31の上面に半田ボール13を設けた点である。
図10(A)はこの発明の第3実施形態としての製造方法により製造された半導体装置の断面図を示し、図10(B)はオーバーコート膜10および半田ボール13を省略した状態における一部の平面図を示す。この場合、図10(A)は図10(B)のA−A線に沿う部分に相当する断面図である。この半導体装置において、図1に示す半導体装置と大きく異なる点は、配線を2層構造とし、且つ、上側の配線の一部により渦巻き形状の薄膜誘導素子を形成した点である。
2 接続パッド
3 絶縁膜
5 保護膜
7 配線
10 オーバーコート膜
11 開口部
12 柱状電極
13 半田ボール
Claims (9)
- 半導体基板上に複数の配線を形成する工程と、
前記配線の形成後、前記配線を含む前記半導体基板上に、前記配線の接続パッド部に対応する部分に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の形成後、MCR−CVD法により前記絶縁膜の開口部内に選択的に銅を析出させて、その銅からなる突起電極を前記配線の接続パッド部に接続させて形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の発明において、前記突起電極の直径は10μm以下であり、高さは10μm以下であることを特徴とする半導体装置の製造方法。
- 請求項1に記載の発明において、前記突起電極を形成する前に、前記絶縁膜の開口部を介して露出された前記配線の接続パッド部上面および前記絶縁膜の開口部の内壁面にMCR−CVD法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記突起電極を形成することを特徴とする半導体装置の製造方法。
- 請求項1に記載の発明において、前記突起電極は柱状電極であり、該柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項1に記載の発明において、前記突起電極は上下導通用突起電極であり、
前記絶縁膜上に第2の配線を前記上下導通用突起電極に接続させて形成する工程と、
前記第2の配線を含む前記絶縁膜上に、前記第2の配線の接続パッド部に対応する部分に開口部を有するオーバーコート膜を形成する工程と、
前記オーバーコート膜の開口部内にMCR−CVD法により銅からなる柱状電極を前記第2の配線の接続パッド部に接続させて形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項5に記載の発明において、前記柱状電極の直径は10μm以下であり、高さは10μm以下であることを特徴とする半導体装置の製造方法。
- 請求項5に記載の発明において、前記柱状電極を形成する前に、前記オーバーコート膜の開口部を介して露出された前記第2の配線の接続パッド部上面および前記オーバーコート膜の開口部の内壁面にMCR−CVD法によりチタンからなる有底筒状の銅拡散防止膜を形成する工程を有し、この後に、前記銅拡散防止膜内に前記柱状電極を形成することを特徴とする半導体装置の製造方法。
- 請求項5に記載の発明において、前記第2の配線の一部により渦巻き形状の薄膜誘導素子を形成することを特徴とする半導体装置の製造方法。
- 請求項5に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263885A JP5044353B2 (ja) | 2007-10-10 | 2007-10-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007263885A JP5044353B2 (ja) | 2007-10-10 | 2007-10-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094304A JP2009094304A (ja) | 2009-04-30 |
JP5044353B2 true JP5044353B2 (ja) | 2012-10-10 |
Family
ID=40665988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007263885A Expired - Fee Related JP5044353B2 (ja) | 2007-10-10 | 2007-10-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5044353B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5226640B2 (ja) * | 2009-10-09 | 2013-07-03 | 株式会社テラミクロス | 半導体装置および半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3611317B2 (ja) * | 2001-11-15 | 2005-01-19 | 三菱重工業株式会社 | 金属膜作製方法及び金属膜作製装置 |
JP2005129874A (ja) * | 2003-10-27 | 2005-05-19 | Seiko Epson Corp | 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器 |
JP4340517B2 (ja) * | 2003-10-30 | 2009-10-07 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
JP2006041357A (ja) * | 2004-07-29 | 2006-02-09 | Fujikura Ltd | 半導体装置およびその製造方法 |
JP2006100534A (ja) * | 2004-09-29 | 2006-04-13 | Casio Micronics Co Ltd | 半導体装置 |
JP4317120B2 (ja) * | 2004-12-02 | 2009-08-19 | キヤノンアネルバ株式会社 | 金属膜作製装置及び金属膜作製方法 |
-
2007
- 2007-10-10 JP JP2007263885A patent/JP5044353B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009094304A (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4611943B2 (ja) | 半導体装置 | |
US6518092B2 (en) | Semiconductor device and method for manufacturing | |
JP5596919B2 (ja) | 半導体装置の製造方法 | |
JP3880602B2 (ja) | 半導体装置の製造方法、半導体装置 | |
JP2003203940A (ja) | 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器 | |
JP2008141170A (ja) | 半導体装置およびその製造方法 | |
JP2009503852A (ja) | ドライエッチプロセスを使用してアンダーバンプメタル層を効率的にパターニングする技術 | |
JP2016225466A (ja) | 半導体装置および半導体装置の製造方法 | |
CN111512431B (zh) | 用于预防焊料桥接的互连结构及相关***及方法 | |
JP2018107262A (ja) | 半導体装置及び半導体装置の製造方法 | |
US7553743B2 (en) | Wafer bonding method of system in package | |
JP3945380B2 (ja) | 半導体装置およびその製造方法 | |
JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
JP2009200361A (ja) | 半導体装置の製造方法 | |
TW200843085A (en) | Semiconductor device equipped with thin-film circuit elements | |
JP5044353B2 (ja) | 半導体装置の製造方法 | |
US8476741B2 (en) | Semiconductor device | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
JP2014157906A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012119444A (ja) | 半導体装置 | |
JP2001077195A (ja) | 半導体装置 | |
JP4686962B2 (ja) | 半導体装置の製造方法 | |
JP2008016553A (ja) | 半導体装置の製造方法 | |
JP2015211100A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |