JP5034153B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5034153B2 JP5034153B2 JP2004078009A JP2004078009A JP5034153B2 JP 5034153 B2 JP5034153 B2 JP 5034153B2 JP 2004078009 A JP2004078009 A JP 2004078009A JP 2004078009 A JP2004078009 A JP 2004078009A JP 5034153 B2 JP5034153 B2 JP 5034153B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- laser
- ion implantation
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体素子の製造方法に関し、特にＩＣ（Integrated Circuit）、ＭＯＳ（Metal Oxide Semiconductor）、絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor，以下「ＩＧＢＴ」）、フリーフォイーリングダイオード（Free Wheeling Diode，以下「ＦＷＤ」）等の半導体素子の製造方法に関する。 The present invention relates to the production how a semiconductor device, in particular IC (Integrated Circuit), MOS ( Metal Oxide Semiconductor), insulated gate bipolar transistors (Insulated Gate Bipolar Transistor, hereinafter "IGBT"), free follower Ealing diode (Free Wheeling Diode, relates to the following: "FWD") production how of semiconductor elements such as.
近年、コンピュータや通信機器の重要部分には、多数のトランジスタや抵抗などを、電気回路を構成するように接続して１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体素子を含むものはパワーＩＣと呼ばれている。 In recent years, an integrated circuit (IC) in which a large number of transistors, resistors, and the like are connected to form an electric circuit and integrated on one chip is frequently used in important parts of computers and communication devices. Among such ICs, those including power semiconductor elements are called power ICs.
ＩＧＢＴは、ＭＯＳＦＥＴの高速スイッチング、電圧駆動特性とバイポーラトランジスタの低オン電圧特性を備えたパワー素子である。ＩＧＢＴは、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）、スイッチング電源などの産業分野をはじめ、電子レンジ、炊飯器、ストロボなどの民生機器分野への応用が拡大してきている。そして、次世代に向けた開発も進んでおり、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴの開発により、応用装置の低損失化や高効率化が図られている。 The IGBT is a power element having high-speed switching of a MOSFET, voltage drive characteristics, and low on-voltage characteristics of a bipolar transistor. IGBTs have been increasingly applied to industrial fields such as general-purpose inverters, AC servos, uninterruptible power supplies (UPS), and switching power supplies, as well as consumer devices such as microwave ovens, rice cookers, and strobes. Development for the next generation is also progressing, and the development of lower on-voltage IGBTs using a new chip structure has led to lower loss and higher efficiency of application devices.
ＩＧＢＴの構造には、主に、パンチスルー（Punch Through，ＰＴ）型、ノンパンチスルー（Non Punch Through，ＮＰＴ）型、フィールドストップ（Field Stop，ＦＳ）型などがある。現在量産されているＩＧＢＴは、一部のオーディオ・パワー・アンプ用のｐチャネル型を除いて、ほぼすべてｎチャネル型の縦型二重拡散構造になっている。以下では、特に示した場合を除き、ＩＧＢＴとはｎ型ＩＧＢＴをいうものとする。 The structure of the IGBT mainly includes a punch through (PT) type, a non punch through (NPT) type, a field stop (FS) type, and the like. Most IGBTs currently mass-produced have an n-channel vertical double diffusion structure except for a p-channel type for some audio power amplifiers. In the following, unless otherwise indicated, the IGBT is an n-type IGBT.
ＰＴ型ＩＧＢＴは、ｐ+エピタキシャル基板とｎ-層（ｎ型活性層）との間にｎ+層（ｎバッファ層）を設け、ｎ型活性層中の空乏層がｎバッファ層に到達する構造であり、ＩＧＢＴで主流の基本構造になっている。しかし、例えば耐圧６００Ｖ系のＩＧＢＴに対しｎ型活性層は厚さ７０μｍ程度で十分であるが、ｐ+エピタキシャル基板部分を含めると総厚さは２００μｍ〜３００μｍ程度と厚くなる。そこで、エピタキシャル基板を用いずに、ＦＺ（Floating Zone）法により形成されるＦＺ基板を用いて低ドーズ量の浅いｐ+コレクタ層を形成して薄型化と低コスト化を図ったＮＰＴ型ＩＧＢＴ、ＦＳ型ＩＧＢＴが開発されている。 PT-type IGBT has a structure in which an n + layer (n buffer layer) is provided between a p + epitaxial substrate and an n − layer (n type active layer), and a depletion layer in the n type active layer reaches the n buffer layer It is the mainstream basic structure of IGBT. However, for example, a thickness of about 70 μm is sufficient for an IGBT having a withstand voltage of 600 V, but the total thickness is about 200 μm to 300 μm when the p + epitaxial substrate portion is included. Therefore, an NPT type IGBT in which a shallow p + collector layer having a low dose is formed by using an FZ substrate formed by an FZ (Floating Zone) method without using an epitaxial substrate to achieve a reduction in thickness and cost. FS type IGBT has been developed.
図２５はＮＰＴ型ＩＧＢＴの断面構造の一例である。
図２５に示すＮＰＴ型ＩＧＢＴ１００は、ｎ-型のＦＺ基板（ＦＺ−Ｎ基板）１０１の表面側に、ＳｉＯ2などのゲート酸化膜１０２を介してポリシリコンなどのゲート電極１０３が形成され、さらにその上にＢＰＳＧ（Boro-Phospho Silicate Glass）などの層間絶縁膜１０４を介してアルミ・シリコン膜などの表面電極１０５が形成された構造を有している。このＦＺ−Ｎ基板１０１の表面側には、ｐ+ベース層１０６およびこのｐ+ベース層１０６内にｎ+エミッタ層１０７が形成され、ＦＺ−Ｎ基板１０１の裏面側には、ｐ+コレクタ層１０８が形成されてその上に数種の金属膜を積層して裏面電極１０９が形成されている。
FIG. 25 is an example of a cross-sectional structure of an NPT type IGBT.
An NPT type IGBT 100 shown in FIG. 25 has a
このような構成のＮＰＴ型ＩＧＢＴ１００において、ｐ+コレクタ層１０８には、低ドーズ量の浅い低注入ｐ+コレクタが用いられる。このＮＰＴ型ＩＧＢＴ１００では、ｐ+エピタキシャル基板を用いないため、総厚さは上記ＰＴ型ＩＧＢＴに比べて大幅に薄くなる。
In the NPT type IGBT 100 having such a configuration, a shallow low implantation p + collector with a low dose is used for the p + collector layer 108. In this
ＮＰＴ構造では、正孔の注入率を制御できるので、ライフタイム制御を行わなくても高速スイッチングが可能になる一方、オン電圧がｎ型活性層の厚みと比抵抗に依存するのでやや高い値となる。ｐ+エピタキシャル基板に代えてＦＺ基板を用いているので、チップの低コスト化は可能になっている。 In the NPT structure, since the hole injection rate can be controlled, high-speed switching is possible without performing lifetime control. On the other hand, the ON voltage depends on the thickness and specific resistance of the n-type active layer. Become. Since the FZ substrate is used instead of the p + epitaxial substrate, the cost of the chip can be reduced.
図２６はＦＳ型ＩＧＢＴの断面構造の一例である。ただし、図２６では、図２５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
図２６に示すＦＳ型ＩＧＢＴ２００には、上記ＮＰＴ型ＩＧＢＴ１００同様、ｐ+エピタキシャル基板に代えてＦＺ−Ｎ基板１０１が用いられ、その総厚さは１００μｍ〜２００μｍ程度になる。ＰＴ型ＩＧＢＴと同じく、ｎ型活性層は６００Ｖ耐圧に応じて７０μｍ程度にし、空乏化させる。そのため、ＦＳ型ＩＧＢＴ２００には、ＦＺ−Ｎ基板１０１裏面に、ｎ+層（ｎバッファ層）２０１が形成され、このｎバッファ層２０１上にｐ+コレクタ層１０８および裏面電極１０９が形成されている。ＦＳ型ＩＧＢＴ２００では、上記ＮＰＴ型ＩＧＢＴ１００同様、ライフタイム制御は不要である。
FIG. 26 shows an example of a cross-sectional structure of an FS type IGBT. However, in FIG. 26, the same elements as those shown in FIG. 25 are denoted by the same reference numerals, and detailed description thereof is omitted.
In the FS type IGBT 200 shown in FIG. 26, like the
また、オン電圧の低減を目的として、ＩＧＢＴ表面に狭く深い溝を形成し、その側面にＭＯＳゲートを形成したトレンチ構造のＩＧＢＴを、ＦＳ構造と組み合わせたものもある。最近では設計の最適化を図って総厚さを低減することも行われるようになってきている。 For the purpose of reducing the on-voltage, there is also a combination of a trench structure IGBT in which a narrow and deep groove is formed on the IGBT surface and a MOS gate is formed on the side surface of the IGBT with the FS structure. Recently, the total thickness has been reduced by optimizing the design.
ここで、上記図２６に示したＦＳ型ＩＧＢＴ２００を例に、ＩＧＢＴの形成方法の一例を図２７から図３１を参照して説明する。図２７は表面側プロセス終了後の断面図、図２８は基板研削プロセスの断面図、図２９は裏面イオン注入プロセスの断面図、図３０は裏面アニールプロセスの断面図、図３１は裏面電極膜形成プロセスの断面図である。ただし、図２７から図３１では、図２５および図２６に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
Here, an example of a method for forming the IGBT will be described with reference to FIGS. 27 to 31 by taking the
ＦＳ型ＩＧＢＴ２００の形成は、大きく表面側プロセスと裏面側プロセスに分けられる。まず、表面側プロセスについて図２７を参照して説明する。
表面側プロセスでは、まず、ＦＺ−Ｎ基板１０１の表面側に、ＳｉＯ2およびポリシリコンを堆積、窓あけ加工してゲート酸化膜１０２およびゲート電極１０３をそれぞれ形成する。続いて、その表面にＢＰＳＧを堆積、窓あけ加工して層間絶縁膜１０４を形成する。これにより、ＦＺ−Ｎ基板１０１の表面側に、絶縁ゲート構造が形成される。
The formation of the
In the surface side process, first, SiO 2 and polysilicon are deposited on the surface side of the FZ-
次いでＦＺ−Ｎ基板１０１の表面側にｐ+ベース層１０６を形成し、このｐ+ベース層１０６内にｎ+エミッタ層１０７を形成する。さらに、このｎ+エミッタ層１０７に接するようにアルミ・シリコン膜を堆積し、エミッタ電極となる表面電極１０５を形成する。アルミ・シリコン膜は、安定した整合性および低抵抗配線を実現するために、その後４００℃〜５００℃程度の低温で熱処理される。
Next, a p + base layer 106 is formed on the surface side of the FZ-
なお、図２６および図２７では図示を省略したが、表面電極１０５上にはその表面を覆うようにポリイミドなどを用いて絶縁保護膜が形成される。
次に裏面側プロセスについて図２８から図３１を参照して説明する。裏面側プロセスでは、まず、図２８に示すように、ＦＺ−Ｎ基板１０１を裏面側から所望の厚さまでバックグラインドやエッチングなどの研削を行い、薄ウエハ化する。
Although not shown in FIGS. 26 and 27, an insulating protective film is formed on the
Next, the back side process will be described with reference to FIGS. In the back surface side process, first, as shown in FIG. 28, the FZ-
次いで、図２９に示すように、ＦＺ−Ｎ基板１０１の裏面側にリン（Ｐ+）およびボロン（Ｂ+）をこの順でそれぞれ注入してｎ+層２０１ａおよびｐ+層１０８ａを形成した後、電気炉を用いて３５０℃〜５００℃の低温で熱処理（アニール）を行う。これにより、リンを注入したｎ+層２０１ａおよびボロンを注入したｐ+層１０８ａを活性化し、図３０に示したように、ＦＺ−Ｎ基板１０１の裏面側に、ｎバッファ層２０１およびｐ+コレクタ層１０８をそれぞれ形成する。
Next, as shown in FIG. 29, after phosphorus (P + ) and boron (B + ) are respectively implanted in this order on the back side of the FZ-
その後、図３１に示すように、ｐ+コレクタ層１０８表面に、アルミニウム層、チタン層、ニッケル層、金層などの金属膜を組み合わせた裏面電極１０９を形成する。
最後に、チップ状にダイシングしてから表面電極１０５の表面に、アルミワイヤ電極を超音波ワイヤーボンディング装置により固着し、裏面電極１０９は、はんだ層を介して所定の固定部材に接続する。
Thereafter, as shown in FIG. 31, a
Finally, after dicing into chips, an aluminum wire electrode is fixed to the surface of the
なお、ここではＦＺ−Ｎ基板１０１の裏面側にｎバッファ層２０１およびｐ+コレクタ層１０８を形成するためにリンおよびボロンを順にイオン注入した場合について示したが、後に形成する裏面電極１０９とのオーミックコンタクトを確保するため、ボロン注入後更に表面コンタクト層としてフッ化ボロン（ＢＦ2 +）を注入する場合もある。
Note that here, a case where phosphorus and boron are sequentially ion-implanted to form the
ところで、近年になって直流を介さずに直接交流−交流変換を行うマトリクスコンバータが脚光を浴びている。従来型インバータと違いコンデンサが不要であり、電源高調波が削減されるというメリットがある。しかし、入力が交流であるため、半導体スイッチには逆方向耐圧が要求される。従来型ＩＧＢＴを用いた場合は、逆阻止用のダイオードを直列に接続する必要があった。 By the way, in recent years, matrix converters that perform direct AC-AC conversion without using direct current are in the spotlight. Unlike the conventional inverter, there is an advantage that a capacitor is unnecessary and power supply harmonics are reduced. However, since the input is AC, the semiconductor switch is required to have a reverse breakdown voltage. When the conventional IGBT is used, it is necessary to connect reverse blocking diodes in series.
図３２は逆阻止ＩＧＢＴの断面構造の一例である。ただし、図３２では、図２５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
図３２に示すように、逆阻止ＩＧＢＴ３００は従来型のＩＧＢＴの基本性能を踏襲しつつ、さらにｐ+分離層３０１が形成され、逆耐圧を有するようにしたＩＧＢＴである。このような構造を有する逆阻止ＩＧＢＴ３００には直列ダイオードが不要であるために導通損失を半減でき、マトリクスコンバータの変換効率向上に大きく寄与する。１００μｍ以上の深い接合の形成技術と、１００μｍ以下の厚さの極薄ウエハ生産技術を組み合わせて、高性能の逆阻止ＩＧＢＴの製造が可能になっている。
FIG. 32 is an example of a cross-sectional structure of the reverse blocking IGBT. However, in FIG. 32, the same elements as those shown in FIG. 25 are denoted by the same reference numerals, and detailed description thereof will be omitted.
As shown in FIG. 32, the
なお、この逆阻止ＩＧＢＴ３００および上記ＮＰＴ型ＩＧＢＴ１００の製造の流れは、ＦＺ−Ｎ基板１０１の裏面側にｎバッファ層が形成されずにｐ+コレクタ層１０８のみが形成される点を除けば、上記ＦＳ型ＩＧＢＴ２００の場合と同じである。また、ＦＷＤは、ｎバッファ層がなく、基板裏面側の最外層がｎ+層となる。
The flow of manufacturing the reverse blocking IGBT 300 and the NPT type IGBT 100 is the same as that described above except that the n buffer layer is not formed on the back side of the FZ-
しかしながら、ＩＧＢＴやＦＷＤの製造に際し、７０μｍ程度の薄型の素子を実現するためには、裏面バックグラインドや裏面からのイオン注入、裏面熱処理等が必要になるためウエハ反りの問題が発生する等、製造プロセスの技術的課題も多い。 However, when manufacturing IGBTs and FWDs, in order to realize a thin element of about 70 μm, backside back grinding, ion implantation from the backside, backside heat treatment, etc. are required. There are also many technical issues in the process.
そのような製造プロセス技術のひとつとして、ここで例示したＩＧＢＴやＦＷＤをはじめとする各種半導体素子の形成に必要なｐ型不純物層（ｐ層）やｎ型不純物層（ｎ層）の活性化について、これまで様々な手法が検討されており、上記のような電気炉を用いるもののほか、レーザーを用いたアニールによって不純物層の活性化を行うものなどがある。 As one of such manufacturing process technologies, activation of a p-type impurity layer (p layer) and an n-type impurity layer (n layer) necessary for forming various semiconductor elements such as IGBTs and FWDs exemplified here. Various techniques have been studied so far, and in addition to those using the electric furnace as described above, there are those that activate the impurity layer by annealing using a laser.
例えば、ウエハを割れ防止のための接着シートで補強してこれを支持基板に固定し、ＸｅＣｌレーザーやＹＡＧ（Yttrium Aluminum Garnet）レーザーを照射して不純物層を活性化する方法や、活性化にＹＡＧレーザーの第３高調波（ＹＡＧ３ωレーザー）を用いる方法などが検討されている（例えば特許文献１参照）。 For example, a wafer is reinforced with an adhesive sheet for preventing cracking, and this is fixed to a support substrate, and an XeCl laser or YAG (Yttrium Aluminum Garnet) laser is irradiated to activate the impurity layer, or YAG is used for activation. A method using a third harmonic of a laser (YAG3ω laser) has been studied (for example, see Patent Document 1).
また、不純物層活性化の別の方法として、基板を冷却あるいは加熱した状態でイオン注入を行った後に所定の熱処理を行う方法が提案されている（非特許文献１参照）。さらに、薄膜トランジスタ（ＴＦＴ）形成に際し、活性シリコン層やゲートシリコンの半導体薄膜へのイオン注入後に基板を加熱しながらエキシマレーザー等の低エネルギービームを照射する方法も提案されている（例えば特許文献２参照）。さらにまた、基板温度を調整してレーザーを照射しながらイオン注入を行う方法、およびそのための基板加熱、レーザー照射、イオン注入の各機構部を備えた半導体製造装置が提案されている（例えば特許文献３，非特許文献２〜４参照）。
しかし、各種半導体素子の製造過程における不純物層の活性化について、従来の方法では以下のような問題があった。
まず、通常の室温でのイオン注入後に電気炉アニールやレーザーアニールを行う場合、イオン注入工程からアニール工程へ移行する際にウエハの搬送が必要になるため、特に上記ＩＧＢＴなどウエハが薄いときには搬送時にウエハ割れが発生しやすい。ウエハ同士が接触してウエハに傷が付く可能性が搬送数の増加に伴い高くなり、また、搬送時にウエハにパーティクルが付着するといった問題も発生し得る。これらはすべて半導体素子の良品率低下の原因となる。
However, the conventional method has the following problems regarding the activation of the impurity layer in the manufacturing process of various semiconductor elements.
First, when performing furnace annealing or laser annealing after ion implantation at normal room temperature, it is necessary to transport the wafer when shifting from the ion implantation process to the annealing process. Wafer cracks are likely to occur. The possibility that the wafers come into contact with each other and become scratched increases as the number of transports increases, and there may also occur a problem that particles adhere to the wafers during transport. These all cause a reduction in the yield rate of semiconductor elements.
ウエハ割れの発生を防止するため、接着シートによってウエハを補強することは可能である。しかしながら、接着シートはその耐熱温度が通常２００℃以下であるため特に電気炉アニールには用いることが難しく、接着シートの耐熱温度を上回るような電気炉アニールには用いることができない。 In order to prevent occurrence of wafer cracking, it is possible to reinforce the wafer with an adhesive sheet. However, since the heat-resistant temperature of the adhesive sheet is usually 200 ° C. or lower, it is difficult to use it particularly for electric furnace annealing, and it cannot be used for electric furnace annealing exceeding the heat-resistant temperature of the adhesive sheet.
また、室温環境下での通常のイオン注入後に行われる電気炉アニールでは、ｐ層やｐｎ連続層の活性化の際にｐ層を十分に活性化することが難しいという課題もある。電気炉アニールでｐ層を高活性化する目的で、イオン注入時の基板温度を調整してイオン注入を行い、そのイオン注入後に更に適当な温度で電気炉アニールを行う方法が既に提案されている。しかしながら、この方法の場合、基板温度によっては接着シートを用いることができず、ウエハ割れを防止することができない場合がある。さらに、従来提案されている活性化条件では、イオン注入時の温度が低い、イオン注入後の熱処理時間が短い等の理由から十分な活性化率が得られるに至っていない。 Further, in electric furnace annealing performed after normal ion implantation in a room temperature environment, there is a problem that it is difficult to sufficiently activate the p layer when the p layer or the pn continuous layer is activated. In order to increase the activation of the p layer by electric furnace annealing, a method has been proposed in which ion implantation is performed by adjusting the substrate temperature during ion implantation, and electric furnace annealing is performed at an appropriate temperature after the ion implantation. . However, in the case of this method, depending on the substrate temperature, the adhesive sheet cannot be used, and it may be impossible to prevent wafer cracking. Furthermore, under the activation conditions proposed in the past, a sufficient activation rate has not been obtained because the temperature during ion implantation is low and the heat treatment time after ion implantation is short.
また、温度を調整している炭化けい素（ＳｉＣ）基板等にレーザーを照射しながらイオン注入を行う方法も提案されているが、従来はレーザーによる基板の損傷を極力避けるため、エネルギーが低く、パルス幅（半値幅）が小さいエキシマレーザーが用いられている。例えば、レーザー照射面における照射エネルギー密度約０．４６Ｊ／ｃｍ2、パルス幅約１７ｎｓの例などが報告されている。しかしながら、このような低エネルギーのエキシマレーザー単独では、ＦＺ基板やエピタキシャル基板等のシリコン（Ｓｉ）基板についてその浅い領域から深い領域の不純物層を十分に活性化することは難しく、提案されているようなＳｉＣ基板プロセスをそのままＳｉ基板プロセスに適用することはできない。 In addition, a method of performing ion implantation while irradiating a laser to a silicon carbide (SiC) substrate or the like whose temperature is adjusted has been proposed, but conventionally, energy is low in order to avoid damage to the substrate by the laser as much as possible, An excimer laser having a small pulse width (half width) is used. For example, an example in which the irradiation energy density on the laser irradiation surface is about 0.46 J / cm 2 and the pulse width is about 17 ns has been reported. However, such a low-energy excimer laser alone is difficult to sufficiently activate an impurity layer from a shallow region to a deep region of a silicon (Si) substrate such as an FZ substrate or an epitaxial substrate, and seems to be proposed. A simple SiC substrate process cannot be directly applied to a Si substrate process.
本発明はこのような点に鑑みてなされたものであり、不純物層の形成とその活性化の際に必要となる基板温度条件、イオン注入条件およびアニール条件を最適化し、基板の損傷を抑えて効果的に不純物層の活性化を行うことのできる半導体素子の製造方法を提供することを目的とする。 The present invention has been made in view of these points, and optimizes the substrate temperature conditions, ion implantation conditions, and annealing conditions necessary for forming and activating the impurity layer, and suppressing damage to the substrate. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of effectively activating an impurity layer.
本発明では上記問題を解決するために、第一導電型のシリコン基板の表面側にゲート酸化膜を介してゲート電極を形成し、前記第一導電型のシリコン基板内に第二導電型ベース層と更に前記第二導電型ベース層内に第一導電型エミッタ層を形成し、前記ゲート電極を覆う層間絶縁膜、前記層間絶縁膜を介しかつ前記第二導電型ベース層と前記第一導電型エミッタ層に接する表面電極を形成し、次いで前記第一導電型のシリコン基板の裏面を研削し、次いで研削した裏面に形成される不純物層を活性化する工程を有する半導体素子の製造方法において、前記第一導電型のシリコン基板の温度を４００℃〜５００℃にした状態で前記第一導電型のシリコン基板に波長が３００ｎｍ〜６００ｎｍのレーザーパルスを照射しながら不純物をイオン注入することによって１×１０16ｃｍ-3以上の不純物濃度とし、前記不純物層を活性化することを特徴とする半導体素子の製造方法が提供される。 In the present invention, in order to solve the above problem, a gate electrode is formed on the surface side of the first conductivity type silicon substrate via a gate oxide film, and a second conductivity type base layer is formed in the first conductivity type silicon substrate. Further, a first conductivity type emitter layer is formed in the second conductivity type base layer, an interlayer insulating film covering the gate electrode, the interlayer conductivity film interposed therebetween, and the second conductivity type base layer and the first conductivity type. In the method of manufacturing a semiconductor element, the method includes forming a surface electrode in contact with the emitter layer, grinding the back surface of the first conductivity type silicon substrate, and then activating an impurity layer formed on the ground back surface. ion implanting impurities while wavelengths in the silicon substrate of the first conductivity type is irradiated with laser pulses of 300nm~600nm while the temperature of the silicon substrate of a first conductivity type in 400 ° C. to 500 ° C. Rukoto by a 1 × 10 16 cm -3 or more of the impurity concentration, a method of manufacturing a semiconductor device characterized by activating the impurity layer.
このような半導体素子の製造方法によれば、Ｓｉ基板を４００℃〜５００℃にした状態でイオン注入を行うので、基板加熱効果により、Ｓｉ基板に形成される不純物層がイオン注入時に活性化されるようになる。 According to such a method for manufacturing a semiconductor element, since the ion implantation is performed in a state where the Si substrate is set to 400 ° C. to 500 ° C., the impurity layer formed on the Si substrate is activated during the ion implantation due to the substrate heating effect. Become so.
このような半導体素子の製造方法によれば、Ｓｉ基板を４００℃〜５００℃にした状態で、波長３００ｎｍ〜６００ｎｍのレーザーパルスを照射しながらイオン注入を行うので、基板加熱効果とレーザー照射加熱効果により、Ｓｉ基板に形成される不純物層がイオン注入時に活性化されるようになる。 According to such a method of manufacturing a semiconductor element, since ion implantation is performed while irradiating a laser pulse having a wavelength of 300 nm to 600 nm with the Si substrate being set to 400 ° C. to 500 ° C., the substrate heating effect and the laser irradiation heating effect are achieved. Thus, the impurity layer formed on the Si substrate is activated at the time of ion implantation.
本発明の半導体素子の製造方法では、基板温度調整、イオン注入およびレーザー照射を同時に、または組み合わせて行うとともに、その際の各処理条件を最適化することにより、Ｓｉ基板に形成されるｐ層、ｎ層、ｐｎ連続層などの不純物層を効果的に活性化することができる。それにより、デバイス特性の良好な半導体素子を製造することができるようになる。 In the method for manufacturing a semiconductor device of the present invention, the substrate temperature adjustment, ion implantation and laser irradiation are performed simultaneously or in combination, and by optimizing each processing condition at that time, a p layer formed on the Si substrate, Impurity layers such as an n layer and a pn continuous layer can be effectively activated. As a result, a semiconductor element having good device characteristics can be manufactured.
以下、本発明の実施の形態を、各種半導体素子の製造に適用した場合を例に図面を参照して詳細に説明する。
まず第１の実施の形態について説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings, taking as an example the case of application to the manufacture of various semiconductor elements.
First, a first embodiment will be described.
第１の実施の形態の半導体素子の製造方法は、Ｓｉ基板（ＦＺ基板のほかエピタキシャル基板を含む。以下同じ。）にｐ層、ｎ層またはｐｎ連続層といった不純物層の形成とその活性化を行う際、Ｓｉ基板温度を４００℃〜５００℃に調整し、この状態でイオン注入を行うようにする。 The semiconductor device manufacturing method according to the first embodiment forms and activates an impurity layer such as a p layer, an n layer, or a pn continuous layer on an Si substrate (including an epitaxial substrate in addition to an FZ substrate). When performing, Si substrate temperature is adjusted to 400 to 500 degreeC, and ion implantation is performed in this state.
このような第１の実施の形態の半導体素子の製造方法について、次の３つの例で具体的に説明する。
まず第１の例として、第１の実施の形態をＦＺ−Ｎ基板を用いたＮＰＴ型ＩＧＢＴの製造に適用した場合について説明する。
The method for manufacturing the semiconductor device of the first embodiment will be specifically described with the following three examples.
First, as a first example, a case where the first embodiment is applied to manufacture of an NPT type IGBT using an FZ-N substrate will be described.
この場合、従来同様、最初にＦＺ−Ｎ基板の表面側に絶縁ゲート構造を形成するとともに、ＦＺ−Ｎ基板内にｐ+ベース層およびｎ+エミッタ層を形成し、ｐ+ベース層およびｎ+エミッタ層に接する表面電極を形成する（表面側プロセス）。すなわち、ＦＺ−Ｎ基板表面側にゲート酸化膜を介してゲート電極を形成し、ＦＺ−Ｎ基板内にｐ+ベース層と更にその内部にｎ+エミッタ層をそれぞれ形成して、ゲート電極を覆う層間絶縁膜、この層間絶縁膜を介しかつｐ+ベース層とｎ+エミッタ層に接する表面電極を形成する。表面電極は、例えばアルミ・シリコン膜を形成した後にこれを４００℃〜５００℃で熱処理して形成される。 In this case, as is conventional first to form a FZ-N surface insulated gate structure of the substrate, the p + base layer and the n + emitter layer was formed on the FZ-N substrate, p + base layer and n + A surface electrode in contact with the emitter layer is formed (surface side process). That is, a gate electrode is formed on the surface side of the FZ-N substrate via a gate oxide film, a p + base layer and an n + emitter layer are formed in the FZ-N substrate, and the gate electrode is covered. An interlayer insulating film and a surface electrode in contact with the p + base layer and the n + emitter layer through the interlayer insulating film are formed. The surface electrode is formed by, for example, forming an aluminum / silicon film and then heat-treating the film at 400 ° C. to 500 ° C.
次いで、ＦＺ−Ｎ基板の裏面をバックグラインド等により研削した後に、ＦＺ−Ｎ基板裏面に対するイオン注入と活性化を施してｐ+コレクタ層を形成し、その上にエミッタ電極として裏面電極を形成する（裏面側プロセス）。 Next, after the back surface of the FZ-N substrate is ground by back grinding or the like, ion implantation and activation are performed on the back surface of the FZ-N substrate to form a p + collector layer, and a back electrode is formed thereon as an emitter electrode. (Back side process).
ここでは、裏面側プロセスでｐ+コレクタ層を形成する際に、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でその裏面にボロンを注入する。例えば、ヒータ等の基板加熱機構を備えた試料台の上にＦＺ−Ｎ基板をその表面側（表面電極が形成されている側）を下にして載置し、これを所定温度で加熱するとともに、ＦＺ−Ｎ基板裏面側（ｐ+コレクタ層を形成する側）からボロンのイオン注入を行う。 Here, when the p + collector layer is formed by the back side process, boron is implanted into the back side while the FZ-N substrate is heated to 400 ° C. to 500 ° C. For example, an FZ-N substrate is placed on a sample stage equipped with a substrate heating mechanism such as a heater, with its surface side (side on which the surface electrode is formed) facing down, and heated at a predetermined temperature. Then, boron ions are implanted from the back side of the FZ-N substrate (side where the p + collector layer is formed).
図１はＦＺ−Ｎ基板を加熱しながらボロンのイオン注入を行ったときの濃度プロファイルである。
この図１において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のボロンの濃度（ｃｍ-3）を表している。図１には、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱した状態で裏面にボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図１には比較のため、室温（２７℃）でイオン注入のみ行ったときの結果を併せて示している。また、図１の濃度プロファイルは広がり抵抗法（ＳＲ法）により測定している。
FIG. 1 shows a concentration profile when boron ion implantation is performed while heating the FZ-N substrate.
In FIG. 1, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the boron concentration (cm −3 ) in the FZ-N substrate. FIG. 1 shows the results when boron is implanted into the back surface at a dose of 1 × 10 15 cm −2 and acceleration energy of 50 keV while the FZ-N substrate is heated at 350 ° C., 400 ° C., and 500 ° C. . For comparison, FIG. 1 also shows the results when only ion implantation is performed at room temperature (27 ° C.). The concentration profile in FIG. 1 is measured by the spreading resistance method (SR method).
図１より、室温のイオン注入のみでは活性化されていなかったｐ層も、イオン注入温度が３５０℃，４００℃，５００℃と高くなるのに伴って活性化され、浅い領域のボロンの高濃度化が進むようになる。さらに、イオン注入温度が高くなるのに伴って深い領域へのボロンの拡散も進むようになる。このような深さ方向のボロンの拡散は、ＮＰＴ型ＩＧＢＴのオン電圧を低下させる方向に作用するため有効である。 As shown in FIG. 1, the p layer that was not activated only by ion implantation at room temperature was activated as the ion implantation temperature increased to 350 ° C., 400 ° C., and 500 ° C., and the boron concentration in the shallow region was high. Will become more advanced. Furthermore, as the ion implantation temperature rises, boron diffuses into a deep region. Such diffusion of boron in the depth direction is effective because it acts in the direction of lowering the on-voltage of the NPT type IGBT.
ｐ層について、室温でイオン注入を行い、その後４００℃で１時間の電気炉アニールを行うと、その活性化率は約１．８％である。これに対し、ＦＺ−Ｎ基板を加熱しながらイオン注入を行った場合、ｐ層の活性化率は、基板加熱によるイオン注入温度が４００℃のときには約２％、５００℃のときには約５％となり、室温でのイオン注入後に電気炉アニールを行うのに比べて高い活性化率が得られるようになる。 When the p layer is ion-implanted at room temperature and then subjected to electric furnace annealing at 400 ° C. for 1 hour, the activation rate is about 1.8%. On the other hand, when the ion implantation is performed while heating the FZ-N substrate, the activation rate of the p layer is about 2% when the ion implantation temperature by the substrate heating is 400 ° C., and about 5% when the ion implantation temperature is 500 ° C. Thus, a higher activation rate can be obtained as compared with the case where the electric furnace annealing is performed after ion implantation at room temperature.
ただし、イオン注入温度が４００℃を下回る場合には、ｐ層の基板裏面濃度が低く、後に形成する裏面電極とのオーミックコンタクトを確保するのが難しくなる。裏面電極とのオーミックコンタクトを考慮した場合、ＦＺ−Ｎ基板裏面の不純物層（ｐ層，ｎ層）の濃度は１×１０16ｃｍ-3以上であることが好ましい。また、イオン注入温度が５００℃を上回る場合には、アルミ・シリコン等の表面電極が溶解してしまう、その結果ＮＰＴ型ＩＧＢＴ内で必要な絶縁が確保できなくなるといった問題が発生する場合があり好ましくない。５２０℃で表面電極が溶解する場合もある。 However, when the ion implantation temperature is lower than 400 ° C., the substrate back surface concentration of the p layer is low, and it becomes difficult to ensure ohmic contact with the back electrode to be formed later. In consideration of ohmic contact with the back electrode, the concentration of the impurity layer (p layer, n layer) on the back surface of the FZ-N substrate is preferably 1 × 10 16 cm −3 or more. Further, when the ion implantation temperature exceeds 500 ° C., the surface electrode such as aluminum or silicon is dissolved, and as a result, there is a possibility that necessary insulation cannot be secured in the NPT type IGBT. Absent. The surface electrode may dissolve at 520 ° C.
この例のように、ＮＰＴ型ＩＧＢＴ製造の裏面側プロセスにおいて、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でボロンをイオン注入することにより、基板加熱の効果でｐ層を活性化することができ、良好なｐ+コレクタ層を形成することができる。 As in this example, in the backside process of NPT type IGBT manufacturing, boron is ion-implanted while the FZ-N substrate is heated to 400 ° C. to 500 ° C., thereby activating the p layer by the effect of substrate heating. And a good p + collector layer can be formed.
なお、裏面電極とのオーミックコンタクトを確保するためにＦＺ−Ｎ基板裏面にボロンのほかフッ化ボロンをイオン注入してｐ層を形成する場合には、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でボロンとフッ化ボロンを順にイオン注入する。この場合も上記同様、ｐ+コレクタ層について良好な活性化率を得ることができ、良好なオーミックコンタクトが得られる。 In addition, in order to secure ohmic contact with the back surface electrode, when forming a p layer by ion implantation of boron fluoride in addition to boron on the back surface of the FZ-N substrate, the FZ-N substrate is heated to 400 ° C. to 500 ° C. In a heated state, boron and boron fluoride are sequentially ion-implanted. In this case as well, a good activation rate can be obtained for the p + collector layer, and a good ohmic contact can be obtained.
続いて第２の例として、第１の実施の形態をＦＺ−Ｎ基板を用いたＦＷＤの製造に適用した場合について説明する。
この場合、最初にＦＺ−Ｎ基板表面側に絶縁ゲート構造を形成するとともに、ＦＺ−Ｎ基板内にｐ+ベース層およびｎ+エミッタ層を形成し、ｐ+ベース層およびｎ+エミッタ層に接する表面電極を形成する。そして、ＦＺ−Ｎ基板裏面をバックグラインド等により研削した後、ＦＺ−Ｎ基板裏面に対するイオン注入と活性化を施してｎ層を形成し、その上に裏面電極を形成する。ここでは、この裏面側プロセスでｎ層を形成する際に、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でその裏面にリンを注入する。
Next, as a second example, a case where the first embodiment is applied to manufacture of an FWD using an FZ-N substrate will be described.
In this case, first, an insulated gate structure is formed on the surface side of the FZ-N substrate, a p + base layer and an n + emitter layer are formed in the FZ-N substrate, and is in contact with the p + base layer and the n + emitter layer. A surface electrode is formed. Then, after the back surface of the FZ-N substrate is ground by back grinding or the like, ion implantation and activation are performed on the back surface of the FZ-N substrate to form an n layer, and a back electrode is formed thereon. Here, when the n layer is formed by this backside process, phosphorus is implanted into the backside while the FZ-N substrate is heated to 400 ° C to 500 ° C.
図２はＦＺ−Ｎ基板を加熱しながらリンのイオン注入を行ったときの濃度プロファイルである。
この図２において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のリンの濃度（ｃｍ-3）を表している。図２には、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱した状態で裏面にリンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図２には比較のため、室温でイオン注入のみ行ったときの結果を併せて示している。濃度プロファイルはＳＲ法により測定している。
FIG. 2 shows a concentration profile when phosphorus ions are implanted while heating the FZ-N substrate.
In FIG. 2, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the phosphorus concentration (cm −3 ) in the FZ-N substrate. FIG. 2 shows the results when phosphorus is implanted into the back surface at a dose of 1 × 10 15 cm −2 and acceleration energy of 50 keV while the FZ-N substrate is heated at 350 ° C., 400 ° C., and 500 ° C. . For comparison, FIG. 2 also shows the results when only ion implantation is performed at room temperature. The concentration profile is measured by the SR method.
図２より、室温のイオン注入のみでは活性化されていなかったｎ層も、イオン注入温度が３５０℃，４００℃，５００℃と高くなるのに伴って活性化し、ＦＺ−Ｎ基板裏面のリンの高濃度化が進むようになる。 From FIG. 2, the n layer that was not activated only by ion implantation at room temperature was activated as the ion implantation temperature increased to 350 ° C., 400 ° C., and 500 ° C., and phosphorous on the back surface of the FZ-N substrate was activated. The concentration increases.
ただし、イオン注入温度が４００℃を下回る場合には、ｎ層の表面濃度が低く、裏面電極とのオーミックコンタクトを確保するのが難しくなる。また、イオン注入温度が５００℃を上回る場合には、表面電極が溶解してしまいＦＷＤ内で必要な絶縁が確保できなくなるといった問題が発生する場合がある。 However, when the ion implantation temperature is lower than 400 ° C., the surface concentration of the n layer is low, and it becomes difficult to ensure ohmic contact with the back electrode. Further, when the ion implantation temperature exceeds 500 ° C., the surface electrode is dissolved, and there may be a problem that necessary insulation cannot be secured in the FWD.
この例のように、ＦＷＤ製造において、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でリンをイオン注入することにより、基板加熱の効果でｎ層を活性化することができ、良好なｎ層を形成することができる。 As in this example, in FWD manufacturing, by implanting phosphorus ions in a state where the FZ-N substrate is heated to 400 ° C. to 500 ° C., the n layer can be activated by the effect of substrate heating. An n layer can be formed.
続いて第３の例として、第１の実施の形態をＦＺ−Ｎ基板を用いたＦＳ型ＩＧＢＴの製造に適用した場合について説明する。
この場合、最初にＦＺ−Ｎ基板表面側に絶縁ゲート構造を形成するとともに、ＦＺ−Ｎ基板内にｐ+ベース層およびｎ+エミッタ層を形成し、ｐ+ベース層およびｎ+エミッタ層に接する表面電極を形成する。そして、ＦＺ−Ｎ基板裏面をバックグラインド等により研削した後、ＦＺ−Ｎ基板裏面に対するイオン注入と活性化を施してｐ層とｎ層の連続層を形成し、その上に裏面電極を形成する。ここでは、この裏面側プロセスでｐｎ連続層を形成する際に、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でその裏面にリンとボロンを順に注入する。
Subsequently, as a third example, a case where the first embodiment is applied to manufacture of an FS type IGBT using an FZ-N substrate will be described.
In this case, first, an insulated gate structure is formed on the surface side of the FZ-N substrate, a p + base layer and an n + emitter layer are formed in the FZ-N substrate, and is in contact with the p + base layer and the n + emitter layer. A surface electrode is formed. Then, after grinding the back surface of the FZ-N substrate by back grinding or the like, ion implantation and activation are performed on the back surface of the FZ-N substrate to form a continuous layer of p layer and n layer, and a back electrode is formed thereon. . Here, when the pn continuous layer is formed by this backside process, phosphorus and boron are sequentially injected into the backside while the FZ-N substrate is heated to 400 ° C to 500 ° C.
図３はＦＺ−Ｎ基板を加熱しながらリンとボロンのイオン注入を行ったときの濃度プロファイルである。
この図３において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のリンおよびボロンの濃度（ｃｍ-3）を表している。図３には、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱した状態で裏面に、まず先にリンをドーズ量１×１０13ｃｍ-2、加速エネルギー２４０ｋｅＶで注入し、次にボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図３には比較のため、室温でリンおよびボロンのイオン注入のみ行ったときの結果を併せて示している。濃度プロファイルはＳＲ法により測定している。
FIG. 3 shows a concentration profile when phosphorus and boron ions are implanted while heating the FZ-N substrate.
In FIG. 3, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the concentration (cm −3 ) of phosphorus and boron in the FZ-N substrate. In FIG. 3, the FZ-N substrate is heated at 350 ° C., 400 ° C., and 500 ° C., and phosphorus is first implanted at a dose of 1 × 10 13 cm −2 and an acceleration energy of 240 keV. The results are shown when boron is implanted at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV. For comparison, FIG. 3 also shows the results when only phosphorus and boron ions are implanted at room temperature. The concentration profile is measured by the SR method.
図３より、室温のイオン注入のみでは活性化されていなかったｎ層およびｐ層も、イオン注入温度が３５０℃，４００℃，５００℃と高くなるのに伴って活性化し、ＦＺ−Ｎ基板の浅い領域のボロンと深い領域のリンの高濃度化が進むようになる。 From FIG. 3, the n layer and the p layer, which were not activated only by ion implantation at room temperature, were activated as the ion implantation temperature increased to 350 ° C., 400 ° C., and 500 ° C., and the FZ-N substrate The concentration of boron in a shallow region and phosphorus in a deep region are increased.
ｐｎ連続層について、室温でのイオン注入後に４００℃で１時間の電気炉アニールを行うと、そのときのｐ層の活性化率は約０．５％である。これに対し、ＦＺ−Ｎ基板を加熱しながらイオン注入を行った場合、ｐ層の活性化率は、イオン注入温度が４００℃のときには約１％、５００℃のときには約５％となり、従来のように室温でのイオン注入後に電気炉アニールを行うのに比べて高い活性化率が得られるようになる。また、ｎ層の活性化率についても同様、ＦＺ−Ｎ基板を加熱しながらイオン注入を行うことにより、イオン注入後に電気炉アニールを行うよりも高い活性化率が得られるようになる。 When the pn continuous layer is subjected to electric furnace annealing at 400 ° C. for 1 hour after ion implantation at room temperature, the activation rate of the p layer at that time is about 0.5%. On the other hand, when the ion implantation is performed while heating the FZ-N substrate, the activation rate of the p layer is about 1% when the ion implantation temperature is 400 ° C. and about 5% when the ion implantation temperature is 500 ° C. As described above, a higher activation rate can be obtained as compared with the case where the electric furnace annealing is performed after ion implantation at room temperature. Similarly, for the activation rate of the n layer, by performing ion implantation while heating the FZ-N substrate, a higher activation rate can be obtained than when performing electric furnace annealing after ion implantation.
ただし、イオン注入温度が４００℃を下回る場合には、ｎ層、ｐ層共にその活性化が十分図れず、また、イオン注入温度が５００℃を上回る場合には、表面電極が溶解してしまいＦＳ型ＩＧＢＴ内で必要な絶縁が確保できなくなるといった問題が発生する場合がある。 However, when the ion implantation temperature is lower than 400 ° C., the n layer and the p layer cannot be sufficiently activated. When the ion implantation temperature is higher than 500 ° C., the surface electrode is dissolved and the FS is dissolved. There may be a problem that necessary insulation cannot be secured in the type IGBT.
この例のように、ＦＳ型ＩＧＢＴ製造において、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でリンおよびボロンをイオン注入することにより、基板加熱の効果でｎ層およびｐ層を共に活性化することができ、良好なｐｎ連続層を形成することができる。 As in this example, in the manufacture of FS type IGBT, both the n layer and the p layer are activated by the effect of substrate heating by ion implantation of phosphorus and boron while the FZ-N substrate is heated to 400 ° C. to 500 ° C. And a good pn continuous layer can be formed.
なお、この第１の実施の形態における上記第１〜第３の例では、ＦＺ−Ｎ基板を用いた場合について述べたが、エピタキシャル基板を用いた場合も同様の結果が得られる。その場合、それに応じて各半導体素子の製造プロセスが適当に変更される。 In the first to third examples in the first embodiment, the case where the FZ-N substrate is used has been described. However, the same result can be obtained when the epitaxial substrate is used. In that case, the manufacturing process of each semiconductor element is appropriately changed accordingly.
このように、第１の実施の形態では、イオン注入時にＳｉ基板を所定温度で加熱することにより、イオン注入を行いながら不純物層の活性化が行えるようになり、各種半導体素子に形成されるｐ層、ｎ層、ｐｎ連続層を効果的に活性化することができる。また、これにより、イオン注入後の電気炉アニール工程やレーザーアニール工程が不要になる。イオン注入後のアニールが不要になれば、アニールプロセスへの移行作業、例えばウエハを電気炉アニール用のカセット等に移し替えたり、ウエハを処理チャンバへ搬送したりする作業がなくなるので、ウエハの割れ・傷の発生やパーティクルの付着を低減することが可能になる。 As described above, in the first embodiment, by heating the Si substrate at a predetermined temperature at the time of ion implantation, the impurity layer can be activated while performing the ion implantation, and p formed in various semiconductor elements. The layer, the n layer, and the pn continuous layer can be effectively activated. This also eliminates the need for an electric furnace annealing step and a laser annealing step after ion implantation. If annealing after ion implantation is no longer necessary, there is no need to shift to the annealing process, for example, transfer the wafer to an electric furnace annealing cassette or transfer the wafer to the processing chamber. -It becomes possible to reduce the occurrence of scratches and particle adhesion.
また、この第１の実施の形態の半導体素子の製造方法は、既存のイオン注入装置に、Ｓｉ基板をそのイオン照射面と反対側からヒータで加熱するといった適当な加熱機構を備えた基板加熱装置を組み合わせることで実現可能であり、従来のイオン注入工程に容易に導入することが可能である。 Further, the semiconductor element manufacturing method of the first embodiment is a substrate heating apparatus provided with an appropriate heating mechanism in which an existing ion implantation apparatus is heated with a heater from the side opposite to the ion irradiation surface thereof. And can be easily introduced into a conventional ion implantation process.
次に第２の実施の形態について説明する。
第２の実施の形態の半導体素子の製造方法は、Ｓｉ基板にｐ層、ｎ層またはｐｎ連続層の形成とその活性化を行う際、Ｓｉ基板温度を４００℃〜５００℃に調整し、この状態でレーザーを照射しながらイオン注入を行うようにする。照射するレーザーとしては、Ｓｉ基板への吸収が良い波長３００ｎｍ〜６００ｎｍのレーザーを用いることができる。波長が３００ｎｍより短いとＳｉ基板（例えばＦＺ−Ｎ基板は厚さ約６３０μｍ）の深い領域を活性化することができない場合があり、波長が６００ｎｍより長いとＳｉ基板をレーザーが透過してしまい活性化が起こらなくなる場合があるためである。
Next, a second embodiment will be described.
In the method of manufacturing a semiconductor device according to the second embodiment, when forming and activating a p layer, an n layer, or a pn continuous layer on a Si substrate, the temperature of the Si substrate is adjusted to 400 ° C. to 500 ° C. In this state, ion implantation is performed while irradiating a laser. As a laser to irradiate, a laser with a wavelength of 300 nm to 600 nm that is well absorbed by the Si substrate can be used. If the wavelength is shorter than 300 nm, the deep region of the Si substrate (for example, the thickness of the FZ-N substrate is about 630 μm) may not be activated. If the wavelength is longer than 600 nm, the laser penetrates the Si substrate and is active. This is because there is a case where the conversion does not occur.
このような第２の実施の形態の半導体素子の製造方法について、次の３つの例で具体的に説明する。
まず第１の例として、第２の実施の形態をＦＺ−Ｎ基板を用いたＮＰＴ型ＩＧＢＴの製造に適用した場合について説明する。
The method for manufacturing the semiconductor device of the second embodiment will be specifically described with the following three examples.
First, as a first example, a case where the second embodiment is applied to manufacture of an NPT type IGBT using an FZ-N substrate will be described.
この場合、裏面側プロセスでＦＺ−Ｎ基板裏面にｐ+コレクタ層を形成する際、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でその裏面に所定の波長のレーザーを照射しながらボロンを注入する。例えば、加熱機構を備えた試料台の上にＦＺ−Ｎ基板をその表面側を下にして載置し、これを所定温度で加熱するとともに、ＦＺ−Ｎ基板裏面にレーザーを照射しながらボロンのイオン注入を行う。 In this case, when forming the p + collector layer on the back surface of the FZ-N substrate in the back surface side process, boron is irradiated while irradiating a laser of a predetermined wavelength on the back surface while the FZ-N substrate is heated to 400 ° C. to 500 ° C. Inject. For example, the FZ-N substrate is placed on a sample stage equipped with a heating mechanism, and the front side of the FZ-N substrate is heated at a predetermined temperature. Ion implantation is performed.
図４はＦＺ−Ｎ基板を加熱してレーザーを照射しながらボロンのイオン注入を行ったときの濃度プロファイルである。
この図４において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のボロンの濃度（ｃｍ-3）を表している。図４には、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、ボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図４には比較のため、室温でイオン注入のみ行ったときの結果を併せて示している。濃度プロファイルはＳＲ法により測定している。
FIG. 4 shows a concentration profile when boron ion implantation is performed while irradiating a laser while heating the FZ-N substrate.
In FIG. 4, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the boron concentration (cm −3 ) in the FZ-N substrate. In FIG. 4, a pulse of a XeCl laser (wavelength 308 nm, half width 50 ns) is irradiated at an irradiation energy density of 0.6 J / cm 2 on the back surface while the FZ-N substrate is heated at 350 ° C., 400 ° C., and 500 ° C. However, the results are shown when boron is implanted at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV. For comparison, FIG. 4 also shows the results when only ion implantation is performed at room temperature. The concentration profile is measured by the SR method.
図４より、室温のイオン注入のみでは活性化されていなかったｐ層も、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱してＸｅＣｌレーザーを照射しながらイオン注入を行うことで、イオン注入温度が高くなるのに伴って活性化し、浅い領域のボロンの高濃度化が進むようになる。また、上記第１の実施の形態（第１の例）のようにＸｅＣｌレーザーを照射しない場合に比べてより深い領域にも活性化が進むようになる（図１参照）。 From FIG. 4, the p layer that was not activated only by ion implantation at room temperature was also obtained by performing ion implantation while heating the FZ-N substrate at 350 ° C., 400 ° C., and 500 ° C. and irradiating the XeCl laser. As the ion implantation temperature rises, it is activated and the concentration of boron in a shallow region is increased. In addition, activation proceeds to a deeper region as compared to the case where the XeCl laser is not irradiated as in the first embodiment (first example) (see FIG. 1).
ただし、イオン注入温度が４００℃を下回る場合にはｐ層の表面濃度が低く、また、５００℃を上回る場合には表面電極が溶解してしまう場合がある。
この例のように、ＮＰＴ型ＩＧＢＴ製造において、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でＸｅＣｌレーザーを照射しながらボロンをイオン注入することにより、レーザー照射による基板加熱の効果が加わり、ｐ層を効果的に活性化することができる。
However, when the ion implantation temperature is lower than 400 ° C., the surface concentration of the p layer is low, and when it is higher than 500 ° C., the surface electrode may be dissolved.
As in this example, in the NPT type IGBT manufacturing, boron is ion-implanted while irradiating the XeCl laser while the FZ-N substrate is heated to 400 ° C. to 500 ° C., thereby adding the effect of heating the substrate by laser irradiation. , The p layer can be effectively activated.
なお、ＦＺ−Ｎ基板裏面にボロンのほかフッ化ボロンをイオン注入してｐ層を形成する場合には、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でＸｅＣｌレーザーを照射しながらボロンとフッ化ボロンを順にイオン注入する。 In addition, when forming a p layer by ion-implanting boron fluoride in addition to boron on the back surface of the FZ-N substrate, boron is irradiated while irradiating the XeCl laser with the FZ-N substrate heated to 400 ° C. to 500 ° C. And boron fluoride are sequentially implanted.
続いて第２の例として、第２の実施の形態をＦＺ−Ｎ基板を用いたＦＷＤの製造に適用した場合について説明する。
この場合、裏面側プロセスでＦＺ−Ｎ基板裏面にｎ層を形成する際、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でその裏面に所定の波長のレーザーを照射しながらリンを注入する。
Subsequently, as a second example, a case where the second embodiment is applied to manufacture of an FWD using an FZ-N substrate will be described.
In this case, when forming the n layer on the back surface of the FZ-N substrate by the back surface side process, phosphorus is injected while irradiating the back surface with a laser having a predetermined wavelength while the FZ-N substrate is heated to 400 ° C. to 500 ° C. To do.
図５はＦＺ−Ｎ基板を加熱してレーザーを照射しながらリンのイオン注入を行ったときの濃度プロファイルである。
この図５において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のリンの濃度（ｃｍ-3）を表している。図５には、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、リンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図５には比較のため、室温でイオン注入のみ行ったときの結果も併せて示している。濃度プロファイルはＳＲ法により測定している。
FIG. 5 is a concentration profile when the ion implantation of phosphorus is performed while irradiating a laser while heating the FZ-N substrate.
In FIG. 5, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the phosphorus concentration (cm −3 ) in the FZ-N substrate. In FIG. 5, a pulse of a XeCl laser (wavelength: 308 nm, half width: 50 ns) is irradiated at an irradiation energy density of 0.6 J / cm 2 on the back surface with the FZ-N substrate heated at 350 ° C., 400 ° C., and 500 ° C. However, the results are shown when phosphorus is implanted at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV. For comparison, FIG. 5 also shows the results when only ion implantation is performed at room temperature. The concentration profile is measured by the SR method.
図５より、室温のイオン注入のみでは活性化されていなかったｎ層も、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱してＸｅＣｌレーザーを照射しながらイオン注入することで、イオン注入温度が高くなるのに伴って活性化し、浅い領域のリンの高濃度化が進むようになる。また、上記第１の実施の形態（第２の例）のようにＸｅＣｌレーザーを照射しない場合に比べてより深い領域にも拡散が進むようになる（図２参照）。 As shown in FIG. 5, the n layer that was not activated only by ion implantation at room temperature is also ion-implanted while being irradiated with a XeCl laser by heating the FZ-N substrate at 350 ° C., 400 ° C., and 500 ° C. As the implantation temperature rises, it is activated and the concentration of phosphorus in a shallow region is increased. Further, the diffusion proceeds to a deeper region as compared with the case where the XeCl laser is not irradiated as in the first embodiment (second example) (see FIG. 2).
ただし、イオン注入温度が４００℃を下回る場合には、ｎ層の表面濃度が低く、深さ方向への拡散も少ない。また、イオン注入温度が５００℃を上回る場合には、表面電極が溶解してしまう場合がある。 However, when the ion implantation temperature is lower than 400 ° C., the surface concentration of the n layer is low and the diffusion in the depth direction is small. Further, when the ion implantation temperature exceeds 500 ° C., the surface electrode may be dissolved.
この例のように、ＦＷＤ製造において、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でＸｅＣｌレーザーを照射しながらリンをイオン注入することにより、レーザー照射による基板加熱の効果が加わり、ｎ層を効果的に活性化することができる。 As in this example, in the FWD manufacturing, phosphorus is ion-implanted while irradiating the XeCl laser while the FZ-N substrate is heated to 400 ° C. to 500 ° C., thereby adding the effect of heating the substrate by laser irradiation. The layer can be activated effectively.
続いて第３の例として、第２の実施の形態をＦＺ−Ｎ基板を用いたＦＳ型ＩＧＢＴの製造に適用した場合について説明する。
この場合、裏面側プロセスでＦＺ−Ｎ基板裏面にｐｎ連続層を形成する際、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でその裏面に所定の波長のレーザーを照射しながらリンとボロンを順に注入する。
Subsequently, as a third example, a case where the second embodiment is applied to the manufacture of an FS type IGBT using an FZ-N substrate will be described.
In this case, when the pn continuous layer is formed on the back surface of the FZ-N substrate by the back surface side process, the FZ-N substrate is heated to 400 ° C. to 500 ° C. while irradiating the back surface with a laser having a predetermined wavelength. Inject boron in order.
図６はＦＺ−Ｎ基板を加熱してレーザーを照射しながらリンとボロンのイオン注入を行ったときの濃度プロファイルである。
この図６において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のリンおよびボロンの濃度（ｃｍ-3）を表している。図６には、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、まず先にリンをドーズ量１×１０13ｃｍ-2、加速エネルギー２４０ｋｅＶで注入し、次にボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図６には比較のため、室温でリンおよびボロンのイオン注入のみ行ったときの結果も併せて示している。濃度プロファイルはＳＲ法により測定している。
FIG. 6 shows a concentration profile when phosphorus and boron ions are implanted while the FZ-N substrate is heated and irradiated with laser.
In FIG. 6, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the phosphorus and boron concentrations (cm −3 ) in the FZ-N substrate. In FIG. 6, the FZ-N substrate was heated at 350 ° C., 400 ° C., and 500 ° C., and the back surface was irradiated with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 0.6 J / cm 2. However, first, phosphorus is implanted at a dose of 1 × 10 13 cm −2 and an acceleration energy of 240 keV, and then boron is implanted at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV. Yes. For comparison, FIG. 6 also shows the results when only phosphorus and boron ions are implanted at room temperature. The concentration profile is measured by the SR method.
図６より、室温のイオン注入のみでは活性化されていなかったｎ層およびｐ層も、ＦＺ−Ｎ基板を３５０℃，４００℃，５００℃で加熱してＸｅＣｌレーザーを照射しながらイオン注入することで、イオン注入温度が高くなるのに伴って活性化し、ＦＺ−Ｎ基板の浅い領域のボロンと深い領域のリンの高濃度化が進むようになる。上記第１の実施の形態（第３の例）のようにＸｅＣｌレーザーを照射しない場合に比べてより深い領域にも拡散が進む（図３参照）。 As shown in FIG. 6, the n layer and the p layer, which were not activated only by ion implantation at room temperature, are also implanted by irradiating the XeCl laser while heating the FZ-N substrate at 350 ° C., 400 ° C., and 500 ° C. As the ion implantation temperature is increased, the activation is performed, and the concentration of boron in the shallow region and phosphorus in the deep region of the FZ-N substrate are increased. As in the first embodiment (third example), diffusion proceeds to a deeper region as compared with the case where the XeCl laser is not irradiated (see FIG. 3).
ただし、イオン注入温度が４００℃を下回る場合には、ｎ層、ｐ層共にその活性化が十分図れず、また、イオン注入温度が５００℃を上回る場合には、表面電極が溶解してしまう場合がある。 However, when the ion implantation temperature is lower than 400 ° C., the n layer and the p layer cannot be sufficiently activated, and when the ion implantation temperature is higher than 500 ° C., the surface electrode is dissolved. There is.
この例のように、ＦＳ型ＩＧＢＴ製造において、ＦＺ−Ｎ基板を４００℃〜５００℃に加熱した状態でＸｅＣｌレーザーを照射しながらリンおよびボロンを注入することにより、レーザー照射による基板加熱の効果が加わり、ｐｎ連続層を効果的に活性化することができる。 As in this example, in the production of FS type IGBT, the effect of heating the substrate by laser irradiation can be obtained by injecting phosphorus and boron while irradiating the XeCl laser while the FZ-N substrate is heated to 400 ° C. to 500 ° C. In addition, the pn continuous layer can be effectively activated.
なお、この第２の実施の形態における上記第１〜第３の例では、ＦＺ−Ｎ基板を用いた場合について述べたが、エピタキシャル基板を用いた場合も同様の結果が得られる。また、この第２の実施の形態では、ＸｅＣｌレーザーに代えてＹＡＧレーザーを用いることも可能である。 In the first to third examples of the second embodiment, the case where the FZ-N substrate is used has been described. However, the same result can be obtained when the epitaxial substrate is used. In the second embodiment, a YAG laser can be used instead of the XeCl laser.
このように、第２の実施の形態では、イオン注入時にＳｉ基板を所定温度で加熱するとともに所定のレーザーを照射して加熱することにより、イオン注入を行いながら不純物層の活性化が行えるようになり、各種半導体素子に形成されるｐ層、ｎ層、ｐｎ連続層を効果的に活性化することができる。これは特に深い領域の活性化に有効になる。また、これにより、イオン注入後の電気炉アニール工程やレーザーアニール工程が不要になり、ウエハの割れ・傷の発生やパーティクルの付着を低減することが可能になる。 Thus, in the second embodiment, the impurity layer can be activated while performing ion implantation by heating the Si substrate at a predetermined temperature and irradiating a predetermined laser during ion implantation. Thus, the p layer, the n layer, and the pn continuous layer formed in various semiconductor elements can be effectively activated. This is particularly effective for activating deep regions. This also eliminates the need for an electric furnace annealing step and a laser annealing step after ion implantation, thereby reducing the occurrence of wafer cracks and scratches and particle adhesion.
次に第３の実施の形態について説明する。
第３の実施の形態の半導体素子の製造方法は、Ｓｉ基板にｐ層、ｎ層またはｐｎ連続層の形成とその活性化を行う際、波長が３００ｎｍ〜６００ｎｍで、照射エネルギー密度１．４Ｊ／ｃｍ2以下のレーザーパルスを照射しながらイオン注入を行うようにする。
Next, a third embodiment will be described.
In the method of manufacturing a semiconductor device according to the third embodiment, when forming and activating a p layer, an n layer, or a pn continuous layer on a Si substrate, the wavelength is 300 nm to 600 nm, and the irradiation energy density is 1.4 J /. Ion implantation is performed while irradiating a laser pulse of cm 2 or less.
このような第３の実施の形態の半導体素子の製造方法について、次の３つの例で具体的に説明する。
まず第１の例として、第３の実施の形態をＦＺ−Ｎ基板を用いたＮＰＴ型ＩＧＢＴの製造に適用した場合について説明する。
The method for manufacturing the semiconductor device of the third embodiment will be specifically described with the following three examples.
First, as a first example, a case where the third embodiment is applied to manufacture of an NPT type IGBT using an FZ-N substrate will be described.
この場合、裏面側プロセスでＦＺ−Ｎ基板裏面にｐ+コレクタ層を形成する際、ＦＺ−Ｎ基板裏面に所定の波長と照射エネルギー密度のレーザーを照射しながらボロンを注入する。 In this case, when forming the p + collector layer on the back surface of the FZ-N substrate in the back surface side process, boron is implanted while irradiating the FZ-N substrate back surface with a laser having a predetermined wavelength and irradiation energy density.
図７はレーザーを照射しながらボロンのイオン注入を行ったときの濃度プロファイルである。
この図７において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のボロンの濃度（ｃｍ-3）を表している。図７には、ＦＺ−Ｎ基板裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度１．３５Ｊ／ｃｍ2で照射しながら、ボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図７には比較のため、室温でイオン注入のみ行ったときの結果とそのイオン注入後に４００℃で５時間（ｈｒ）の電気炉アニールを行ったときの結果を併せて示している。濃度プロファイルはＳＲ法により測定している。
FIG. 7 is a concentration profile when boron ion implantation is performed while irradiating a laser.
In FIG. 7, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the boron concentration (cm −3 ) in the FZ-N substrate. In FIG. 7, while irradiating the back of the FZ-N substrate with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 1.35 J / cm 2 , the dose of boron is 1 × 10 15 cm −2 , The result is shown when implantation is performed at an acceleration energy of 50 keV. For comparison, FIG. 7 also shows the results when only ion implantation is performed at room temperature and the results when electric furnace annealing is performed at 400 ° C. for 5 hours (hr) after the ion implantation. The concentration profile is measured by the SR method.
図７より、室温のイオン注入のみでは活性化されていなかったｐ層も、電気炉アニールによって活性化が進むようになる。このときのｐ層の活性化率は約３％である。これに対し、照射エネルギー密度１．３５Ｊ／ｃｍ2でＸｅＣｌレーザーを照射しながらイオン注入を行った場合には、ｐ層をより高濃度化することができ、このときの活性化率は約５０％になる。 From FIG. 7, the activation of the p layer that has not been activated only by ion implantation at room temperature is also advanced by electric furnace annealing. The activation rate of the p layer at this time is about 3%. On the other hand, when ion implantation is performed while irradiating a XeCl laser at an irradiation energy density of 1.35 J / cm 2 , the p-layer can be made higher in concentration, and the activation rate at this time is about 50 %become.
上記第２の実施の形態で述べた例では、照射エネルギー密度０．６Ｊ／ｃｍ2でＸｅＣｌレーザーを照射したが、この第３の実施の形態のように照射エネルギー密度を１．３５Ｊ／ｃｍ2にまで増加することで、イオン注入時の基板加熱およびイオン注入後のアニールを行わなくても十分にｐ層を活性化することができるようになる。
Above in the example described in the second embodiment has been irradiated with XeCl laser with
この例のように、ＮＰＴ型ＩＧＢＴ製造において、ＦＺ−Ｎ基板裏面に波長３０８ｎｍ、照射エネルギー密度１．３５Ｊ／ｃｍ2のＸｅＣｌレーザーを照射しながらボロンを注入することにより、レーザー照射による基板加熱の効果でｐ層を効果的に活性化することができる。 As in this example, in NPT type IGBT manufacturing, by injecting boron while irradiating the back surface of the FZ-N substrate with XeCl laser having a wavelength of 308 nm and an irradiation energy density of 1.35 J / cm 2 , The p-layer can be effectively activated by the effect.
ただし、イオン注入時のＸｅＣｌレーザーの照射エネルギー密度が１．４Ｊ／ｃｍ2を上回る場合には、ＦＺ−Ｎ基板裏面にＸｅＣｌレーザーの加工痕が残ってしまい、それを裏面電極形成前に除去する別の加工が必要になる場合があるので、ＸｅＣｌレーザーの照射エネルギー密度は１．４Ｊ／ｃｍ2以下とするのが好ましい。 However, when the irradiation energy density of the XeCl laser at the time of ion implantation exceeds 1.4 J / cm 2 , the XeCl laser processing trace remains on the back surface of the FZ-N substrate and is removed before forming the back electrode. Since another processing may be required, the irradiation energy density of the XeCl laser is preferably 1.4 J / cm 2 or less.
なお、フッ化ボロンもイオン注入する場合には、レーザーを照射しながらボロンとフッ化ボロンを順にイオン注入すればよい。
続いて第２の例として、第３の実施の形態をＦＺ−Ｎ基板を用いたＦＷＤの製造に適用した場合について説明する。
Note that when boron fluoride is also ion-implanted, boron and boron fluoride may be sequentially ion-implanted while irradiating a laser.
Subsequently, as a second example, a case where the third embodiment is applied to manufacture of an FWD using an FZ-N substrate will be described.
この場合、裏面側プロセスでＦＺ−Ｎ基板裏面にｎ層を形成する際、ＦＺ−Ｎ基板裏面に所定の波長と照射エネルギー密度のレーザーパルスを照射しながらリンを注入する。
図８はレーザーを照射しながらリンのイオン注入を行ったときの濃度プロファイルである。
In this case, when the n layer is formed on the back surface of the FZ-N substrate in the back surface side process, phosphorus is implanted while irradiating the FZ-N substrate back surface with laser pulses having a predetermined wavelength and irradiation energy density.
FIG. 8 shows a concentration profile when phosphorus ions are implanted while irradiating a laser.
この図８において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のリンの濃度（ｃｍ-3）を表している。図８には、ＦＺ−Ｎ基板裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度１．３５Ｊ／ｃｍ2で照射しながら、リンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入したときの結果を示している。なお、図８には比較のため、室温でイオン注入のみ行ったときの結果とそのイオン注入後に４００℃で５時間の電気炉アニールを行ったときの結果を併せて示している。濃度プロファイルはＳＲ法により測定している。 In FIG. 8, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the phosphorus concentration (cm −3 ) in the FZ-N substrate. In FIG. 8, while the pulse of the XeCl laser (wavelength 308 nm, half width 50 ns) is irradiated on the back surface of the FZ-N substrate at an irradiation energy density of 1.35 J / cm 2 , phosphorus is dosed at 1 × 10 15 cm −2 , The result is shown when implantation is performed at an acceleration energy of 50 keV. For comparison, FIG. 8 also shows the results when only ion implantation is performed at room temperature and the results when electric furnace annealing is performed at 400 ° C. for 5 hours after the ion implantation. The concentration profile is measured by the SR method.
図８より、室温のイオン注入のみでは活性化されていなかったｎ層も、電気炉アニールによって活性化が進むようになる。このときのｎ層の活性化率は約１％である。これに対し、照射エネルギー密度１．３５Ｊ／ｃｍ2でＸｅＣｌレーザーを照射しながらイオン注入を行った場合には、ｎ層をより高濃度化することができ、このときの活性化率は約４０％になる。 From FIG. 8, the n layer that was not activated only by ion implantation at room temperature is activated by the electric furnace annealing. At this time, the activation rate of the n layer is about 1%. On the other hand, when the ion implantation is performed while irradiating the XeCl laser at the irradiation energy density of 1.35 J / cm 2 , the n layer can be further concentrated, and the activation rate at this time is about 40 %become.
このように照射エネルギー密度を１．３５Ｊ／ｃｍ2にすることで、イオン注入時の基板加熱およびイオン注入後のアニールを行わなくても十分にｎ層を活性化することができるようになる。 Thus, by setting the irradiation energy density to 1.35 J / cm 2 , the n layer can be sufficiently activated without performing substrate heating during ion implantation and annealing after ion implantation.
この例のように、ＦＷＤ製造において、ＦＺ−Ｎ基板裏面に波長３０８ｎｍ、照射エネルギー密度１．３５Ｊ／ｃｍ2のＸｅＣｌレーザーを照射しながらリンを注入することにより、レーザー照射による基板加熱の効果でｎ層を効果的に活性化することができる。 As in this example, in FWD manufacturing, by injecting phosphorus while irradiating the back of the FZ-N substrate with XeCl laser having a wavelength of 308 nm and an irradiation energy density of 1.35 J / cm 2 , the effect of substrate heating by laser irradiation The n layer can be activated effectively.
また、ここでは図示を省略しているが、第３の例としてｐｎ連続層の活性化についても同様に、照射エネルギー密度１．３５Ｊ／ｃｍ2のＸｅＣｌレーザーを照射しながらリンおよびボロンを順に注入することにより、レーザー照射による基板加熱の効果でｎ層とｐ層を共に効果的に活性化することができる。 Although not shown here, as a third example, similarly to the activation of the pn continuous layer, phosphorus and boron are sequentially injected while irradiating a XeCl laser having an irradiation energy density of 1.35 J / cm 2. Thus, both the n layer and the p layer can be effectively activated by the effect of heating the substrate by laser irradiation.
なお、この第３の実施の形態における上記第１〜第３の例では、ＦＺ−Ｎ基板を用いた場合について述べたが、エピタキシャル基板を用いた場合も同様の結果が得られ、この第３の実施の形態で述べた方法により、ｐ層、ｎ層、ｐｎ連続層を効果的に活性化することができる。また、この第３の実施の形態では、ＸｅＣｌレーザーに代えてＹＡＧレーザーを用いることも可能である。 In the first to third examples of the third embodiment, the case where the FZ-N substrate is used is described. However, the same result is obtained when the epitaxial substrate is used. By the method described in the embodiment, the p layer, the n layer, and the pn continuous layer can be effectively activated. In the third embodiment, a YAG laser can be used instead of the XeCl laser.
なお、イオン注入時のレーザーパルスの照射エネルギー密度は、０．４Ｊ／ｃｍ2以上であれば適当なレーザー照射方法、例えば複数台のレーザー照射装置を用いて複数パルスを連続的に照射したりレーザーが照射されるエリアのオーバーラップ率を高めたりすることにより、ｐ層、ｎ層、ｐｎ連続層の活性化が可能である。 In addition, if the irradiation energy density of the laser pulse at the time of ion implantation is 0.4 J / cm 2 or more, an appropriate laser irradiation method, for example, a plurality of laser irradiation apparatuses can be used to continuously irradiate a plurality of pulses It is possible to activate the p layer, the n layer, and the pn continuous layer by increasing the overlap ratio of the area irradiated with.
このようにＳｉ基板へのイオン注入時に所定の波長と照射エネルギー密度のレーザーパルスを照射することにより、イオン注入を行いながら不純物層の活性化が行え、イオン注入時のＳｉ基板の加熱、イオン注入後のアニール工程は不要である。 Thus, by irradiating laser pulses with a predetermined wavelength and irradiation energy density during ion implantation into the Si substrate, the impurity layer can be activated while performing ion implantation, heating the Si substrate during ion implantation, and ion implantation. A subsequent annealing step is not necessary.
次に第４の実施の形態について説明する。
第４の実施の形態の半導体素子の製造方法は、Ｓｉ基板にｐ層、ｎ層またはｐｎ連続層の形成とその活性化を行う際、上記第１，第２，第３の実施の形態で述べたイオン注入後に更に３５０℃〜５００℃の低温の電気炉アニールを行うようにする。
Next, a fourth embodiment will be described.
The semiconductor device manufacturing method of the fourth embodiment is the same as that of the first, second, and third embodiments when forming and activating the p layer, the n layer, or the pn continuous layer on the Si substrate. After the ion implantation described above, low temperature electric furnace annealing at 350 ° C. to 500 ° C. is further performed.
このような第４の実施の形態の半導体素子の製造方法について、次に具体的に説明する。
図９はＦＺ−Ｎ基板を加熱しながらボロンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイル、図１０はＦＺ−Ｎ基板を加熱しながらリンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイル、図１１はＦＺ−Ｎ基板を加熱しながらリンとボロンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイルである。
Next, a method for manufacturing the semiconductor device of the fourth embodiment will be specifically described.
FIG. 9 shows a concentration profile when an electric furnace annealing is performed after boron ion implantation is performed while the FZ-N substrate is heated, and FIG. 10 shows electricity after phosphorous ion implantation is performed while the FZ-N substrate is heated. FIG. 11 shows a concentration profile when furnace annealing is performed, and FIG. 11 shows a concentration profile when electric furnace annealing is performed after ion implantation of phosphorus and boron while heating the FZ-N substrate.
図９〜図１１において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のボロンまたは／およびリンの濃度（ｃｍ-3）を表している。濃度プロファイルはいずれもＳＲ法により測定している。 9 to 11, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the concentration of boron or / and phosphorus (cm −3 ) in the FZ-N substrate. . All concentration profiles are measured by the SR method.
図９には、ＦＺ−Ｎ基板を４００℃，５００℃で加熱した状態で裏面にボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更に４００℃で５時間の電気炉アニールを行ったときの結果を示している。また、図９には、室温でイオン注入のみ行ったときの結果とこの電気炉アニールを行わなかったときの結果（図１）を併せて示している。 In FIG. 9, after the FZ-N substrate is heated at 400 ° C. and 500 ° C., boron is implanted on the back surface at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV, and then the electricity is further applied at 400 ° C. for 5 hours. The result when furnace annealing is performed is shown. FIG. 9 also shows the result when only ion implantation is performed at room temperature and the result when this electric furnace annealing is not performed (FIG. 1).
図１０には、ＦＺ−Ｎ基板を４００℃，５００℃で加熱した状態で裏面にリンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更に４００℃で５時間の電気炉アニールを行ったときの結果を示している。また、図１０には、室温でイオン注入のみ行ったときの結果とこの電気炉アニールを行わなかったときの結果（図２）を併せて示している。 In FIG. 10, after the FZ-N substrate is heated at 400 ° C. and 500 ° C., phosphorus is implanted into the back surface at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV, and then at 400 ° C. for 5 hours. The result when furnace annealing is performed is shown. FIG. 10 also shows the result when only ion implantation is performed at room temperature and the result when this electric furnace annealing is not performed (FIG. 2).
図１１には、ＦＺ−Ｎ基板を４００℃，５００℃で加熱した状態で裏面に、まずリンをドーズ量１×１０13ｃｍ-2、加速エネルギー２４０ｋｅＶで注入し、次いでボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更に４００℃で５時間の電気炉アニールを行ったときの結果を示している。また、図１１には、室温でイオン注入のみ行ったときの結果とこの電気炉アニールを行わなかったときの結果（図３）を併せて示している。 In FIG. 11, the FZ-N substrate is heated at 400 ° C. and 500 ° C., phosphorus is first implanted at a dose of 1 × 10 13 cm −2 and acceleration energy of 240 keV, and then boron is dosed at 1 ×. The results are shown when electric furnace annealing is further performed at 400 ° C. for 5 hours after implantation at 10 15 cm −2 and acceleration energy of 50 keV. FIG. 11 also shows the result when only ion implantation is performed at room temperature and the result when this electric furnace annealing is not performed (FIG. 3).
図９〜図１１より、第１の実施の形態で述べたようにＦＺ−Ｎ基板を加熱しながらイオン注入を行った後、更に電気炉アニールを行うことでｐ層、ｎ層、ｐｎ連続層をより活性化することができるようになる。 9 to 11, as described in the first embodiment, the ion implantation is performed while heating the FZ-N substrate, and then the electric furnace annealing is performed to further p layer, n layer, and pn continuous layer. Can be activated more.
また、図１２はＦＺ−Ｎ基板を加熱してレーザーを照射しながらボロンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイル、図１３はＦＺ−Ｎ基板を加熱してレーザーを照射しながらリンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイル、図１４はＦＺ−Ｎ基板を加熱してレーザーを照射しながらリンとボロンのイオン注入を行った後に電気炉アニールを行ったときの濃度プロファイルである。 FIG. 12 shows the concentration profile when annealing the electric furnace after performing ion implantation of boron while heating the FZ-N substrate and irradiating the laser. FIG. 13 shows the concentration profile when the FZ-N substrate is heated. FIG. 14 shows the concentration profile when the electric furnace annealing is performed after the phosphorus ion implantation is performed. FIG. 14 shows the electric furnace after the phosphorus and boron ions are implanted while the FZ-N substrate is heated and irradiated with the laser. It is a density | concentration profile when annealing is performed.
図１２〜図１４において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のボロンまたは／およびリンの濃度（ｃｍ-3）を表している。濃度プロファイルはいずれもＳＲ法により測定している。 12 to 14, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the concentration of boron or / and phosphorus (cm −3 ) in the FZ-N substrate. . All concentration profiles are measured by the SR method.
図１２には、ＦＺ−Ｎ基板を４００℃，５００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、ボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更に４００℃で５時間の電気炉アニールを行ったときの結果を示している。また、図１２には、室温でイオン注入のみ行ったときの結果とこの電気炉アニールを行わなかったときの結果（図４）を併せて示している。 FIG. 12 shows that while the FZ-N substrate is heated at 400 ° C. and 500 ° C., the back surface is irradiated with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 0.6 J / cm 2. The results are shown in the case where an electric furnace annealing is further carried out at 400 ° C. for 5 hours after implantation at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV. FIG. 12 also shows the results when only ion implantation is performed at room temperature and the results when this electric furnace annealing is not performed (FIG. 4).
図１３には、ＦＺ−Ｎ基板を４００℃，５００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、リンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更に４００℃で５時間の電気炉アニールを行ったときの結果を示している。また、図１３には、室温でイオン注入のみ行ったときの結果とこの電気炉アニールを行わなかったときの結果（図５）を併せて示している。 In FIG. 13, while the FZ-N substrate is heated at 400 ° C. and 500 ° C., the back surface is irradiated with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 0.6 J / cm 2. The results are shown in the case where an electric furnace annealing is further carried out at 400 ° C. for 5 hours after implantation at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV. FIG. 13 also shows the results when only ion implantation is performed at room temperature and the results when this electric furnace annealing is not performed (FIG. 5).
図１４には、ＦＺ−Ｎ基板を４００℃，５００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、まずリンをドーズ量１×１０13ｃｍ-2、加速エネルギー２４０ｋｅＶで注入し、次いでボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更に４００℃で５時間の電気炉アニールを行ったときの結果を示している。また、図１４には、室温でイオン注入のみ行ったときの結果とこの電気炉アニールを行わなかったときの結果（図６）を併せて示している。 In FIG. 14, while the FZ-N substrate is heated at 400 ° C. and 500 ° C., the back surface is irradiated with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 0.6 J / cm 2. Phosphorus is implanted at a dose of 1 × 10 13 cm −2 and an acceleration energy of 240 keV, then boron is implanted at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV, followed by further electric furnace annealing at 400 ° C. for 5 hours. Shows the results when FIG. 14 also shows the result when only ion implantation is performed at room temperature and the result when this electric furnace annealing is not performed (FIG. 6).
図１２〜図１４より、第２の実施の形態で述べたようにＦＺ−Ｎ基板を加熱した状態でレーザーを照射しながらイオン注入を行った後、更に電気炉アニールを行うことでｐ層、ｎ層、ｐｎ連続層をより活性化することができるようになる。 From FIG. 12 to FIG. 14, as described in the second embodiment, after performing ion implantation while irradiating a laser in a state where the FZ-N substrate is heated, electric furnace annealing is further performed to form a p layer, The n layer and the pn continuous layer can be further activated.
また、第３の実施の形態で述べたように波長３００ｎｍ〜６００ｎｍで照射エネルギー密度０．４Ｊ／ｃｍ2〜１．４Ｊ／ｃｍ2のレーザーパルスを照射しながらイオン注入を行う場合についても同様、そのイオン注入後に電気炉アニールを行うことでｐ層、ｎ層、ｐｎ連続層をより活性化することが可能である。 Further, same applies to the case where a third ion implantation while irradiating the laser pulse irradiation at a wavelength 300nm~600nm as described in the embodiments the energy density of 0.4J / cm 2 ~1.4J / cm 2 , By performing electric furnace annealing after the ion implantation, the p layer, the n layer, and the pn continuous layer can be further activated.
また、電気炉アニールの温度は、ここで例示した４００℃に限らず、３５０℃〜５００℃の範囲であれば同様の結果が得られ、不純物層の活性化に有効である。電気炉アニールの温度が３５０℃を下回る場合には温度が低すぎるため十分な活性化を図ることができず、また、５００℃を上回る場合には表面電極が溶解してしまう場合がある。 Further, the temperature of the electric furnace annealing is not limited to 400 ° C. exemplified here, and the same result is obtained if it is in the range of 350 ° C. to 500 ° C., which is effective for activating the impurity layer. When the temperature of the electric furnace annealing is lower than 350 ° C., the temperature is too low to sufficiently activate, and when it exceeds 500 ° C., the surface electrode may be dissolved.
なお、この第４の実施の形態では、エピタキシャル基板を用いた場合も同様の結果が得られ、また、ＸｅＣｌレーザーに代えてＹＡＧレーザーを用いることも可能である。
このように第４の実施の形態の半導体素子の製造方法では、上記第１〜第３の実施の形態の製造方法に電気炉アニール工程への移行作業やアニール時間が加わるものの、各実施の形態の製造方法を用いた場合に比べて不純物層をより活性化することができるようになる。
In the fourth embodiment, similar results can be obtained when an epitaxial substrate is used, and a YAG laser can be used instead of the XeCl laser.
As described above, in the method for manufacturing a semiconductor device according to the fourth embodiment, although the operation and the annealing time for the electric furnace annealing process are added to the manufacturing method according to the first to third embodiments, each embodiment is described. As compared with the case of using this manufacturing method, the impurity layer can be more activated.
次に第５の実施の形態について説明する。
第５の実施の形態の半導体素子の製造方法は、Ｓｉ基板にｐ層、ｎ層またはｐｎ連続層の形成とその活性化を行う際、上記第１〜第３の実施の形態で述べたイオン注入後に更にレーザーを照射してレーザーアニールを行うようにする。このレーザーアニールには、例えばＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）を用いることができ、レーザー照射装置を１台または２台以上用いて適当な照射エネルギー密度（レーザー照射装置を２台以上用いる場合にあってはそれぞれの装置で照射されるパルスのトータルの照射エネルギー密度とパルス間の適当な遅延時間）で、Ｓｉ基板にレーザーパルスが照射されるようにする。
Next, a fifth embodiment will be described.
In the method of manufacturing a semiconductor device of the fifth embodiment, when the p layer, the n layer or the pn continuous layer is formed and activated on the Si substrate, the ions described in the first to third embodiments are used. Laser annealing is performed by further irradiating a laser after the implantation. For this laser annealing, for example, a YAG2ω laser (wavelength: 532 nm, half-value width: 100 ns) can be used, and one or two or more laser irradiation apparatuses are used, and an appropriate irradiation energy density (when two or more laser irradiation apparatuses are used). In this case, the Si substrate is irradiated with a laser pulse at a total irradiation energy density of pulses irradiated by each apparatus and an appropriate delay time between the pulses.
このような第５の実施の形態の半導体素子の製造方法について、次に具体的に説明する。
図１５はＦＺ−Ｎ基板を加熱しながらボロンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイル、図１６はＦＺ−Ｎ基板を加熱しながらリンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイル、図１７はＦＺ−Ｎ基板を加熱しながらリンとボロンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイルである。
Next, a method for manufacturing the semiconductor device of the fifth embodiment will be specifically described.
FIG. 15 shows a concentration profile when laser annealing is performed after boron ion implantation is performed while the FZ-N substrate is heated, and FIG. 16 shows laser annealing after phosphorous ion implantation is performed while the FZ-N substrate is heated. FIG. 17 is a concentration profile when laser annealing is performed after ion implantation of phosphorus and boron while heating the FZ-N substrate.
図１５〜図１７において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のボロンまたは／およびリンの濃度（ｃｍ-3）を表している。濃度プロファイルはいずれもＳＲ法により測定している。 15 to 17, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the concentration of boron or / and phosphorus (cm −3 ) in the FZ-N substrate. . All concentration profiles are measured by the SR method.
図１５には、ＦＺ−Ｎ基板を４００℃で加熱した状態で裏面にボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更にＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）のパルスをトータルの照射エネルギー密度２．８Ｊ／ｃｍ2、遅延時間３００ｎｓで照射してレーザーアニールを行ったときの結果を示している。また、図１５には、室温でイオン注入のみ行ったときの結果とこのレーザーアニールを行わなかったときの結果（図１）を併せて示している。
In FIG. 15, after the FZ-N substrate is heated at 400 ° C., boron is implanted at the back surface with a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV, and then a YAG 2ω laser (wavelength 532 nm,
図１６には、ＦＺ−Ｎ基板を４００℃で加熱した状態で裏面にリンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更にＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）のパルスをトータルの照射エネルギー密度２．８Ｊ／ｃｍ2、遅延時間３００ｎｓで照射してレーザーアニールを行ったときの結果を示している。また、図１６には、室温でイオン注入のみ行ったときの結果とこのレーザーアニールを行わなかったときの結果（図２）を併せて示している。
In FIG. 16, after the FZ-N substrate is heated at 400 ° C., phosphorus is implanted into the back surface at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV, and then a YAG 2ω laser (wavelength 532 nm,
図１７には、ＦＺ−Ｎ基板を４００℃で加熱した状態で裏面に、まずリンをドーズ量１×１０13ｃｍ-2、加速エネルギー２４０ｋｅＶで注入し、次いでボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更にＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）のパルスをトータルの照射エネルギー密度２．８Ｊ／ｃｍ2、遅延時間３００ｎｓで照射してレーザーアニールを行ったときの結果を示している。また、図１７には、室温でイオン注入のみ行ったときの結果とこのレーザーアニールを行わなかったときの結果（図３）を併せて示している。 In FIG. 17, phosphorus is first implanted at a dose of 1 × 10 13 cm −2 and an acceleration energy of 240 keV on the back surface of the FZ-N substrate heated at 400 ° C., and then boron is dosed at 1 × 10 15 cm. -2 , when laser annealing was performed by irradiating a pulse of YAG2ω laser (wavelength of 532 nm, half-value width of 100 ns) with a total irradiation energy density of 2.8 J / cm 2 and a delay time of 300 ns after implantation at an acceleration energy of 50 keV Shows the results. FIG. 17 also shows the result when only ion implantation is performed at room temperature and the result when this laser annealing is not performed (FIG. 3).
図１５〜図１７より、第１の実施の形態で述べたようにＦＺ−Ｎ基板を加熱しながらイオン注入を行った後、更にレーザーアニールを行うことでｐ層、ｎ層、ｐｎ連続層をより活性化することができ、例えばｐ層では活性化率５６％、ｎ層では５１％と、活性化率は５０％を上回るようになる。 As shown in FIGS. 15 to 17, as described in the first embodiment, after performing ion implantation while heating the FZ-N substrate, laser annealing is performed to obtain a p layer, an n layer, and a pn continuous layer. For example, the activation rate is 56% in the p layer and 51% in the n layer, and the activation rate exceeds 50%.
また、図１８はＦＺ−Ｎ基板を加熱してレーザーを照射しながらボロンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイル、図１９はＦＺ−Ｎ基板を加熱してレーザーを照射しながらリンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイル、図２０はＦＺ−Ｎ基板を加熱してレーザーを照射しながらリンとボロンのイオン注入を行った後にレーザーアニールを行ったときの濃度プロファイルである。 FIG. 18 shows a concentration profile when laser annealing is performed after boron ion implantation is performed while the FZ-N substrate is heated and irradiated with a laser, and FIG. 19 shows that the FZ-N substrate is heated and irradiated with a laser. FIG. 20 shows the concentration profile when laser annealing is performed after phosphorus ion implantation while FIG. 20 shows laser annealing after ion implantation of phosphorus and boron while irradiating the laser while heating the FZ-N substrate. It is a density profile at the time.
図１８〜図２０において、横軸はＦＺ−Ｎ基板裏面からの深さ（μｍ）を表し、縦軸はＦＺ−Ｎ基板内のボロンまたは／およびリンの濃度（ｃｍ-3）を表している。濃度プロファイルはいずれもＳＲ法により測定している。 18 to 20, the horizontal axis represents the depth (μm) from the back surface of the FZ-N substrate, and the vertical axis represents the concentration of boron or / and phosphorus (cm −3 ) in the FZ-N substrate. . All concentration profiles are measured by the SR method.
図１８には、ＦＺ−Ｎ基板を４００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、ボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更にＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）のパルスをトータルの照射エネルギー密度２．８Ｊ／ｃｍ2、遅延時間３００ｎｓで照射してレーザーアニールを行ったときの結果を示している。また、図１８には、室温でイオン注入のみ行ったときの結果とこのレーザーアニールを行わなかったときの結果（図４）を併せて示している。
In FIG. 18, while the FZ-N substrate is heated at 400 ° C., the back surface is irradiated with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 0.6 J / cm 2 , and the dose of boron is shown. After injection at 1 × 10 15 cm −2 and an acceleration energy of 50 keV, the laser is further irradiated with a YAG2ω laser (wavelength 532 nm,
図１９には、ＦＺ−Ｎ基板を４００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、リンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更にＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）のパルスをトータルの照射エネルギー密度２．８Ｊ／ｃｍ2、遅延時間３００ｎｓで照射してレーザーアニールを行ったときの結果を示している。また、図１９には、室温でイオン注入のみ行ったときの結果とこのレーザーアニールを行わなかったときの結果（図５）を併せて示している。
In FIG. 19, the FZ-N substrate is heated at 400 ° C., and the back surface is irradiated with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 0.6 J / cm 2. After injection at 1 × 10 15 cm −2 and an acceleration energy of 50 keV, the laser is further irradiated with a YAG2ω laser (wavelength 532 nm,
図２０には、ＦＺ−Ｎ基板を４００℃で加熱した状態で裏面にＸｅＣｌレーザー（波長３０８ｎｍ、半値幅５０ｎｓ）のパルスを照射エネルギー密度０．６Ｊ／ｃｍ2で照射しながら、まずリンをドーズ量１×１０13ｃｍ-2、加速エネルギー２４０ｋｅＶで注入し、次いでボロンをドーズ量１×１０15ｃｍ-2、加速エネルギー５０ｋｅＶで注入した後、更にＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）のパルスをトータルの照射エネルギー密度２．８Ｊ／ｃｍ2、遅延時間３００ｎｓで照射してレーザーアニールを行ったときの結果を示している。また、図２０には、室温でイオン注入のみ行ったときの結果とこのレーザーアニールを行わなかったときの結果（図６）を併せて示している。
In FIG. 20, while the FZ-N substrate is heated at 400 ° C., the back surface is irradiated with a pulse of XeCl laser (wavelength 308 nm, half width 50 ns) at an irradiation energy density of 0.6 J / cm 2. Implanted at a dose of 1 × 10 13 cm −2 and an acceleration energy of 240 keV, then boron was injected at a dose of 1 × 10 15 cm −2 and an acceleration energy of 50 keV, and then a YAG2ω laser (wavelength 532 nm,
図１８〜図２０より、第２の実施の形態で述べたようにＦＺ−Ｎ基板を加熱した状態でレーザーを照射しながらイオン注入を行った後、更にレーザーアニールを行うことでｐ層、ｎ層、ｐｎ連続層をより活性化することができ、例えばｐ層では７８％、ｎ層では９０％と、活性化率は７０％を上回るようになる。 18 to 20, as described in the second embodiment, after performing ion implantation while irradiating a laser while the FZ-N substrate is heated, laser annealing is further performed to form a p layer, n The layer and the pn continuous layer can be further activated, for example, 78% for the p layer and 90% for the n layer, and the activation rate exceeds 70%.
また、第３の実施の形態で述べたように波長３００ｎｍ〜６００ｎｍで照射エネルギー密度０．４Ｊ／ｃｍ2〜１．４Ｊ／ｃｍ2のレーザーパルスを照射しながらイオン注入を行う場合についても同様、そのイオン注入後に電気炉アニールを行うことでｐ層、ｎ層、ｐｎ連続層をより活性化することが可能である。 Further, same applies to the case where a third ion implantation while irradiating the laser pulse irradiation at a wavelength 300nm~600nm as described in the embodiments the energy density of 0.4J / cm 2 ~1.4J / cm 2 , By performing electric furnace annealing after the ion implantation, the p layer, the n layer, and the pn continuous layer can be further activated.
この第５の実施の形態のように、ＹＡＧ２ωレーザーを用いてレーザーアニールを行う場合には、レーザー照射装置１台当たりが担う照射エネルギー密度を低くして複数台のレーザー照射装置を用いるのがよい。例えば、照射エネルギー密度１．４Ｊ／ｃｍ2のパルスを２台のレーザー照射装置を用いて連続的に照射し、それによってトータルの照射エネルギー密度２．８Ｊ／ｃｍ2を確保する（ダブルパルス照射）。その際、２つのパルス間の遅延時間を例えば上記のように３００ｎｓにして照射する。このようなレーザー照射方法によれば、アニールにトータルで必要になる照射エネルギー密度を確保しつつ、１パルス当たりの照射エネルギー密度を低く抑えて、ＦＺ−Ｎ基板の加工痕の発生を防ぐことが可能になる。 When laser annealing is performed using a YAG2ω laser as in the fifth embodiment, it is preferable to use a plurality of laser irradiation devices with a lower irradiation energy density per laser irradiation device. . For example, a pulse having an irradiation energy density of 1.4 J / cm 2 is continuously irradiated using two laser irradiation apparatuses, thereby ensuring a total irradiation energy density of 2.8 J / cm 2 (double pulse irradiation). . At that time, irradiation is performed with a delay time between two pulses of 300 ns as described above, for example. According to such a laser irradiation method, the irradiation energy density required for annealing can be ensured and the irradiation energy density per pulse can be kept low to prevent the formation of processing marks on the FZ-N substrate. It becomes possible.
なお、この第５の実施の形態では、ｐ層、ｎ層、ｐｎ連続層の場合について例示したが、ｐ層を連続して形成したｐｐ連続層やｎ層を連続して形成したｎｎ連続層、Ａｒ，Ｓｉをイオン注入したＡｒ層，Ｓｉ層とｐ層あるいはｎ層との連続層など、深い領域まで活性化が必要な場合にも同様に適用することができる。また、ここではＦＺ−Ｎ基板を４００℃で加熱した状態でイオン注入を行った場合について示したが、５００℃に加熱した場合も同様の結果が得られる。 In the fifth embodiment, the case of the p layer, the n layer, and the pn continuous layer is illustrated. However, the pp continuous layer in which the p layer is continuously formed and the nn continuous layer in which the n layer is continuously formed. The present invention can also be applied to a case where activation is required up to a deep region, such as an Ar layer into which Ar or Si is ion-implanted, or a continuous layer of an Si layer and a p layer or an n layer. Although the case where ion implantation is performed in a state where the FZ-N substrate is heated at 400 ° C. is shown here, the same result can be obtained when the ion implantation is performed at 500 ° C.
さらに、この第５の実施の形態では、エピタキシャル基板を用いた場合も同様の結果が得られ、また、ＸｅＣｌレーザーに代えてＹＡＧレーザーを用いることも、ＹＡＧレーザーに代えてＸｅＣｌレーザーを用いることも可能である。 Further, in the fifth embodiment, the same result is obtained when an epitaxial substrate is used, and a YAG laser can be used instead of a XeCl laser, or a XeCl laser can be used instead of a YAG laser. Is possible.
次に第６の実施の形態について説明する。
第６の実施の形態の半導体素子の製造方法は、Ｓｉ基板にｎ層の形成とその活性化を行う際、Ｓｉ基板を液体窒素温度（−１９６℃）あるいは２００℃〜５００℃に保ってイオン注入を行った後に、３５０℃〜５００℃の低温の電気炉アニールまたはレーザーアニールを行うようにする。
Next, a sixth embodiment will be described.
In the method of manufacturing a semiconductor device according to the sixth embodiment, when forming and activating an n layer on a Si substrate, the Si substrate is maintained at a liquid nitrogen temperature (−196 ° C.) or 200 ° C. to 500 ° C. After the implantation, low temperature electric furnace annealing or laser annealing at 350 ° C. to 500 ° C. is performed.
このような第６の実施の形態の半導体素子の製造方法について、ＦＺ−Ｎ基板を用いたＦＷＤの製造に適用した場合を例に具体的に説明する。
この場合、裏面側プロセスでＦＺ−Ｎ基板裏面にｎ層を形成する際、ＦＺ−Ｎ基板を液体窒素温度、室温、２００℃、４００℃または５００℃の所定温度に保った状態で、リンをドーズ量１×１０15ｃｍ-2、加速エネルギー４５ｋｅＶで注入した後、電気炉アニールまたはレーザーアニールを行う。電気炉アニールは、温度４００℃で１時間、５時間または１０時間行う。また、レーザーアニールは、ＹＡＧ２ωレーザー（波長５３２ｎｍ，半値幅１００ｎｓ）を、２台のレーザー照射装置を用いてトータルの照射エネルギー密度が２．８Ｊ／ｃｍ2で、各レーザー照射装置から照射されるパルス間の遅延時間が３００ｎｓとなるように照射して行う。そして、このときの濃度プロファイルをＳＲ法により測定する。
The semiconductor element manufacturing method of the sixth embodiment will be specifically described by taking as an example a case where it is applied to manufacture of an FWD using an FZ-N substrate.
In this case, when forming the n layer on the back surface of the FZ-N substrate by the back surface side process, phosphorus is kept in a state where the FZ-N substrate is maintained at a predetermined temperature of liquid nitrogen temperature, room temperature, 200 ° C., 400 ° C. or 500 ° C. After implantation at a dose of 1 × 10 15 cm −2 and an acceleration energy of 45 keV, electric furnace annealing or laser annealing is performed. The electric furnace annealing is performed at a temperature of 400 ° C. for 1, 5, or 10 hours. Laser annealing is performed by using a YAG2ω laser (wavelength: 532 nm, half-value width: 100 ns) using two laser irradiation devices with a total irradiation energy density of 2.8 J / cm 2 and pulses irradiated from each laser irradiation device. Irradiation is performed so that the delay time is 300 ns. The concentration profile at this time is measured by the SR method.
図２１は濃度プロファイルのピーク濃度のイオン注入温度依存性を示す図である。
図２１において、横軸はイオン注入温度（℃）を表し、縦軸はリンの濃度プロファイルのピーク濃度（ｃｍ-3）を表している。
FIG. 21 is a diagram showing the ion implantation temperature dependence of the peak concentration of the concentration profile.
In FIG. 21, the horizontal axis represents the ion implantation temperature (° C.), and the vertical axis represents the peak concentration (cm −3 ) of the phosphorus concentration profile.
図２１より、各イオン注入温度でのリンの注入後に４００℃の電気炉アニールを行うと、そのアニール時間（１，５，１０時間）に依らず、イオン注入温度が室温の場合にはピーク濃度が低く、そのほかのイオン注入温度の場合には室温の場合よりもピーク濃度が高くなる。また、アニール時間が長くなるのに伴い、各イオン注入温度でのピーク濃度は増加するようになる。 FIG. 21 shows that when electric furnace annealing at 400 ° C. is performed after phosphorus implantation at each ion implantation temperature, the peak concentration is obtained when the ion implantation temperature is room temperature regardless of the annealing time (1, 5, 10 hours). The peak concentration is higher at other ion implantation temperatures than at room temperature. Further, as the annealing time becomes longer, the peak concentration at each ion implantation temperature increases.
ＦＷＤでは、裏面電極とのオーミックコンタクトを確保するために、ｎ層のピーク濃度が理想的には１×１０19ｃｍ-3であることが望ましい。このピーク濃度を得るためには、イオン注入温度に依らず４００℃で１時間の電気炉アニールでは不十分で、イオン注入温度が液体窒素温度または２００℃〜５００℃で、かつ、４００℃で５時間または１０時間の電気炉アニールが必要になることがわかる。 In FWD, in order to ensure ohmic contact with the back electrode, it is desirable that the peak concentration of the n layer is ideally 1 × 10 19 cm −3 . In order to obtain this peak concentration, electric furnace annealing at 400 ° C. for 1 hour is not sufficient regardless of the ion implantation temperature, the ion implantation temperature is liquid nitrogen temperature or 200 ° C. to 500 ° C., and 5 at 400 ° C. It can be seen that an hour or 10 hour electric furnace anneal is required.
また、各イオン注入温度でのリンの注入後にＹＡＧ２ωレーザーによるレーザーアニールを行うと、イオン注入温度に依らず高いピーク濃度が得られる。ＹＡＧ２ωレーザーを用いると、わずか数ｎｓオーダーの間に４００℃で５時間の電気炉アニールと同等以上のピーク濃度を得ることができるというメリットがある。 In addition, when laser annealing with a YAG2ω laser is performed after phosphorus implantation at each ion implantation temperature, a high peak concentration can be obtained regardless of the ion implantation temperature. Use of a YAG2ω laser has an advantage that a peak concentration equal to or higher than that of electric furnace annealing at 400 ° C. for 5 hours can be obtained within a few ns order.
なお、電気炉アニールのアニール温度について、ここでは４００℃の場合を例示したが、３５０℃〜５００℃の範囲であれば同様の結果が得られ、不純物層の活性化に有効である。電気炉アニールの温度が３５０℃を下回る場合には十分な活性化を図ることができず、５００℃を上回る場合には表面電極が溶解してしまう場合がある。また、アニール時間については、５時間以上であれば望ましいピーク濃度が得られるが、１０時間を超えるとピーク濃度および活性化率が飽和してしまうようになるので、アニール時間としては５時間〜１０時間とするのが適当である。 The annealing temperature of the electric furnace annealing is exemplified here at 400 ° C. However, if the temperature is in the range of 350 ° C. to 500 ° C., the same result is obtained, which is effective for activating the impurity layer. When the temperature of the electric furnace annealing is lower than 350 ° C., sufficient activation cannot be achieved, and when it is higher than 500 ° C., the surface electrode may be dissolved. Further, if the annealing time is 5 hours or more, a desirable peak concentration can be obtained. However, if the annealing time exceeds 10 hours, the peak concentration and the activation rate are saturated, so the annealing time is 5 hours to 10 hours. Time is appropriate.
さらに、この第６の実施の形態では、エピタキシャル基板を用いた場合も同様の結果が得られ、また、ＹＡＧレーザーに代えてＸｅＣｌレーザーを用いることも可能である。
なお、以上の説明では、ＩＧＢＴやＦＷＤを例にして述べたが、本発明はこれらに限らず、ＩＣ全体、表面側と裏面側とを問わずｐ層、ｎ層、ｐｎ連続層、ｐｐ連続層、ｎｎ連続層の活性化に広く適用可能である。
Furthermore, in the sixth embodiment, similar results are obtained when an epitaxial substrate is used, and a XeCl laser can be used in place of the YAG laser.
In the above description, IGBT and FWD have been described as examples. However, the present invention is not limited to these, and the entire IC, the p layer, the n layer, the pn continuous layer, and the pp continuous, regardless of the front side or the back side. It can be widely applied to the activation of the layer and the nn continuous layer.
次に、以上の第１〜第６の実施の形態で述べた製造方法に用いることのできる半導体素子の製造装置について説明する。
上記第１〜第６の実施の形態で述べた製造方法を実現するための半導体素子の製造装置（半導体製造装置）は、イオン注入と同時に基板の温度調整が行え、かつ、その基板にレーザー照射を行うことができるものであることが望ましい。
Next, a semiconductor device manufacturing apparatus that can be used in the manufacturing methods described in the first to sixth embodiments will be described.
The semiconductor device manufacturing apparatus (semiconductor manufacturing apparatus) for realizing the manufacturing method described in the first to sixth embodiments can adjust the temperature of the substrate simultaneously with ion implantation, and irradiates the substrate with laser. It is desirable that it can be performed.
図２２は半導体製造装置の構成例である。
この図２２に示す半導体製造装置１は、基板２０が載置される試料台を備えた基板加熱装置２、この基板加熱装置２上に載置された基板２０に対してイオンビームを照射するためのイオン注入装置３、および基板２０に対してレーザービームを照射するためのレーザー照射装置４を有している。
FIG. 22 shows a configuration example of a semiconductor manufacturing apparatus.
The semiconductor manufacturing apparatus 1 shown in FIG. 22 irradiates the
基板加熱装置２は、イオン注入・レーザー照射室５内に配置され、例えば１２５ｍｍ〜３００ｍｍサイズのウエハを載置可能に構成されている。基板加熱装置２にはイオン注入・レーザー照射室５外に設けられた温度コントローラ６が接続されており、この温度コントローラ６によって基板加熱装置２に内蔵されたヒータ等を加熱し、基板２０を所定温度に調整できるようになっている。また、イオン注入・レーザー照射室５には、ガス導入機構およびガス排気機構（共に図示せず）が設けられており、これらによって室内の雰囲気や圧力が制御できるように構成されている。
The
イオン注入装置３には既存のものを用いることができ、この半導体製造装置１では、基板２０の手前に偏向電磁石７が配置されていて、イオン注入装置３から出射されたイオンビームはここで偏向されて基板２０に照射されるようになっている。
An existing
レーザー照射装置４には高エネルギーのレーザーを出射する既存のものを用いることができ、この半導体製造装置１では、５枚のミラー８ａ，８ｂ，８ｃ，８ｄ，８ｅとテレスコープ９およびホモジナイザー１０を介して基板２０にレーザービームが照射されるようになっている。
As the
レーザー照射装置４から出射するレーザーパルスはＸｅＣｌレーザー、ＹＡＧレーザーのいずれでもよいが、ここでは出射されたレーザービームの照射エネルギー密度が、ＸｅＣｌレーザーであれば０．４Ｊ／ｃｍ2〜１．４Ｊ／ｃｍ2、ＹＡＧ２ωレーザーであれば０．４Ｊ／ｃｍ2〜２．０Ｊ／ｃｍ2の範囲で出力可能な構成とすることが好ましい。レーザーパルスの照射時に照射エネルギー密度がこの範囲の上限を上回ると基板２０に加工痕が発生する可能性が高くなる。また、ＹＡＧレーザーとしては深い位置までの活性化を目的としてＹＡＧ３ωレーザー（波長３５５ｎｍ）を用いてもよい。
The laser pulse emitted from the
また、図２３は半導体製造装置の別の構成例である。ただし、図２３では図２２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
この図２３に示す半導体製造装置１ａは、２台のレーザー照射装置４ａ，４ｂを有し、更に５枚のミラー８ｆ，８ｇ，８ｈ，８ｉ，８ｊとＰＢＳ（偏光ビームスプリッタ）１１が設けられた構成を有している。レーザー照射装置４ａ，４ｂから出射するレーザーはＸｅＣｌレーザー、ＹＡＧレーザーのいずれでもよいが、処理時には同種のレーザーを出射できるようにする。
FIG. 23 shows another configuration example of the semiconductor manufacturing apparatus. However, in FIG. 23, the same elements as those shown in FIG. 22 are denoted by the same reference numerals, and detailed description thereof is omitted.
The semiconductor manufacturing apparatus 1a shown in FIG. 23 includes two
このように２台のレーザー照射装置４ａ，４ｂを有していることで、基板２０に対して同種レーザーの複数パルスを適当な遅延時間で連続的に照射することが可能になるため、レーザー照射領域に十分な照射エネルギーを加えることが可能になる。それにより、より深い領域までの活性化を短時間で行えるようになる。
Since the two
例えばレーザーアニールの場合、理想的にはＹＡＧ２ωレーザーのレーザー照射装置を２台備え、照射エネルギー密度１．４Ｊ／ｃｍ2のパルスを遅延時間３００ｎｓ〜５００ｎｓで連続的に照射する。この場合、トータルの照射エネルギー密度は２．８Ｊ／ｃｍ2になる。このようにＹＡＧ２ωレーザーをダブルパルス照射とすると、１パルス当たりの照射エネルギー密度を低く抑えることができるため加工痕の発生を防止することができ、また、基板加熱装置２による加熱を行わなくても高照射エネルギー密度を十分に確保することが可能になる。この場合、イオン注入時に加工痕を発生させることなく短時間で活性化が行え、例えばレーザー照射時の基板２０上でのオーバーラップ率が５０％程度、あるいは基板２０上に１回レーザーをムラなくスキャン照射する程度で十分に活性化が行える。
For example, in the case of laser annealing, ideally two YAG2ω laser irradiation apparatuses are provided, and pulses with an irradiation energy density of 1.4 J / cm 2 are continuously irradiated with a delay time of 300 ns to 500 ns. In this case, the total irradiation energy density is 2.8 J / cm 2 . In this way, when the YAG2ω laser is irradiated with double pulses, the irradiation energy density per pulse can be kept low, so that generation of processing marks can be prevented, and heating by the
図２２および図２３に示したような構成の半導体製造装置１，１ａを用いることにより、基板２０の温度調整、適当なタイミングでのイオン注入およびレーザー照射をバッチ処理で行え、上記第１〜第６の実施の形態で述べた製造方法が容易に実現可能になる。また、バッチ処理が行えるようにしたことで、真空中でのアニールも可能になり、酸素やコンタミの影響を抑えて不純物層の活性化が行え、それによって活性化後に基板２０上に形成する膜のコンタクト性が良くなる。
By using the semiconductor manufacturing apparatuses 1 and 1a configured as shown in FIGS. 22 and 23, temperature adjustment of the
さらに、このような半導体製造装置１，１ａでは、レーザーパルスの照射エネルギー密度を従来に比べて高く設定することができる。従来の半導体製造装置はＸｅＣｌのエキシマレーザーを用いるが、エキシマレーザーは出力が小さく、従来レベルのレーザー照射のみではＳｉ基板にイオン注入した不純物を十分に活性化することが難しかった。それに対し、上記の半導体製造装置１，１ａは、基板２０に加工痕を発生させない範囲の照射エネルギー密度でレーザーパルスを照射でき、上記各実施の形態で述べたようにＳｉ基板にイオン注入された不純物の十分な活性化を実現することができる。
Furthermore, in such semiconductor manufacturing apparatuses 1 and 1a, the irradiation energy density of the laser pulse can be set higher than in the past. A conventional semiconductor manufacturing apparatus uses an XeCl excimer laser, but the output of the excimer laser is small, and it is difficult to sufficiently activate impurities implanted into the Si substrate only by conventional level laser irradiation. On the other hand, the semiconductor manufacturing apparatuses 1 and 1a can irradiate a laser pulse with an irradiation energy density in a range that does not cause processing marks on the
また、レーザーを照射しながら基板２０にイオン注入を行う際には、レーザーパルスは不純物層の活性化に必要な照射エネルギー密度で照射されればよいが、レーザー効果を最大限に活用するためには、イオンビームのスキャン周波数とレーザービームの発振周波数を同じにして基板２０に照射することが好ましい。
Further, when ion implantation is performed on the
図２４は半導体製造装置の要部構成図である。ただし、図２４では、図２２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
例えば、イオン注入装置３のイオンビームのスキャン周波数が水平方向／垂直方向とも１００Ｈｚである場合には、レーザー照射装置４のレーザービームの発振周波数も１００Ｈｚとする。そして、このような同一周波数のイオンビームとレーザービームを同一方向から基板２０に照射する。これにより１／１００秒のタイミングでイオンビームとレーザービームが基板２０に照射されることになり、活性化を促進し、面内バラツキを抑えることができる。
FIG. 24 is a block diagram of the main part of the semiconductor manufacturing apparatus. However, in FIG. 24, the same elements as those shown in FIG. 22 are denoted by the same reference numerals, and detailed description thereof will be omitted.
For example, when the ion beam scan frequency of the
なお、イオン注入装置３のイオンビームのスキャン周波数が水平方向で１００Ｈｚ、垂直方向で５００Ｈｚといったように異なっている場合には、レーザー照射装置４のレーザービームの発振周波数を１００Ｈｚ〜５００Ｈｚの間とすれば、両者の基板２０への照射タイミングが大きくずれることはない。これにより、活性化が促進され、面内バラツキが抑えられるようになる。
If the ion beam scan frequency of the
１，１ａ 半導体製造装置
２ 基板加熱装置
３ イオン注入装置
４，４ａ，４ｂ レーザー照射装置
５ イオン注入・レーザー照射室
６ 温度コントローラ
７ 偏向電磁石
８ａ，８ｂ，８ｃ，８ｄ，８ｅ，８ｆ，８ｇ，８ｈ，８ｉ，８ｊ ミラー
９ テレスコープ
１０ ホモジナイザー
１１ ＰＢＳ
２０ 基板
DESCRIPTION OF SYMBOLS 1,1a
20 substrates
Claims (2)
前記第一導電型のシリコン基板の温度を４００℃〜５００℃にした状態で、前記第一導電型のシリコン基板に波長が３００ｎｍ〜６００ｎｍのレーザーパルスを照射しながら不純物をイオン注入することによって１×１０16ｃｍ-3以上の不純物濃度とし、前記不純物層を活性化することを特徴とする半導体素子の製造方法。 A gate electrode is formed on the surface side of the first conductivity type silicon substrate via a gate oxide film, a second conductivity type base layer is formed in the first conductivity type silicon substrate, and further in the second conductivity type base layer. Forming a first conductivity type emitter layer, forming an interlayer insulating film covering the gate electrode, a surface electrode through the interlayer insulating film and in contact with the second conductivity type base layer and the first conductivity type emitter layer; In the method of manufacturing a semiconductor element, the method includes the step of grinding the back surface of the first conductivity type silicon substrate and then activating an impurity layer formed on the ground back surface.
Impurities are ion-implanted by irradiating the first conductive type silicon substrate with a laser pulse having a wavelength of 300 nm to 600 nm while the temperature of the first conductive type silicon substrate is set to 400 ° C. to 500 ° C. A method for manufacturing a semiconductor device, wherein the impurity layer is activated with an impurity concentration of × 10 16 cm −3 or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004078009A JP5034153B2 (en) | 2004-03-18 | 2004-03-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004078009A JP5034153B2 (en) | 2004-03-18 | 2004-03-18 | Manufacturing method of semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010086845A Division JP2010153929A (en) | 2010-04-05 | 2010-04-05 | Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005268487A JP2005268487A (en) | 2005-09-29 |
| JP5034153B2 true JP5034153B2 (en) | 2012-09-26 |
Family
ID=35092724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004078009A Expired - Fee Related JP5034153B2 (en) | 2004-03-18 | 2004-03-18 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5034153B2 (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059431A (en) * | 2005-08-22 | 2007-03-08 | Mitsubishi Electric Corp | Process for fabricating semiconductor device and laser processing system |
| JP2007123300A (en) * | 2005-10-25 | 2007-05-17 | Toyota Motor Corp | Method for activating impurities, laser annealer, semiconductor device and method for fabricating same |
| JP2007220825A (en) * | 2006-02-15 | 2007-08-30 | Sumco Corp | Production process of silicon wafer |
| JP5455598B2 (en) * | 2009-05-07 | 2014-03-26 | 住友重機械工業株式会社 | Manufacturing method of semiconductor device |
| DE112010004296T5 (en) * | 2009-11-06 | 2013-01-03 | Hitachi, Ltd. | Method for producing a semiconductor device |
| WO2011096326A1 (en) | 2010-02-04 | 2011-08-11 | 富士電機システムズ株式会社 | Process for production of semiconductor element, and device for production of semiconductor element |
| JP2011187916A (en) * | 2010-02-12 | 2011-09-22 | Fuji Electric Co Ltd | Method of manufacturing reverse block-type insulated gate bipolar transistor |
| JP5692241B2 (en) * | 2011-01-18 | 2015-04-01 | 富士電機株式会社 | Method for manufacturing reverse blocking semiconductor element |
| JP5866827B2 (en) | 2011-06-30 | 2016-02-24 | 富士電機株式会社 | Method of manufacturing reverse blocking insulated gate bipolar transistor |
| CN102768973B (en) * | 2012-07-20 | 2014-12-24 | 清华大学 | Laser auxiliary device for ion injection and using method for laser auxiliary device |
| US9373512B2 (en) * | 2013-12-03 | 2016-06-21 | GlobalFoundries, Inc. | Apparatus and method for laser heating and ion implantation |
| DE102015117821B4 (en) * | 2015-10-20 | 2021-09-09 | Infineon Technologies Ag | Method of forming a semiconductor device |
| WO2023095188A1 (en) * | 2021-11-24 | 2023-06-01 | Ｊｓｗアクティナシステム株式会社 | Laser irradiation device, laser irradiation method, and method for manufacturing semiconductor device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54162453A (en) * | 1978-06-13 | 1979-12-24 | Mitsubishi Electric Corp | Semiconductor manufacturing unit |
| JPS58151020A (en) * | 1982-03-04 | 1983-09-08 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of semiconductor device |
| JPS6251147A (en) * | 1985-08-29 | 1987-03-05 | Sumitomo Electric Ind Ltd | Ion implantation device |
| JPS62274620A (en) * | 1986-05-22 | 1987-11-28 | Mitsubishi Electric Corp | Annealing method for ion implanted layer |
| JPH0414817A (en) * | 1990-05-09 | 1992-01-20 | Kawasaki Steel Corp | Ion implantation apparatus |
| JPH04249315A (en) * | 1991-02-05 | 1992-09-04 | Oki Electric Ind Co Ltd | Manufacture of semiconductor element |
| JPH05206049A (en) * | 1992-01-30 | 1993-08-13 | Matsushita Electric Ind Co Ltd | Ion implantation method and ion implantation device |
| JPH0637032A (en) * | 1992-07-20 | 1994-02-10 | Fujitsu Ltd | Manufacture of semiconductor device |
| JP3546229B2 (en) * | 1997-11-17 | 2004-07-21 | 独立行政法人産業技術総合研究所 | Ion implantation method |
| JP2001057345A (en) * | 1999-08-19 | 2001-02-27 | Toshiba Corp | Laser process and apparatus therefor |
| JP5160001B2 (en) * | 2001-04-02 | 2013-03-13 | 富士電機株式会社 | Manufacturing method of semiconductor device |
| JP4967205B2 (en) * | 2001-08-09 | 2012-07-04 | 富士電機株式会社 | Manufacturing method of semiconductor device |
-
2004
- 2004-03-18 JP JP2004078009A patent/JP5034153B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005268487A (en) | 2005-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5703536B2 (en) | Manufacturing method of semiconductor device | |
| JP4590880B2 (en) | Manufacturing method of semiconductor device | |
| US9748102B2 (en) | Semiconductor chip arrangement and method thereof | |
| JP5396689B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5374883B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5668270B2 (en) | Manufacturing method of semiconductor device | |
| JPWO2011096326A1 (en) | Semiconductor element manufacturing method and semiconductor element manufacturing apparatus | |
| JP5034153B2 (en) | Manufacturing method of semiconductor device | |
| JPWO2007055352A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7135387B2 (en) | Method of manufacturing semiconductor element | |
| JP5556431B2 (en) | Manufacturing method of semiconductor device | |
| JP2010212530A (en) | Method of manufacturing semiconductor device | |
| JP5839768B2 (en) | Manufacturing method of semiconductor device | |
| JP5160001B2 (en) | Manufacturing method of semiconductor device | |
| JP4770140B2 (en) | Manufacturing method of semiconductor device | |
| JP5201305B2 (en) | Manufacturing method of semiconductor device | |
| JP6268117B2 (en) | Semiconductor device, manufacturing method thereof, and power conversion system | |
| JP7479315B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3960174B2 (en) | Manufacturing method of semiconductor device | |
| JP2010153929A (en) | Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device | |
| JP2008103562A (en) | Manufacturing method of semiconductor device | |
| JP5445563B2 (en) | Manufacturing method of semiconductor device | |
| JP2006086414A (en) | Reverse blocking insulated gate semiconductor device and its manufacturing method | |
| Oh et al. | Experimental investigation of pulsed-laser-annealed ultralow-conduction-loss 600-V nonpunchthrough insulated-gate bipolar transistors | |
| JP2013077833A (en) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060714 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120618 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |