JP5025481B2 - Printed circuit board assembly with improved thermal energy dissipation - Google Patents

Printed circuit board assembly with improved thermal energy dissipation Download PDF

Info

Publication number
JP5025481B2
JP5025481B2 JP2007536667A JP2007536667A JP5025481B2 JP 5025481 B2 JP5025481 B2 JP 5025481B2 JP 2007536667 A JP2007536667 A JP 2007536667A JP 2007536667 A JP2007536667 A JP 2007536667A JP 5025481 B2 JP5025481 B2 JP 5025481B2
Authority
JP
Japan
Prior art keywords
circuit board
die
heat sink
pcb
sink material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007536667A
Other languages
Japanese (ja)
Other versions
JP2008517459A (en
Inventor
ハティス，ジェームズ，エム．
ペトリー，ネイル
クロウサメル，デイヴィッド，エル．
グッドエル，ジェイソン，ピー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2008517459A publication Critical patent/JP2008517459A/en
Application granted granted Critical
Publication of JP5025481B2 publication Critical patent/JP5025481B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate

Description

本発明は、プリント回路板（ＰＣＢ）に関し、より詳細には、ＰＣＢ上に実装された集積回路（ＩＣ）によって生成される熱エネルギーの放散に関する。   The present invention relates to printed circuit boards (PCBs), and more particularly to the dissipation of thermal energy generated by an integrated circuit (IC) mounted on a PCB.

典型的なＩＣパッケージは通常、内部リード・フレーム、ボンディング・ワイヤおよびダイと共に密閉され、および／または封止されたプラスチック・ハウジングならびにダイを外界と電気的に接続する外部電気リードを含む。高い熱放散ダイを収容するＩＣパッケージは、ＩＣ基板に接続されるパッケージ内に形成された追加の一体型ヒート・シンクを有する。ヒート・シンクは通常、金属層を備える。ダイは普通、電気的接触パッドをフェイス・アップで、ボンディング・ワイヤがダイの電気的接触パッドをＩＣパッケージの内部リード・フレームに接続する状態で、この金属層の上に実装される。リード・フレームは、普通、内部リード・フレームと外部リードの間の電気的接続を橋渡しするためにプラスチック・ハウジング内に部分的に成型されている。電気的リードは、パッケージから、パッケージが実装されているＰＣＢへ電気的接続を形成する。   A typical IC package typically includes a sealed and / or sealed plastic housing with internal lead frames, bonding wires and dies and external electrical leads that electrically connect the dies to the outside world. An IC package that houses a high heat dissipation die has an additional integrated heat sink formed in the package that is connected to the IC substrate. A heat sink usually comprises a metal layer. The die is typically mounted on this metal layer with the electrical contact pads face up and the bonding wires connecting the die electrical contact pads to the internal lead frame of the IC package. The lead frame is usually partially molded into the plastic housing to bridge the electrical connection between the inner lead frame and the outer lead. The electrical leads form an electrical connection from the package to the PCB on which the package is mounted.

高電力熱放散ＩＣがＰＣＢ上に実装される場合、直接、ＩＣパッケージの真下に置かれるＰＣＢ上のヒート・スプレッド・デバイスが、ＩＣパッケージのヒート・シンク、次いでＰＣＢ層内のグランド面へ熱的に接続される。ヒート・スプレッド・デバイスは、ＩＣによって生じた熱を、ＰＣＢグランド面、そのものへ放散する。ＩＣによって生じた熱は、対流によってもＩＣパッケージから出て周囲の空気中へ移動し離れていく。しかし、用いているＩＣパッケージが、物理的に狭い場所に制限され、ならびに／あるいは物理的に他のダイに比べて小さい場合には、通常パッケージ周囲の空気の循環は非常に乏しく、したがって対流による熱の除去はとても少量である。したがってＩＣによって生じた熱の全てが、大部分は、ＩＣパッケージ・ヒート・シンクを介して下向きに、ＰＣＢのヒート・スプレッド・デバイス中へ放散されなければならない。   When a high power heat dissipation IC is mounted on a PCB, the heat spread device on the PCB directly underneath the IC package is thermally transferred to the heat sink of the IC package and then to the ground plane in the PCB layer. Connected to. The heat spread device dissipates the heat generated by the IC to the PCB ground plane itself. The heat generated by the IC also leaves the IC package by convection and moves away into the surrounding air. However, if the IC package used is confined to a physically confined area and / or physically small compared to other dies, the air circulation around the package is usually very poor and therefore by convection. The removal of heat is very small. Thus, all of the heat generated by the IC must be dissipated largely through the IC package heat sink and down into the PCB heat spread device.

ダイレクト・チップ・アタッチ構成では、ＩＣパッケージは省かれ、ダイは、その上の電気的接触パッドがＰＣＢ上で向き合う回路トレースの方にフェイス・ダウンになるような倒立位置で直接ＰＣＢに実装され、ダイの接触パッドをＰＣＢ上の回路トレースに接続する電気的相互接続（例えば、はんだバンプ）によって電気的に相互接続される。ダイレクト・チップ・アタッチ構成で使用されるＰＣＢは、通常、物理的にフレキシブルなＰＣＢであり、フレックスＰＣＢまたはフレックス回路として既知である。その可撓性から、フレックスＰＣＢは、小さな物理的領域内に適合させることができ、それでもなおＰＣＢとダイの間の電気的接触を維持し得る。これらの種類の回路は、ハード・ディスク・ドライブ（ＨＤＤ）内のハード・ドライブ磁気記憶媒体からデータを読み取り、あるいはそこへデータを書き込む読み取り／書き込みヘッドなどに関し、ＰＣＢを実装するのにほんの少しのスペースしか利用できない状態でしばしば使用される。これらの読み取り／書き込みヘッドは、通常、ステンレス・スチール・アーマチュア上に置かれ、フレックスＰＣＢはその上に実装される。フレックスＰＣＢの電気的接点は通常、読み取り／書き込みヘッドを読み取り／書き込みプリアンプＩＣの電気的接点に接続する。したがって、この組立体全体は空気力学的に磁気記憶媒体の上で浮かんでいる。   In a direct chip attach configuration, the IC package is omitted, and the die is mounted directly on the PCB in an inverted position such that the electrical contact pads on it are face down toward the circuit trace facing on the PCB, It is electrically interconnected by electrical interconnections (eg, solder bumps) that connect the die contact pads to circuit traces on the PCB. A PCB used in a direct chip attach configuration is typically a physically flexible PCB, known as a flex PCB or flex circuit. Because of its flexibility, the flex PCB can be fit within a small physical area and still maintain electrical contact between the PCB and the die. These types of circuits are related to a read / write head that reads data from or writes data to a hard drive magnetic storage medium in a hard disk drive (HDD), and requires only a few to implement a PCB. Often used with only space available. These read / write heads are usually placed on a stainless steel armature and the flex PCB is mounted on it. Flex PCB electrical contacts typically connect the read / write head to the read / write preamplifier IC electrical contacts. The entire assembly is therefore aerodynamically suspended above the magnetic storage medium.

図６は、従来のダイレクト・チップ・アタッチ組立体１１の透視図を図示しており、それは種々の層１２を含むフレックスＰＣＢおよびフレックスＰＣＢ１２の上に実装されたＩＣダイ１３を含む。ＩＣダイ１３の上の電気的接触パッド（図示されてない）がフレックスＰＣＢ１２上の回路トレース（図示されてない）に配置され、電気的相互接続（例えば、はんだバンプ）１９によって容易に接続されるようにＩＣダイ１３は、向き合う位置にあるフレックスＰＣＢ１２に実装される。フレックスＰＣＢ１２は、ダイ１３に対向するＰＣＢ１２の側面に接触しているヒート・シンク材料１４と、ヒート・シンク材料１４上に配置される接着材および熱絶縁誘電体材料（例えばポリイミド）層１５と、層１５上に配置される金属層１６と、金属層１６上に配置される熱絶縁誘電体材料（例えばポリイミド）層１７とを含んでよい。前述の回路トレースは、フレックスＰＣＢ１２の金属層部分１６によって形成され、通常、銅でできている。ヒート・シンク材料１４は熱放散体として機能し、その熱経路は、ダイ１３からヒート・シンク材料１４に向けられた矢印２３および２４によって示されるように、ダイ１３からヒート・シンク材料１４に向いている。   FIG. 6 illustrates a perspective view of a conventional direct chip attach assembly 11 that includes a flex PCB including various layers 12 and an IC die 13 mounted on the flex PCB 12. Electrical contact pads (not shown) on the IC die 13 are placed in circuit traces (not shown) on the flex PCB 12 and are easily connected by electrical interconnects (eg, solder bumps) 19. As described above, the IC die 13 is mounted on the flex PCB 12 at the facing position. The flex PCB 12 includes a heat sink material 14 that is in contact with the side of the PCB 12 that faces the die 13, an adhesive and thermally insulating dielectric material (eg, polyimide) layer 15 disposed on the heat sink material 14, and A metal layer 16 disposed on the layer 15 and a thermally insulating dielectric material (eg, polyimide) layer 17 disposed on the metal layer 16 may be included. The aforementioned circuit trace is formed by the metal layer portion 16 of the flex PCB 12 and is typically made of copper. The heat sink material 14 functions as a heat dissipator and its heat path is from the die 13 to the heat sink material 14 as indicated by arrows 23 and 24 directed from the die 13 to the heat sink material 14. ing.

場合によっては、フレックスＰＣＢは、ヒート・シンク材料１４とポリイミドおよび接着材層１５との間に置かれるアルミニウム補強材（図示されてない）など安定化デバイスを含む。補強材は、フレックスＰＣＢに対し機械的安定性をもたらす。ヒート・シンク材料１４は、ＰＣＢ１２の部分であるとは限らず、代わりに、その上にＰＣＢ１２が配置されている別個のデバイスでよい。補強材が使用される場合、それはヒート・シンク材料の中へ、さらに最後にディスク・ドライブのアーマチュアおよびハウジングの中へ熱放散経路を提供する。   In some cases, the flex PCB includes a stabilizing device such as an aluminum reinforcement (not shown) placed between the heat sink material 14 and the polyimide and adhesive layer 15. The reinforcement provides mechanical stability to the flex PCB. The heat sink material 14 is not necessarily part of the PCB 12, but instead may be a separate device on which the PCB 12 is disposed. When a stiffener is used, it provides a heat dissipation path into the heat sink material and finally into the disk drive armature and housing.

通常、ダイ１３の接触パッドを金属層１６内に形成された回路トレースと接続する電気的相互接続１９は、ダイ１３の底面に置かれた電気的接触パッド（図示されてない）上に配置され、フレックスＰＣＢ１２上の回路トレースに接触して加熱され、次いで配置される、はんだまたは鉛フリー・バンプである。バンプが冷え、硬化すると、それらがダイ１３の底面上のパッドとフレックスＰＣＢ１２の金属層１６に形成された回路トレースとの間の強固な電気的接続を形成する。   Typically, electrical interconnects 19 that connect the die 13 contact pads with circuit traces formed in the metal layer 16 are located on electrical contact pads (not shown) located on the bottom surface of the die 13. Solder or lead-free bumps that are heated in contact with circuit traces on flex PCB 12 and then placed. As the bumps cool and harden, they form a strong electrical connection between the pads on the bottom surface of the die 13 and the circuit traces formed on the metal layer 16 of the flex PCB 12.

いったん、ダイ１３上のパッドとフレックスＰＣＢ１２の回路トレースの間に電気的接続が形成されると、ダイ１３の表面とＰＣＢ１２の表面の間にわずかな分離が見られる。通常、２５μｍから７６μｍ（０．００１インチから０．００３インチ）程度である、この間隔の物理的な形状のために、ダイ１３とフレックスＰＣＢ１２の間の間隔は、一般的に機械的安定性をもたらすアンダーフィル材料２１で満たされる。これは、電気的接続を駄目にさせることがある過度の機械的ストレスがダイ１３および相互接続に働くのを防止する。アンダーフィル材料２１は、通常、ダイ１３のパッドが、フレックスＰＣＢ１２上の回路トレースと相互接続された後に適用される。アンダーフィル材料２１は、一般的にキャピラリ・フローを用いて適用される。次いで、アンダーフィル材料２１は、固体である、物理的状態に材料を硬化させるために過熱される。現在、この目的で使用されるアンダーフィル材料２１は、低熱伝導度を有する、典型的には、ドイツ、ＤｕｓｓｅｌｄｏｒｆのＨｅｎｋｅｌ Ｌｏｃｔｉｔｅ Ｃｏｒｐｏｒａｔｉｏｎで製造されたＨｙｓｏｌ（登録商標）ＦＰ４５４９である。特に、このアンダーフィル材料は、高純度、低応力、集積回路パッシベーション材料に合わせて接着性を強化設計された液状エポキシである。   Once an electrical connection is made between the pad on the die 13 and the circuit trace of the flex PCB 12, there is a slight separation between the surface of the die 13 and the surface of the PCB 12. Because of the physical shape of this spacing, which is typically on the order of 25 μm to 76 μm (0.001 inch to 0.003 inch), the spacing between the die 13 and the flex PCB 12 generally increases mechanical stability. Filled with the resulting underfill material 21. This prevents excessive mechanical stresses from acting on the die 13 and the interconnect that can ruin the electrical connection. Underfill material 21 is typically applied after the pads of die 13 are interconnected with circuit traces on flex PCB 12. The underfill material 21 is generally applied using capillary flow. The underfill material 21 is then superheated to cure the material to a physical state that is solid. Currently, the underfill material 21 used for this purpose is Hysol® FP4549, which has a low thermal conductivity, typically manufactured by Henkel Locite Corporation of Dusseldorf, Germany. In particular, the underfill material is a liquid epoxy designed to enhance adhesion in accordance with high purity, low stress, integrated circuit passivation materials.

図１に図示されたようなフレックスＰＣＢ組立体がディスク・ドライブの読み取り／書き込みヘッドに使用される場合、標準的フレックスＰＣＢ組立体は、読み書き動作を実行可能とするように大量の電流および／または電圧を用いる。これらの種類の信号は通常、２００ピコ秒（ｐｓ）未満ほどの非常に速い立ち上がり時間、ナノ秒（ｎｓ）当たり７００ミリ・アンペア（ｍＡ）を越える大きなスルー・レートを示し、それが極めて大きな瞬時電流および／または電圧を生じさせる。これらの大きな瞬時電流および／または電圧は放散される必要がある大量の熱エネルギーを生じさせる。   When a flex PCB assembly such as that illustrated in FIG. 1 is used in a disk drive read / write head, the standard flex PCB assembly may require a large amount of current and / or so as to be able to perform read / write operations. Use voltage. These types of signals typically exhibit very fast rise times of less than 200 picoseconds (ps) and large slew rates in excess of 700 milliamps (mA) per nanosecond (ns), which is a very large instantaneous Generate current and / or voltage. These large instantaneous currents and / or voltages generate a large amount of thermal energy that needs to be dissipated.

フレックス回路上の銅トレース領域を増やすこと、フレックス回路上の銅トレース厚さを増やすこと、専用に配置した多数の「ダミー」バンプなど高密度の熱伝導性相互接続を使用すること、高い熱伝導性アンダーフィルを使用すること、および、ダイ／ＰＣＢ界面の物理的構造を介してすでに発生している伝導冷却に加えて、ＰＣＢに向き合うフリップ・チップの側面にヒート・シンクを追加し、周囲の空気中への対流冷却を改善するのに役立てることを含めて、ＰＣＢ組立品のヒート・シンクの有効性を改善するいくつもの試みがなされてきた。今までのところ単独にしても、一緒に用いたとしても、これらの技術のどれも熱抵抗をかなり減少させて有効性が十分証明されたものはなく、一方効果的なロー・コスト（またはコストの掛からない）解決策となるものもない。   Increase the copper trace area on the flex circuit, increase the copper trace thickness on the flex circuit, use high-density thermally conductive interconnects such as a number of dedicated “dummy” bumps, high thermal conductivity In addition to the conductive cooling that has already occurred through the physical structure of the die / PCB interface and a heat sink on the side of the flip chip facing the PCB, Several attempts have been made to improve the effectiveness of heat sinks in PCB assemblies, including helping to improve convective cooling into the air. So far, either alone or when used together, none of these technologies has been proven to be effective with significantly reduced thermal resistance, while effective low cost (or cost) There is no solution.

フレックスＰＣＢ組立体が、非常に物理的に狭い環境、例えばディスク・ドライブの読み取り／書き込みヘッドなどで使用される場合、スペースおよびコスト的制約が貴重であり、熱抵抗を減少させるための一般的アプローチは不適当かつ／あるいは実行不可能である。さらに、通常、フレックスＰＣＢ組立品は、単層（つまり、その中に形成されたトレースを有する金属層１６）を使用する。多層ＰＣＢを使用することが可能であり、また実用的である、スペースおよびコスト的制約が重要でない場合では、発生した温熱を放散するためにＰＣＢを介して下方に熱伝導性伝熱経路を設けるのに、単純な多層めっきスルー・ホール技法が使用されてよい。しかし、普通には、多層ＰＣＢは、単層ＰＣＢよりかなりコストが掛かる。したがって、場合によって、多層導電体ＰＣＢを使用すると、ひどく高いコストになるおそれがある。やはりディスク・ドライブ応用例では、ヘッド・アーマチュアの空気力学に基因して、アーマチュア上の追加的質量により読み取り、書き込み速度が遅くなることがあるので、ディスク・ドライブのアーマチュア上に置かれた多層ＰＣＢは、通常、不適当である。   When flex PCB assemblies are used in very physically confined environments, such as disk drive read / write heads, space and cost constraints are at a premium and a general approach to reducing thermal resistance Is inappropriate and / or infeasible. In addition, flex PCB assemblies typically use a single layer (ie, metal layer 16 having traces formed therein). In cases where multilayer PCBs can be used and are practical, where space and cost constraints are not important, a thermally conductive heat transfer path is provided below the PCB to dissipate the generated heat. However, a simple multilayer plated through hole technique may be used. Usually, however, multilayer PCBs are considerably more expensive than single layer PCBs. Therefore, in some cases, the use of a multilayer conductor PCB may result in a very high cost. Again, in disk drive applications, the additional mass on the armature can slow down read and write speeds due to the aerodynamics of the head armature, so a multilayer PCB placed on the disk drive armature Is usually inappropriate.

したがって、ＰＣＢ内の熱エネルギーをより効果的に放散する方法と装置に対するニーズがある。   Accordingly, there is a need for a method and apparatus that more effectively dissipates thermal energy in the PCB.

本発明は、ダイからプリント回路板（ＰＣＢ）組立体への熱放散を改善する方法と装置を提供する。その装置は改善された熱伝導度を有するＰＣＢ組立体を備え、その方法はＰＣＢの熱伝導度を改善する方法である。   The present invention provides a method and apparatus for improving heat dissipation from a die to a printed circuit board (PCB) assembly. The apparatus comprises a PCB assembly having improved thermal conductivity, and the method is a method for improving the thermal conductivity of the PCB.

本発明の一実施形態によれば、ＰＣＢ組立体は、ＰＣＢの一部分が除去された、空所がそこに形成されたＰＣＢと、ＰＣＢの側面に実装され、ＰＣＢに電気的に相互接続された集積回路（ＩＣ）ダイと、ＰＣＢの除去された部分の熱伝導度より高い熱伝導度を有する空所内に配置された材料またはデバイスとを含む。ＰＣＢは少なくとも１つの回路トレースを含む。ダイは、その上の電気的接触パッドをＰＣＢの回路トレースと相互接続する少なくとも１つの電気的相互接続によってＰＣＢに相互接続される。   According to one embodiment of the present invention, the PCB assembly is mounted on the side of the PCB and electrically interconnected to the PCB, with a portion of the PCB removed and a void formed therein. And an integrated circuit (IC) die and a material or device disposed in the cavity having a thermal conductivity higher than that of the removed portion of the PCB. The PCB includes at least one circuit trace. The die is interconnected to the PCB by at least one electrical interconnect that interconnects electrical contact pads thereon with PCB circuit traces.

本発明のもう１つの実施形態によれば、ＰＣＢ組立体は、ＰＣＢの一部分が除去された、空所がそこに形成されたＰＣＢと、ダイレクト・チップ・アタッチ構成でＰＣＢに実装され、ＰＣＢに電気的に相互接続されたＩＣダイと、空所または空所の中の突出に隣接するダイに取り付けられるか、ダイのごく近傍にある材料またはデバイスとを含む。ダイに取り付けられるか、ダイのごく近傍にある材料またはデバイスは、除去された回路基板の一部の熱伝導度より高い熱伝導度を有する。ＰＣＢは少なくとも１つの回路トレースを含む。ダイは、その上の電気的接触パッドをＰＣＢの回路トレースと相互接続する少なくとも１つの電気的相互接続によってＰＣＢに相互接続される。   According to another embodiment of the present invention, a PCB assembly is mounted on a PCB in a direct chip attach configuration with a PCB having a portion of the PCB removed and a void formed therein, An IC die that is electrically interconnected and a material or device that is attached to or in close proximity to a cavity or a die adjacent to a protrusion in the cavity. The material or device attached to or in close proximity to the die has a thermal conductivity that is higher than the thermal conductivity of the portion of the removed circuit board. The PCB includes at least one circuit trace. The die is interconnected to the PCB by at least one electrical interconnect that interconnects electrical contact pads thereon with PCB circuit traces.

ＰＣＢ組立体中の熱放散を改善する本発明の方法は、ＰＣＢ内に空所を形成するためにＰＣＢの一部分を除去すること、除去された回路基板の一部の熱伝導度より高い熱伝導度を有するデバイスまたは材料を空所内に配置すること、およびダイレクト・チップ・アタッチ構成でＰＣＢの側面にダイを実装することを含む。
本発明のこれらの、また他の特徴および利点が、以下の説明、図面および特許請求の範囲から明らかになるであろう。 The method of the present invention for improving heat dissipation in a PCB assembly is to remove a portion of the PCB to form a void in the PCB, a thermal conductivity higher than the thermal conductivity of a portion of the removed circuit board. Placing the device or material having a degree in the cavity and mounting the die on the side of the PCB in a direct chip attach configuration.
These and other features and advantages of the present invention will be apparent from the following description, drawings and claims.

本発明によれば、ＰＣＢ組立体はＰＣＢ上に実装されたＩＣダイを含む。ＩＣダイは、ダイレクト・チップ・アタッチ構成で実装することができる。二者択一に、ＩＣダイはＩＣパッケージ内に封止することができ、そのＩＣパッケージがＰＣＢに実装される。本明細書で用いる用語ＰＣＢは、電気的、熱的に共に絶縁性である誘電体材料を有する任意の基板を含む。したがって本明細書で用いる用語ＰＣＢは、限定されないが、単層プリント回路板である前記フレックス回路を含む。本発明は、ＰＣＢが作製される材料の種類についても限定されない。ポリイミドおよび繊維樹脂が最も通常ＰＣＢを作製するのに用いられる材料であるが、例えば硬質ＰＣＢを作製するのに用いられるＴｅｆｌｏｎ（登録商標）など他の材料がＰＣＢ材料として用いられてもよい。しかし本発明は多層ＰＣＢにも適用される。説明と図示を簡略化するために、本発明は特定の材料を含むフレックス回路であるＰＣＢを参照して説明することになる。   In accordance with the present invention, the PCB assembly includes an IC die mounted on the PCB. The IC die can be mounted in a direct chip attach configuration. Alternatively, the IC die can be sealed in an IC package, which is mounted on the PCB. As used herein, the term PCB includes any substrate having a dielectric material that is both electrically and thermally insulating. Thus, the term PCB used herein includes, but is not limited to, the flex circuit being a single layer printed circuit board. The present invention is not limited to the type of material from which the PCB is made. Polyimide and fiber resin are the materials most commonly used to make PCBs, but other materials such as Teflon® used to make hard PCBs may be used as the PCB material. However, the present invention also applies to multilayer PCBs. For ease of explanation and illustration, the present invention will be described with reference to a PCB that is a flex circuit containing a particular material.

図１は、一実施形態による本発明のＰＣＢ組立体２０の断面図を図示している。ＰＣＢ組立体２０は、ＰＣＢ３０およびその上にダイレクト・チップ・アタッチ構成つまりフリップ・チップ構成で実装されたＩＣダイ４０を含む。ダイレクト・チップ・アタッチ構成は、ＩＣパッケージは省かれ、ダイ上の電気的接触パッドがＰＣＢ面の方にフェイス・ダウンで面し、電気的相互接続（例えば、はんだバンプ、鉛フリー・バンプ、ビアなど）によってＰＣＢ上の回路トレースに電気的に相互接続されるように、ＩＣダイは向き合う関係で直接ＰＣＢへ実装されることになると意図されている。図１に図示された実施形態によれば、ＰＣＢ３０はフレックス回路であるが、前述したように、本発明はそのようなＰＣＢに限らない。本発明はダイレクト・チップ・アタッチ構成に限らず、例えば単層ＰＣＢなど、ＰＣＢ上に実装されるＩＣパッケージにも適用される。   FIG. 1 illustrates a cross-sectional view of a PCB assembly 20 of the present invention according to one embodiment. The PCB assembly 20 includes a PCB 30 and an IC die 40 mounted thereon in a direct chip attach configuration or flip chip configuration. In the direct chip attach configuration, the IC package is omitted, and the electrical contact pads on the die face down to the PCB side and face the electrical interconnect (eg, solder bumps, lead-free bumps, vias) IC die is intended to be mounted directly to the PCB in a face-to-face relationship so that they are electrically interconnected to circuit traces on the PCB. According to the embodiment illustrated in FIG. 1, the PCB 30 is a flex circuit, but as described above, the present invention is not limited to such a PCB. The present invention is not limited to the direct chip attach configuration, but can be applied to an IC package mounted on a PCB such as a single-layer PCB.

本発明のフレックスＰＣＢ３０は、典型的にヒート・シンク材料３１と、その上に配置される電気的、熱的絶縁誘電体材料（例えば、ポリイミド）の第１層３２と、接着性、ポリイミド層３２の上に配置され、そこに形成された１つまたは複数の回路トレースを有する金属層３３と、金属層３３の上面に配置される電気的、熱的絶縁材料（例えば、ポリイミド）の層３４とを含む。ヒート・シンク材料３１は熱放散体として機能し、その放散経路は、ダイ４１からヒート・シンク材料３１の中へ向けられた矢印４３および４４によって示されたように、ダイ４０からヒート・シンク材料３１に向いている。   The flex PCB 30 of the present invention typically includes a heat sink material 31, a first layer 32 of electrically and thermally insulating dielectric material (eg, polyimide) disposed thereon, and an adhesive, polyimide layer 32. A metal layer 33 having one or more circuit traces formed thereon, and a layer 34 of an electrically and thermally insulating material (eg, polyimide) disposed on top of the metal layer 33; including. The heat sink material 31 functions as a heat dissipator and its dissipation path is from the die 40 to the heat sink material as indicated by arrows 43 and 44 directed from the die 41 into the heat sink material 31. It is suitable for 31.

金属層３３は、一般的に銅である。図１を参照して前述したように、金属層３３は、その中に形成されたフレックス回路３０の回路トレースを有する。電気的、熱的絶縁誘電体材料層の一部分３４は、除去され、金属層３３内に回路トレースを形成することができる。ダイ４０は、ダイレクト・チップ・アタッチ構成では、一般的にダイ４０の周辺近くに置かれる例えば、はんだバンプなど電気的相互接続３６を介してＰＣＢ３０の金属層３３に電気的に接触して配置される。電気的相互接続３６は、ダイ４０上の電気的接触パッドを金属層３３内に形成された回路トレースに相互接続する。   The metal layer 33 is generally copper. As described above with reference to FIG. 1, the metal layer 33 has circuit traces of the flex circuit 30 formed therein. A portion 34 of the electrically and thermally insulating dielectric material layer can be removed to form a circuit trace in the metal layer 33. In a direct chip attach configuration, the die 40 is typically placed in electrical contact with the metal layer 33 of the PCB 30 via an electrical interconnect 36, such as a solder bump, typically located near the periphery of the die 40. The Electrical interconnect 36 interconnects electrical contact pads on die 40 to circuit traces formed in metal layer 33.

ヒート・シンク材料３１は、ＰＣＢ組立体２０の一部であるか、ＰＣＢ組立体２０とは別個であってよい。ヒート・シンク材料３１は、一般的に金属であり、例えばアルミニウムまたはステンレス・スチールでよい。さらに、アルミニウムなど安定化デバイスが、通常、機械的安定性を与えるためにフレックスＰＣＢ組立体で用いられ、接着性で電気的、熱的絶縁誘電体材料の層３２とヒート・シンク材料３１の間に置かれることがある。   The heat sink material 31 may be part of the PCB assembly 20 or separate from the PCB assembly 20. The heat sink material 31 is typically a metal, and may be, for example, aluminum or stainless steel. In addition, stabilizing devices such as aluminum are typically used in flex PCB assemblies to provide mechanical stability, between the layer 32 of adhesive, electrically and thermally insulating dielectric material and the heat sink material 31. May be placed on.

本発明によれば、ＰＣＢ３０の一部分が、ダイ４０の下面４１とヒート・シンク材料３１の上面３８の間のＰＣＢ３０内で除去され、空所５０を形成する。好ましくは、空所５０は、層３２〜３４の全てを一部分下にヒート・シンク材料３１の上面３８まで除去することによって形成される。図１と図６の比較から、図１に図示された空所５０は、図６にはないことが分かる。好ましくは、空所５０は、ダイの直接真下に置かれ、ダイ表面領域上に中心が置かれることになるような位置に形成される。図１に図示された実施形態によれば、空所５０は、除去されたＰＣＢ３０の部分より相対的に高い熱伝導度を示すアンダーフィル材料６０で満たされる。アンダーフィル材料６０は、図１内の黒点で満たされた領域によって表されている。今日の業界標準では、通常、機械的安定性を与えるのに用いられるアンダーフィル材料（図６の参照番号２１）は、極めて低い低熱伝導体であり、概してＰＣＢ基板材料のそれとほぼ同じ熱伝導度を有する。図６に図示されたフィリップ・チップ組立体で用いられるアンダーフィル材料２１に対する熱伝導度の標準的範囲は約０．３Ｗ／ｍ°Ｋから０．９Ｗ／ｍ°Ｋの間である。   In accordance with the present invention, a portion of the PCB 30 is removed within the PCB 30 between the lower surface 41 of the die 40 and the upper surface 38 of the heat sink material 31 to form a void 50. Preferably, the void 50 is formed by removing all of the layers 32-34 partly down to the top surface 38 of the heat sink material 31. From the comparison of FIG. 1 and FIG. 6, it can be seen that the void 50 shown in FIG. 1 is not in FIG. Preferably, the void 50 is formed in a position such that it will be located directly under the die and centered on the die surface area. According to the embodiment illustrated in FIG. 1, the void 50 is filled with an underfill material 60 that exhibits a higher thermal conductivity than the portion of the PCB 30 that has been removed. The underfill material 60 is represented by the area filled with black dots in FIG. In today's industry standards, the underfill material (reference number 21 in FIG. 6) that is typically used to provide mechanical stability is a very low low thermal conductor, generally about the same thermal conductivity as that of PCB substrate materials. Have A typical range of thermal conductivity for the underfill material 21 used in the Philip chip assembly illustrated in FIG. 6 is between about 0.3 W / m ° K and 0.9 W / m ° K.

図１に図示された実施形態によれば、空所５０を満たすのに用いられるアンダーフィル材料６０の熱伝導度は、好ましくは約３．０Ｗ／ｍ°Ｋの最小値を有する（つまりＰＣＢ誘電体材料の除去された部分の熱伝導度の約１０倍の最小値である）。したがって、アンダーフィル材料６０の熱伝導度は、好ましくは約３．０Ｗ／ｍ°Ｋ以上である。しかし、本発明ではアンダーフィル材料６０の熱伝導度に対し任意の特定の最小値または最大値、あるいは値の範囲を限定しない。アンダーフィル材料は、例えばＮｉｇｏｒｉｋａｗａ，Ｎｉｉｇａｔａ Ｃｉｔｙ，ＪａｐａｎにあるＮａｍｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎによって製造されたＮａｍｉｃｓ８４４９−３でよい。この特定のアンダーフィル材料は、熱伝導性である小粒子フィラー材料を含む液状エポキシである。熱伝導性小粒子フィラー材料は、一般に銀、ブロンド窒化物である。例えば接着性、熱伝導性などふさわしい物理的特性を有する任意のフィラー材料がこの目的に適合し得ることを留意されたい。   According to the embodiment illustrated in FIG. 1, the thermal conductivity of the underfill material 60 used to fill the void 50 preferably has a minimum value of about 3.0 W / m ° K (ie, PCB dielectric). A minimum of about 10 times the thermal conductivity of the removed part of the body material). Therefore, the thermal conductivity of the underfill material 60 is preferably about 3.0 W / m ° K or higher. However, the present invention does not limit any particular minimum or maximum value or range of values for the thermal conductivity of the underfill material 60. The underfill material may be, for example, Namics 8449-3 manufactured by Namics Corporation, located in Nigorika, Nigata City, Japan. This particular underfill material is a liquid epoxy containing a small particle filler material that is thermally conductive. The thermally conductive small particle filler material is generally silver, blonde nitride. It should be noted that any filler material having suitable physical properties such as adhesion, thermal conductivity, etc. can be adapted for this purpose.

ＰＣＢ３０内に空所５０を形成するために低熱伝導度を有する材料を除去し、ＰＣＢ３０の除去された部分のそれより高い熱伝導度を有するアンダーフィル材料６０で空所５０を満たすことによって、ＰＣＢ３０の除去された部分に比べて改善された熱伝導度の経路がダイ４０とヒート・シンク材料３１の間にもたらされ、それが基本的に熱エネルギーをダイ４０からヒート・シンク材料３１の中にのがす「経路」となる。このように熱エネルギー経路形成によりヒート・シンクの効果が改善され、したがってダイの最高温度が下がる。さらにアンダーフィル材料は、図６に図示された種類のフリップ・チップ組立体ですでに用いられているので、図１に図示された組立体２０にアンダーフィル材料６０を適用しても追加処理工程を必要としないであろう。必要になると思われる唯一の追加処理工程は空所５０の形成だけであるが、これはフレックスＰＣＢ３０の設計に入っている場合、最初に物理的に配置され、工程に追加的コストを加えない。これは、通常、ＰＣＢを機械的に実装する（例えば、読み取り／書き込みヘッド・アーマチュア、またはヒート・シンク材料、または他の何かデバイスへ）目的で、ＰＣＢ３０が、その中に形成されるべき他の開口や空所を必要とするからである。図２〜４を参照して以下により詳細に説明するように、ＰＣＢ内の空になった領域は、ダイからヒート・シンク材料への経路の熱伝導度を改善するためにアンダーフィル材料以外の材料で満たされてよい。空所、または複数の空所の配置が、以下により詳細に説明するように、さらにヒート・シンクの効果を改善するために選択されることがある。   By removing the material having a low thermal conductivity to form the void 50 in the PCB 30 and filling the void 50 with an underfill material 60 having a higher thermal conductivity than that of the removed portion of the PCB 30, the PCB 30 An improved thermal conductivity path is provided between the die 40 and the heat sink material 31 compared to the removed portion of the heat sink material 31, which basically transfers thermal energy from the die 40 to the heat sink material 31. It becomes a “route” to be removed. Thus, the formation of the thermal energy path improves the effect of the heat sink and thus reduces the maximum temperature of the die. Further, since underfill material is already used in flip chip assemblies of the type illustrated in FIG. 6, additional processing steps are possible even when underfill material 60 is applied to assembly 20 illustrated in FIG. Would not need. The only additional processing step that may be required is the formation of the void 50, but if this is in the design of the flex PCB 30, it is physically placed first and does not add any additional cost to the process. This is usually done for the purpose of mechanically mounting the PCB (for example, to a read / write head armature, or heat sink material, or some other device) on which the PCB 30 is to be formed. This is because an opening or a void is required. As will be described in more detail below with reference to FIGS. 2-4, the emptied area in the PCB is free of underfill material to improve the thermal conductivity of the path from the die to the heat sink material. May be filled with material. The void or arrangement of voids may be selected to further improve the effectiveness of the heat sink, as will be described in more detail below.

本明細書で説明される実施形態の全てによって満たされるべき、本発明の主要目的の１つは、周辺高熱抵抗経路（つまり、ＰＣＢ誘電体材料層）と並行して低熱抵抗経路（アンダーフィルで満たされた空所）を形成することによってダイからＰＣＢベース（例えばヒート・シンク材料）への全熱抵抗を減少させることである。これは、合計の全実効抵抗の値が低抵抗体値に近くなるように、高い値の抵抗体と並行して低い値の抵抗体を配置することと似ている。   One of the main objectives of the present invention to be met by all of the embodiments described herein is that the low thermal resistance path (underfill) is parallel to the peripheral high thermal resistance path (ie, the PCB dielectric material layer). Reducing the total thermal resistance from the die to the PCB base (eg heat sink material) by forming a filled cavity. This is similar to placing low value resistors in parallel with high value resistors so that the total effective resistance value is close to the low resistor value.

図２は、他の実施形態による本発明のＰＣＢ組立体７０の断面図を図示している。この実施形態によるＰＣＢ８０は、図１に図示された種類のフレックス回路である。フレックス回路８０は、ヒート・シンク材料８１と、ヒート・シンク材料８１の上に配置される接着性、電気的、熱的絶縁誘電体材料（例えばポリイミド）の層８２と、層８２の上面に配置される金属層８３と、金属層８３の上面に配置される電気的、熱的絶縁誘電体材料（例えばポリイミド）の層８４とを含む。金属層８３は、その中に形成された１つまたは複数の回路トレースを有する。ダイ９０は、その上の電気的接触パッドをＰＣＢ８０の回路トレースに相互接続する電気的相互接続８６（例えば、はんだバンプ、鉛フリー・バンプ、ビアなど）を介して、ＰＣＢ８０の金属層８３の回路トレースと電気的に接触して配置される。ヒート・シンク材料８１は、ＰＣＢ組立体７０の一部であるか、あるいはＰＣＢ組立体７０と別個であってよい。さらに、通常、より高い電気的、熱的伝導性材料で作られた補強材が、機械的安定性を与えるためにフレックスＰＣＢ組立体で用いられ、接着性、電気的、熱的絶縁誘電体材料の層８２とヒート・シンク材料８１の間に置かれることがある。図２に図示されたＰＣＢ組立体７０を作製するのに用いられる材料は、図１に図示されたＰＣＢ組立体２０を作製するのに用いられた材料と同一でよい。   FIG. 2 illustrates a cross-sectional view of the PCB assembly 70 of the present invention according to another embodiment. The PCB 80 according to this embodiment is a flex circuit of the type illustrated in FIG. The flex circuit 80 is disposed on the heat sink material 81, a layer 82 of adhesive, electrically and thermally insulating dielectric material (eg, polyimide) disposed on the heat sink material 81, and an upper surface of the layer 82. And a layer 84 of electrically and thermally insulating dielectric material (eg, polyimide) disposed on the top surface of the metal layer 83. Metal layer 83 has one or more circuit traces formed therein. The die 90 is connected to the circuit of the metal layer 83 of the PCB 80 via electrical interconnects 86 (eg, solder bumps, lead-free bumps, vias, etc.) that interconnect the electrical contact pads thereon to the PCB 80 circuit traces. Located in electrical contact with the trace. The heat sink material 81 may be part of the PCB assembly 70 or may be separate from the PCB assembly 70. In addition, reinforcements typically made of higher electrical and thermally conductive materials are used in flex PCB assemblies to provide mechanical stability and are adhesive, electrical, and thermally insulating dielectric materials Between the heat sink material 81 and the heat sink material 81. The material used to make the PCB assembly 70 illustrated in FIG. 2 may be the same as the material used to make the PCB assembly 20 illustrated in FIG.

図１によって表された実施形態のように、図２に図示された実施形態によるＰＣＢ８０の一部分がＰＣＢ８０内に空所１００を形成するために除去されている。好ましくは、空所１００は、ＰＣＢ８０の層８２〜８４の一部分を下にヒート・シンク材料８１の上面８８まで除去することによって形成される。ヒート・シンク材料８１は、例えばアルミニウムまたはステンレス・スチールでよい。次いで、空所１００は、好ましくは、ＰＣＢ８０の除去された部分より高い相対的熱伝導度を有するＮａｍｉｃｓ８４４９−３アンダーフィル材料など、アンダーフィル材料１１０か、ＰＣＢ８０の除去された部分より高い熱伝導度を有する金属で満たされる。空所１００は、誘電体材料を含めてＰＣＢの除去された部分のそれより高い熱伝導度を有する任意の材料で満たされてよい。さらにこの例の実施形態によれば、ヒート・シンク材料８１の上面８８は、ヒート・シンク材料の上面８８とダイ９０の下面９１の間隔を減少させるように高くなってよい。これは、例えば型押し工程などによって何らかの方法でヒート・シンク材料８１を変形することによって果たすことができる。こうしてヒート・シンク材料８１の上面８８の一部分が、空所１００の中に突出し、ヒート・シンク材料８１の他の部分よりダイ９０に近づく。ヒート・シンク材料８１とダイ９０のそれぞれの表面８８と９１の間の物理的間隔を減少させることによって、ダイ９０とヒート・シンク材料８１の間の経路の熱伝導度が改善され、それによってヒート・シンクの総合効果を改善する。   Like the embodiment represented by FIG. 1, a portion of the PCB 80 according to the embodiment illustrated in FIG. 2 has been removed to form a void 100 in the PCB 80. Preferably, the void 100 is formed by removing a portion of the layers 80-84 of the PCB 80 down to the top surface 88 of the heat sink material 81. The heat sink material 81 may be aluminum or stainless steel, for example. The void 100 is then preferably higher in thermal conductivity than the underfill material 110 or the removed portion of PCB 80, such as Namics 8449-3 underfill material, which has a higher relative thermal conductivity than the removed portion of PCB 80. Filled with a metal having The void 100 may be filled with any material having a higher thermal conductivity than that of the removed portion of the PCB, including dielectric material. Further in accordance with this example embodiment, the upper surface 88 of the heat sink material 81 may be raised to reduce the spacing between the upper surface 88 of the heat sink material and the lower surface 91 of the die 90. This can be accomplished by deforming the heat sink material 81 in some way, such as by a stamping process. Thus, a portion of the top surface 88 of the heat sink material 81 protrudes into the cavity 100 and is closer to the die 90 than the other portions of the heat sink material 81. By reducing the physical spacing between the heat sink material 81 and the respective surfaces 88 and 91 of the die 90, the thermal conductivity of the path between the die 90 and the heat sink material 81 is improved, thereby increasing the heat.・ Improve the overall effect of the sink.

好ましくは、アンダーフィル材料１１０は、ＰＣＢ材料８０の除去された部分のそれより高い相対的熱伝導度を有するが、これはこの実施形態に対して必要ない。ダイ９０の下面９１とヒート・シンク材料８１の上面８８の間の間隔が減少したので、アンダーフィル材料１１０がＰＣＢ８０の除去された部分のそれより高い相対的熱伝導度を有することは必要ない。たとえ標準のアンダーフィル材料（例えば、Ｈｙｓｏｌ（登録商標）ＦＰ５４４９）が、この実施形態で用いられたとしても、表面８８と９１の間の減少させた間隔が改善した熱放散をもたらす。   Preferably, the underfill material 110 has a relative thermal conductivity higher than that of the removed portion of the PCB material 80, but this is not necessary for this embodiment. Because the spacing between the lower surface 91 of the die 90 and the upper surface 88 of the heat sink material 81 has decreased, it is not necessary for the underfill material 110 to have a relative thermal conductivity higher than that of the removed portion of the PCB 80. Even if a standard underfill material (eg, Hysol® FP5449) is used in this embodiment, the reduced spacing between surfaces 88 and 91 provides improved heat dissipation.

図３は、他の実施形態による本発明のＰＣＢ組立体１２０の断面透視図を図示している。ＰＣＢ組立体１２０は、ＰＣＢ１３０とダイレクト・チップ・アタッチ配置、すなわちフリップ・チップ構成でＰＣＢ１３０上に実装されたダイ１４０とを含む。この実施形態によるＰＣＢ１３０は、図１および２に図示された種類のフレックス回路である。フレックス回路は、一般的に、ヒート・シンク材料１３１と、ヒート・シンク材料１３１の上に配置される接着性、電気的、熱的絶縁誘電体材料（例えばポリイミド）の第１層１３２と、層１３２の上面に配置される金属層１３３と、金属層１３３の上面に配置される電気的、熱的絶縁誘電体材料（例えばポリイミド）の層１３４とを含む。フリップ・チップ・ダイ１４０は、一般的にダイ１４０の周辺近くに置かれる電気的相互接続１３６（例えば、はんだバンプ、鉛フリー・バンプ、ビアなど）を介してＰＣＢ１３０の金属層１３３に形成された回路トレースと電気的に接触して配置される。導電性相互接続１３６は、ダイ１４０上の電気的接触パッドをＰＣＢ１３０の金属層１３３内に形成された回路トレースと相互接続する。図３に図示されたＰＣＢ組立体１２０を作製するのに用いられる材料は、図１および２に図示されたＰＣＢ組立体２０および７０を作製するのに用いられた材料と同一でよい。   FIG. 3 illustrates a cross-sectional perspective view of the PCB assembly 120 of the present invention according to another embodiment. The PCB assembly 120 includes a PCB 130 and a die 140 mounted on the PCB 130 in a direct chip attach arrangement, ie, a flip chip configuration. The PCB 130 according to this embodiment is a flex circuit of the type illustrated in FIGS. A flex circuit generally includes a heat sink material 131, a first layer 132 of adhesive, electrically, and thermally insulating dielectric material (eg, polyimide) disposed on the heat sink material 131, and a layer. A metal layer 133 disposed on the top surface of 132 and a layer 134 of an electrically and thermally insulating dielectric material (eg, polyimide) disposed on the top surface of the metal layer 133. The flip chip die 140 is formed in the metal layer 133 of the PCB 130 via electrical interconnects 136 (eg, solder bumps, lead-free bumps, vias, etc.) that are typically located near the periphery of the die 140. Located in electrical contact with the circuit trace. Conductive interconnect 136 interconnects electrical contact pads on die 140 with circuit traces formed in metal layer 133 of PCB 130. The material used to make the PCB assembly 120 illustrated in FIG. 3 may be the same material used to make the PCB assemblies 20 and 70 illustrated in FIGS.

図１および２によって表された実施形態のように、この実施形態によるＰＣＢ１３０の一部分が、ダイ１４０の下面１４１とヒート・シンク材料１３１の上面１３８の間のＰＣＢ１３０内に空所１５０を形成するために除去されている。好ましくは、空所１５０は、ＰＣＢ１３０の層１３２〜１３４の一部分を下にヒート・シンク材料１３１の上面１３８まで除去することによって形成される。次いで、空所１５０は、好ましくは、ＰＣＢ１３０の除去された部分のそれより高い相対的熱伝導度を有するアンダーフィル材料１６０で満たされる。前述のＮａｍｉｃｓ８４４９−３アンダーフィル材料は、この目的に適合し得る。さらにこの実施形態によれば、ヒート・シンク材料１３１の上面１３８は、空所１５０の中に突出し、ヒート・シンク材料１３１とダイ１４０の間の熱経路の長さを減少させる、その中に差し込まれた、例えば金属リベット、またはスラグなど、比較的高熱電伝導度の材料で作られたデバイス１７０を有する。伸張または突出１７０は、熱経路の長さを減少させることによって、組立体１２０の熱伝導度が改善され、それによりヒート・シンクの総合効果を改善する。   As in the embodiment represented by FIGS. 1 and 2, a portion of the PCB 130 according to this embodiment forms a void 150 in the PCB 130 between the lower surface 141 of the die 140 and the upper surface 138 of the heat sink material 131. Has been removed. Preferably, the void 150 is formed by removing a portion of the layers 130-134 of the PCB 130 down to the top surface 138 of the heat sink material 131. The void 150 is then preferably filled with an underfill material 160 having a relative thermal conductivity higher than that of the removed portion of the PCB 130. The aforementioned Namics 8449-3 underfill material may be suitable for this purpose. Further in accordance with this embodiment, the top surface 138 of the heat sink material 131 protrudes into the cavity 150 and plugs into it, reducing the length of the heat path between the heat sink material 131 and the die 140. The device 170 is made of a relatively high thermal conductivity material, such as a metal rivet or slag. The extension or protrusion 170 improves the thermal conductivity of the assembly 120 by reducing the length of the thermal path, thereby improving the overall effect of the heat sink.

さらに、比較的、高熱伝導度（つまり、ＰＣＢの除去された部分の熱伝導度より高い）を有するデバイスで空所１５０の少なくとも一部を満たすことにより、ダイ１４０とヒート・シンク材料１３１の間の熱経路の熱伝導度が増大する。これは、デバイスまたは材料１７０が、たとえ部分的にしろ全体的にしろ空所１５０を満たしていれば、デバイスまたは材料１７０が、表面１３８と１４１の間の熱経路の長さを減少させるかどうかにかかわらず当てはまる。金属は完全な高熱伝導度を有するので金属リベットや金属スラグなどのデバイスはこの目的に適合する。したがって、そのようなデバイスを用いることにより、例えば、アルミニウムやステンレス・スチールでよいが、ダイ１４０とヒート・シンク材料１３１の間の熱経路の熱伝導度を著しく増大させることになる。しかし、そのデバイスがＰＣＢ１３０の除去された部分のそれより高い熱伝導度を有するなら、誘電体材料を含むデバイスが、空所１５０内の配置に適合し得ることも留意されたい。   Furthermore, by filling at least a portion of the void 150 with a device having a relatively high thermal conductivity (ie, higher than the thermal conductivity of the removed portion of the PCB), the space between the die 140 and the heat sink material 131 is increased. The thermal conductivity of the heat path increases. This is whether the device or material 170 reduces the length of the thermal path between the surfaces 138 and 141 if the device or material 170 fills the void 150, partially or entirely. This is true regardless. Metals have perfect high thermal conductivity, so devices such as metal rivets and metal slugs fit this purpose. Thus, using such a device, for example, aluminum or stainless steel, can significantly increase the thermal conductivity of the thermal path between the die 140 and the heat sink material 131. However, it should also be noted that a device comprising a dielectric material can be adapted for placement within cavity 150 if the device has a higher thermal conductivity than that of the removed portion of PCB 130.

熱経路の長さがデバイス１７０を用いることによって減少する場合、アンダーフィル材料１６０が、ＰＣＢ１３０の除去された部分のそれより高い熱伝導度（例えば、Ｎａｍｉｃｓ８４４９−３）を有することは必要ないということも留意されたい。たとえ標準のアンダーフィル材料（例えば、Ｈｙｓｏｌ（登録商標）ＦＰ５４４９）が用いられたとしても、減少した経路長がより効果的なヒート・シンクをもたらす。   If the thermal path length is reduced by using device 170, it is not necessary for underfill material 160 to have a higher thermal conductivity (eg, Namics 8449-3) than that of the removed portion of PCB 130. Please also note. Even if standard underfill material (eg, Hysol® FP5449) is used, the reduced path length results in a more effective heat sink.

熱エネルギー放散の改善効果の結果は種々の要因によって決まる。例えば、改善効果の結果は、空所内および空所に隣接して配置される材料またはデバイスの熱伝導度に対する空所周辺のＰＣＢ材料の相対的熱伝導度の比率で決まる。この比率が増せば、改善効果の結果も増える。これは、図１を参照して前述したように、高い熱伝導度材料が、アンダーフィル材料であるか、特定のやり方で形作られたヒート・シンク材料の一部分などの他の何か材料またはデバイスであるか、図２および３を参照して前述したように金属リベットなどの他の何かデバイスであるかにかかわらず当てはまる。   The result of the improvement effect of thermal energy dissipation depends on various factors. For example, the outcome of the improvement effect is determined by the ratio of the relative thermal conductivity of the PCB material around the void to the thermal conductivity of the material or device placed in and adjacent to the void. If this ratio increases, the results of improvement will also increase. This is because, as described above with reference to FIG. 1, the high thermal conductivity material is either an underfill material or some other material or device such as a portion of a heat sink material shaped in a particular manner Or any other device such as a metal rivet as described above with reference to FIGS. 2 and 3.

熱エネルギー放散の改善効果の結果は、やはりダイの真下に置かれたＰＣＢ誘電体材料（つまり、ポリイミド）の面積（または体積）に対する高い熱伝導度の材料またはデバイスで満たされた空所の面積（または体積）の比率で決まる。この比率が増せば、改善効果の結果も増える。これは、図１を参照して前述したように、高い熱伝導度材料が、アンダーフィル材料であるか、特定のやり方で形作られたヒート・シンク材料の一部分などの他の何か材料またはデバイスであるか、図２および３を参照して前述したように例えば、金属リベットまたはスラグなどの他の何かデバイスであるかにかかわらず当てはまる。   The result of the improved thermal energy dissipation is that the area of the void filled with high thermal conductivity material or device relative to the area (or volume) of the PCB dielectric material (ie, polyimide) also placed directly under the die (Or volume) ratio. If this ratio increases, the results of improvement will also increase. This is because, as described above with reference to FIG. 1, the high thermal conductivity material is either an underfill material or some other material or device such as a portion of a heat sink material shaped in a particular manner Or as described above with reference to FIGS. 2 and 3, for example, any other device such as a metal rivet or slug.

前述したように、空所は、ヒート・シンク材料の一部分、あるいは金属リベットまたは空所内に配置されたある種のデバイスだけでなく高熱伝導度アンダーフィルを有してよい。そのような場合、熱エネルギー放散の改善効果の結果は、空所内および空所に隣接して配置されるアンダーフィル材料の面積（または体積）に対する空所内に配置されるヒート・シンク材料あるいは他の材料またはデバイスの面積（または体積）の比率を増やすことで増大する。   As previously mentioned, the void may have a high thermal conductivity underfill as well as a portion of the heat sink material, or some type of device disposed within the metal rivet or void. In such a case, the result of the improved effect of thermal energy dissipation is that the heat sink material or other placed in the void relative to the area (or volume) of the underfill material disposed in and adjacent to the void. Increasing the ratio of material or device area (or volume) increases.

本発明が熱エネルギー放散の効果を改善させた程度は、やはりダイの「ホット・スポット」に対する空所の位置関係で決まる。すなわち、ダイは、その表面積にわたって熱エネルギーを一様に発生しない。むしろ、ダイの他の部分に比べて非常に大量の電力を消費するダイ回路の一部分がある場合、最も大きな量の電力を消費するダイのその部分が、最も高い温度を示すことになる。したがって、一般的にホット・スポットにできる限り近づいて空所を配置することにより、ヒート・シンク材料への最短の熱経路が与えられ、それにより熱エネルギー放散の総合効果が改善されることになる。   The degree to which the present invention improves the effectiveness of thermal energy dissipation is again determined by the location of the void relative to the “hot spot” of the die. That is, the die does not generate heat energy uniformly over its surface area. Rather, if there is a portion of the die circuit that consumes a very large amount of power compared to other portions of the die, that portion of the die that consumes the most amount of power will exhibit the highest temperature. Therefore, generally placing the void as close as possible to the hot spot provides the shortest thermal path to the heat sink material, thereby improving the overall effect of thermal energy dissipation. .

図４は他の実施形態による本発明のＰＣＢ組立体１７０の断面図を図示している。ＰＣＢ組立体１７０は、ＰＣＢ１８０と、ダイレクト・チップ・アタッチ配置、つまりフリップ・チップ構成でＰＣＢ１８０上に実装されたＩＣダイ１９０とを含む。この実施形態によるＰＣＢ１８０は、図１、２および３に図示された種類のフレックス回路である。前述したように、フレックス回路は、一般的にヒート・シンク材料１８１と、ヒート・シンク材料１８１の上に配置される接着性、電気的、熱的絶縁誘電体材料（例えばポリイミド）の第１層１８２と、層１８２の上面に配置される金属層１８３と、金属層１８３の上面に配置される電気的、熱的絶縁誘電体材料（例えばポリイミド）の層１８４とを含む。ダイ１９０は、一般的にダイ１９０の周辺近くに置かれる電気的相互接続１８６（例えば、はんだバンプ、鉛フリー・バンプ、ビアなど）を介してＰＣＢ１８０の金属層１８３に形成された回路トレースと電気的に接触して配置される。相互接続１８６は、ダイ１９０上の接触パッドをＰＣＢ１８０内またはその上に形成されたトレース回路と相互接続する。図４に図示されたＰＣＢ組立体１７０の層を形成するのに用いられる材料は、図１、２および３にそれぞれ図示されたＰＣＢ組立体２０、７０および１２０の層を形成するのに用いられた材料と同一でよい。   FIG. 4 illustrates a cross-sectional view of a PCB assembly 170 of the present invention according to another embodiment. The PCB assembly 170 includes a PCB 180 and an IC die 190 mounted on the PCB 180 in a direct chip attach arrangement, ie flip chip configuration. The PCB 180 according to this embodiment is a flex circuit of the type illustrated in FIGS. As previously described, a flex circuit generally includes a heat sink material 181 and a first layer of an adhesive, electrically and thermally insulating dielectric material (eg, polyimide) disposed over the heat sink material 181. 182, a metal layer 183 disposed on the top surface of layer 182, and a layer 184 of an electrically and thermally insulating dielectric material (eg, polyimide) disposed on the top surface of metal layer 183. The die 190 is electrically connected to circuit traces formed on the metal layer 183 of the PCB 180 via electrical interconnects 186 (eg, solder bumps, lead-free bumps, vias, etc.) that are typically located near the periphery of the die 190. Placed in contact with each other. Interconnect 186 interconnects the contact pads on die 190 with trace circuitry formed in or on PCB 180. The materials used to form the layers of the PCB assembly 170 illustrated in FIG. 4 are used to form the layers of the PCB assemblies 20, 70 and 120 illustrated in FIGS. 1, 2, and 3, respectively. The material may be the same.

図１、２および３によって表された実施形態のように、この実施形態によるＰＣＢ１８０の一部分が、ダイ１９０の下面１９１とヒート・シンク材料１８１の上面１８８の間のＰＣＢ１８０内に空所２００を形成するために除去されている。好ましくは、空所２００は、ＰＣＢ１８０の層１８２〜１８４の一部分を下にヒート・シンク材料１８１の上面１８８まで除去することによって形成される。次いで、空所２００は、好ましくは、ＰＣＢ１８０の除去された部分のそれより高い熱伝導度を有するアンダーフィル材料２１０で満たされる。さらに、この実施形態によれば、ヒート・シンク材料１８１の上面１８８は、その中に差し込まれた、例えば、好ましくは少なくとも部分的に空所２００の中に突出する金属デバイス（例えば金属リベットまたはスラグ）などのデバイス２２０を有する。さらに、この実施形態によれば、ダイ１９０の下面１９１が、その上またはそのごく近傍に配置された相対的に高熱伝導度の材料またはデバイス２４０を有する。材料またはデバイス２４０は、ＰＣＢ１８０の除去された部分のそれより高い熱伝導度を有する。好ましくは、材料またはデバイス２４０は、金属で作られる。したがって、材料またはデバイス２４０は、例えば銅の金属プレートなどの金属プレートでよい。材料またはデバイス２４０は、ダイ１９０の下面１９１上にまたはそれに隣接して配置され、例えばめっき、蒸着、スパッタリング、など任意の適切な工程によって形成することができる。材料またはデバイス２４０は、例えば、はんだ２５０によってデバイス２２０の上面に取り付けることができる。   Like the embodiment represented by FIGS. 1, 2, and 3, a portion of the PCB 180 according to this embodiment forms a void 200 in the PCB 180 between the lower surface 191 of the die 190 and the upper surface 188 of the heat sink material 181. To be removed. Preferably, the cavity 200 is formed by removing a portion of the PCB 180 layers 182-184 down to the top surface 188 of the heat sink material 181. The cavity 200 is then preferably filled with an underfill material 210 having a higher thermal conductivity than that of the removed portion of the PCB 180. Further, according to this embodiment, the upper surface 188 of the heat sink material 181 is inserted into, for example, a metal device (eg, metal rivet or slug) that preferably protrudes at least partially into the cavity 200. ). Further, according to this embodiment, the lower surface 191 of the die 190 has a relatively high thermal conductivity material or device 240 disposed thereon or in close proximity thereto. The material or device 240 has a higher thermal conductivity than that of the removed portion of the PCB 180. Preferably, material or device 240 is made of metal. Thus, the material or device 240 may be a metal plate, such as a copper metal plate, for example. The material or device 240 is disposed on or adjacent to the lower surface 191 of the die 190 and can be formed by any suitable process, such as plating, vapor deposition, sputtering, or the like. The material or device 240 can be attached to the top surface of the device 220 by solder 250, for example.

図４から、ダイ１９０の下面１９１とヒート・シンク材料１８１の上面１８８の間の空所２００の一部分が、完全にＰＣＢ１８０の除去された部分より高い熱伝導度の材料で満たされていることが分かる。例えば、デバイスあるいは材料２２０、２４０および２５０の全てが、部分的にまたは全体的に金属であってよい。したがって、ダイ１９０とヒート・シンク材料１８１の間の熱経路は、完全に高熱伝導度の材料で作り上げることができる。高熱伝導度である、ダイ１９０の下面１９１とヒート・シンク材料１８１の上面１８８の間の接続を提供することで、熱経路の熱伝導度が著しく増大する。   From FIG. 4, it can be seen that the portion of the cavity 200 between the lower surface 191 of the die 190 and the upper surface 188 of the heat sink material 181 is completely filled with a material having a higher thermal conductivity than the removed portion of the PCB 180. I understand. For example, all of the devices or materials 220, 240 and 250 may be partially or wholly metallic. Thus, the thermal path between the die 190 and the heat sink material 181 can be made of a completely high thermal conductivity material. By providing a connection between the lower surface 191 of the die 190 and the upper surface 188 of the heat sink material 181 that is high thermal conductivity, the thermal conductivity of the thermal path is significantly increased.

図５は、ＰＣＢ組立体内のヒート・シンクの効果を改善する好ましい実施形態による本発明の方法のフロー・チャート図である。前述したように、ＰＣＢの一部分が、ブロック２７１によって表示されたように、ＰＣＢ内に空所を設けるために除去される。ダイとヒート・シンク材料の間の熱経路の熱伝導度が、ブロック２７２によって表示されたように、熱経路の長さを減少させることによって、かつ／あるいは空所内および／またはヒート・シンク材料とダイ下面の間に配置された材料の熱伝導度を増大することによって改善される。   FIG. 5 is a flow chart diagram of the method of the present invention according to a preferred embodiment that improves the effect of heat sinking in the PCB assembly. As described above, a portion of the PCB is removed to provide a void in the PCB, as indicated by block 271. The thermal conductivity of the thermal path between the die and the heat sink material can be reduced by reducing the length of the thermal path as indicated by block 272 and / or in the cavity and / or with the heat sink material. This is improved by increasing the thermal conductivity of the material placed between the lower die surfaces.

本発明が、少ない例示の実施形態を参照して説明されたこと、また本発明がこれらの実施形態に限らないということに留意されたい。本明細書で説明された実施形態は、本発明の原理と概念を伝えることを意図しており、本発明を実施する排他的な実施形態を説明することを意図していない。例えば、それぞれの実施形態では、本発明は、ＰＣＢ層の全ての一部分を下へヒート・シンク材料の上面まで除去することに関して説明された。空所を形成するためにＰＣＢ層の全てより少ない一部分を除去し、除去した部分より高い熱伝導度を有する材料またはデバイスで空所を満たすことで、特定の応用例に要求される熱放散に改善するのに十分であってよいことも留意されたい。本発明は、やはり、空所内に配置され、あるいはダイの底面に取り付けられる材料またはデバイスの種類に関して限定しない。さらに本発明は、任意の特定の種類のＰＣＢに限定しない。例えば本発明は、多層ＰＣＢと同様に単層ＰＣＢに適用される。実施形態の全てが、ＰＣＢの下面に接してヒート・シンク材料を図示しているが、ヒート・シンク材料は別の位置でもよい。例えば、多層ＰＣＢでは、ヒート・シンク材料は、ＰＣＢの最も外側の層の間に置かれたグランド面でよい。他の変更形態が、本明細書で説明された実施形態に対しなされてよい、またそのような変更形態の全ては本発明の範囲内にある。   It should be noted that the present invention has been described with reference to a few exemplary embodiments, and that the present invention is not limited to these embodiments. The embodiments described herein are intended to convey the principles and concepts of the invention and are not intended to describe exclusive embodiments that implement the invention. For example, in each embodiment, the present invention has been described with respect to removing all portions of the PCB layer down to the top surface of the heat sink material. Removing less than all of the PCB layer to form a void, and filling the void with a material or device that has a higher thermal conductivity than the removed portion, reduces the heat dissipation required for a particular application. Note also that it may be sufficient to improve. The present invention is again not limited in terms of the type of material or device that is placed in the cavity or attached to the bottom surface of the die. Further, the present invention is not limited to any particular type of PCB. For example, the present invention applies to single layer PCBs as well as multilayer PCBs. Although all of the embodiments illustrate the heat sink material in contact with the bottom surface of the PCB, the heat sink material may be in another location. For example, in a multilayer PCB, the heat sink material may be a ground plane placed between the outermost layers of the PCB. Other modifications may be made to the embodiments described herein, and all such modifications are within the scope of the invention.

実施形態による本発明のＰＣＢ組立体の断面図であって、ＰＣＢの一部分が除去され、除去された部分が、それより高い熱伝導度を有する材料で満たされている。FIG. 2 is a cross-sectional view of a PCB assembly of the present invention according to an embodiment, wherein a portion of the PCB is removed and the removed portion is filled with a material having a higher thermal conductivity. 他の実施形態による本発明のＰＣＢ組立体の断面図であって、ＰＣＢの一部分が除去され、ＰＣＢのヒート・シンク材料の一部分が、ダイの下面により近づくように高くなっておりかつ／または空所の中へ差し込まれている。FIG. 5 is a cross-sectional view of a PCB assembly of the present invention according to another embodiment, wherein a portion of the PCB is removed and a portion of the PCB heat sink material is raised closer to the underside of the die and / or empty. It is inserted into the place. 他の実施形態による本発明のＰＣＢ組立体の断面図であって、ＰＣＢの一部分が、その中に空所を形成するために除去され、高熱伝導度材料（例えば金属リベット）が空所内に配置されかつ／または空所から突出しており、それによってダイとヒート・シンク材料の間の物理的間隔を減少させ、熱経路の熱伝導度を増大させる。FIG. 4 is a cross-sectional view of a PCB assembly of the present invention according to another embodiment, wherein a portion of the PCB is removed to form a cavity therein and a high thermal conductivity material (eg, metal rivet) is placed in the cavity. And / or protruding from the void, thereby reducing the physical spacing between the die and the heat sink material and increasing the thermal conductivity of the thermal path. 他の実施形態による本発明のＰＣＢ組立体の断面図であって、ＰＣＢの一部分が、その中に空所を形成するために除去され、高熱伝導度材料（例えば銅）が、さらに熱経路の熱伝導度を増大させるようにダイの底面上に配置されている。FIG. 6 is a cross-sectional view of a PCB assembly of the present invention according to another embodiment, wherein a portion of the PCB is removed to form a void therein, and a high thermal conductivity material (eg, copper) is further removed from the thermal path. Located on the bottom surface of the die to increase thermal conductivity. 好ましい実施形態による本発明の方法のフロー・チャート図である。FIG. 2 is a flow chart diagram of the method of the present invention according to a preferred embodiment. ＰＣＢと、その上に実装されたＩＣダイとを備える従来品のダイレクト・チップ・アタッチ構成の断面図である。FIG. 2 is a cross-sectional view of a conventional direct chip attach configuration comprising a PCB and an IC die mounted thereon.

Claims (6)

回路基板（ＣＢ）組立体であって、
誘電体材料層と前記誘電体材料層上に形成された少なくとも１つの導電性回路トレースを含む回路基板（ＣＢ）と、前記回路基板（ＣＢ）は少なくとも上部表面及び下部表面を有し、前記回路基板（ＣＢ）の一部が除去され前記回路基板（ＣＢ）内に空所を有し、
前記回路基板（ＣＢ）の前記下部表面上に配置されたヒート・シンク材料と、前記ヒート・シンク材料は少なくとも上部表面及び下部表面を有し、前記ヒート・シンク材料の前記上部表面の一部は前記空所に隣接し、
前記空所に隣接する前記ヒート・シンク材料の前記上部表面の一部へ挿入された金属デバイスと、前記金属デバイスの一部が前記空所に突出し、
ダイレクト・チップ・アタッチ構成で前記回路基板（ＣＢ）の前記上部表面に実装された集積回路（IＣ）ダイであって、前記ダイの下部表面が前記回路基板（ＣＢ）の上部表面と向かい合い、前記ダイ上の電気的接触パッドを前記回路基板（ＣＢ）の前記少なくとも１つの回路トレースの1つと相互接続する少なくとも1つの電気的相互接続によって前記回路基板（ＣＢ）に電気的相互接続されるダイと、
前記ダイの下部表面上に配置され、前記空所に突出する前記金属デバイスの部分に向かい合う、相対的に高い熱伝導度の材料またはデバイスであって、前記回路基板（ＣＢ）の前記誘電体材料層の熱伝導度より高い熱伝導度を有する前記ダイの下部表面上に配置された材料またはデバイスとを含む回路基板（ＣＢ）組立体。A circuit board (CB) assembly comprising:
A circuit board (CB) including a dielectric material layer and at least one conductive circuit trace formed on the dielectric material layer, the circuit board (CB) having at least an upper surface and a lower surface; A part of the substrate (CB) is removed and a void is formed in the circuit substrate (CB);
A heat sink material disposed on the lower surface of the circuit board (CB), the heat sink material having at least an upper surface and a lower surface, wherein a portion of the upper surface of the heat sink material is Adjacent to the void,
A metal device inserted into a portion of the upper surface of the heat sink material adjacent to the void, and a portion of the metal device protrudes into the void;
An integrated circuit (IC) die mounted on the upper surface of the circuit board (CB) in a direct chip attach configuration, the lower surface of the die facing the upper surface of the circuit board (CB); A die electrically interconnected to the circuit board (CB) by at least one electrical interconnect interconnecting electrical contact pads on the die with one of the at least one circuit trace of the circuit board (CB); ,
A relatively high thermal conductivity material or device disposed on the lower surface of the die and facing a portion of the metal device protruding into the cavity, the dielectric material of the circuit board (CB) A circuit board (CB) assembly comprising a material or device disposed on the lower surface of the die having a thermal conductivity higher than the thermal conductivity of the layer. 前記ダイの前記下部表面上に配置された前記材料又はデバイスは、はんだ材料を用いて前記空所内に突出した前記金属デバイスの一部へ接着される請求項１に記載の回路基板（ＣＢ）組立体。  2. The circuit board (CB) set of claim 1, wherein the material or device disposed on the lower surface of the die is bonded to a portion of the metal device protruding into the cavity using a solder material. Solid. 回路基板（ＣＢ）組立体の熱放散を改善する方法であって、前記回路基板（ＣＢ）組立件が集積回路（IＣ）ダイ、回路基板（ＣＢ）及びヒート・シンク材料を含み、前記ヒート・シンク材料が前記回路基板（ＣＢ）の下部表面上に配置され、前記回路基板（ＣＢ）が誘電体材料層と前記誘電体材料の上に形成された少なくとも１つの導電性回路トレースとを含み、前記方法が、
前記回路基板（ＣＢ）の一部を除去することにより前記回路基板（ＣＢ）内に空所を形成すること、前記ヒート・シンク材料の上部表面が前記空所に隣接し、
前記空所に隣接する前記ヒート・シンク材料の上部表面の一部へ金属デバイスを挿入して前記金属材料の一部を前記空所内に突出させ、
前記回路基板（ＣＢ）の前記誘電体材料層の熱伝導度より高い熱伝導度を有するデバイスまたは材料を前記ダイの下部表面上に配置すること、および
ダイレクト・チップ・アタッチ構成で前記回路基板（ＣＢ）の上部表面上に前記ダイの部分を取り付けることによって前記回路基板（ＣＢ）上に前記ダイを実装することを含み、ひとたび、前記ダイが前記回路基板（ＣＢ）上に実装されると、前記ダイの下部表面上に配置された前記デバイスまたは材料が、前記空所内に突出する前記金属デバイスの部分に向かい合い、前記金属デバイスと接触しているかごく近傍にあり、前記金属デバイスが、前記回路基板（ＣＢ）の前記誘電体材料層より高い熱伝導度を有する方法。A method for improving heat dissipation of a circuit board (CB) assembly, wherein the circuit board (CB) assembly includes an integrated circuit (IC) die, a circuit board (CB) and a heat sink material, wherein the heat sink A sink material is disposed on a lower surface of the circuit board (CB), the circuit board (CB) including a dielectric material layer and at least one conductive circuit trace formed on the dielectric material; Said method comprises
Forming a void in the circuit board (CB) by removing a portion of the circuit board (CB), an upper surface of the heat sink material adjacent to the void;
Inserting a metal device into a portion of the upper surface of the heat sink material adjacent to the cavity to cause a portion of the metal material to protrude into the cavity;
Placing a device or material having a thermal conductivity higher than that of the dielectric material layer of the circuit board (CB) on the lower surface of the die, and the circuit board (in a direct chip attach configuration) Mounting the die on the circuit board (CB) by attaching a portion of the die on the top surface of the CB), once the die is mounted on the circuit board (CB); The device or material disposed on the lower surface of the die is in close proximity to and in contact with the portion of the metal device protruding into the cavity, the metal device comprising the circuit A method having a higher thermal conductivity than the dielectric material layer of the substrate (CB). はんだ材料を用いて、前記空所内に突出する前記金属デバイスの部分へ前記ダイの下部表面上に配置された前記デバイスまたは材料を取り付ける請求項３に記載の方法。4. The method of claim 3, wherein a solder material is used to attach the device or material disposed on the lower surface of the die to the portion of the metal device that protrudes into the cavity. 回路基板（ＣＢ）組立体であって、
誘電体材料層と前記誘電体材料層上に形成された少なくとも１つの導電性回路トレースを含む回路基板（ＣＢ）と、前記回路基板（ＣＢ）は少なくとも上部表面及び下部表面を有し、前記回路基板（ＣＢ）の一部が除去され前記回路基板（ＣＢ）内に空所を有し、
集積回路（ＩＣ）ダイの下部表面が前記回路基板（ＣＢ）の上部表面と向かい合うように、ダイレクト・チップ・アタッチ構成に前記回路基板（ＣＢ）の上部表面へ実装された集積回路（ＩＣ）ダイと、前記ダイは、前記回路基板（ＣＢ）の少なくとも１つの回路トレースの１つと前記ダイ上の電気的接触パッドを相互接続する少なくとも１つの電気的相互接続によって前記回路基板（ＣＢ）へ電気的に相互接続され、
前記回路基板（ＣＢ）の下部表面上に配置されたヒート・シンク材料とを含み、前記ヒート・シンク材料は、少なくとも下部表面及び上部表面を有し、前記ヒート・シンク材料の上部表面の一部は高くされ、その高くなった部分は前記空所に突出し、前記ヒート・シンク材料の上部表面の高くなった部分は前記ダイの下部表面と前記ヒート・シンク材料の上部表面との間の距離を減少させ、それにより、前記ダイの下部表面と前記ヒート・シンク材料の間の経路の熱伝導度が改善される
回路基板（ＣＢ）組立体。A circuit board (CB) assembly comprising:
A circuit board (CB) including a dielectric material layer and at least one conductive circuit trace formed on the dielectric material layer, the circuit board (CB) having at least an upper surface and a lower surface; A part of the substrate (CB) is removed and a void is formed in the circuit substrate (CB);
To face the integrated circuit (IC) upper surface of the lower surface of the die is the circuit board (CB), an integrated circuit mounted to the upper surface of the direct-chip the circuit board to attach configuration (CB) (IC) die And the die is electrically connected to the circuit board (CB) by at least one electrical interconnect interconnecting one of the at least one circuit trace of the circuit board (CB) and an electrical contact pad on the die. Interconnected with
A heat sink material disposed on a lower surface of the circuit board (CB), the heat sink material having at least a lower surface and an upper surface, a portion of the upper surface of the heat sink material The raised portion protrudes into the cavity and the raised portion of the upper surface of the heat sink material defines the distance between the lower surface of the die and the upper surface of the heat sink material. A circuit board (CB) assembly that reduces and thereby improves the thermal conductivity of the path between the lower surface of the die and the heat sink material. 回路基板（ＣＢ）組立体における熱放散を改善する方法であって、前記方法は、
集積回路（ＩＣ）ダイ、回路基板（ＣＢ）及びヒート・シンク材料を提供する工程と、前記ヒート・シンク材料は少なくとも上部表面と下部表面を有し、前記回路基板（ＣＢ）は誘電材料層及び前記誘電材料層上に形成された少なくとも１つの導電性回路トレースを含み、前記ヒート・シンク材料の上部表面の一部は高くされ、
前記回路基板（ＣＢ）の一部を除去することにより前記回路基板（ＣＢ）に空所を形成する工程と、前記空所は前記回路基板（ＣＢ）の上部表面から前記ダイの下部表面へ延伸し、
前記ヒート・シンク材料の上部表面の前記高くされた部分が前記空所に突出するように、前記回路基板（ＣＢ）の下部表面上に前記ヒート・シンク材料を配置する工程と、
ダイレクト・チップ・アタッチ構成で前記回路基板（ＣＢ）の上部表面上に前記ダイの部分を取り付けることによって前記回路基板（ＣＢ）上に前記ダイを実装することを含み、ひとたび、前記ダイが前記回路基板（ＣＢ）上に実装されると、前記ダイの下部表面は前記回路基板（ＣＢ）の上部表面に向かい合い、前記ダイの下部表面の一部は前記空所上方及び前記ヒート・シンク材料の上部表面の前記高くされた部分にきわめて近接して位置づけられる方法。A method for improving heat dissipation in a circuit board (CB) assembly, the method comprising:
Providing an integrated circuit (IC) die, a circuit board (CB) and a heat sink material, the heat sink material having at least an upper surface and a lower surface, the circuit board (CB) comprising a dielectric material layer and Including at least one conductive circuit trace formed on the dielectric material layer, wherein a portion of the upper surface of the heat sink material is raised;
Forming a void in the circuit board (CB) by removing a portion of the circuit board (CB), and extending the void from an upper surface of the circuit board (CB) to a lower surface of the die. And
Disposing the heat sink material on a lower surface of the circuit board (CB) such that the raised portion of the upper surface of the heat sink material protrudes into the cavity;
Mounting the die on the circuit board (CB) by attaching a portion of the die on a top surface of the circuit board (CB) in a direct chip attach configuration, once the die is the circuit When mounted on a substrate (CB), the lower surface of the die faces the upper surface of the circuit board (CB), and a portion of the lower surface of the die is above the cavity and above the heat sink material . A method positioned very close to the raised portion of the surface.
JP2007536667A 2004-10-14 2004-10-14 Printed circuit board assembly with improved thermal energy dissipation Expired - Fee Related JP5025481B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/033982 WO2006043931A1 (en) 2004-10-14 2004-10-14 Printed circuit board assembly having improved thermal energy dissipation

Publications (2)

Publication Number Publication Date
JP2008517459A JP2008517459A (en) 2008-05-22
JP5025481B2 true JP5025481B2 (en) 2012-09-12

Family

ID=34959034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007536667A Expired - Fee Related JP5025481B2 (en) 2004-10-14 2004-10-14 Printed circuit board assembly with improved thermal energy dissipation

Country Status (3)

Country Link
JP (1) JP5025481B2 (en)
KR (1) KR100952850B1 (en)
WO (1) WO2006043931A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982307B2 (en) 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
US8917510B2 (en) * 2011-01-14 2014-12-23 International Business Machines Corporation Reversibly adhesive thermal interface material
WO2024075168A1 (en) * 2022-10-03 2024-04-11 日本電信電話株式会社 Optical transmitter
WO2024075171A1 (en) * 2022-10-03 2024-04-11 日本電信電話株式会社 Optical transmitter
WO2024075172A1 (en) * 2022-10-03 2024-04-11 日本電信電話株式会社 Optical transmitter

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3146504A1 (en) * 1981-11-24 1983-06-01 Siemens AG, 1000 Berlin und 8000 München COOLING CONCEPT FOR MODULES WITH HIGH LOSS PERFORMANCE
JPS6432657A (en) * 1987-07-29 1989-02-02 Hitachi Chemical Co Ltd High heat-dissipating semiconductor element loader
JPH01260839A (en) * 1988-04-11 1989-10-18 Fujitsu Ltd Mounting structure of integrated circuit
WO1992002117A1 (en) * 1990-07-26 1992-02-06 Fujitsu Limited Heat dissipating structure of semiconductor device
US5172301A (en) * 1991-10-08 1992-12-15 Lsi Logic Corporation Heatsink for board-mounted semiconductor devices and semiconductor device assembly employing same
JPH0669281A (en) * 1992-08-18 1994-03-11 Fujitsu Ltd Structure for mounting bare chip
JP3271631B2 (en) * 1993-02-18 2002-04-02 太平洋セメント株式会社 Substrate for mounting semiconductor devices
JP3259420B2 (en) * 1993-03-05 2002-02-25 ソニー株式会社 Flip chip connection structure
JPH07106470A (en) * 1993-09-29 1995-04-21 Toshiba Corp Semiconductor device
JP3353501B2 (en) * 1994-11-09 2002-12-03 ソニー株式会社 Semiconductor device and method of manufacturing semiconductor device
US5812375A (en) * 1996-05-06 1998-09-22 Cummins Engine Company, Inc. Electronic assembly for selective heat sinking and two-sided component attachment
JPH1126633A (en) * 1997-07-03 1999-01-29 Nec Corp Semiconductor element and mounting structure thereof
JPH1167958A (en) * 1997-08-19 1999-03-09 Sumitomo Kinzoku Electro Device:Kk High-radiation type package structure for flip chip
JP2000164992A (en) * 1998-11-26 2000-06-16 Kyocera Corp Wiring board and manufacture thereof
JP2000164774A (en) * 1998-11-26 2000-06-16 Sony Corp Semiconductor device and manufacture thereof
US6337228B1 (en) * 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
JP2001352021A (en) * 2000-06-07 2001-12-21 Sony Corp Semiconductor package, mounting structure and manufacturing method therefor
JP3827978B2 (en) * 2001-08-28 2006-09-27 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
JP2003347460A (en) * 2002-05-28 2003-12-05 Kyocera Corp Electronic equipment

Also Published As

Publication number Publication date
WO2006043931A1 (en) 2006-04-27
KR20070058016A (en) 2007-06-07
JP2008517459A (en) 2008-05-22
KR100952850B1 (en) 2010-04-13

Similar Documents

Publication Publication Date Title
KR100310398B1 (en) Pad Array Semiconductor Device with Thermal Conductor and Manufacturing Method Thereof
JP4805901B2 (en) Semiconductor package
US5590462A (en) Process for dissipating heat from a semiconductor package
US5521435A (en) Semiconductor device and a fabrication process thereof
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
JP4910439B2 (en) Semiconductor device
JPH09153565A (en) Ball grid array package with heat sink
JP2003068931A (en) Semiconductor package and its manufacturing method
US20030226688A1 (en) Vented circuit board for cooling power components
JP2005005629A (en) Electronic device
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
US6552907B1 (en) BGA heat ball plate spreader, BGA to PCB plate interface
US20130068509A1 (en) Method and apparatus for connecting inlaid chip into printed circuit board
JP2008016653A (en) Semiconductor package, its manufacturing method, printed circuit board, and electronic apparatus
JP5025481B2 (en) Printed circuit board assembly with improved thermal energy dissipation
JP2845227B2 (en) Multi-chip module mounting structure
US7817434B2 (en) Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP2002151634A (en) Board radiator
JP2007188930A (en) Semiconductor device and method of manufacturing the same
JP2008270684A (en) Electronic device
KR101212473B1 (en) Method and apparatus for improving thermal energy dissipation in a direct-chip-attach coupling configuration of an integrated circuit and a circuit board
JP3486236B2 (en) Semiconductor device and manufacturing method thereof
JP2830375B2 (en) Semiconductor element mounting method
KR20080087379A (en) Semiconductor package

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100901

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120521

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees