JP5018814B2 - 割り込み制御装置及び画像形成装置 - Google Patents
割り込み制御装置及び画像形成装置 Download PDFInfo
- Publication number
- JP5018814B2 JP5018814B2 JP2009065746A JP2009065746A JP5018814B2 JP 5018814 B2 JP5018814 B2 JP 5018814B2 JP 2009065746 A JP2009065746 A JP 2009065746A JP 2009065746 A JP2009065746 A JP 2009065746A JP 5018814 B2 JP5018814 B2 JP 5018814B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- information
- stored
- factor information
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
Description
請求項2に係る発明によれば、通信回線の通信速度が高速化された場合でも、処理手段の負荷軽減を実現することができる。
請求項3に係る発明によれば、割り込み処理が集中することにより画像形成に関わる処理速度が低下することを防ぐことができる。
図1は、本実施形態に係る画像形成装置1の構成を示すブロック図である。同図に示すように、画像形成装置1は、CPU(Central Processing Unit)11と、メインメモリ12と、バスブリッジ13と、通信制御部14と、画像処理部15と、画像処理用メモリ16と、画像出力部17とを備えている。CPU11は、メインメモリ12に記憶されているプログラムを実行することにより、画像形成装置1の各部を制御する。メインメモリ12は、例えばROM(Read Only Memory)とRAM(Random Access Memory)とを備え、CPU11によって実行されるプログラムやデータを記憶する。バスブリッジ13は、CPU11又はメインメモリ12とバス10とを接続する。このバス10には、バスブリッジ13の他に、通信制御部14と画像処理部15とが接続されている。通信制御部14は、通信回線を介して接続された外部装置との通信を確立し、データの送受信を行う。画像処理部15は、通信制御部14によって受信された画像データに対して、各種の画像処理を行う。画像処理用メモリ16は、画像処理部15が画像処理を行う際のワークエリアとして使用される。画像出力部17は、例えば電子写真方式で画像を形成するプリンター装置であり、画像処理部15によって処理が施された画像データに応じた画像を用紙に形成し、出力する。この画像出力部17は、本発明の画像形成手段の一例である。
次に、本実施形態に係る画像形成装置1の動作について説明する。画像形成装置1では、パケットの受信に応じて割り込み要求処理が行われる。以下の説明では、図2に示すフロー図を参照して、この割り込み要求処理の概略について説明する。
以上が実施形態の説明であるが、この実施形態の内容は以下のように変形し得る。また、以下の各変形例を適宜組み合わせてもよい。
(変形例1)
上述した実施形態では、割り込み処理Rb−Rcが終了した時刻T12に、割り込み制御部42がマスクレジスタ422の第2の割り込みマスクビットを「1」にしていたが、第2の割り込みマスクビットを「1」にするタイミングはこれに限らない。例えば、割り込み要因情報Nbに対応する割り込み処理Rbだけが終了した時点で、割り込み制御部42がマスクレジスタ422の第2の割り込みマスクビットを「1」にしてもよい。要するに、割り込み要求が発生している間にパケット受信部41によって新たなデータが受信された場合には、ステータスレジスタ421に記憶されている割り込み要因情報の少なくとも1つに応じた割り込み処理がCPU11によって行われると、その割り込み処理が終了した時点からタイマー43が指定された時間の計測を終了するまでの期間、CPU11に対して割り込み要求情報が供給されないようにすればよい。
上述した実施形態では、作成したスナップショットをステータスレジスタ421の割り込みスナップ領域に記憶させていたが、スナップショットの格納場所はこれに限らない。例えば、通信制御部14にスナップショットを記憶させるためのメモリを別に設けて、作成したスナップショットをこのメモリに記憶させてもよい。
上述した実施形態では、割り込み制御部42がステータスレジスタ421及びマスクレジスタ422を有していたが、割り込み制御部42に代えてCPU11がこれらを有していてもよい。
上述した実施形態では、受信したパケットのメインメモリ12における格納場所を示すアドレスが割り込み要因情報の中に含まれている例を挙げて説明したが、割り込み要因情報の中にアドレスが含まれていなくてもよい。この場合には、割り込み要因情報とアドレスとが対応付けて記憶されていればよい。また、パケットの格納場所を示すアドレスに代えて、パケットの名前などが用いられてもよい。
上述した実施形態において、通信制御部14にて行なわれる処理は、単一又は複数のハードウェア資源によって実現されてもよいし、CPU11が1又は複数のプログラムを実行することにより実現されてもよい。また、このプログラムは、磁気テープや磁気ディスクなどの磁気記録媒体、光ディスクなどの光記録媒体、光磁気記録媒体、半導体メモリなどの、コンピュータ装置が読み取り可能な記録媒体に記憶された状態で提供し得る。また、プログラムを、インターネットなどの通信回線経由でダウンロードさせることも可能である。
Claims (3)
- 外部装置から通信回線を介して通信情報を受信する受信手段と、
前記受信手段が受信した通信情報に応じて発生する割り込み要因を示す割り込み要因情報を記憶する記憶手段と、
前記記憶手段に記憶された割り込み要因情報に応じて割り込み要求情報を供給する割り込み要求供給手段と、
前記割り込み要求供給手段から供給される割り込み要求情報により割り込み処理を行う処理手段と、
前記記憶手段に割り込み要因情報が記憶されていない状態で割り込み要因情報が記憶された場合は、当該割り込み要因情報が記憶された時点からあらかじめ定められた時間を計測し、当該時間を計測している間に前記記憶手段に新たな割り込み要因情報が記憶された場合には、当該時間を経過した時点から再度、前記あらかじめ定められた時間を計測する計時手段と、
前記計時手段が前記時間を計測していないときは、前記処理手段に対して前記記憶手段に記憶された割り込み要因情報に応じた割り込み要求情報の供給を許可し、
前記記憶手段に割り込み要因情報が記憶されていない状態で、前記計時手段が前記時間を計測していない場合に前記記憶手段に割り込み要因情報が記憶されたときは、当該割り込み要因情報に応じた割り込み要求情報の供給を許可し、
前記計時手段が前記あらかじめ定められた時間を計測している間に前記記憶手段に割り込み要因情報が記憶されたときは、当該割り込み要因情報に応じた割り込み要求情報の供給を当該あらかじめ定められた時間を経過した後に許可し、
前記処理手段が割り込み処理を行っている期間内に前記記憶手段に割り込み要因情報が記憶されたときは、当該割り込み要因情報に応じた割り込み要求情報の供給を次に前記あらかじめ定められた時間を経過した後に許可する許可手段と
を備えることを特徴とする割り込み制御装置。 - 外部装置から通信回線を介して通信情報を受信する受信手段と、
前記受信手段が受信した通信情報に応じて発生する割り込み要因を示す割り込み要因情報を記憶する記憶手段と、
前記記憶手段に記憶された割り込み要因情報に応じて割り込み要求情報を供給する割り込み要求供給手段と、
前記割り込み要求供給手段から供給される割り込み要求情報により、前記記憶手段に記憶された割り込み要因情報に応じた割り込み処理を行う処理手段と、
前記割り込み要求供給手段によって前記割り込み要求情報の供給が開始された時点から、あらかじめ定められた時間を計測する計時手段とを備え、
前記割り込み要求供給手段は、前記計時手段が前記あらかじめ定められた時間を計測している間は、前記記憶手段に新たな割り込み要因情報が記憶されても前記処理手段に対して当該新たな割り込み要因情報に応じた割り込み要求情報を供給せず、当該時間の計測後に、当該割り込み要求情報を供給し、
前記処理手段が前記割り込み処理を行っている間に、前記記憶手段に新たな割り込み要因情報が記憶された場合には、前記記憶手段に記憶された割り込み要因情報のうち当該新たな割り込み要因情報以外の割り込み要因情報に応じた割り込み処理が終了すると、前記記憶手段に当該新たな割り込み要因情報が記憶された状態で前記割り込み要求情報の供給を止め、前記計時手段が次に前記時間の計測を終えたときに、前記処理手段に対して当該新たな割り込み要因情報に応じた割り込み要求情報を供給する
ことを特徴とする割り込み制御装置。 - 画像データに応じた画像を記録材に形成する画像形成手段と、
請求項1又は2のうちいずれか1項に記載の割り込み制御装置とを備え、
前記受信手段は、前記通信情報として画像データを受信し、
前記画像形成手段は、前記受信手段によって受信された画像データに応じた画像を形成し、
前記処理手段は、前記画像形成手段を制御する処理を行う
ことを特徴とする画像形成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065746A JP5018814B2 (ja) | 2009-03-18 | 2009-03-18 | 割り込み制御装置及び画像形成装置 |
US12/566,005 US8250272B2 (en) | 2009-03-18 | 2009-09-24 | Interrupt control apparatus and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009065746A JP5018814B2 (ja) | 2009-03-18 | 2009-03-18 | 割り込み制御装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010218357A JP2010218357A (ja) | 2010-09-30 |
JP5018814B2 true JP5018814B2 (ja) | 2012-09-05 |
Family
ID=42738593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009065746A Expired - Fee Related JP5018814B2 (ja) | 2009-03-18 | 2009-03-18 | 割り込み制御装置及び画像形成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8250272B2 (ja) |
JP (1) | JP5018814B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010224917A (ja) * | 2009-03-24 | 2010-10-07 | Fuji Xerox Co Ltd | 割り込み制御装置及び画像形成装置 |
KR20170032502A (ko) * | 2015-09-14 | 2017-03-23 | 삼성전자주식회사 | 스토리지 장치 및 그것의 인터럽트 발생 방법 |
CN110611584B (zh) * | 2019-08-21 | 2023-02-07 | 北京国电通网络技术有限公司 | 保护倒换的优化方法及装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53145536A (en) * | 1977-05-25 | 1978-12-18 | Hitachi Ltd | Interruption process system |
JPH03167633A (ja) * | 1989-11-28 | 1991-07-19 | Oki Electric Ind Co Ltd | 割り込みプログラム管理方法 |
US5280628A (en) * | 1992-01-15 | 1994-01-18 | Nitsuko Corporation | Interruption controlling system using timer circuits |
JP2773519B2 (ja) * | 1992-02-28 | 1998-07-09 | 富士ゼロックス株式会社 | 画像処理システム |
JP2677175B2 (ja) * | 1993-12-14 | 1997-11-17 | 日本電気株式会社 | コンピュータシステムの外部イベント検出方式 |
US5568649A (en) * | 1994-05-31 | 1996-10-22 | Advanced Micro Devices | Interrupt cascading and priority configuration for a symmetrical multiprocessing system |
US5659758A (en) | 1995-07-07 | 1997-08-19 | Sun Microsystems, Inc. | Interrupt modular for receiving bursty high speed network traffic |
JPH10312360A (ja) * | 1997-05-13 | 1998-11-24 | Sony Corp | 受信処理方法および受信装置 |
JP4035232B2 (ja) * | 1998-05-21 | 2008-01-16 | キヤノン株式会社 | 画像形成装置及びその制御方法 |
JP2001256060A (ja) * | 2000-03-13 | 2001-09-21 | Omron Corp | 制御機器 |
JP2002366369A (ja) * | 2001-06-11 | 2002-12-20 | Alps Electric Co Ltd | 割り込み制御装置 |
JP4541007B2 (ja) * | 2004-03-19 | 2010-09-08 | 株式会社リコー | ネットワーク割り込み制御方法、情報処理装置及び画像形成装置 |
US7421521B2 (en) * | 2004-04-05 | 2008-09-02 | Intel Corporation | System, method and device for real time control of processor |
US7979618B2 (en) * | 2007-07-12 | 2011-07-12 | Samsung Electronics Co., Ltd. | Image forming apparatus and control method thereof |
-
2009
- 2009-03-18 JP JP2009065746A patent/JP5018814B2/ja not_active Expired - Fee Related
- 2009-09-24 US US12/566,005 patent/US8250272B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010218357A (ja) | 2010-09-30 |
US20100241778A1 (en) | 2010-09-23 |
US8250272B2 (en) | 2012-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007199841A (ja) | 電子機器のコントローラ、バス制御装置 | |
JP2007157118A5 (ja) | ||
WO2013069679A1 (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP2006338538A (ja) | ストリームプロセッサ | |
JP5018814B2 (ja) | 割り込み制御装置及び画像形成装置 | |
JP2010224917A (ja) | 割り込み制御装置及び画像形成装置 | |
US20140237225A1 (en) | Information processing apparatus, control method for information processing apparatus, and program | |
JP6072090B2 (ja) | 情報処理装置、データ処理方法 | |
JP2004262065A (ja) | 画像形成装置 | |
JP5741245B2 (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
JP2006212918A (ja) | 画像形成装置及び画像処理プログラム | |
JP2008276739A (ja) | 情報処理システム及び情報処理プログラム | |
JP2007188434A (ja) | 画像処理装置 | |
JP5263612B2 (ja) | 印刷装置 | |
JP6572602B2 (ja) | パケット受信処理装置及びパケット受信処理方法 | |
WO2012098655A1 (ja) | データ書き込み制御装置、データ書き込み制御方法及び情報処理装置 | |
JP6430710B2 (ja) | データ転送制御装置及びデータ転送の制御方法 | |
JP4163487B2 (ja) | メモリ制御装置、画像形成装置及びメモリシステムの制御方法 | |
JP4468754B2 (ja) | 画像形成装置及びメモリ制御方法 | |
JP2010140440A (ja) | バス調停装置 | |
JP6575372B2 (ja) | 時刻補正装置、および、時刻補正方法 | |
JP2007185911A (ja) | プリンタコントローラ、およびプリンタ | |
JP2010170489A (ja) | 処理装置、画像形成装置及び処理方法 | |
JP2007320079A (ja) | 画像形成制御装置、及び画像形成装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |