JP5016888B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5016888B2 JP5016888B2 JP2006273303A JP2006273303A JP5016888B2 JP 5016888 B2 JP5016888 B2 JP 5016888B2 JP 2006273303 A JP2006273303 A JP 2006273303A JP 2006273303 A JP2006273303 A JP 2006273303A JP 5016888 B2 JP5016888 B2 JP 5016888B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit data
- bits
- bit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Read Only Memory (AREA)
Description
このような不揮発性半導体記憶装置においては、メモリセルアレイから読み出された複数のデータがページバッファ装置に一旦保持された後にI/Oバッファ装置に転送される。
まず、本発明の実施の形態1について、図面を参照して詳細に説明する。図1は、本発明の実施の形態1に係る不揮発性半導体記憶装置の1つであるNAND型フラッシュメモリ装置の構成を示すブロック図である。
次に、本発明の実施の形態2について、図面を参照して詳細に説明する。図5は、本発明の実施の形態2に係るNAND型フラッシュメモリ装置の要部の構成を示すブロック図である。本発明の実施の形態2においては、本発明の実施の形態1と同じ構成要素には同じ参照符号が付されてその説明が省略される。
101 メモリセルアレイ
102 ロウ制御回路
103 カラム制御回路
104 ブロック制御回路
105 ページバッファ装置
106 センスアンプ部
107 主制御部
108 入力パッド部
109 入力バッファ装置
110 内部制御信号生成回路
111 データ転送制御回路
112 データ出力部
113 出力パッド部
1061 センスアンプ
1062 データ選択部
1121 レジスタ
1122 データ出力回路
201 データ転送部
Claims (5)
- 互いに交差するように配設されている複数のワード線及びビット線の交差部に配設されデータの書換が可能である複数のメモリセルを有するメモリセルアレイと、
所定の第1のビット数を有する複数の第1の複数ビットデータ又は当該第1の複数ビットデータの2倍の第2のビット数を有する複数の第2の複数ビットデータを前記メモリセルアレイに書き込むデータ書き込み制御部と、
前記複数の第1の複数ビットデータ又は前記複数の第2の複数ビットデータを前記メモリセルアレイから1ページごと並列に読み出して一時的に保持するページバッファ装置と、
前記ページバッファ装置から前記第1の複数ビットデータ又は前記第2の複数ビットデータを前記第2のビット数ごと外部制御信号の2倍の周期を有する内部制御信号に応じて並列に読み出してデータとして転送するデータ転送部と、
前記データ転送部からの前記データを受けて前記外部制御信号に応じて、前記第1のビット数ごとに出力するデータ出力部と、
を具備する不揮発性半導体記憶装置。 - 互いに交差するように配設されている複数のワード線及びビット線の交差部に配設されデータの書換が可能である複数のメモリセルを有するメモリセルアレイと、
所定の第1のビット数を有する複数の第1の複数ビットデータ又は当該第1の複数ビットデータの2倍の第2のビット数を有する複数の第2の複数ビットデータを前記メモリセルアレイに書き込むデータ書き込み制御部と、
前記複数の第1の複数ビットデータ又は前記複数の第2の複数ビットデータを前記メモリセルアレイから1ページごと並列に読み出して一時的に保持するページバッファ装置と、
前記ページバッファ装置から前記第1の複数ビットデータ又は前記第2の複数ビットデータを前記第2のビット数ごと外部制御信号の2倍の周期を有する内部制御信号に応じて読み出して保持データとして一時的に保持するセンスアンプ部と、
前記センスアンプ部に保持されている前記保持データを前記内部制御信号に応じて並列に読み出して転送するデータ転送制御回路と、
前記データ転送制御回路からの前記データを受けて前記外部制御信号に応じて、前記第1のビット数ごとに出力するデータ出力部と、
を具備する不揮発性半導体記憶装置。 - 前記センスアンプ部は、前記第2のビット数と同数のセンスアンプと、前記ページバッファ装置から前記第1の複数ビットデータ又は前記第2の複数ビットデータを前記第2のビット数ごと前記内部制御信号に応じて選択して順次に読み出して前記保持データとして前記複数のセンスアンプに保持させるデータ選択部と、を具備する請求項2に記載の不揮発性半導体記憶装置。
- 前記第1の複数ビットデータは8のビット数を有し、かつ、前記第2の複数ビットデータは16のビット数を有する請求項1から請求項3までのいずれか1つに記載の不揮発性半導体記憶装置。
- 前記第1の複数ビットデータは16のビット数を有し、かつ、前記第2の複数ビットデータは32のビット数を有する請求項1から請求項3までのいずれか1つに記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006273303A JP5016888B2 (ja) | 2006-10-04 | 2006-10-04 | 不揮発性半導体記憶装置 |
US11/867,443 US7590027B2 (en) | 2006-10-04 | 2007-10-04 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006273303A JP5016888B2 (ja) | 2006-10-04 | 2006-10-04 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008090978A JP2008090978A (ja) | 2008-04-17 |
JP5016888B2 true JP5016888B2 (ja) | 2012-09-05 |
Family
ID=39374963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006273303A Active JP5016888B2 (ja) | 2006-10-04 | 2006-10-04 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7590027B2 (ja) |
JP (1) | JP5016888B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101519491B1 (ko) * | 2008-09-12 | 2015-05-12 | 삼성전자주식회사 | 누적 테스트를 위한 반도체 메모리 장치 및 이를 포함하는 시스템 |
JP2010257540A (ja) | 2009-04-27 | 2010-11-11 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5631750B2 (ja) * | 2010-03-19 | 2014-11-26 | 株式会社東芝 | 複合メモリ |
KR101666406B1 (ko) | 2010-08-16 | 2016-10-17 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템 |
JP2012128921A (ja) * | 2010-12-17 | 2012-07-05 | Toshiba Corp | 半導体記憶装置 |
KR101200125B1 (ko) * | 2010-12-20 | 2012-11-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
JP2013232263A (ja) * | 2012-04-27 | 2013-11-14 | Toshiba Corp | 半導体メモリ |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950003013B1 (ko) * | 1992-03-30 | 1995-03-29 | 삼성전자 주식회사 | 틀림정정회로를 가지는 이이피롬 |
US5317535A (en) * | 1992-06-19 | 1994-05-31 | Intel Corporation | Gate/source disturb protection for sixteen-bit flash EEPROM memory arrays |
KR100206709B1 (ko) * | 1996-09-21 | 1999-07-01 | 윤종용 | 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법 |
JP3582997B2 (ja) * | 1998-11-18 | 2004-10-27 | 株式会社東芝 | 半導体記憶装置 |
WO2002001574A1 (fr) * | 2000-06-29 | 2002-01-03 | Fujitsu Limited | Memoire a semi-conducteurs |
JP3942342B2 (ja) * | 2000-06-30 | 2007-07-11 | 富士通株式会社 | 多値データを記録する不揮発性メモリ |
JP2002208289A (ja) * | 2001-01-09 | 2002-07-26 | Fuji Xerox Co Ltd | 半導体記憶装置 |
US6957378B2 (en) | 2001-06-04 | 2005-10-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR100463195B1 (ko) | 2001-08-28 | 2004-12-23 | 삼성전자주식회사 | 가속 열 스캔닝 스킴을 갖는 불 휘발성 반도체 메모리 장치 |
JP4004811B2 (ja) | 2002-02-06 | 2007-11-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2003308698A (ja) | 2002-04-12 | 2003-10-31 | Toshiba Corp | 不揮発性半導体メモリ装置 |
-
2006
- 2006-10-04 JP JP2006273303A patent/JP5016888B2/ja active Active
-
2007
- 2007-10-04 US US11/867,443 patent/US7590027B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080259685A1 (en) | 2008-10-23 |
US7590027B2 (en) | 2009-09-15 |
JP2008090978A (ja) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8111562B2 (en) | Semiconductor storage device and method of reading data therefrom | |
KR100990541B1 (ko) | 파이프라인 메모리 판독 및 기록 방법 | |
US6266273B1 (en) | Method and structure for reliable data copy operation for non-volatile memories | |
KR100546348B1 (ko) | 플래시 메모리 시스템 및 그 데이터 저장 방법 | |
JP5016888B2 (ja) | 不揮発性半導体記憶装置 | |
KR20180035173A (ko) | 반도체 기억장치 및 이를 위한 연속 판독 방법 | |
KR100466980B1 (ko) | 낸드 플래시 메모리 장치 | |
KR101371516B1 (ko) | 플래시 메모리 장치의 동작 방법 및 그것을 포함하는 메모리 시스템 | |
KR20100046005A (ko) | 데이터 제어를 구비한 메모리 | |
JP2004071066A5 (ja) | ||
WO2003025939A3 (en) | Dynamic column block selection | |
US20140173173A1 (en) | Method, device, and system including configurable bit-per-cell capability | |
US6510090B1 (en) | Semiconductor memory device | |
US7430150B2 (en) | Method and system for providing sensing circuitry in a multi-bank memory device | |
KR20100118057A (ko) | 전기 축적층과 제어 게이트를 구비한 비휘발성 반도체 기억 장치 | |
KR100598907B1 (ko) | 연속적 읽기/쓰기가 가능한 플래쉬 메모리 | |
US20070047308A1 (en) | Memory controller, flash memory system and control method for flash memory | |
JP2007310680A (ja) | 不揮発性記憶装置およびそのデータ転送方法 | |
JP5010263B2 (ja) | 不揮発性半導体記憶装置 | |
US11281406B2 (en) | Memory system | |
US7760556B2 (en) | Data path circuit in a flash memory device | |
US7941617B2 (en) | System and device having alternative bit organization | |
JP2007034520A (ja) | コンフィギュレーションを制御する情報処理装置および情報処理方法 | |
US20080313391A1 (en) | Semiconductor memory device and semiconductor device | |
JP4125915B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5016888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |