JP4999278B2 - Gallium nitride compound semiconductor light emitting device - Google Patents
Gallium nitride compound semiconductor light emitting device Download PDFInfo
- Publication number
- JP4999278B2 JP4999278B2 JP2005048298A JP2005048298A JP4999278B2 JP 4999278 B2 JP4999278 B2 JP 4999278B2 JP 2005048298 A JP2005048298 A JP 2005048298A JP 2005048298 A JP2005048298 A JP 2005048298A JP 4999278 B2 JP4999278 B2 JP 4999278B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gallium nitride
- compound semiconductor
- contact
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Description
本発明は窒化ガリウム系化合物半導体発光素子に関し、特に優れた特性および生産性を有する正極を具備したフリップチップ型窒化ガリウム系化合物半導体発光素子に関する。 The present invention relates to a gallium nitride compound semiconductor light emitting device, and more particularly to a flip chip type gallium nitride compound semiconductor light emitting device including a positive electrode having excellent characteristics and productivity.
近年、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１，ｘ＋ｙ＜１）で表わされる窒化ガリウム系化合物半導体が紫外光領域から青色あるいは緑色発光ダイオード（ＬＥＤ）の材料として注目されている。このような材料の化合物半導体を使うことによって、これまで困難であった発光強度の高い紫外光、青色、緑色等の発光が可能となった。このような窒化ガリウム系化合物半導体は、一般に絶縁性基板であるサファイア基板上に成長されるため、ＧａＡｓ系の発光素子のように基板の裏面に電極を設けることができない。このため結晶成長した半導体層側に負極と正極の両方を形成することが必要である。 In recent years, a gallium nitride-based compound semiconductor represented by Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, x + y <1) has been developed from an ultraviolet region to a blue or green light emitting diode (LED). It is attracting attention as a material. By using a compound semiconductor of such a material, it has become possible to emit ultraviolet light, blue light, green light, and the like with high light emission intensity, which has been difficult until now. Since such a gallium nitride compound semiconductor is generally grown on a sapphire substrate which is an insulating substrate, an electrode cannot be provided on the back surface of the substrate unlike a GaAs light emitting device. For this reason, it is necessary to form both the negative electrode and the positive electrode on the side of the crystal grown semiconductor layer.
特に、窒化ガリウム系化合物半導体を用いた半導体素子の場合は、サファイア基板が発光波長に対して透光性を有するため、電極面を下側にしてマウントし、サファイア基板側から光を取り出す構造のフリップチップ型が注目されている。 In particular, in the case of a semiconductor device using a gallium nitride compound semiconductor, since the sapphire substrate has translucency with respect to the emission wavelength, the electrode surface is mounted on the lower side and light is extracted from the sapphire substrate side. Flip chip type is attracting attention.
図１はこのような型の発光素子の一般的なの構造例を示す概略図である。すなわち、発光素子は、基板１にバッファ層２、ｎ型半導体層３、発光層４およびｐ型半導体層５が結晶成長されて、発光層４およびｐ型半導体層５の一部がエッチング除去されてｎ型半導体層３が露出されており、ｐ型半導体層５上に正極１０、ｎ型半導体層上に負極２０が形成されている。このような発光素子は、例えばリードフレームに電極形成面を向けて装着され、次いでボンディングされる。そして、発光層４で発生した光は基板１側から取り出される。この型の発光素子においては、光を効率よく取り出すために、正極１０には反射性の金属を用いてｐ型半導体層５の大部分を覆うように設け、発光層から正極側に向かった光も正極１０で反射させて基板１側から取り出している。 FIG. 1 is a schematic view showing an example of a general structure of a light emitting device of this type. That is, in the light-emitting element, the buffer layer 2, the n-type semiconductor layer 3, the light-emitting layer 4, and the p-type semiconductor layer 5 are crystal-grown on the substrate 1, and a part of the light-emitting layer 4 and the p-type semiconductor layer 5 is etched away. The n-type semiconductor layer 3 is exposed, and the positive electrode 10 is formed on the p-type semiconductor layer 5 and the negative electrode 20 is formed on the n-type semiconductor layer. Such a light-emitting element is mounted, for example, on a lead frame with the electrode formation surface facing, and then bonded. Then, the light generated in the light emitting layer 4 is extracted from the substrate 1 side. In this type of light-emitting element, in order to extract light efficiently, the positive electrode 10 is provided so as to cover most of the p-type semiconductor layer 5 using a reflective metal, and light directed from the light-emitting layer toward the positive electrode side. Is also reflected from the positive electrode 10 and taken out from the substrate 1 side.
従って、正極材料には低接触抵抗、かつ高反射率であることが求められる。低接触抵抗を得るためには、ｐ型半導体層と接するコンタクトメタル層にＡｕ／Ｎｉ等の材料を用いてアロイングする（同時に透明化される）手法が広く知られ、低接触抵抗を得るのに優れるが、コンタクトメタル層の光透過率が低いために電極としての反射率は低い。 Therefore, the positive electrode material is required to have low contact resistance and high reflectance. In order to obtain a low contact resistance, a technique of alloying a contact metal layer in contact with a p-type semiconductor layer using a material such as Au / Ni (transparent simultaneously) is widely known. Although excellent, the reflectance as an electrode is low because the light transmittance of the contact metal layer is low.
一方、Ｐｔ等の仕事関数の高い金属を用いると低接触抵抗と高反射率が両立できるとされ、特開平２０００−３６６１９号公報および特開平２０００−１８３４００号公報等では、Ｐｔ等の金属をコンタクトメタル層として直接ｐ型半導体層上に蒸着により形成している。しかし、この場合の接触抵抗はＡｕ／Ｎｉのアロイングに比べて劣っている。 On the other hand, when a metal having a high work function such as Pt is used, both low contact resistance and high reflectivity can be achieved. In Japanese Patent Laid-Open Nos. 2000-36619 and 2000-183400, a metal such as Pt is contacted. The metal layer is formed directly on the p-type semiconductor layer by vapor deposition. However, the contact resistance in this case is inferior to that of Au / Ni alloying.
また、特許第３３６５６０７号公報では、ｐ型半導体層と接するコンタクトメタル層をＰｔ族金属とＧａとを含有する層とすることによって接触抵抗の低下を目指している。具体的には、ｐ型半導体層上にＰｔとＧａを同時蒸着（厚さ２０ｎｍ）した後にＰｔを蒸着（厚さ１００ｎｍ）したり、ｐ型半導体層上に厚さ１００ｎｍのＰｔを直接蒸着した後にアニーリング（６００〜９００℃）したりしている。Ｇａの同時蒸着やアンーリングを必要とするので、生産性が劣るという問題がある。 In Japanese Patent No. 3365607, the contact metal layer in contact with the p-type semiconductor layer is a layer containing a Pt group metal and Ga, thereby reducing the contact resistance. Specifically, Pt and Ga are vapor-deposited on the p-type semiconductor layer (thickness 20 nm) and then Pt is vapor-deposited (thickness 100 nm), or Pt with a thickness of 100 nm is directly vapor-deposited on the p-type semiconductor layer. Later, annealing (600 to 900 ° C.) is performed. Since simultaneous vapor deposition and un-ringing of Ga are required, there is a problem that productivity is inferior.
本発明の目的は、ｐ型窒化ガリウム系化合物半導体層との接触抵抗が小さく、且つ、生産性に優れた正極を有する窒化ガリウム系化合物半導体発光素子を提供することである。 An object of the present invention is to provide a gallium nitride compound semiconductor light emitting device having a positive electrode that has a low contact resistance with a p-type gallium nitride compound semiconductor layer and excellent productivity.
本発明は下記の発明を提供する。
（１）基板上に窒化ガリウム系化合物半導体からなる、ｎ型半導体層、発光層およびｐ型半導体層をこの順序で含み、負極および正極がそれぞれｎ型半導体層およびｐ型半導体層に接して設けられている発光素子において、該正極が少なくともｐ型半導体層と接するコンタクトメタル層を含み、該コンタクトメタル層がＰｔ、Ｉｒ、Ｒｈ、Ｐｄ、Ｒｕ、ＲｅおよびＯｓの群から選ばれる少なくとも一種の金属またはこれらの少なくとも一種を含む合金からなり、該ｐ型半導体層の正極側表面にＰｔ、Ｉｒ、Ｒｈ、Ｐｄ、Ｒｕ、ＲｅおよびＯｓの群から選ばれる少なくとも一種の金属を含む正極金属混在層が存在することを特徴とする窒化ガリウム系化合物半導体発光素子。
The present invention provides the following inventions.
(1) An n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer made of a gallium nitride compound semiconductor are included in this order on a substrate, and a negative electrode and a positive electrode are provided in contact with the n-type semiconductor layer and the p-type semiconductor layer, respectively. In the light emitting device, the positive electrode includes at least a contact metal layer in contact with the p-type semiconductor layer, and the contact metal layer is at least one metal selected from the group consisting of Pt, Ir, Rh, Pd, Ru, Re, and Os. Or an alloy containing at least one of these, and a positive electrode metal mixed layer containing at least one metal selected from the group of Pt, Ir, Rh, Pd, Ru, Re and Os on the positive electrode side surface of the p-type semiconductor layer. A gallium nitride-based compound semiconductor light-emitting device that is present.
（２）正極金属混在層の厚さが０．１〜１０ｎｍであることを特徴とする上記１項に記載の窒化ガリウム系化合物半導体発光素子。 (2) The gallium nitride-based compound semiconductor light-emitting element according to the above item 1, wherein the positive electrode / metal mixed layer has a thickness of 0.1 to 10 nm.
（３）正極金属混在層におけるＰｔ、Ｉｒ、Ｒｈ、Ｐｄ、Ｒｕ、ＲｅおよびＯｓの群から選ばれる少なくとも一種の金属の濃度が当該正極金属混在層中の全金属に対して０．０１〜３０原子％であることを特徴とする上記１または２項に記載の窒化ガリウム系化合物半導体発光素子。 (3) The concentration of at least one metal selected from the group of Pt, Ir, Rh, Pd, Ru, Re, and Os in the positive electrode mixed metal layer is 0.01 to 30 with respect to all the metals in the positive mixed metal layer. 3. The gallium nitride compound semiconductor light-emitting device according to item 1 or 2, wherein the gallium nitride compound semiconductor light-emitting device is atomic%.
（４）正極がコンタクトメタル層上にＰｔ、Ｉｒ、Ｒｈ、Ｐｄ、Ｒｕ、Ｒｅ、ＯｓおよびＡｇの群から選ばれる一種の金属またはこれらの少なくとも一種を含む合金からなる反射層を有することを特徴とする上記１〜３項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子。 (4) The positive electrode has a reflective layer made of a metal selected from the group consisting of Pt, Ir, Rh, Pd, Ru, Re, Os, and Ag or an alloy containing at least one of these on the contact metal layer. The gallium nitride-based compound semiconductor light-emitting device according to any one of the above items 1 to 3.
（５）反射層が柱状結晶構造であることを特徴とする上記４項に記載の窒化ガリウム系化合物半導体発光素子。 (5) The gallium nitride-based compound semiconductor light-emitting element according to the item 4, wherein the reflective layer has a columnar crystal structure.
（６）コンタクトメタル層の厚さが１〜３０ｎｍであることを特徴とする上記４または５項に記載の窒化ガリウム系化合物半導体発光素子。 (6) The gallium nitride-based compound semiconductor light-emitting device according to the item 4 or 5, wherein the contact metal layer has a thickness of 1 to 30 nm.
（７）反射層の厚さが３０〜５００ｎｍであることを特徴とする上記４〜６項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子。 (7) The gallium nitride-based compound semiconductor light-emitting element according to any one of the above 4 to 6, wherein the reflective layer has a thickness of 30 to 500 nm.
（８）コンタクトメタル層のｐ型半導体層側表面にＩＩＩ族金属を含む半導体金属混在層が存在することを特徴とする上記１〜７項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子。 (8) The gallium nitride-based compound semiconductor light emitting device as described in any one of 1 to 7 above, wherein a semiconductor metal mixed layer containing a group III metal exists on the p-type semiconductor layer side surface of the contact metal layer. element.
（９）半導体金属混在層がさらに窒素を含むことを特徴とする上記８項に記載の窒化ガリウム系化合物半導体発光素子。 (9) The gallium nitride-based compound semiconductor light-emitting element according to the item 8, wherein the semiconductor metal mixed layer further contains nitrogen.
（１０）半導体金属混在層の厚さが０．１〜３ｎｍであることを特徴とする上記８または９項に記載の窒化ガリウム系化合物半導体発光素子。 (10) The gallium nitride-based compound semiconductor light-emitting element according to 8 or 9 above, wherein the semiconductor metal mixed layer has a thickness of 0.1 to 3 nm.
（１１）半導体金属混在層におけるＩＩＩ族金属の濃度が当該半導体金属混在層中の全金属に対して０．１〜５０原子％であることを特徴とする上記８〜１０項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子。 (11) The group III metal concentration in the semiconductor metal mixed layer is 0.1 to 50 atomic% with respect to all metals in the semiconductor metal mixed layer, any one of the above 8 to 10 2. A gallium nitride-based compound semiconductor light emitting device according to 1.
（１２）コンタクトメタル層がＰｔからなることを特徴とする上記１〜１１項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子。 (12) The gallium nitride compound semiconductor light-emitting element according to any one of (1) to (11), wherein the contact metal layer is made of Pt.
（１３）Ｐｔ（２２２）の面間隔が１．１３０Å以下であることを特徴とする上記１２項に記載の窒化ガリウム系化合物半導体発光素子。 (13) The gallium nitride-based compound semiconductor light-emitting element according to the above item 12, wherein the Pt (222) plane spacing is 1.130 mm or less.
（１４）コンタクトメタル層をＲＦ放電スパッタリング法で形成することを特徴とする上記１〜１３項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子。 (14) The gallium nitride-based compound semiconductor light-emitting element according to any one of (1) to (13), wherein the contact metal layer is formed by an RF discharge sputtering method.
（１５）コンタクトメタル層をＲＦ放電スパッタリング法で形成し、反射層をＤＣ放電スパッタリング法で形成することを特徴とする上記４〜１３項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子。 (15) The gallium nitride-based compound semiconductor light-emitting element according to any one of 4 to 13 above, wherein the contact metal layer is formed by an RF discharge sputtering method and the reflection layer is formed by a DC discharge sputtering method. .
（１６）コンタクトメタル層の形成工程以後、窒化ガリウム系化合物半導体発光素子の温度を３５０℃以下に保持することを特徴とする上記１〜１５項のいずれか一項に記載の窒化ガリウム系化合物半導体発光素子の製造方法。 (16) The gallium nitride compound semiconductor according to any one of 1 to 15 above, wherein the temperature of the gallium nitride compound semiconductor light emitting device is maintained at 350 ° C. or lower after the contact metal layer forming step. Manufacturing method of light emitting element.
本発明の窒化ガリウム系化合物半導体発光素子は、ｐ型半導体層の正極側表面にコンタクトメタル層を構成する金属を含有する正極金属混在層を有することにより、正極とｐ型半導体層との接触抵抗が小さい。 The gallium nitride compound semiconductor light emitting device of the present invention has a positive electrode metal mixed layer containing a metal constituting the contact metal layer on the positive electrode side surface of the p-type semiconductor layer, so that the contact resistance between the positive electrode and the p-type semiconductor layer is increased. Is small.
さらに、正極コンタクトメタル層の半導体側表面に半導体を構成するＩＩＩ族金属を含有する半導体金属混在層を有することにより、接触抵抗は一層低下する。 Furthermore, by having the semiconductor metal mixed layer containing the group III metal constituting the semiconductor on the semiconductor side surface of the positive electrode contact metal layer, the contact resistance is further reduced.
また、正極のコンタクトメタル層をＲＦ放電によるスパッタリングで形成することにより、アニーリング処理なしに正極金属混在層および半導体金属混在層を形成することができ、生産性が向上する。 Further, by forming the positive contact metal layer by sputtering using RF discharge, the positive metal mixed layer and the semiconductor metal mixed layer can be formed without annealing treatment, and the productivity is improved.
本発明における基板上に積層される窒化ガリウム系化合物半導体としては、図１に示したような、基板１にバッファ層２、ｎ型半導体層３、発光層４およびｐ型半導体層５が結晶成長されている従来公知のものが何ら制限無く用いることができる。基板にはサファイアおよびＳｉＣ等従来公知のものが何ら制限なく用いられる。窒化ガリウム系化合物半導体として一般式ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１，ｘ＋ｙ＜１）で表わされる半導体が多数知られており、本発明においても一般式ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＜１，０≦ｙ＜１，ｘ＋ｙ＜１）で表わされる窒化ガリウム系化合物半導体が何ら制限なく用いられる。 As the gallium nitride-based compound semiconductor laminated on the substrate in the present invention, as shown in FIG. 1, the buffer layer 2, the n-type semiconductor layer 3, the light emitting layer 4 and the p-type semiconductor layer 5 are crystal-grown on the substrate 1. Conventionally known ones can be used without any limitation. Conventionally known materials such as sapphire and SiC are used without any limitation for the substrate. Many semiconductors represented by the general formula Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, x + y <1) are known as gallium nitride-based compound semiconductors. A gallium nitride-based compound semiconductor represented by the formula Al x In y Ga 1-xy N (0 ≦ x <1, 0 ≦ y <1, x + y <1) is used without any limitation.
その一例を説明すると、図２に示したような、サファイア基板１上にＡｌＮ層からなるバッファ層２を積層し、その上にｎ型ＧａＮ層からなるコンタクト層３ａ、ｎ型ＧａＮ層からなる下部クラッド層３ｂ、ＩｎＧａＮ層からなる発光層４、ｐ型ＡｌＧａＮ層からなる上部クラッド層５ｂ、およびｐ型ＧａＮ層からなるコンタクト層５ａを順次積層したものを用いることができる。 For example, as shown in FIG. 2, a buffer layer 2 made of an AlN layer is stacked on a sapphire substrate 1, a contact layer 3a made of an n-type GaN layer thereon, and a lower portion made of an n-type GaN layer. It is possible to use a clad layer 3b, a light emitting layer 4 made of an InGaN layer, an upper clad layer 5b made of a p-type AlGaN layer, and a contact layer 5a made of a p-type GaN layer in this order.
このような窒化ガリウム系化合物半導体のコンタクト層５ａ、上部クラッド層５ｂ、発光層４、および下部クラッド層３ｂの一部をエッチングにより除去してコンタクト層３ａ上に例えばＴｉ／Ａｕからなる従来公知の負極２０を設け、コンタクト層５ａ上に正極１０を設ける。 A part of the contact layer 5a, the upper cladding layer 5b, the light emitting layer 4 and the lower cladding layer 3b of such a gallium nitride compound semiconductor is removed by etching, and a conventionally known material made of Ti / Au, for example, is formed on the contact layer 3a. The negative electrode 20 is provided, and the positive electrode 10 is provided on the contact layer 5a.
本発明において、正極１０は少なくともｐ型半導体層と接するコンタクトメタル層を有する。コンタクトメタル層上には反射層を設ける。コンタクトメタル層の反射性が十分な場合には、コンタクトメタル層と反射層は兼ねてもよい。しかし、低接触抵抗を目的とするコンタクトメタル層と高反射性を目的とする反射層を別個に設けることが好ましい。反射層を別個に設ける場合、コンタクトメタル層は低接触抵抗と共に高光透過率も要求される。また、通常、回路基板またはリードフレーム等との電気接続のためにボンディングパッド層が最上層に設けられる。 In the present invention, the positive electrode 10 has at least a contact metal layer in contact with the p-type semiconductor layer. A reflective layer is provided on the contact metal layer. When the reflectivity of the contact metal layer is sufficient, the contact metal layer and the reflective layer may be combined. However, it is preferable to separately provide a contact metal layer aiming at low contact resistance and a reflecting layer aiming at high reflectivity. When the reflective layer is provided separately, the contact metal layer is required to have high light transmittance as well as low contact resistance. Usually, a bonding pad layer is provided on the uppermost layer for electrical connection with a circuit board or a lead frame.
コンタクトメタル層の材料には低接触抵抗を達成するために、仕事関数の高い金属、具体的にはＰｔ、Ｉｒ、Ｒｈ、Ｐｄ、Ｒｕ、ＲｅおよびＯｓの群から選ばれる少なくとも一種の金属またはこれらの少なくとも一種を含む合金を用いることが好ましい。さらに好ましくはＰｔ、Ｉｒ、ＲｈおよびＲｕである。Ｐｔが特に好ましい。 In order to achieve a low contact resistance, the material of the contact metal layer is a metal having a high work function, specifically, at least one metal selected from the group consisting of Pt, Ir, Rh, Pd, Ru, Re, and Os, or these It is preferable to use an alloy containing at least one of the above. More preferred are Pt, Ir, Rh and Ru. Pt is particularly preferred.
コンタクトメタル層の厚さは、低接触抵抗を安定して得るためには１ｎｍ以上とすることが好ましい。さらに好ましくは２ｎｍ以上であり、３ｎｍ以上が特に好ましい。また、光透過率を十分に得るために、３０ｎｍ以下とすることが好ましい。さらに好ましくは２０ｎｍ以下であり、１０ｎｍ以下が特に好ましい。 The thickness of the contact metal layer is preferably 1 nm or more in order to stably obtain a low contact resistance. More preferably, it is 2 nm or more, and 3 nm or more is particularly preferable. Moreover, in order to obtain sufficient light transmittance, it is preferable to set it as 30 nm or less. More preferably, it is 20 nm or less, and 10 nm or less is especially preferable.
ｐ型半導体層の正極側表面に上記コンタクトメタル層を形成する金属を含む正極金属混在層を存在させる。このような構成にすることによって、正極とｐ型半導体層との接触抵抗が低下する。 A positive electrode metal mixed layer containing a metal forming the contact metal layer is present on the positive electrode side surface of the p-type semiconductor layer. With such a configuration, the contact resistance between the positive electrode and the p-type semiconductor layer is reduced.
要するに、本発明において、「正極金属混在層」とはｐ型半導体層中のコンタクトメタル層形成金属含有層と定義される。 In short, in the present invention, the “positive electrode mixed metal layer” is defined as a contact metal layer forming metal-containing layer in the p-type semiconductor layer.
正極金属混在層の厚さは０．１〜１０ｎｍが好ましい。０．１ｎｍ未満および１０ｎｍを超えると低接触抵抗が得られ難い。より良い接触抵抗を得るためには１〜８ｎｍとすることがさらに好ましい。正極金属混在層の厚さと電流２０ｍＡにおける順方向電圧との関係を表１に示す。 The thickness of the positive electrode / metal mixed layer is preferably 0.1 to 10 nm. If it is less than 0.1 nm or more than 10 nm, it is difficult to obtain low contact resistance. In order to obtain better contact resistance, the thickness is more preferably 1 to 8 nm. Table 1 shows the relationship between the thickness of the positive electrode mixed metal layer and the forward voltage at a current of 20 mA.
また、該層中に含まれるコンタクトメタル層形成金属の比率は、全金属に対して０．０１〜３０原子％が好ましい。その比率には分布があり、コンタクトメタル層との界面に近い方がコンタクトメタル層形成金属の比率が高くなる。０．０１原子％未満では低接触抵抗が得られ難く、３０原子％を超えると半導体の結晶性を悪化させる懸念がある。好ましくは１〜２０原子％である。なお、該層は反射層形成金属を含んでもよい。その場合、上記比率はコンタクトメタル層形成金属と反射層形成金属を合算した値として評価する。 Moreover, the ratio of the contact metal layer forming metal contained in the layer is preferably 0.01 to 30 atomic% with respect to the total metal. The ratio is distributed, and the ratio of the metal forming the contact metal layer is higher near the interface with the contact metal layer. If it is less than 0.01 atomic%, it is difficult to obtain a low contact resistance. Preferably it is 1-20 atomic%. The layer may contain a reflective layer forming metal. In that case, the above ratio is evaluated as a sum of the contact metal layer forming metal and the reflective layer forming metal.
正極金属混在層の厚さおよび含有する正極形成金属の比率は、当業者には周知の断面ＴＥＭのＥＤＳ分析によって測定できる。即ち、ｐ型半導体層の上面（正極側面）から厚み方向に数点、例えば５点断面ＴＥＭのＥＤＳ分析を行ない、各点でのチャートから含まれる金属とその量を求められる。厚さを決定するのに測定した５点では不十分な場合は、追加してさらに数点測定すればよい。 The thickness of the positive electrode mixed metal layer and the ratio of the positive electrode forming metal contained can be measured by EDS analysis of a cross-sectional TEM well known to those skilled in the art. That is, EDS analysis of several points, for example, a five-point cross-section TEM, is performed in the thickness direction from the upper surface (positive electrode side surface) of the p-type semiconductor layer, and the metal and the amount contained in the chart at each point are obtained. If the five points measured to determine the thickness are not sufficient, an additional few points may be measured.
さらに、正極コンタクトメタル層の半導体側表面に半導体を構成する金属を含有する半導体金属混在層を存在させると、接触抵抗が一層低下するので好ましい。即ち、本発明において、「半導体金属混在層」とはコンタクトメタル層中の半導体構成金属含有層として定義される。 Further, it is preferable that a semiconductor metal mixed layer containing a metal constituting the semiconductor is present on the surface of the positive electrode contact metal layer on the semiconductor side, since the contact resistance is further reduced. That is, in the present invention, the “semiconductor metal mixed layer” is defined as a semiconductor constituent metal-containing layer in the contact metal layer.
半導体金属混在層の厚さは０．１〜３ｎｍが好ましい。０．１ｎｍ未満では接触抵抗低下の効果が顕著ではない。３ｎｍを超えると光透過率が減少するので好ましくない。さらに好ましくは１〜３ｎｍである。半導体金属混在層の厚さと電流２０ｍＡにおける順方向電圧との関係を表２に示す。 The thickness of the semiconductor metal mixed layer is preferably 0.1 to 3 nm. If the thickness is less than 0.1 nm, the effect of reducing the contact resistance is not remarkable. If it exceeds 3 nm, the light transmittance decreases, which is not preferable. More preferably, it is 1-3 nm. Table 2 shows the relationship between the thickness of the semiconductor metal mixed layer and the forward voltage at a current of 20 mA.
また、該層中に含まれる半導体構成金属の比率は全金属量に対して０．１〜５０原子％が好ましい。０．１％未満では接触抵抗低下の効果が顕著ではない。５０原子％を超えると光透過率を減少させる懸念がある。さらに好ましくは１〜２０原子％である。 Moreover, the ratio of the semiconductor constituent metal contained in the layer is preferably 0.1 to 50 atomic% with respect to the total metal amount. If it is less than 0.1%, the effect of decreasing the contact resistance is not remarkable. If it exceeds 50 atomic%, there is a concern of reducing the light transmittance. More preferably, it is 1-20 atomic%.
半導体金属混在層の厚さおよび半導体構成金属含有量の測定は、正極金属混在層と同様、断面ＴＥＭのＥＤＳ分析によって行なうことができる。 The thickness of the semiconductor metal mixed layer and the semiconductor constituent metal content can be measured by EDS analysis of a cross-sectional TEM, as in the case of the positive electrode metal mixed layer.
反射層は反射率が高い金属、具体的にはＰｔ、Ｉｒ、Ｒｈ、Ｐｄ、Ｒｕ、Ｒｅ、Ｏｓ、Ａｇの群から選ばれる少なくとも一種の金属またはこれらの少なくとも一種を含む合金を用いて形成できる。厚さは３０ｎｍ以上が好ましい。３０ｎｍ未満万では高反射率を電極の全面でムラなく得ることが困難である。５０ｎｍ以上がさらに好ましい。また、生産コストの面から５００ｎｍ以下とすることが好ましい。 The reflective layer can be formed using a metal having high reflectivity, specifically, at least one metal selected from the group of Pt, Ir, Rh, Pd, Ru, Re, Os, and Ag, or an alloy containing at least one of these. . The thickness is preferably 30 nm or more. If it is less than 30 nm, it is difficult to obtain a high reflectance uniformly over the entire surface of the electrode. More preferably, it is 50 nm or more. Moreover, it is preferable to set it as 500 nm or less from the surface of production cost.
ボンディングパッド層は、Ａｕ、Ａｌ、ＮｉおよびＣｕ等の材料を用いた各種構造が周知であり、これら周知の材料および構造のものを何ら制限無く用いることができる。また、厚さは１００〜１０００ｎｍが好ましい。ボンディングパッドの特性上厚いほうがボンダビリティーが高くなるため、３００ｎｍ以上が好ましい。さらに、製造コストの観点から５００ｎｍ以下が好ましい。 As the bonding pad layer, various structures using materials such as Au, Al, Ni, and Cu are well known, and those known materials and structures can be used without any limitation. The thickness is preferably 100 to 1000 nm. The thicker the bonding pad, the higher the bondability, so 300 nm or more is preferable. Furthermore, 500 nm or less is preferable from the viewpoint of manufacturing cost.
次に、コンタクトメタル層、正極金属混在層および半導体金属混在層の形成方法について述べる。 Next, a method for forming a contact metal layer, a positive electrode metal mixed layer, and a semiconductor metal mixed layer will be described.
コンタクトメタル層をｐ型半導体層上に形成するにあたり、ＲＦ放電によるスパッタリング成膜法で形成することが好ましい。ＲＦ放電によるスパッタリング成膜法を用いることで、蒸着法やＤＣ放電のスパッタリング成膜法を用いるより接触抵抗の低い電極を形成できることが見出された。 When the contact metal layer is formed on the p-type semiconductor layer, it is preferably formed by a sputtering film forming method using RF discharge. It has been found that an electrode having a lower contact resistance can be formed by using a sputtering film forming method by RF discharge than by using a vapor deposition method or a DC discharge sputtering film forming method.
ＲＦ放電によるスパッタリング成膜では、イオンアシスト効果により、ｐ型半導体層に付着したスパッタ原子にエネルギを与え、ｐ型半導体、例えばＭｇドープのｐ−ＧａＮとの間で表面拡散を促す作用があると考えられる。さらに、上記成膜においては、ｐ型半導体層の最表面原子にもエネルギーを与え、半導体材料、例えばＧａがコンタクトメタル層に拡散することを促す作用もあると考えられる。断面ＴＥＭのＥＤＳ分析において、ｐ−ＧａＮ上のＲＦスパッタリング成膜部であるコンタクトメタル層に半導体由来のＧａとコンタクトメタル層材料であるＰｔの両方が検出される領域、即ち、半導体金属混在層が確認された（本発明の実施例１におけるコンタクトメタル層の分析結果の一例である図３参照）。 In sputtering film formation by RF discharge, the ion assist effect gives energy to sputtered atoms attached to the p-type semiconductor layer and promotes surface diffusion between the p-type semiconductor, for example, Mg-doped p-GaN. Conceivable. Furthermore, it is considered that the film formation also has an effect of imparting energy to the outermost surface atoms of the p-type semiconductor layer to promote diffusion of a semiconductor material such as Ga into the contact metal layer. In the EDS analysis of the cross-sectional TEM, a region where both semiconductor-derived Ga and Pt as the contact metal layer material are detected in the contact metal layer that is the RF sputtering film forming part on p-GaN, that is, the semiconductor metal mixed layer is It was confirmed (refer FIG. 3 which is an example of the analysis result of the contact metal layer in Example 1 of this invention).
一方、半導体側では断面ＴＥＭのＥＤＳ分析でＧａ、Ｎ、Ｐｔがすべて検出される領域、即ち、正極金属混在層が確認された（本発明の実施例１におけるｐ型半導体層の分析結果の一例である図４参照）。 On the other hand, on the semiconductor side, an area where Ga, N, and Pt are all detected by EDS analysis of the cross-sectional TEM, that is, a positive electrode metal mixed layer was confirmed (an example of the analysis result of the p-type semiconductor layer in Example 1 of the present invention) (See FIG. 4).
なお、断面ＴＥＭのＥＤＳ分析においては、半導体金属混在層にＮが存在することを確認することはできなかった。しかし、ＳＩＭＳ分析では、半導体金属混在層にＮが存在することを確認することができた。図５は、実施例５で得られた発光素子を正極側からＳＩＭＳ分析を行なった結果の一例である。Ｒｈと結合したＮを確認することができた。また、図６は、実施例５におけるコンタクトメタル層の断面ＴＥＭのＥＤＳ分析結果であるが、この分析ではＮは検出限界以下となり、Ｎの存在を確認できない。 In the EDS analysis of the cross-sectional TEM, it was not possible to confirm that N was present in the semiconductor metal mixed layer. However, SIMS analysis confirmed that N was present in the semiconductor metal mixed layer. FIG. 5 is an example of a result of SIMS analysis of the light-emitting element obtained in Example 5 from the positive electrode side. N bound to Rh could be confirmed. FIG. 6 shows the EDS analysis result of the cross-section TEM of the contact metal layer in Example 5. In this analysis, N is below the detection limit, and the presence of N cannot be confirmed.
さらに、ＲＦ放電スパッタリングによる膜とＤＣ放電スパッタリングによる膜の違いとしては、結晶性が異なることが挙げられる。断面ＴＥＭ写真から、ＤＣ膜は柱状構造が見られ、緻密な膜であることが分かる。一方、ＲＦ膜は柱状構造が見られない。図７は、実施例５で得られた発光素子の断面ＴＥＭ写真（倍率：２０万倍）である。ＤＣ放電スパッタリングによるＲｈ反射層が柱状結晶であることが分かる。なお、この倍率ではＰｔコンタクトメタル層は判別できない。 Furthermore, the difference between the film formed by RF discharge sputtering and the film formed by DC discharge sputtering is that crystallinity is different. From the cross-sectional TEM photograph, it can be seen that the DC film has a columnar structure and is a dense film. On the other hand, the RF film has no columnar structure. FIG. 7 is a cross-sectional TEM photograph (magnification: 200,000 times) of the light-emitting element obtained in Example 5. It can be seen that the Rh reflection layer formed by DC discharge sputtering is a columnar crystal. Note that the Pt contact metal layer cannot be determined at this magnification.
また、Ｘ線分析から、Ｐｔの（２２２）面の格子間隔を求めると、表３に示すように、ＤＣ膜がより小さくなることが確かめられた。 Further, when the lattice spacing of the (222) plane of Pt was obtained from X-ray analysis, it was confirmed that the DC film was smaller as shown in Table 3.
ＲＦ放電による成膜では、初期において、接触抵抗を下げる効果を持つが、膜厚を大きくすると、その膜が疎であるために反射率の点ではＤＣ放電による成膜に比べて劣る。そこで、接触抵抗を低く保った範囲で薄膜化して光透過率を上げたコンタクトメタル層をＲＦ放電により形成し、その上に反射層をＤＣ放電により形成することが好ましい。 The film formation by RF discharge has an effect of lowering the contact resistance in the initial stage. However, when the film thickness is increased, the film is sparse, so that the reflectivity is inferior to the film formation by DC discharge. Therefore, it is preferable to form a contact metal layer that is thinned to increase the light transmittance within a range in which the contact resistance is kept low by RF discharge, and a reflective layer is formed thereon by DC discharge.
表４は、ＲＦ放電により形成したコンタクトメタル層の厚さと光透過率との関係を、従来技術のＡｕ／Ｎｉのアロイング後の薄膜と比較して示した表である。薄膜化により高い透過率を得ることができる。 Table 4 shows the relationship between the thickness of the contact metal layer formed by RF discharge and the light transmittance in comparison with the thin film after Au / Ni alloying according to the prior art. High transmittance can be obtained by thinning.
上記の如く、コンタクトメタル層をＲＦスパッタリング法により形成することによって、本発明における半導体金属混在層および正極金属混在層を形成することができる。この場合、コンタクトメタル層形成後のアニールを必要としない。むしろ、例えば３５０℃以上にアニールすることにより、Ｐｔ、Ｇａそれぞれの拡散を促進し、半導体の結晶性を下げてしまうため、電気特性を悪化させてしまうことがある。 As described above, the semiconductor metal mixed layer and the positive electrode metal mixed layer in the present invention can be formed by forming the contact metal layer by the RF sputtering method. In this case, annealing after forming the contact metal layer is not required. Rather, annealing at 350 ° C. or higher, for example, promotes the diffusion of Pt and Ga and lowers the crystallinity of the semiconductor, which may deteriorate electrical characteristics.
半導体金属混在層および正極金属混在層中での正極材料由来の金属と半導体材料由来のＧａ等の金属およびＮは、化合物もしくは合金として存在しているとも考えられるし、また、単純に混在しているとも考えられる。いずれにしても、コンタクトメタル層とｐ型半導体層との界面をなくすことで、低抵抗を得ることができる。 The metal derived from the positive electrode material and the metal such as Ga derived from the semiconductor material and N in the semiconductor metal mixed layer and the positive electrode metal mixed layer are considered to exist as a compound or an alloy, or simply mixed. It is thought that there is. In any case, low resistance can be obtained by eliminating the interface between the contact metal layer and the p-type semiconductor layer.
上記方法を用いることによって、半導体のｐ型コンタクト層中の水素濃度がある程度高くてもオーミックコンタクトを得られる。一般にｐ型コンタクト層中に存在する水素はｐ型ドーパントであるＭｇと結びついてＭｇをドーパントとして働かないようにしてしまうと考えられている。よって、ｐ型コンタクト層中の水素濃度は低い方がオーミックコンタクトとなり易い。本発明による電極では水素濃度が１０19個/ｃｍ3であってもオーミックコンタクトがとれる。 By using the above method, ohmic contact can be obtained even if the hydrogen concentration in the semiconductor p-type contact layer is high to some extent. Generally, it is considered that hydrogen existing in the p-type contact layer is combined with Mg, which is a p-type dopant, so that Mg does not work as a dopant. Therefore, the lower the hydrogen concentration in the p-type contact layer, the more likely to be an ohmic contact. In the electrode according to the present invention, ohmic contact can be obtained even if the hydrogen concentration is 10 19 atoms / cm 3 .
ＲＦスパッタリングは、従来公知のスパッタリング装置を用いて従来公知の条件を適宜選択して実施することができる。窒化ガリウム系化合物半導体層を積層した基板をチャンバ内に収容し、基板温度を室温から５００℃の範囲に設定する。基板加熱は特に必要としないが、コンタクトメタル層形成金属および半導体形成金属の拡散を促進するために適度に加熱しても良い。チャンバ内は真空度が１０-4〜１０-7Ｐａとなるまで排気する。スパッタリング用ガスとしては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ等が使用できる。入手の容易さからＡｒとするのが望ましい。これらの内の一つのガスをチャンバ内に導入し、０．１〜１０Ｐａにしたのち放電を行う。好ましくは０．２〜５Ｐａの範囲に設定する。供給する電力は０．２〜２．０ｋＷの範囲が好ましい。この際、放電時間と供給電力を調節することによって、形成する層の厚さを調節することができる。スパッタリングに使用する所要ターゲットの酸素含有量は１００００ｐｐｍ以下とすることが、形成された層中の酸素含有量が少なくなるので好ましい。６０００ｐｐｍ以下とすることがさらに好ましい。 RF sputtering can be performed by appropriately selecting conventionally known conditions using a conventionally known sputtering apparatus. A substrate on which the gallium nitride compound semiconductor layer is stacked is housed in a chamber, and the substrate temperature is set in a range of room temperature to 500 ° C. Substrate heating is not particularly required, but it may be appropriately heated to promote diffusion of the contact metal layer forming metal and the semiconductor forming metal. The chamber is evacuated until the degree of vacuum is 10 −4 to 10 −7 Pa. As the sputtering gas, He, Ne, Ar, Kr, Xe, or the like can be used. Ar is desirable because of availability. One of these gases is introduced into the chamber and the discharge is performed after the pressure is set to 0.1 to 10 Pa. Preferably it sets to the range of 0.2-5Pa. The supplied power is preferably in the range of 0.2 to 2.0 kW. At this time, the thickness of the layer to be formed can be adjusted by adjusting the discharge time and supply power. The oxygen content of the required target used for sputtering is preferably 10,000 ppm or less because the oxygen content in the formed layer is reduced. More preferably, it is 6000 ppm or less.
以下に、実施例および比較例により本発明をさらに詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to Examples and Comparative Examples, but the present invention is not limited to these Examples.
表５に本実施例および比較例で用いた正極材料、コンタクトメタル層の成膜条件および得られた素子特性を示した。なお、接触比抵抗はＴＬＭ法で測定した値であり、順方向電圧および出力は電流２０ｍＡで測定した値である。 Table 5 shows the positive electrode material used in this example and the comparative example, the film formation conditions of the contact metal layer, and the obtained device characteristics. The contact specific resistance is a value measured by the TLM method, and the forward voltage and the output are values measured at a current of 20 mA.
（実施例１）
図２は本実施例で製造した窒化ガリウム系化合物半導体発光素子の概略図である。
用いた窒化ガリウム系化合物半導体は、サファイア基板１上にＡｌＮ層からなるバッファ層２を積層し、その上にｎ型ＧａＮ層からなるコンタクト層３ａ、ｎ型ＧａＮ層からなる下部クラッド層３ｂ、ＩｎＧａＮ層からなる発光層４、ｐ型ＡｌＧａＮ層からなる上部クラッド層５ｂ、およびｐ型ＧａＮ層からなるコンタクト層５ａを順次積層したものである。コンタクト層３ａはＳｉを７×１０18／ｃｍ3ドープしたｎ型ＧａＮ層であり、下部クラッド層３ｂはＳｉを５×１０18／ｃｍ3ドープしたｎ型ＧａＮ層であり、発光層４の構造は単一量子井戸構造で、ＩｎＧａＮの組成はＩｎ0.95Ｇａ0.05Ｎである。上部クラッド層５ｂはＭｇを１×１０18／ｃｍ3ドープしたｐ型のＡｌＧａＮでその組成はＡｌ0.25Ｇａ0.75Ｎである。コンタクト層５ａはＭｇを５×１０19／ｃｍ3ドープしたｐ型のＧａＮ層である。これらの層の積層は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
Example 1
FIG. 2 is a schematic view of the gallium nitride compound semiconductor light emitting device manufactured in this example.
The used gallium nitride-based compound semiconductor has a buffer layer 2 made of an AlN layer stacked on a sapphire substrate 1, a contact layer 3a made of an n-type GaN layer, a lower cladding layer 3b made of an n-type GaN layer, and InGaN. A light emitting layer 4 made of layers, an upper cladding layer 5b made of a p-type AlGaN layer, and a contact layer 5a made of a p-type GaN layer are sequentially laminated. The contact layer 3a is an n-type GaN layer doped with Si 7 × 10 18 / cm 3 , and the lower cladding layer 3b is an n-type GaN layer doped with Si 5 × 10 18 / cm 3 , and the structure of the light emitting layer 4 Is a single quantum well structure, and the composition of InGaN is In 0.95 Ga 0.05 N. The upper clad layer 5b is p-type AlGaN doped with 1 × 10 18 / cm 3 of Mg, and its composition is Al 0.25 Ga 0.75 N. The contact layer 5a is a p-type GaN layer doped with 5 × 10 19 / cm 3 of Mg. Lamination of these layers was performed by MOCVD under normal conditions well known in the art.
この窒化ガリウム系化合物半導体に以下の手順で正極および負極を設けてフリップチップ型窒化ガリウム系化合物半導体発光素子を作製した。 The gallium nitride compound semiconductor was provided with a positive electrode and a negative electrode by the following procedure to produce a flip-chip gallium nitride compound semiconductor light emitting device.
（１）まず、コンタクト層５ａ表面の酸化膜を除去する目的で沸騰した濃ＨＣｌ中でこの窒化ガリウム系化合物半導体素子を１０分間処理した。 (1) First, this gallium nitride compound semiconductor element was treated for 10 minutes in boiling concentrated HCl for the purpose of removing the oxide film on the surface of the contact layer 5a.
次いで、以下の手順によりコンタクト層５ａ上に正極を形成した。
レジストを全面に一様に塗布した後、公知のリソグラフィー技術により正極形成領域のレジストを除去した。バッファードフッ酸（ＢＨＦ）に室温で１分間浸漬した後、下記のようにして真空スパッタ装置で正極を形成した。
Next, a positive electrode was formed on the contact layer 5a by the following procedure.
After uniformly applying a resist on the entire surface, the resist in the positive electrode formation region was removed by a known lithography technique. After immersing in buffered hydrofluoric acid (BHF) at room temperature for 1 minute, a positive electrode was formed by a vacuum sputtering apparatus as described below.
チャンバ内の真空度が１０-4Ｐａ以下となるまで排気し、上記窒化ガリウム系化合物半導体をチャンバ内に収容し、スパッタ用ガスとしてＡｒガスをチャンバ内に導入し、３ＰａとしたのちＲＦ放電によるスパッタリングを行なった。供給する電力は０．５ｋＷとし、コンタクトメタル層として、Ｐｔを４．０ｎｍの膜厚で成膜した。次に、上記の圧力、供給電力で、ＤＣ放電によるスパッタリングでＰｔ反射層を２００ｎｍの膜厚で成膜した。さらに、上記の圧力、供給電力で、ＤＣ放電によるスパッタリングでＡｕパッド層を３００ｎｍの膜厚で成膜した。スパッタ装置内より取り出した後、リフトオフ技術を用いて正極領域以外の金属膜をレジストとともに除去した。 The chamber is evacuated until the degree of vacuum is 10 −4 Pa or less, the gallium nitride compound semiconductor is accommodated in the chamber, Ar gas is introduced into the chamber as a sputtering gas, and after 3 Pa, RF discharge is performed. Sputtering was performed. The supplied power was 0.5 kW, and a Pt film having a thickness of 4.0 nm was formed as a contact metal layer. Next, a Pt reflective layer was formed to a thickness of 200 nm by sputtering using DC discharge with the above pressure and supply power. Further, an Au pad layer was formed to a thickness of 300 nm by sputtering using DC discharge with the above pressure and supply power. After taking out from the sputtering apparatus, the metal film other than the positive electrode region was removed together with the resist using a lift-off technique.
（２）エッチングマスクを正極上に形成した。形成手順は以下の通りである。レジストを全面に一様に塗布した後、公知リソグラフィー技術を用いて、正極領域より一回り大きい窓を開ける。真空蒸着装置内にセットして、圧力４×１０-4Ｐａ以下でＮｉおよびＴｉをエレクトロンビーム法により膜厚をおよそ５０ｎｍ、３００ｎｍとなるよう積層した。その後リフトオフ技術により、エッチングマスク以外の金属膜をレジストとともに除去した。このエッチングマスクは、負極を形成する際の反応性イオンドライエッチングのプラズマダメージから正極を保護するための層である。 (2) An etching mask was formed on the positive electrode. The formation procedure is as follows. After uniformly applying the resist to the entire surface, a window that is slightly larger than the positive electrode region is opened using a known lithography technique. It was set in a vacuum deposition apparatus, and Ni and Ti were laminated by an electron beam method at a pressure of 4 × 10 −4 Pa or less so as to have a film thickness of about 50 nm and 300 nm. Thereafter, the metal film other than the etching mask was removed together with the resist by a lift-off technique. This etching mask is a layer for protecting the positive electrode from plasma damage of reactive ion dry etching when forming the negative electrode.
（３）コンタクト層３ａを露出させた。手順は以下の通りである。反応性イオンドライエッチングにて、コンタクト層３ａが露出するまでエッチングを施した後、ドライエッチング装置より取り出し、上記（２）で形成したエッチングマスクを硝酸およびフッ酸により除去した。このドライエッチングは後段作成するｎ電極を形成するための処理である。 (3) The contact layer 3a was exposed. The procedure is as follows. After etching until the contact layer 3a was exposed by reactive ion dry etching, the contact was removed from the dry etching apparatus, and the etching mask formed in (2) was removed with nitric acid and hydrofluoric acid. This dry etching is a process for forming an n electrode to be formed later.
（４）負極をコンタクト層３ａ上に形成した。形成手順は以下の通りである。レジストを全面に一様に塗布した後、コンタクト層３ａまで露出した領域上に公知リソグラフィー技術を用いて負極領域の窓を開け、上述した蒸着法によりＴｉ、Ａｕをそれぞれ１００ｎｍ、３００ｎｍの厚さで形成した。負極部以外の金属膜をレジストとともに除去した。 (4) A negative electrode was formed on the contact layer 3a. The formation procedure is as follows. After the resist is uniformly applied to the entire surface, a window in the negative electrode region is opened on the exposed region up to the contact layer 3a using a known lithography technique, and Ti and Au are respectively formed to a thickness of 100 nm and 300 nm by the above-described vapor deposition method. Formed. The metal film other than the negative electrode part was removed together with the resist.
（５）保護膜を形成した。形成手順は以下の通りである。レジストを全面に一様に塗布した後、正極と負極の間の一部に公知リソグラフィー技術を用いて窓を開け、上述したスパッタ法によりＳｉＯ2を２００ｎｍの厚さで形成した。保護膜部以外のＳｉＯ2膜をレジストとともに除去した。 (5) A protective film was formed. The formation procedure is as follows. After a resist was uniformly applied on the entire surface, a window was opened in a part between the positive electrode and the negative electrode using a known lithography technique, and SiO 2 was formed to a thickness of 200 nm by the sputtering method described above. The SiO 2 film other than the protective film portion was removed together with the resist.
（６）ウェーハを分割し、本発明の窒化ガリウム系化合物半導体発光素子とした。
なお、正極および負極の形成工程は窒化ガリウム系化合物半導体の温度が３５０℃よりも高くならないような条件で行なった。
(6) The wafer was divided into the gallium nitride compound semiconductor light emitting device of the present invention.
The step of forming the positive electrode and the negative electrode was performed under conditions such that the temperature of the gallium nitride compound semiconductor did not rise above 350 ° C.
得られた窒化ガリウム系化合物半導体発光素子をＴＯ‐１８にマウントし、素子特性を測定した。その結果を表３に示した。 The obtained gallium nitride compound semiconductor light emitting device was mounted on TO-18, and the device characteristics were measured. The results are shown in Table 3.
なお、断面ＴＥＭのＥＤＳ分析の結果、半導体金属混在層の厚さは２．５ｎｍであり、Ｇａの比率は全金属（Ｐｔ+Ｇａ）に対して該層中で１〜２０原子％と見積もられた。また、正極金属混在層の厚さは６．０ｎｍであり、存在する正極材料はコンタクトメタル層を構成するＰｔで、その比率は全金属（Ｐｔ＋Ｇａ）に対して該層中で１〜１０原子％と見積もられた。なお、図３はコンタクトメタル層の断面ＴＥＭのＥＤＳ分析チャートの一例であり、図４はコンタクト層５ａの断面ＴＥＭのＥＤＳ分析チャートの一例である。 As a result of the EDS analysis of the cross-sectional TEM, the thickness of the semiconductor metal mixed layer is 2.5 nm, and the Ga ratio is estimated to be 1 to 20 atomic% in the layer with respect to the total metal (Pt + Ga). It was. The thickness of the positive electrode / metal mixed layer is 6.0 nm, and the positive electrode material present is Pt constituting the contact metal layer, the ratio of which is 1 to 10 atomic% in the layer with respect to the total metal (Pt + Ga). It was estimated. 3 is an example of an EDS analysis chart of the cross-section TEM of the contact metal layer, and FIG. 4 is an example of an EDS analysis chart of the cross-section TEM of the contact layer 5a.
（実施例２〜１４）
正極の材料および成膜条件を各種変えて、実施例１と同様に窒化ガリウム系化合物半導体発光素子を作製し、その素子特性を評価した。その結果を表５に併せて示した。なお、これらの発光素子の正極金属混在層は厚さが１〜８ｎｍ、正極金属の比率が０．５〜１８％の範囲に入っていた。また、半導体金属混在層は厚さが０．５〜３ｎｍ、Ｇａの比率が１〜２０％の範囲に入っていた。なお、実施例３の素子を４００℃、１０分間のアニールを大気中でＲＴＡ（Rapid Thermal Anneal）を使用して行ったところ、順方向電圧が３．８Ｖに悪化した。
(Examples 2 to 14)
A gallium nitride-based compound semiconductor light-emitting device was fabricated in the same manner as in Example 1 by changing the positive electrode material and film formation conditions, and the device characteristics were evaluated. The results are also shown in Table 5. In addition, the positive electrode metal mixed layer of these light emitting elements had a thickness of 1 to 8 nm and a positive electrode metal ratio in the range of 0.5 to 18%. The semiconductor metal mixed layer had a thickness of 0.5 to 3 nm and a Ga ratio in the range of 1 to 20%. When the device of Example 3 was annealed at 400 ° C. for 10 minutes in the atmosphere using RTA (Rapid Thermal Anneal), the forward voltage deteriorated to 3.8V.
（比較例）
コンタクトメタル層の成膜をＤＣ放電スパッタリング法で行なった以外は、実施例２と同じ条件で窒化ガリウム系化合物半導体発光素子を作製した。正極金属混在層および半導体金属混在層はなかった。また、その素子特性を表５に併せて示した。
(Comparative example)
A gallium nitride-based compound semiconductor light emitting device was fabricated under the same conditions as in Example 2 except that the contact metal layer was formed by DC discharge sputtering. There were no positive electrode metal mixed layer and semiconductor metal mixed layer. The device characteristics are also shown in Table 5.
本発明によって提供される窒化ガリウム系化合物半導体発光素子は、優れた特性と生産性を有し、発光ダイオードおよびランプ等の材料として有用である。 The gallium nitride-based compound semiconductor light-emitting device provided by the present invention has excellent characteristics and productivity, and is useful as a material for light-emitting diodes and lamps.
１ 基板
２ バッファ層
３ ｎ型半導体層
４ 発光層
５ ｐ型半導体層
１０ 正極
２０ 負極
DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3 N-type semiconductor layer 4 Light emitting layer 5 P-type semiconductor layer 10 Positive electrode 20 Negative electrode
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005048298A JP4999278B2 (en) | 2004-02-24 | 2005-02-24 | Gallium nitride compound semiconductor light emitting device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004048538 | 2004-02-24 | ||
| JP2004048538 | 2004-02-24 | ||
| JP2005048298A JP4999278B2 (en) | 2004-02-24 | 2005-02-24 | Gallium nitride compound semiconductor light emitting device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005277403A JP2005277403A (en) | 2005-10-06 |
| JP2005277403A5 JP2005277403A5 (en) | 2008-02-21 |
| JP4999278B2 true JP4999278B2 (en) | 2012-08-15 |
Family
ID=35176667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005048298A Active JP4999278B2 (en) | 2004-02-24 | 2005-02-24 | Gallium nitride compound semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4999278B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662191B1 (en) | 2004-12-23 | 2006-12-27 | 엘지이노텍 주식회사 | Nitride semiconductor LED and fabrication method thereof |
| JP2011146639A (en) * | 2010-01-18 | 2011-07-28 | Sumitomo Electric Ind Ltd | Group iii nitride-based semiconductor element |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4018177B2 (en) * | 1996-09-06 | 2007-12-05 | 株式会社東芝 | Gallium nitride compound semiconductor light emitting device |
| JP3365607B2 (en) * | 1997-04-25 | 2003-01-14 | シャープ株式会社 | GaN-based compound semiconductor device and method of manufacturing the same |
| JPH11220168A (en) * | 1998-02-02 | 1999-08-10 | Toyoda Gosei Co Ltd | Gallium nitride compound semiconductor device and manufacture thereof |
| JP2000058911A (en) * | 1998-08-13 | 2000-02-25 | Toshiba Corp | Semiconductor light-emitting device |
| JP3795298B2 (en) * | 2000-03-31 | 2006-07-12 | 豊田合成株式会社 | Method for manufacturing group III nitride compound semiconductor light emitting device |
| JP4167833B2 (en) * | 2002-01-24 | 2008-10-22 | 株式会社ユーテック | Film forming apparatus, oxide thin film forming substrate and manufacturing method thereof |
-
2005
- 2005-02-24 JP JP2005048298A patent/JP4999278B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005277403A (en) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4137936B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| US7023026B2 (en) | Light emitting device of III-V group compound semiconductor and fabrication method therefor | |
| JP4592388B2 (en) | III-V compound semiconductor light emitting device and method for manufacturing the same | |
| JP4782022B2 (en) | Electrode formation method | |
| US20090263922A1 (en) | Reflective Positive Electrode And Gallium Nitride-Based Compound Semiconductor Light-Emitting Device Using The Same | |
| JP2005117020A (en) | Gallium nitride based compound semiconductor device and its manufacturing method | |
| WO2011077748A1 (en) | Vertical group iii nitride semiconductor light-emitting element and production method therefor | |
| KR100831957B1 (en) | Gallium nitride-based compound semiconductor light-emitting device | |
| JP5287837B2 (en) | Gallium nitride compound semiconductor light emitting device and negative electrode thereof | |
| JP4807983B2 (en) | Positive electrode for compound semiconductor light emitting device, light emitting device and lamp using the positive electrode | |
| KR100822771B1 (en) | Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof | |
| JP4999278B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP2006041498A (en) | Reflective positive electrode and gallium nitride compound semiconductor light emitting device using the same | |
| JP2005203765A (en) | Semiconductor light emitting element of gallium nitride compound and its negative electrode | |
| JP4179942B2 (en) | Group III nitride semiconductor light emitting device and method of manufacturing the same | |
| JP2005197670A (en) | Gallium nitride base compound semiconductor light emitting element and its negative electrode | |
| WO2005081328A1 (en) | Gallium nitride-based compound semiconductor light-emitting device | |
| JP2005303278A (en) | Gallium nitride system compound semiconductor light emitting device | |
| TWI293809B (en) | Positive electrode for compound semiconductor light-emtting device | |
| JP2009296007A (en) | Group iii-v compound semiconductor light emitting element | |
| JP2005340797A (en) | Translucent positive electrode | |
| JP2007311375A (en) | MANUFACTURING METHOD OF p-TYPE GROUP III-V COMPOUND SEMICONDUCTOR AND MANUFACTURING METHOD OF LIGHT-EMITTING ELEMENT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080108 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120515 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4999278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |