一般的に、液晶表示装置は、2枚の基板の間に液晶を封入してなる液晶パネルと、液晶パネルの両側にそれぞれ配置された偏光板とにより構成されている。液晶パネルの一方の基板には画素毎に画素電極が形成されており、他方の基板には各画素共通のコモン電極が形成されている。画素電極とコモン電極との間に電圧を印加すると、電圧に応じて液晶分子の配向方向が変化し、その結果液晶パネル及びその両側の偏光板を透過する光の量が変化する。画素毎に印加電圧を制御することにより、液晶表示装置に所望の画像を表示することができる。
従来から広く使用されているTN(Twisted Nematic )モードの液晶表示装置では、誘電率異方性が正の液晶を使用し、2枚の基板の間に液晶分子をツイスト配向させている。しかし、TNモードの液晶表示装置には視野角特性が十分でないという欠点がある。つまり、TNモードの液晶表示装置では、液晶パネルを斜め方向から見たときに色調やコントラストが著しく劣化し、極端な場合には明暗が反転してしまう。
視野角特性が優れた液晶表示装置として、IPS(In-Plane Switching)モードの液晶表示装置や、MVA(Multi-domain Vertical Alignment )モードの液晶表示装置が知られている。IPSモードの液晶表示装置では、一方の基板上に線状の画素電極とコモン電極とが交互に並んで配置されており、これらの画素電極とコモン電極との間に電圧を印加すると、電圧に応じて基板面に平行な面内で液晶分子の向きが変化する。
しかし、IPSモードの液晶表示装置は、視野角特性は優れているものの、基板面に対し平行な方向に電圧を印加するので、画素電極及びコモン電極の上方の液晶分子の向きを制御することができない。そのため、IPSモードの液晶表示装置では実質的な開口率が低く、強力なバックライトを使用しないと画面が暗くなってしまうという欠点がある。
MVAモードの液晶表示装置では、一方の基板の上に画素電極が形成されており、他方の基板の上にコモン電極が形成されている。また、一般的なMVAモードの液晶表示装置では、コモン電極の上に斜め方向に伸びる誘電体からなる土手状の突起物が形成されており、画素電極には突起物に並行するスリットが設けられている。
MVAモードの液晶表示装置では、電圧を印加していない状態では液晶分子が基板面に垂直な方向に配向しており、画素電極とコモン電極との間に電圧を印加すると、液晶分子は電圧に応じた角度で傾斜して配向する。このとき、画素電極に設けられたスリットや土手状の突起物により、1画素内に液晶分子の倒れる方向が相互に異なる複数の領域(ドメイン)が形成される。このように、1画素内に液晶分子の倒れる方向が相互に異なる複数の領域を形成することにより、良好な視野角特性を得ることができる。
しかし、上述したMVAモードの液晶表示装置では、スリットや突起物により実質的な開口率が低下するため、IPSモードの液晶表示装置ほどではないものの、TNモードの液晶表示装置に比べて実質的な開口率が低く、強力なバックライトが必要である。そのため、この種のMVAモードの液晶表示装置は、低消費電力が要求されるノート型パソコンには殆ど採用されていない。
特開2003−149647号公報には、上記の欠点を解消すべく開発されたMVAモードの液晶表示装置が開示されている。図1は、そのMVAモードの液晶表示装置を示す平面図である。なお、図1では2画素分の領域を示している。
液晶パネルを構成する一方の基板の上には、水平方向(X軸方向)に伸びる複数のゲートバスライン11と、垂直方向(Y軸方向)に伸びる複数のデータバスライン12とが形成されている。これらのゲートバスライン11とデータバスライン12との間には絶縁膜(ゲート絶縁膜)が形成されており、ゲートバスライン11とデータバスライン12との間を電気的に分離している。これらのゲートバスライン11及びデータバスライン12により区画される矩形の領域がそれぞれ画素領域となる。
各画素領域には、TFT(薄膜トランジスタ)14と画素電極15とが形成されている。TFT14は、図1に示すように、ゲートバスライン11の一部をゲート電極としており、ゲート電極の上方にTFT14の活性層となる半導体膜(図示せず)が形成されている。また、この半導体膜のY軸方向の両側には、ドレイン電極14a及びソース電極14bが接続されている。TFT14のソース電極14bはデータバスライン12と電気的に接続され、ドレイン電極14aは画素電極15と電気的に接続されている。
なお、本願では、TFTの活性層となる半導体膜に接続された2つの電極のうち、データバスラインに接続される電極をソース電極と呼び、画素電極に接続される電極をドレイン電極と呼んでいる。
画素電極15は、例えばITO(Indium-Tin Oxide)等の透明導電体により形成されている。この画素電極15には、電圧印加時の液晶分子の配向方向が4方向となるように、スリット15aが形成されている。すなわち、画素電極15はX軸に平行な中心線及びY軸に平行な中心線を境界として4つのドメイン制御領域に分割されている。第1の領域(右上の領域)にはX軸に対しほぼ45°の方向に伸びる複数のスリット15aが形成されており、第2の領域(左上の領域)にはX軸に対しほぼ135°の方向に伸びる複数のスリット15aが形成されており、第3の領域(左下の領域)にはX軸に対しほぼ225°の方向に伸びる複数のスリット15aが形成されており、第4の領域(右下の領域)にはX軸に対しほぼ315°の方向に伸びる複数のスリット15aが形成されている。この画素電極15の上には、ポリイミドからなる垂直配向膜(図示せず)が形成されている。
他方の基板には、ブラックマトリクス、カラーフィルタ及びコモン電極が形成されている。ブラックマトリクスは、例えばCr(クロム)等の金属又は黒色樹脂からなり、ゲートバスライン11、データバスライン12及びTFT14に対向する位置に配置されている。カラーフィルタには赤色、緑色及び青色の3種類があり、各画素毎にいずれか1色のカラーフィルタが配置されている。コモン電極はITO等の透明導電体からなり、カラーフィルタの上に形成されている。このコモン電極の上には、ポリイミドからなる垂直配向膜が形成されている。
これらの2枚の基板はスペーサ(図示せず)を挟んで相互に対向して配置されており、両者の間に誘電率異方性が負の液晶が封入されて液晶パネルを構成している。以下、液晶パネルを構成する2枚の基板のうち、TFTが形成された基板をTFT基板と呼び、TFT基板に対向して配置される基板を対向基板と呼ぶ。
図1に示すMVAモードの液晶表示装置では、画素電極15に電圧を印加していないときには液晶分子は基板面にほぼ垂直に配向する。そして、画素電極15に電圧を印加すると、図1中に模式的に示すように、液晶分子10はスリット15aの伸びる方向に傾斜し、1画素内に液晶分子10の傾斜方向が相互に異なる4つの領域(ドメイン)が形成される。これにより、良好な視野角特性が確保される。
ところで、図1に示すMVAモードの液晶表示装置において、画素電極15に電圧を印加した直後は、液晶分子10が内側(画素の中心に向う方向)に倒れるのか、外側(画素の外側に向う方向)に倒れるのかは決まっていない。初めに画素電極15の縁部(データバスライン12側)の液晶分子10の倒れる方向が画素電極15の縁部から発生する電界によって内側に決まり、その後液晶分子10の倒れる方向が画素の中央に向って伝播していく。このため、1画素内の全ての液晶分子10が所定の方向に倒れるまでに時間がかかり、応答時間が長くなるという欠点がある。
前述の特開2003−149647号公報には、一対の基板間に重合成分(モノマー)を添加した液晶を封入し、画素電極とコモン電極との間に電圧を印加して液晶を所定の方向に配向させた後、紫外線を照射して重合成分を重合させて液晶層中にポリマーを形成することが記載されている。このようにして製造された液晶表示装置では、液晶層中のポリマーにより液晶分子の倒れる方向が決定されるので、画素電極とコモン電極との間に電圧を印加するのと同時に画素内の全ての液晶分子が所定の方向に倒れ初め、応答時間が著しく短縮される。
以下、本発明の実施形態について、添付の図面を参照して説明する。
(第1の実施形態)
図3は本発明の第1の実施形態の製造方法により製造される液晶表示装置の平面図、図4は同じくその液晶表示装置の模式断面図である。なお、図3では、2画素分の領域を示している。
液晶パネル100は、図4に示すように、TFT基板110と、対向基板130と、それらの間に封入された誘電率異方性が負の液晶からなる液晶層140とにより構成されている。この液晶パネル100の厚さ方向の両側には、それぞれ偏光板141a,141bが配置されている。液晶層140中には、液晶中に添加した重合成分(モノマー又はオリゴマー)を紫外線照射により重合させて形成したポリマーが含まれている。
TFT基板110には、図3に示すように、水平方向(X軸方向)に伸びる複数のゲートバスライン112と、垂直方向(Y軸方向)に伸びる複数のデータバスライン117とが形成されている。これらのゲートバスライン112及びデータバスライン117により区画される矩形の領域がそれぞれ画素領域である。また、TFT基板110には、ゲートバスライン112と平行に配置されて画素領域の中央を横断する補助容量バスライン113が形成されている。本実施形態では、偏光板141a,141bのうちの一方はその吸収軸をゲートバスライン112に平行にして配置され、他方はその吸収軸をデータバスライン117に平行にして配置される。
各画素領域毎に、TFT(スイッチング素子)118と、3つの副画素電極121a〜121cと、制御電極119a,119cと、補助容量電極119bとが形成されている。副画素電極121a〜121cはITO等の透明導電体からなり、それぞれ液晶分子の配向方向を規定するスリット122が設けられている。
以下、図3の平面図及び図4の模式断面図を参照して、TFT基板110及び対向基板130の構造をより詳細に説明する。
TFT基板110のベースとなるガラス基板111の上には、ゲートバスライン112及び補助容量バスライン113が形成されている。
ゲートバスライン112及び補助容量バスライン113の上には、例えばSiO2又はSiN等からなる第1の絶縁膜(ゲート絶縁膜)114が形成されている。この第1の絶縁膜114の上の所定の領域には、TFT118の活性層となる半導体膜(例えば、アモルファスシリコン膜又はポリシリコン膜)115が形成されている。この半導体膜115の上には、SiN等からなるチャネル保護膜116が形成されており、このチャネル保護膜116のY軸方向の両側にはTFT118のドレイン電極118a及びソース電極118bが形成されている。
また、第1の絶縁膜114の上には、TFT118のソース電極118bに接続されたデータバスライン117と、ドレイン電極118aに接続された制御電極119a,119cと、補助容量電極119bとが形成されている。図4に示すように、補助容量電極119bは第1の絶縁膜114を挟んで補助容量バスライン113に対向する位置に形成されている。補助容量バスライン113、補助容量電極119b及びそれらの間の第1の絶縁膜114により、補助容量が構成される。また、制御電極119a,119cは、Y軸に平行な画素領域の中心線に沿って配置されており、補助容量電極119bはX軸に平行な画素領域の中心線に沿って配置されている。
これらのデータバスライン117、ドレイン電極118a、ソース電極118b、制御電極119a,119c及び補助容量電極119bの上には、例えばSiNからなる第2の絶縁膜120が形成されている。この第2の絶縁膜120の上には、3つの副画素電極121a〜121cが形成されている。図4に示すように、副画素電極121aは第2の絶縁膜120を介して制御電極119aと容量結合しており、副画素電極121cは第2の絶縁膜120を介して制御電極119cと容量結合している。また、副画素電極121bは、第2の絶縁膜120に設けられたコンタクトホール120aを介して補助容量電極119bと電気的に接続されている。
図3に示すように、副画素電極121aは画素領域の上側に配置されており、Y軸に平行な中心線を境界として左右対称形の2つのドメイン制御領域に分割されている。そして、右側の領域にはX軸に対しほぼ45°方向に伸びる複数のスリット122が形成されており、左側の領域にはX軸に対しほぼ135°方向に伸びる複数のスリット122が形成されている。
副画素電極121bは画素領域の中央に配置されており、X軸に平行な中心線及びY軸に平行な中心線により4つのドメイン制御領域に分割されている。右上の第1の領域にはX軸に対しほぼ45°の方向に伸びる複数のスリット122が形成されており、左上の第2の領域にはX軸に対しほぼ135°の方向に伸びる複数のスリット122が形成されており、左下の第3の領域にはX軸に対しほぼ225°の方向に伸びる複数のスリット122が形成されており、右下の第4の領域にはX軸に対しほぼ315°の方向に伸びる複数のスリット122が形成されている。
副画素電極121cは画素領域の下側に配置されており、Y軸に平行な中心線を境界として左右対称形の2つのドメイン制御領域に分割されている。そして、左側の領域にはX軸に対しほぼ225°の方向に伸びる複数のスリット122が形成されており、右側の領域にはX軸に対しほぼ315°の方向に伸びる複数のスリット122が形成されている。各副画素電極121a〜121cのスリット122の幅は例えば3.5μmであり、スリット間の導体部分(以下、微細電極部という)の幅は例えば6μmである。
これらの副画素電極121a〜121cの上には、ポリイミド等からなる垂直配向膜(図示せず)が形成されている。
一方、対向基板130のベースとなるガラス基板131の一方の面側(図4では下側)には、ブラックマトリクス(遮光膜)132と、カラーフィルタ133と、コモン電極134とが形成されている。
ブラックマトリクス132はCr(クロム)等の金属又は黒色樹脂により形成され、TFT基板110側のゲートバスライン112、データバスライン117及びTFT118に対向する位置に配置されている。カラーフィルタ133には、赤色(R)、緑色(G)及び青色(B)の3種類があり、画素毎にいずれか1色のカラーフィルタが配置されている。隣接する赤色画素、緑色画素及び青色画素の3つの画素により1つのピクセルが構成され、種々の色の表示を可能としている。
コモン電極134はITO等の透明導電体により形成され、カラーフィルタ133の上(図4では下側)に配置されている。このコモン電極134の上(図4では下側)には、ポリイミド等の垂直配向膜(図示せず)が形成されている。
このように構成された本実施形態の液晶表示装置において、データバスライン117に表示信号を印加し、ゲートバスライン112に所定の電圧(走査信号)を印加すると、TFT118がオンになって制御電極119a,119c及び補助容量電極119bに表示信号が伝達される。副画素電極121bはコンタクトホール120aを介して補助容量電極119bと接続されているため、副画素電極121bの電圧は表示信号の電圧と同じになる。
一方、副画素電極121a,121cには、制御電極119a,119cとの間の容量値に応じた電圧が印加される。ここで、表示信号の電圧をVDとし、副画素電極121a,121cとコモン電極134との間の容量値をC1、副画素電極121a,121cと制御電極119a,119cとの間の容量値をC2とすると、副画素電極121a,121cに印加される電圧V1は、V1=VD・C2/(C1+C2)となる。
つまり、副画素電極121a,121cには、画素電極121bよりも低い電圧が印加され、1画素内にT−V特性(透過率−印加電圧特性)が異なる2つの領域が存在することになる。そして、各領域のT−V特性を合成したものが全体のT−V特性となる。このように、1画素内にT−V特性が異なる複数の副画素領域を形成することにより、画面を斜めから見たときの表示品質の劣化が回避されることが知られている(例えば、特開2004−279904号公報)。また、このように、T−V特性が異なる複数の副画素領域により白茶け(Wash out)を防止する方法は、HT(ハーフトーン・グレースケール)法と呼ばれている。
本実施形態では、副画素電極121b(すなわち、容量結合を介さずにTFTに接続された副画素電極:以下、直結画素電極という)が配置された領域におけるT−V特性のしきい値電圧と、副画素電極121a,121c(すなわち、容量結合を介してTFTに接続された副画素電極:以下、容量結合画素電極という)が配置された領域におけるT−V特性のしきい値電圧との差がほぼ1.5Vとなるように各容量値C1,C2を設定している。
図5は、横軸に印加電圧をとり、縦軸に透過率をとって、直結画素電極が配置された領域(以下、直結画素領域という)におけるT−V特性と、容量結合画素電極が配置された領域(以下、容量結合画素領域という)におけるT−V特性とを示す図である。この図5に示すように、本実施形態では、直結画素領域におけるT−V特性のしきい値電圧Vth1 は約1.8V、容量結合画素領域におけるT−V特性のしきい値電圧Vth2 は約3.3Vである。
なお、本願発明者等の実験・研究により、全副画素領域(直結画素領域+容量結合画素領域)に対する容量結合画素領域の面積の割合が20%未満の場合及び80%を超える場合は、いずれもHT法により白茶け(Wash out)を防止する効果を十分に得ることができないことが判明している。このため、全副画素領域(直結画素領域+容量結合画素領域)に対する容量結合画素領域の面積の割合は、20〜80%とすることが好ましい。
本実施形態においては、スリット122の伸びる方向が相互に異なる各ドメイン制御領域の境界部分、すなわちX軸に平行な画素領域の中心線に沿った領域及びY軸に平行な画素領域の中心線に沿った領域では、電圧印加時に液晶分子がX軸又はY軸に平行な方向(すなわち、偏光板141a,141bの吸収軸と平行又は直交する方向)に配向するので、光が透過しない。本実施形態では、制御電極119a,119c及び補助容量電極119bを、この境界部分に設けているので、制御電極119a,119c及び補助容量電極119bを設けることによる開口率の低下を最小限にすることができる。
以下、図3及び図4を参照して、本実施形態の液晶表示装置の製造方法について説明する。
まず、TFT基板110のベースとなるガラス基板111を用意する。そして、このガラス基板111の上に例えばAl(アルミニウム)/Ti(チタン)を積層してなる金属膜を形成し、この金属膜をフォトリソグラフィ法によりパターニングして、ゲートバスライン112と、補助容量バスライン113とを形成する。この場合、例えばゲートバスライン112は、Y軸方向に約300μmのピッチで形成する。
次に、ガラス基板111の上側全面に例えばSiO2又はSiN等の絶縁物からなる第1の絶縁膜(ゲート絶縁膜)114を形成する。そして、この第1の絶縁膜114の上の所定の領域に、TFT118の活性層となる半導体膜(アモルファスシリコン膜又はポリシリコン膜)115を形成する。
次に、ガラス基板111の上側全面にSiN膜を形成し、フォトリソグラフィ法によりSiN膜をパターニングして、半導体膜115のチャネルとなる領域の上にチャネル保護膜116を形成する。
次に、ガラス基板111の上側全面に不純物を高濃度に導入した半導体膜からなるオーミックコンタクト層(図示せず)を形成する。その後、ガラス基板111の上に例えばTi/Al/Tiをこの順で積層してなる金属膜を形成し、この金属膜及びオーミックコンタクト層をフォトリソグラフィ法によりパターニングして、データバスライン117、ドレイン電極118a、ソース電極118b、制御電極119a,119c及び補助容量電極119bを形成する。この場合、例えばデータバスライン117は、X軸方向に約100μmのピッチで形成する。
次に、ガラス基板111の上側全面に例えばSiO2又はSiN等の絶縁物からなる第2の絶縁膜120を形成する。そして、この第2の絶縁膜120に、補助容量電極119bに到達するコンタクトホール120aを形成する。
次に、ガラス基板111の上側全面にITOをスパッタリングして、ITO膜を形成する。このITO膜は、コンタクトホール120aを介して補助容量電極119bと電気的に接続される。その後、ITO膜をフォトリソグラフィ法によりパターニングして、副画素電極121a〜121cを形成する。これらの副画素電極121a〜121cには、前述したように斜め方向に伸びるスリット122を形成する。
次いで、ガラス基板111の上側全面にポリイミドを塗布して配向膜を形成する。このようにして、TFT基板110が完成する。
次に、対向基板130の製造方法について説明する。
まず、対向基板130のベースとなるガラス基板131を用意する。そして、このガラス基板131の所定の領域上に、Cr等の金属又は黒色樹脂によりブラックマトリクス132を形成する。このブラックマトリクス132は、例えばTFT基板110側のゲートバスライン112、データバスライン117及びTFT118に対向する位置に形成する。
次に、赤色感光性樹脂、緑色感光性樹脂及び青色感光性樹脂を使用して、ガラス基板131の上に赤色、緑色及び青色のカラーフィルタ133を形成する。
次いで、ガラス基板131の上側全面にITOをスパッタリングしてコモン電極134を形成した後、コモン電極134の上にポリイミドを塗布して配向膜を形成する。このようにして、対向基板130が完成する。
このようにして製造したTFT基板110と対向基板130とをスペーサ(図示せず)を挟んで相互に対向させて配置し、両者の間に誘電率異方性が負の液晶を封入して液晶パネル100とする。液晶には、予め重合成分として例えばジアクリレートを、液晶に対し0.3wt%の割合で添加しておく。また、TFT基板110と対向基板130との間隔(セルギャップ)は例えば3.5〜4μmとする。
次いで、ゲートバスライン112に所定の信号を印加して各画素のTFT118をオン状態にし、更にデータバスライン117に電圧を印加して液晶分子を所定の方向に配向させた後、紫外線を照射して液晶層中にポリマーを形成する。
図6は、ポリマー形成時におけるデータバスライン117への印加電圧の変化を示す模式図である。但し、ここではTFT110による電圧降下は無視できるものとしている。この図6に示すように、直結画素領域のしきい値電圧(T−V特性のしきい値電圧:以下同じ)Vth1(1.8V)よりも若干高い交流電圧V1(この例では周波数100Hz、電圧2.1V)をデータバスライン117に印加し、30秒間保持して液晶分子の配向が安定するのを待つ。なお、このときの電圧V1は、液晶分子の配向の乱れをより確実に低減するために、Vth1<V1≦Vth1+1(V)とすることが好ましい。
次に、容量結合画素領域のしきい値電圧Vth2(3.3V)よりも若干高い交流電圧V2(この例では周波数100Hz、電圧3.8V)をデータバスライン117に印加し、30秒間保持して液晶分子の配向が安定するのを待つ。なお、このときの電圧V2は、液晶分子の配向の乱れをより確実に低減するために、Vth2<V2≦Vth2+1(V)とすることが好ましい。
次いで、通常使用時における最大印加電圧(白表示電圧:通常、4〜6V程度)よりも高い交流電圧V3(この例では周波数100Hz、電圧20V)をデータバスライン117に印加して15秒間保持し、その後紫外線(UV)を照射して液晶中の重合成分を重合させ、ポリマーを形成する。このようにして、ポリマーの形成が完了する。
図7は、紫外線照射前及び照射後における液晶分子の状態を模式的に示す図である。この図7において、150は液晶分子を示している。また、151aはTFT基板側に形成された配向膜であり、151bは対向基板側に形成された配向膜である。更に、152は液晶中に添加されたモノマーであり、153は紫外線照射によって形成されたポリマーである。
このようにして電圧印加時に液晶分子の倒れる方向を決定するポリマーを液晶層中に形成した後、図4に示すように、液晶パネル100の厚さ方向の両側にそれぞれ偏光板141a,141bを配置し、更に駆動回路及びバックライトを取り付ける。これにより、液晶表示装置が完成する。
上述したように、本実施形態においては、液晶中に添加した重合成分を重合する際に、まず直結画素領域のしきい値電圧Vth1よりも若干高い電圧V1を印加して一定の時間保持し、その後の容量結合画素領域のしきい値電圧Vth2よりも若干高い電圧V2を印加して一定の時間保持した後、所定の高電圧V3を印加するので、液晶分子の配向の乱れが抑制された状態でポリマーが形成される。これにより、液晶表示装置の表示品質が向上するという効果を奏する。
図8(a)は本実施形態により実際に製造した液晶表示装置の透過状態を示す図であり、図8(b)は比較例の液晶表示装置の透過状態を示す図である。なお、比較例の液晶表示装置は、TFTのオンと同時にデータバスラインに20Vの交流電圧を印加して一定の時間保持し、その後紫外線を照射して液晶層中にポリマーを形成している。これらの図8(a)と図8(b)との比較から、本実施形態により製造した液晶表示装置は、比較例に比べて液晶分子の配向の乱れによる暗部の発生が極めて少ないことがわかる。
(第2の実施形態)
以下、本発明の第2の実施形態について説明する。
図9は、第2の実施形態のポリマー形成時におけるデータバスラインへの印加電圧の変化を示す模式図である。なお、本実施形態において、TFT基板及び対向基板の構造は第1の実施形態と基本的に同じであるので、ここではそれらの説明を省略する。
図9に示すように、本実施形態においては、まず、直結画素領域のしきい値電圧Vth1よりも若干低い電圧V1をデータバスラインに印加し、一定時間保持する。
次に、直結画素領域のしきい値電圧Vth1よりも若干高い電圧V2をデータバスラインに印加し、一定時間保持する。その後、容量結合画素領域のしきい値電圧Vth2よりも若干低い電圧V3(但し、V3>V2)をデータバスラインに印加し、一定時間保持する。
次いで、容量結合画素領域のしきい値電圧Vth2よりも若干高い電圧V4をデータバスラインに印加して一定時間保持した後、紫外線を照射して液晶層中の重合成分を重合させ、ポリマーを形成する。
図10に示すように、データバスラインに電圧V4を印加して一定時間保持した後、更に実使用時にデータバスラインに印加される白表示電圧(4〜6V程度)よりも高い電圧V5(例えば17V)を印加し、一定時間保持した後に紫外線を照射して液晶層中にポリマーを形成してもよい。これにより、液晶分子が所定の方向に配向するまでの時間を短縮することができる。
本実施形態においては、第1の実施形態と同様の効果を得ることができる。また、滴下注入法によりTFT基板と対向基板との間に液晶を封入した液晶表示装置では、液晶を滴下したところに滴下痕と呼ばれる表示むらが発生することがあるが、本実施形態の方法によれば、滴下痕の発生が防止できるという効果もある。滴下痕が発生する理由や本実施形態の方法により滴下痕を防止できる理由は明確ではないが、以下のように考えることができる。
真空注入法では、例えばTFT基板の表示領域(画素がマトリクス状に配列された領域)の縁部に沿ってシール材を枠状に塗布した後、TFT基板上の数箇所に液晶を滴下する。そして、真空中でTFT基板と対向基板とを重ね合わせた後、紫外線照射又は熱処理によりシール材を硬化する。真空中において、液晶が滴下されていない部分では配向膜の表面に付着している水分が蒸発して除去されるのに対し、液晶を滴下した部分には配向膜の表面に水分が残ってしまう。この水分のために配向膜の表面の抵抗が部分的に異なって滴下痕が発生すると考えられる。本実施形態のように、液晶に交流の比較的高い電圧を印加することにより、ポリマー形成時に配向膜表面に部分的に残留した水分が液晶層中に分散されて、滴下痕の発生が回避できると考えられる。
以下、ポリマー形成時の条件を種々変えて液晶表示装置を製造し、液晶分子の配向性の良否を調べた結果について説明する。
(実験1)
まず、データバスラインに印加する電圧の変化と液晶分子の配向性との関係を調べた結果について説明する。
図3,図4に示すTFT基板と対向基板とを製造した。これらのTFT基板及び対向基板の表面には、それぞれJSR社製の配向膜材料を塗布して垂直配向膜を形成した。そして、これらのTFT基板及び対向基板の間に液晶を封入して液晶パネルとした。液晶にはメルク社製のN型液晶(誘電率異方性が負の液晶)を使用し、この液晶中に紫外線による重合可能なモノマー(ジアクリレート)を0.3wt%の割合で添加した。
次に、図11に示す各条件で液晶層に電圧を印加し、紫外線照射によりモノマーを重合して液晶層中にポリマーを形成した。その後、液晶パネルの両側にそれぞれ偏光板を配置し、バックライトを取り付けてサンプル1〜5の液晶表示装置を完成した。
次に、ゲートバスラインに所定の電圧を印加してTFTをオン状態とし、データバスラインに5Vの交流電圧を印加してサンプル1〜5の液晶表示装置の液晶の配向状態を観察した。但し、これらのサンプル1〜5の液晶表示装置の直結画素領域におけるしきい値電圧Vth1は2.2Vであり、容量結合画素領域におけるしきい値電圧Vth2は3.0Vであった。
その結果、図12に示すように、データバスラインにいきなり17Vの電圧V5を印加したサンプル1、電圧V1,V5を順番に印加したものの電圧V2,V3,V4を印加していないサンプル2、及び電圧V1,V2,V5を順番に印加したものの電圧V3,V4を印加していないサンプル3の液晶表示装置は、いずれもディスクリネーションが発生しており、液晶分子の配向性が悪いことが確認された。電圧V1,V2,V4,V5を順番に印加したものの電圧V3を印加していないサンプル4は、サンプル1〜3に比べてディスクリネーションの発生が少なく、良好な配向性を示した。しかし、配向が乱れた画素がパネル全体で数箇所発生していた。
一方、電圧V1〜V5を順番に印加して製造したサンプル5の液晶表示装置は、配向が乱れた画素がなく極めて良好な配向性を示した。この実験1の結果から、液晶層に電圧V1,V2,V3,V4,V5を順番に印加することにより、液晶分子の配向性が良好な液晶表示装置を製造することがわかる。
(実験2)
次に、印加電圧保持時間と液晶の配向性との関係について調べた結果について説明する。
図13に示すように、ポリマー形成時における電圧V1〜V5の印加時間を0.5秒から60秒の間で変化して液晶表示装置を製造し、それらの液晶表示装置の液晶分子の配向性の良否を評価した。その結果、図13に示すように、電圧印加時間が2秒から30秒の間であるサンプル7〜9の液晶表示装置については、いずれも配向性が良好であることが確認された。しかし、電圧印加時間が0.5秒と短いサンプル6の液晶表示装置は、配向性が悪いものであった。これは、液晶分子の配向が安定していないうちにポリマーが形成されたため、ポリマーによって不安定な配向状態が記憶され、それに従って液晶分子が配向するためと考えられる。
また、電圧印加時間が60秒と長いサンプル10の液晶表示装置は、配向性は良好であるものの、滴下痕が発生した。これは、電圧印加時間が長くなると液晶を滴下した部分に残留DCが蓄積されたためと考えられる。
この実験2から、電圧V1〜V5を印加する時間は、2〜30秒間とすることが好ましいことがわかる。
なお、本実施形態においては、第1の実施形態に比べて液晶層に印加する電圧の変化量を小さくしているので、各電圧V1〜V4を印加して保持する時間が、電圧印加により形成される液晶のドメインが安定する時間よりも短くてもよい。
(実験3)
次に、ポリマー形成時におけるデータバスラインへの印加電圧を直流とし、液晶分子の配向性の良否を調べた結果について説明する。
データバスラインに印加する電圧を直流とした以外は実験2と同様にして、液晶層中にポリマーを形成した。そして、これらの液晶表示装置の液晶分子の配向性を調べた。その結果を図14に示す。
この図14に示すように、電圧印加時間を2秒としたサンプル12及び電圧印加時間を10秒としたサンプル13の液晶表示装置は、いずれも配向性が良好であった。一方、電圧印加時間を30秒としたサンプル14、及び電圧印加時間を60秒としたサンプル15の液晶表示装置では、いずれも配向性は良好であるものの、滴下痕が発生していた。また、電圧印加時間を0.5秒としたサンプル11の液晶表示装置は、配向性が悪いものであった。
この実験3から、直流電圧を印加した場合は交流電圧を印加した場合に比べてプロセスマージンが狭くなることがわかる。
これらの実験1〜3の結果から、ポリマー形成時には、直結画素領域のしきい値電圧Vth1よりも若干低い電圧V1、直結画素領域のしきい値電圧Vth1と容量結合画素領域のしきい値電圧Vth2との間の電圧V2,V3(但し、V2<V3)、容量結合画素領域のしきい値電圧Vth2よりも若干高い電圧V4、通常使用時における白表示電圧よりも高い電圧V5を順番に印加することが好ましく、その場合の電圧印加時間は2〜30秒とすることが好ましく、直流電圧よりも交流電圧を印加することが好ましいことがわかる。
(第3の実施形態)
以下、本発明の第3の実施形態について説明する。
滴下注入法によりTFT基板と対向基板との間に液晶を封入する場合は、ビーズ状のスペーサを使用すると、液晶が広がるときにスペーサが移動してしまうのでパネル全体にスペーサを均一に分布させることができない。このため、滴下注入法によりTFT基板と対向基板との間に液晶を封入する場合は、TFT基板及び対向基板のいずれか一方に予めフォトレジストにより柱状のスペーサ(以下、フォトスペーサという)を形成している。通常、フォトスペーサは、ゲートバスラインとデータバスラインとの交差部に配置される。この交差部はブラックマトリクスにより遮光される部分であり、フォトスペーサによる開口率の低下を回避することができる。
しかしながら、図3に示すように容量結合画素電極を有する液晶表示装置の場合は、容量結合画素電極は直結画素電極に比べて印加電圧が低い分だけ液晶分子に対する配向規制力が弱いので、スペーサによる液晶分子の配向不良の影響が容量画素領域にまで及んでしまうことが判明した。
図15(a)は図1に示す液晶表示装置(容量結合画素電極を有しない液晶表示装置)の透過状態を示す図であり、図15(b)は図3に示す液晶表示装置(容量結合画素電極を有する液晶表示装置)の透過状態を示す図である。但し、いずれもゲートバスラインとデータバスラインとの交差部(図中丸で示す部分)にフォトスペーサを配置している。
この図15(a)と図15(b)との比較から、容量結合画素電極を有する液晶表示装置では、フォトスペーサによる配向異常の影響がブラックマトリクスの外側(すなわち、容量結合画素領域)にまで及んでいることがわかる。
そこで、本実施形態においては、フォトスペーサを容量結合画素領域から離れた位置に形成する。以下、図を参照して具体的に説明する。
図16は、本発明の第3の実施形態に係る液晶表示装置を示す平面図である。この図16において、図3と同一物には同一符号を付して、重複する部分の説明を省略する。
本実施形態においては、補助容量バスライン113とデータバスライン117とが交差する部分(直結画素領域に隣接する領域)にフォトスペーサ161を配置している。このフォトスペーサ161は対向基板側に形成されており、先端がTFT基板に接触してTFT基板と対向基板との間隔(セルギャップ)を一定に維持している。
フォトスペーサ161は、コモン電極の上にフォトレジストを塗布した後、露光及び現像工程を経て形成される。このフォトスペーサ161を形成した後、コモン電極及びフォトスペーサ161の表面に垂直配向膜が塗布される。
本実施形態に係る液晶表示装置を実際に製造し、フォトスペーサの周囲における配向状態を調べた。但し、液晶層中にポリマーを形成する際には、第2の実施形態のサンプル5に示す条件で液晶層に電圧を印加した。その結果、フォトスペーサによる液晶分子の配向の乱れはなく、配向性が良好であることが確認された。
なお、上記実施形態ではフォトスペーサを対向基板側に形成しているが、フォトスペーサをTFT基板側に形成してもよい。また、上記実施形態ではフォトスペーサを直結画素領域に隣接する領域に形成した場合について説明したが、直結画素領域内にフォトスペーサを形成してもよい。例えば、フォトスペーサを、補助容量バスライン113と重なる位置に形成することができる。
以下、本発明の諸態様を、付記としてまとめて記載する。
(付記1)1つの画素内に透過率−印加電圧特性が相互に異なる複数の副画素領域を有する液晶表示装置の製造方法において、
第1及び第2の基板間に重合成分を添加した液晶を封入する工程と、
前記複数の副画素領域の透過率−印加電圧特性のしきい値電圧よりも若干高い電圧を低い電圧から順に前記液晶に段階的に印加し、その後更に高い電圧を印加した状態で前記重合成分を重合させる工程と
を有することを特徴とする液晶表示装置の製造方法。
(付記2)前記第1の基板には、各画素毎にスイッチング素子と前記副画素領域毎に配置された副画素電極とが設けられ、前記副画素電極のうちの少なくとも1つは前記スイッチング素子に直接接続され、その他の副画素電極は容量結合を介して前記スイッチング素子に接続されていることを特徴とする付記1に記載の液晶表示装置の製造方法。
(付記3)前記容量結合を介して前記スイッチング素子に接続された副画素電極が配置された副画素領域の面積が、全副画素領域の面積の20乃至80%であることを特徴とする付記2に記載の液晶表示装置の製造方法。
(付記4)前記透過率−印加電圧のしきい値電圧をVthとしたときに、前記透過率−印加電圧のしきい値電圧よりも若干高い電圧が、Vth+1(V)以下の電圧であることを特徴とする付記1に記載の液晶表示装置の製造方法。
(付記5)各印加電圧における電圧保持時間が、2乃至60秒であることを特徴とする付記1に記載の液晶表示装置の製造方法。
(付記6)前記副画素電極はいずれも液晶分子の配向方向が相互に異なる2以上のドメイン制御領域に分割され、各ドメイン制御領域には相互に平行に配置された複数の帯状の微細電極部が設けられていることを特徴とする付記1に記載の液晶表示装置の製造方法。
(付記7)1つの画素内に透過率−印加電圧特性のしきい値電圧がVth1の第1の副画素領域と透過率−印加電圧特性のしきい値電圧がVth2(但し、Vth2>Vth1)の第2の副画素領域とを有する液晶表示装置の製造方法において、
第1及び第2の基板間に重合成分を添加した液晶を封入する工程と、
前記液晶に前記しきい値電圧Vth1よりも高い電圧V1(但し、Vth1<V1<Vth2)を印加して保持する工程と、
前記液晶に前記しきい値電圧Vth2よりも高い電圧V2を印加して保持する工程と、
前記液晶に前記電圧V2よりも高い電圧V3を印加しつつ前記液晶中の重合成分を重合させてポリマーを形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
(付記8)1つの画素内に透過率−印加電圧特性のしきい値電圧がVth1の第1の副画素領域と透過率−印加電圧特性のしきい値電圧がVth2(但し、Vth2>Vth1)の第2の副画素領域とを有する液晶表示装置の製造方法において、
第1及び第2の基板間に重合成分を添加した液晶を封入する工程と、
前記液晶に前記しきい値電圧Vth1よりも低い第1の電圧V1を印加して保持する工程と、
前記液晶に前記しきい値電圧Vth1よりも高く、前記しきい値電圧Vth2よりも低い第2の電圧V2を印加して保持する工程と、
前記液晶に前記第2の電圧V2よりも高く、前記しきい値電圧Vth2よりも低い第3の電圧V3を印加して保持する工程と、
前記液晶に前記しきい値電圧Vth2よりも高い第4の電圧V4を印加して保持する工程と、
前記液晶に前記第4の電圧V4又はそれよりも高い第5の電圧V5を印加しつつ、前記液晶中の重合成分を重合させてポリマーを形成する工程と
を有することを特徴とする液晶表示装置の製造方法。
(付記9)前記第1乃至第4の電圧V1〜V4を印加して保持する時間が、電圧印加により形成される液晶のドメインが安定する時間よりも短いことを特徴とする付記8に記載の液晶表示装置の製造方法。
(付記10)前記第1及び第2の基板間に、滴下注入法により液晶を封入することを特徴とする付記8に記載の液晶表示装置の製造方法。
(付記11)前記液晶に印加する電圧が、いずれも交流電圧であることを特徴とする付記8に記載の液晶表示装置の製造方法。
(付記12)前記第1の副画素領域又はそれに隣接する領域に、前記第1及び第2の基板間の間隔を決定するスペーサが配置されていることを特徴とする付記8に記載の液晶表示装置の製造方法。
(付記13)1つの画素内に透過率−印加電圧特性が相互に異なる複数の副画素領域を有する液晶表示装置において、
相互に対向して配置された第1及び第2の基板と、
前記第1及び第2の基板間に封入された液晶からなる液晶層と、
前記液晶層中に形成されて電圧印加時における液晶分子の配向方向を決めるポリマーと、
前記副画素領域のうち前記透過率−印加電圧特性のしきい値電圧が最も低い副画素領域又はそれに隣接する領域に配置されて前記液晶層の厚さを決定するスペーサと
を有することを特徴とする液晶表示装置。
(付記14)前記透過率−印加電圧特性のしきい値電圧が最も低い副画素領域に配置された副画素電極がスイッチング素子に直結しており、他の副画素領域に配置された副画素電極が容量結合を介して前記スイッチング素子に接続されていることを特徴とする付記13に記載の液晶表示装置。
(付記15)前記副画素電極はいずれも液晶分子の配向方向が相互に異なる2以上のドメイン制御領域に分割され、各ドメイン制御領域には相互に平行に配置された複数の帯状の微細電極部が設けられていることを特徴とする付記14に記載の液晶表示装置。