JP4994389B2 - 波形等化装置 - Google Patents

波形等化装置 Download PDF

Info

Publication number
JP4994389B2
JP4994389B2 JP2008545336A JP2008545336A JP4994389B2 JP 4994389 B2 JP4994389 B2 JP 4994389B2 JP 2008545336 A JP2008545336 A JP 2008545336A JP 2008545336 A JP2008545336 A JP 2008545336A JP 4994389 B2 JP4994389 B2 JP 4994389B2
Authority
JP
Japan
Prior art keywords
filter
tap
step size
tap coefficient
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008545336A
Other languages
English (en)
Other versions
JPWO2008062622A1 (ja
Inventor
洋介 木村
遥 高野
裕史 阿座上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008545336A priority Critical patent/JP4994389B2/ja
Publication of JPWO2008062622A1 publication Critical patent/JPWO2008062622A1/ja
Application granted granted Critical
Publication of JP4994389B2 publication Critical patent/JP4994389B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/14—Control of transmission; Equalising characterised by the equalising network used
    • H04B3/142—Control of transmission; Equalising characterised by the equalising network used using echo-equalisers, e.g. transversal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/005—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/03382—Single of vestigal sideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/03503—Tapped delay lines time-recursive as a combination of feedback and prediction filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/03687—Control of adaptation of step size
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03592—Adaptation methods
    • H04L2025/03598—Algorithms
    • H04L2025/03681—Control of adaptation
    • H04L2025/037—Detection of convergence state

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Picture Signal Circuits (AREA)

Description

本発明は、デジタル放送やデジタル無線通信のための受信機においてマルチパスによる妨害を除去する波形等化装置に関する。
デジタル放送やデジタル無線通信のための受信機には、マルチパス妨害を除去するための波形等化装置が搭載されている。マルチパス妨害とは、経路の違う複数の送信波が受信機に到達し、本来受信したい主波に干渉する干渉波（ゴースト）が観測されることをいう。波形等化装置は、このような妨害を受けた主波の復元を行う。
マルチパス妨害の干渉波としては、前ゴーストと後ゴーストとが生じ得る。前ゴーストは、主波よりも時間的に早く受信機に到達した送信波である。これに対し、後ゴーストは、主波よりも時間的に遅く受信機に到達した送信波である。
前ゴースト及び後ゴーストが含まれている受信波を等化するためには、ＦＩＲ（finite impulse response）フィルタとＩＩＲ（infinite impulse response）フィルタとを有する波形等化装置が用いられる。このような波形等化装置の例が、特許文献１に開示されている。この波形等化装置は、算出された演算精度制御値に応じて畳み込み演算の精度を変更することにより、低消費電力化、及び回路面積の縮小を図っている。
特開２００５−３９６８７号公報
しかし、このような波形等化装置は、入力信号に含まれるゴーストによっては、ＦＩＲタップ係数が誤収束することがある。すなわち、ＩＩＲフィルタが抑圧する後ゴーストの影響により、ＦＩＲフィルタのタップ係数が誤収束してしまい、波形等化性能を劣化させてしまうという問題があった。
本発明は、ＦＩＲフィルタとＩＩＲフィルタとを有する波形等化装置において、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することを目的とする。
本発明に係る波形等化装置は、入力信号に波形等化を行い、その結果を出力信号として出力する波形等化装置であって、前記入力信号と複数のタップ係数との間で畳み込み演算を行うＦＩＲ（finite impulse response）フィルタと、前記出力信号と複数のタップ係数との間で畳み込み演算を行うＩＩＲ（infinite impulse response）フィルタと、前記ＦＩＲフィルタの演算結果と前記ＩＩＲフィルタの演算結果とを加算し、その結果を前記出力信号として出力する加算部と、前記出力信号の誤差を検出して出力する誤差検出部と、前記ＦＩＲフィルタ及び前記ＩＩＲフィルタのタップ係数を前記誤差に基づいて更新するタップ係数更新部とを有する。前記タップ係数更新部は、前記波形等化装置の動作開始時から所定の条件が満たされるまでの間は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズを前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくし、前記所定の条件が満たされた後は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズと前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズとを等しくする。
これによると、波形等化装置の動作開始時から所定の条件が満たされるまでの間は、ＦＩＲフィルタのタップ係数を更新するためのステップサイズをＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくするので、ＩＩＲフィルタのタップ係数をＦＩＲフィルタのタップ係数より早く収束させることができる。したがって、ＩＩＲフィルタが抑圧するゴーストの影響により、ＦＩＲフィルタのタップ係数が誤収束することを防ぐことができる。
本発明によれば、ＦＩＲフィルタ及びＩＩＲフィルタのタップ係数を更新する際にステップサイズを適切に制御するので、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することができる。比較的簡単な回路を用いるので、回路面積をあまり増加させずに波形等化装置の波形等化性能を向上させることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は、本発明の実施形態に係る波形等化装置の構成を示すブロック図である。図１の波形等化装置は、ＦＩＲフィルタ１０と、ＩＩＲフィルタ２０と、加算器３２と、誤差検出部３４と、タップ係数更新部４０とを有している。この波形等化装置は、例えば、ＡＴＳＣ（Advanced Television Systems Committee） ＶＳＢ（vestigial-sideband）受信機において用いられる。図１の波形等化装置には、主波と干渉波（ゴースト）とを含む入力信号ＩＳが入力されている。この波形等化装置は、入力信号ＩＳから主波を復元して、得られた結果を出力信号ＥＳとして出力する。
ＦＩＲフィルタ１０は、入力信号ＩＳを遅延させて、互いに所定の時間ずつ異なる遅延を受けた複数のタップ値を求める。ＦＩＲフィルタ１０は、これらの複数のタップ値を用いて、入力信号ＩＳと、これらのタップ値にそれぞれ対応する複数のタップ係数との間で畳み込み演算を行い、その結果を信号ＦＯとして加算器３２に出力する。
ＩＩＲフィルタ２０は、図１の波形等化装置の出力信号ＥＳを遅延させて、互いに所定の時間ずつ異なる遅延を受けた複数のタップ値を求める。ＩＩＲフィルタ２０は、これらの複数のタップ値を用いて、出力信号ＥＳと、これらのタップ値にそれぞれ対応する複数のタップ係数との間で畳み込み演算を行い、その結果を信号ＩＯとして加算器３２に出力する。
加算器３２は、信号ＦＯと信号ＩＯとを加算し、その結果を出力信号ＥＳとして出力する。誤差検出部３４は、出力信号ＥＳと所望の信号との間の誤差ＥＲを検出し、タップ係数更新部４０に出力する。タップ係数更新部４０は、誤差ＥＲに従ってＦＩＲフィルタ１０及びＩＩＲフィルタ２０のタップ係数を更新する。
図２は、図１のＦＩＲフィルタ１０の構成例を示すブロック図である。ＦＩＲフィルタ１０は、ｎ−１個（ｎは自然数）の遅延器１２Ｂ，１２Ｃ，…，１２Ｉ，…，１２Ｎと、ｎ個の乗算器１４Ａ，１４Ｂ，…，１４Ｉ，…，１４Ｎと、加算器１６とを有している。
遅延器１２Ｂ〜１２Ｎは、直列に接続されており、各遅延器の出力が、次段の遅延器の入力に接続されている。遅延器１２Ｂ〜１２Ｎは、それぞれに入力された信号を遅延ＴＳだけ遅延させて出力する。遅延器１２Ｂの入力（入力信号ＩＳ）をタップ値ＦＴＰ１とし、遅延器１２Ｂ〜１２Ｎの出力をそれぞれタップ値ＦＴＰ２，ＦＴＰ３，…，ＦＴＰｎとする。タップ値ＦＴＰ１〜ＦＴＰｎには、タップ係数ＦＣ１，ＦＣ２，…，ＦＣｎがそれぞれ対応している。遅延ＴＳは、入力信号ＩＳのシンボル周期に等しい。
乗算器１４Ａは、タップ値ＦＴＰ１と、これに対応するタップ係数ＦＣ１との間で乗算を行い、乗算結果ＦＲ１を加算器１６に出力する。同様に、乗算器１４Ｂ〜１４Ｎはそれぞれ、タップ値ＦＴＰ２〜ＦＴＰｎのうちの対応するものと、タップ係数ＦＣ２〜ＦＣｎのうちの対応するものとの間で乗算を行い、乗算結果ＦＲ２〜ＦＲｎを加算器１６に出力する。加算器１６は、乗算器１４Ａ〜１４Ｎで求められた乗算結果を全て加算して、得られた結果を出力する。このような動作を繰り返し、ＦＩＲフィルタ１０は、入力信号ＩＳとタップ係数ＦＣ１〜ＦＣｎとの間で畳み込み演算を行い、その結果を信号ＦＯとして加算器３２に出力する。
図３は、図１のＩＩＲフィルタ２０の構成例を示すブロック図である。ＩＩＲフィルタ２０は、ｍ−１個（ｍは自然数）の遅延器２２Ｂ，２２Ｃ，…，２２Ｉ，…，２２Ｍと、ｍ個の乗算器２４Ａ，２４Ｂ，…，２４Ｉ，…，２４Ｍと、加算器２６とを有している。ＩＩＲフィルタ２０も、タップ数やタップ係数が異なる他は、図１のＦＩＲフィルタ１０とほぼ同様に構成されている。
遅延器２２Ｂ〜２２Ｍは、直列に接続されており、各遅延器の出力が、次段の遅延器の入力に接続されている。遅延器２２Ｂ〜２２Ｍは、それぞれに入力された信号を遅延ＴＳだけ遅延させて出力する。遅延器２２Ｂの入力（出力信号ＥＳ）をタップ値ＩＴＰ１とし、遅延器２２Ｂ〜２２Ｍの出力をそれぞれタップ値ＩＴＰ２，ＩＴＰ３，…，ＩＴＰｍとする。タップ値ＩＴＰ１〜ＩＴＰｍには、タップ係数ＩＣ１，ＩＣ１，…，ＩＣｍがそれぞれ対応している。
乗算器２４Ａ〜２４Ｍはそれぞれ、タップ値ＩＴＰ１〜ＩＴＰｍのうちの対応するものと、タップ係数ＩＣ１〜ＩＣｍのうちの対応するものとの間で乗算を行い、乗算結果ＩＲ１〜ＩＲｍを加算器２６に出力する。加算器２６は、乗算器２４Ａ〜２４Ｍで求められた乗算結果を全て加算して、得られた結果を出力する。このような動作を繰り返し、ＩＩＲフィルタ２０は、出力信号ＥＳとタップ係数ＩＣ１〜ＩＣｍとの間で畳み込み演算を行い、その結果を信号ＩＯとして加算器３２に出力する。
図１等においては、タップ係数ＦＣ１〜ＦＣｎをＦＣとして、タップ値ＦＴＰ１〜ＦＴＰｎをＦＴＰとして、タップ係数ＩＣ１〜ＩＣｍをＩＣとして、タップ値ＩＴＰ１〜ＩＴＰｍをＩＴＰとして、総称している。
図４は、図１のタップ係数更新部４０の構成例を示すブロック図である。タップ係数更新部４０は、乗算器５１，５２，５３，５４と、積分器５５，５６と、ステップサイズ制御部５８とを有している。ここでは、例として、ＬＭＳ（Least Mean Square）アルゴリズムを用いてタップ係数を更新する場合について説明する。
ステップサイズ制御部５８は、ＦＩＲフィルタ１０のフィルタ係数更新のためのＦＩＲステップサイズＳＳＦと、ＩＩＲフィルタ２０のフィルタ係数更新のためのＩＩＲステップサイズＳＳＩとを出力している。
例として、タップ係数ＦＣｉ及びＩＣｉの更新について説明する。乗算器５１は、誤差ＥＲとタップ値ＦＴＰｉとの乗算を行い、その乗算結果ＦＴｉを出力する。乗算器５２は、乗算結果ＦＴｉとＦＩＲステップサイズＳＳＦとの乗算を行い、その乗算結果ＦＭｉを積分器５５に出力する。積分器５５は、乗算結果ＦＭｉを累積し、その結果を新たなタップ係数ＦＣｉとしてＦＩＲフィルタ１０に出力する。乗算器５１，５２及び積分器５５は、このような処理をＦＩＲフィルタ１０の全てのタップ係数ＦＣ１〜ＦＣｎについて行う。
乗算器５３は、誤差ＥＲとタップ値ＩＴＰｉとの乗算を行い、その乗算結果ＩＴｉを出力する。乗算器５４は、乗算結果ＩＴｉとＩＩＲステップサイズＳＳＩとの乗算を行い、その乗算結果ＩＭｉを積分器５６に出力する。積分器５６は、乗算結果ＩＭｉを累積し、その結果を新たなタップ係数ＩＣｉとしてＩＩＲフィルタ２０に出力する。乗算器５３，５４及び積分器５６は、このような処理をＩＩＲフィルタ２０の全てのタップ係数ＩＣ１〜ＩＣｍについて行う。
図５は、図４のステップサイズ制御部５８の構成例を示すブロック図である。図５のステップサイズ制御部５８は、比較器６２と、カウンタ６４とを有している。
カウンタ６４は、図１の波形等化装置の動作開始時にカウント動作を開始し、波形等化装置の動作開始時からの経過時間を測定する。比較器６２は、カウンタ６４で測定された経過時間が切り替え閾値１００ｍｓに達するまでは、ＦＩＲステップサイズＳＳＦとして１／３２を出力し、ＩＩＲステップサイズＳＳＩとして１／８を出力する。また、比較器６２は、カウンタ６４で測定された時間が切り替え閾値１００ｍｓを越えた後には、ＦＩＲステップサイズＳＳＦ及びＩＩＲステップサイズＳＳＩとして１／８を出力する。
このように、動作開始時から所定の期間が経過するまでは、ＦＩＲステップサイズＳＳＦをＩＩＲステップサイズＳＳＩより小さくするので、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができる。したがって、ＩＩＲフィルタ２０が抑圧するゴーストの影響により、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。その結果、波形等化装置の波形等化性能を向上させることができる。
図６は、図５のステップサイズ制御部５８の変形例の構成を示すブロック図である。図６のステップサイズ制御部２５８は、比較器２６２と、微分器６６とを有している。
微分器６６は、ＩＩＲフィルタ２０からタップ係数ＩＣ１〜ＩＣｍを受け取り、これらのタップ係数のそれぞれについて微分値の絶対値を求め、更にこれらの絶対値の総和ＡＤＩを求めて比較器２６２に出力する。比較器２６２は、総和ＡＤＩと切り替え閾値とを比較し、その結果に応じてＦＩＲステップサイズＳＳＦを出力する。
比較器２６２には、切り替え閾値として０．０５が設定されているとする。比較器２６２は、総和ＡＤＩが０．０５以上である場合には、ＦＩＲステップサイズＳＳＦとして１／３２を出力し、ＩＩＲステップサイズＳＳＩとして１／８を出力する。また、比較器２６２は、総和ＡＤＩが０．０５よりも小さくなった場合には、ＦＩＲステップサイズＳＳＦ及びＩＩＲステップサイズＳＳＩとして１／８を出力する。
このように、図５のステップサイズ制御部５８に代えて図６のステップサイズ制御部２５８を用いた場合にも、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができ、ＩＩＲフィルタ２０が抑圧するゴーストの影響により、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。また、ＩＩＲフィルタが２０が抑圧すべき後ゴーストが存在しない場合には、ＦＩＲフィルタ１０のタップ係数の収束時間を短縮することができる。
図７は、図５のステップサイズ制御部５８の他の変形例の構成を示すブロック図である。図７のステップサイズ制御部３５８は、比較器３６２と、カウンタ６４と、微分器６６とを有している。
カウンタ６４及び微分器６６は、ぞれぞれ図５及び図６を参照して説明したものと同じである。すなわち、カウンタ６４は、図１の波形等化装置の動作開始時にカウント動作を開始し、波形等化装置の動作開始時からの経過時間を測定する。微分器６６は、ＩＩＲフィルタ２０からタップ係数ＩＣ１〜ＩＣｍを受け取り、これらのタップ係数のそれぞれについて微分値の絶対値を求め、更にこれらの絶対値の総和ＡＤＩを求めて比較器３６２に出力する。
比較器３６２には、切り替え閾値として例えば１００ｍｓが設定されている。比較器３６２は、総和ＡＤＩが所定値以上である場合には、切り替え閾値を大きくし、総和ＡＤＩが所定値よりも小さい場合には、切り替え閾値を小さくする。その他の点は、比較器６２と同様である。
このように、図５のステップサイズ制御部５８に代えて図７のステップサイズ制御部３５８を用いた場合にも、ＩＩＲフィルタ２０のタップ係数をＦＩＲフィルタ１０のタップ係数より早く収束させることができ、ＦＩＲフィルタ１０のタップ係数が誤収束することを防ぐことができる。
なお、以上の実施形態で示したＦＩＲステップサイズＳＳＦ、ＩＩＲステップサイズＳＳＩ、及び各切り替え閾値は一例であって、他の値であってもよい。また、ＦＩＲステップサイズＳＳＦは０であってもよい。
以上説明したように、本発明は、ＦＩＲフィルタのタップ係数が誤った値に収束することを防止することができるので、波形等化装置等について有用である。
本発明の実施形態に係る波形等化装置の構成を示すブロック図である。 図１のＦＩＲフィルタの構成例を示すブロック図である。 図１のＩＩＲフィルタの構成例を示すブロック図である。 図１のタップ係数更新部の構成例を示すブロック図である。 図４のステップサイズ制御部の構成例を示すブロック図である。 図５のステップサイズ制御部の変形例の構成を示すブロック図である。 図５のステップサイズ制御部の他の変形例の構成を示すブロック図である。
符号の説明
１０ ＦＩＲフィルタ
２０ ＩＩＲフィルタ
３２ 加算器
３４ 誤差検出部
４０ タップ係数更新部
６２，２６２，３６２ 比較器
６４ カウンタ
６６ 微分器

Claims (5)

  1. 入力信号に波形等化を行い、その結果を出力信号として出力する波形等化装置であって、
    前記入力信号と複数のタップ係数との間で畳み込み演算を行うＦＩＲ（finite impulse response）フィルタと、
    前記出力信号と複数のタップ係数との間で畳み込み演算を行うＩＩＲ（infinite impulse response）フィルタと、
    前記ＦＩＲフィルタの演算結果と前記ＩＩＲフィルタの演算結果とを加算し、その結果を前記出力信号として出力する加算部と、
    前記出力信号の誤差を検出して出力する誤差検出部と、
    前記ＦＩＲフィルタ及び前記ＩＩＲフィルタのタップ係数を前記誤差に基づいて更新するタップ係数更新部とを備え、
    前記タップ係数更新部は、
    前記波形等化装置の動作開始時から所定の条件が満たされるまでの間は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズを前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズより小さくし、
    前記所定の条件が満たされた後は、前記ＦＩＲフィルタのタップ係数を更新するためのステップサイズと前記ＩＩＲフィルタのタップ係数を更新するためのステップサイズとを等しくする
    ことを特徴とする波形等化装置。
  2. 請求項１に記載の波形等化装置において、
    前記所定の条件は、前記波形等化装置の動作開始時からの経過時間が所定の時間を越えることである
    ことを特徴とする波形等化装置。
  3. 請求項２に記載の波形等化装置において、
    前記経過時間を測定するカウンタと、
    前記カウンタで測定された前記経過時間が前記所定の時間を越えているか否かを判定する比較器とを更に備える
    ことを特徴とする波形等化装置。
  4. 請求項３に記載の波形等化装置において、
    前記ＩＩＲフィルタの複数のタップ係数のそれぞれについての微分値の絶対値の総和を求める微分器を更に備え、
    前記比較器は、
    前記総和が所定値以上である場合には、前記所定の時間を大きくし、前記総和が前記所定値よりも小さい場合には、前記所定の時間を小さくする
    ことを特徴とする波形等化装置。
  5. 請求項１に記載の波形等化装置において、
    前記所定の条件は、
    前記ＩＩＲフィルタの複数のタップ係数のそれぞれについての微分値の絶対値の総和が、所定値よりも小さいことである
    ことを特徴とする波形等化装置。
JP2008545336A 2006-11-22 2007-10-19 波形等化装置 Expired - Fee Related JP4994389B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008545336A JP4994389B2 (ja) 2006-11-22 2007-10-19 波形等化装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006315690 2006-11-22
JP2006315690 2006-11-22
PCT/JP2007/070457 WO2008062622A1 (fr) 2006-11-22 2007-10-19 Dispositif d'égalisation de forme d'onde
JP2008545336A JP4994389B2 (ja) 2006-11-22 2007-10-19 波形等化装置

Publications (2)

Publication Number Publication Date
JPWO2008062622A1 JPWO2008062622A1 (ja) 2010-03-04
JP4994389B2 true JP4994389B2 (ja) 2012-08-08

Family

ID=39429561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008545336A Expired - Fee Related JP4994389B2 (ja) 2006-11-22 2007-10-19 波形等化装置

Country Status (6)

Country Link
US (1) US8165192B2 (ja)
EP (1) EP2043280A1 (ja)
JP (1) JP4994389B2 (ja)
KR (1) KR20090010038A (ja)
CN (1) CN101490972A (ja)
WO (1) WO2008062622A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5565049B2 (ja) * 2010-03-31 2014-08-06 富士通株式会社 制御装置及び方法、並びに信号処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508959A (ja) * 1996-11-19 2001-07-03 トムソン マルチメデイア ソシエテ アノニム スパース適応型等化フィルタ
JP2001267981A (ja) * 2000-03-17 2001-09-28 Nec Corp 等化器
JP2002540728A (ja) * 1999-03-30 2002-11-26 ザ ユニバーシティ オブ ブリストル 適応フィルタ等化技術
JP2005039687A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 波形等化装置
JP2005528854A (ja) * 2002-06-04 2005-09-22 クゥアルコム・インコーポレイテッド 判定フィードバックイコライザと線形イコライザとを選択する受信機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5901075A (en) * 1995-12-22 1999-05-04 Lucent Technologies Inc. Performance of an adaptive weight FIR filter having a timeshared tap weight processor
JP3216704B2 (ja) * 1997-08-01 2001-10-09 日本電気株式会社 適応アレイ装置
US6426972B1 (en) * 1998-06-19 2002-07-30 Nxtwave Communications Reduced complexity equalizer for multi mode signaling
US6711205B1 (en) * 1998-09-25 2004-03-23 Intel Corporation Tone detector for use in a modem
US6661848B1 (en) * 1998-09-25 2003-12-09 Intel Corporation Integrated audio and modem device
US6490628B2 (en) * 1998-09-25 2002-12-03 Intel Corporation Modem using a digital signal processor and a signal based command set
US6351781B1 (en) * 1998-09-25 2002-02-26 Intel Corporation Code swapping techniques for a modem implemented on a digital signal processor
US7050491B2 (en) * 2001-10-15 2006-05-23 Mcdonald James Douglas Adaptive equalization of digital modulating signal recovered from amplitude-modulated signal subject to multipath

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508959A (ja) * 1996-11-19 2001-07-03 トムソン マルチメデイア ソシエテ アノニム スパース適応型等化フィルタ
JP2002540728A (ja) * 1999-03-30 2002-11-26 ザ ユニバーシティ オブ ブリストル 適応フィルタ等化技術
JP2001267981A (ja) * 2000-03-17 2001-09-28 Nec Corp 等化器
JP2005528854A (ja) * 2002-06-04 2005-09-22 クゥアルコム・インコーポレイテッド 判定フィードバックイコライザと線形イコライザとを選択する受信機
JP2005039687A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd 波形等化装置

Also Published As

Publication number Publication date
JPWO2008062622A1 (ja) 2010-03-04
WO2008062622A1 (fr) 2008-05-29
US20100013570A1 (en) 2010-01-21
US8165192B2 (en) 2012-04-24
KR20090010038A (ko) 2009-01-28
EP2043280A1 (en) 2009-04-01
CN101490972A (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
KR101025416B1 (ko) 추정된 채널 임펄스 응답에 기초한 이퀄라이저의 탭 초기화
JP4773294B2 (ja) 適応等化装置及び受信装置
WO2003010936A1 (en) Software definable block adaptive decision feedback equalizer
US9674012B2 (en) Decision feedback equalizer and control method thereof
WO2014107835A1 (en) Apparatus and methods for estimating optical ethernet data sequences
KR100320213B1 (ko) 리얼 및 콤플렉스 겸용 채널 등화기
TW201312981A (zh) 時序恢復模組與時序恢復方法
JP4783432B2 (ja) 波形等化装置
TWI407735B (zh) 用於通訊接收機中的等化系統與執行等化的方法
JP4994389B2 (ja) 波形等化装置
KR0124597B1 (ko) 에이치디티브이(hdtv)용 채널등화기
JP4829977B2 (ja) 波形等化装置
US6993071B2 (en) Low-cost high-speed multiplier/accumulator unit for decision feedback equalizers
JP4283689B2 (ja) 波形等化装置
US8977666B2 (en) Adaptive filter with reduced computational complexity
US20050063498A1 (en) Method for updating coefficients in decision feedback equalizer
CN101304495A (zh) 一种重影消除均衡器
WO2012117655A1 (ja) 波形等化装置
CN117792836A (zh) 最大似然序列的检测电路、检测方法、装置和电子设备
US20070260659A1 (en) Computing Filter Coefficients for an Equalizer in a Communication Receiver
Savitha et al. Implementation of efficient LMS adaptive filter with low-adaptation delay
Park et al. An efficient equalizer architecture using tap allocation memory for HDTV channel
CN111107025A (zh) Gfsk接收机中的自适应均衡器
Peng et al. Hybrid DFSF-BP equalization for ATSC DTV receivers
KR20070075493A (ko) 등화기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees