JP4985497B2 - 半田付け方法 - Google Patents
半田付け方法 Download PDFInfo
- Publication number
- JP4985497B2 JP4985497B2 JP2008072207A JP2008072207A JP4985497B2 JP 4985497 B2 JP4985497 B2 JP 4985497B2 JP 2008072207 A JP2008072207 A JP 2008072207A JP 2008072207 A JP2008072207 A JP 2008072207A JP 4985497 B2 JP4985497 B2 JP 4985497B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- jig
- semiconductor element
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
先ず支持台11上に基板支持治具14を、位置決め部16と係合して位置決めされた状態で載置する。次に基板支持治具14の凹部14a内に半導体素子13及び半田18を配置する。その結果、図1(a)に示すように、支持台11上に配置された基板支持治具14の凹部14a内に半導体素子13及び半田18が収容された状態になる。
(1)支持台11上に基板12をその下面に半田付けされる半導体素子13上に配置された半田18と所定間隔を設けて支持するとともに半導体素子13の位置決めを行う基板支持治具14を介して支持し、基板12の上面にはその上面に半田付けされる半導体素子13を基板12との間に半田18を配置して位置決めされた状態で載置する。そして、その状態で基板12、半導体素子13、半田18及び基板支持治具14の全体を加熱して半田を溶融させることにより半導体素子13が基板12に半田付けされる。したがって、半導体素子13の仮固定のための乾燥工程や基板12を反転させる工程を設ける必要がなく、使用できる半田18がクリーム状半田ペーストに限定されず、両面同時に半導体素子13を基板12に半田付けすることができる。
○ 基板支持治具14及び位置決め治具15は、それぞれ1個の半導体素子13及び半田18の位置決めを行う構成に代えて、図3(a),(b)に示すように、1個の基板支持治具14又は位置決め治具15が複数の半導体素子13及び半田18を位置決めする構成にしてもよい。
○ 絶縁基板21は絶縁層としてセラミック板を備えるセラミック基板に限らず、金属板の上に絶縁樹脂層を介して金属回路(回路パターン22)が形成されたものであってもよい。
○ 半田付けに使用する半田18は板状(シート状)半田に限らず、半田ペーストを使用してもよい。
(1)請求項1〜請求項4に記載の発明において、前記基板は、アルミニウム系金属で形成されたヒートシンクと、その上に接合されるとともに、表面に絶縁層を介して回路パターンが形成された複数の絶縁基板とで構成されている。
Claims (4)
- 基板の両面に被接合部品を半田を介して接合する半田付け方法であって、
前記基板の下面とその下面に半田付けされる被接合部品上に配置された半田とが所定間隔離間した状態で前記被接合部品の位置決めを行う基板支持治具により、前記基板の下面を支持するとともに、前記基板の上面にその上面に半田付けされる被接合部品を前記基板との間に半田を配置した状態で位置決め治具により位置決め載置する被接合部品位置決め工程と、
前記被接合部品位置決め工程に続いて、前記基板、被接合部品、半田、基板支持治具及び位置決め治具の全体を加熱して半田を溶融させて、前記基板の両面同時に被接合部品の半田付けを行う半田付け工程と、
を含むことを特徴とする半田付け方法。 - 前記基板支持治具は、前記基板の下面に半田付けされる被接合部品の半田付けされる面と反対側の面を支持する支持面を備えている請求項1に記載の半田付け方法。
- 前記加熱には誘導加熱が使用される請求項1又は請求項2に記載の半田付け方法。
- 前記被接合部品は半導体素子であり、前記被接合部品の位置決めを行う前記基板支持治具及び位置決め治具はカーボンで形成されている請求項1〜請求項3のいずれか一項に記載の半田付け方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072207A JP4985497B2 (ja) | 2008-03-19 | 2008-03-19 | 半田付け方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072207A JP4985497B2 (ja) | 2008-03-19 | 2008-03-19 | 半田付け方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231379A JP2009231379A (ja) | 2009-10-08 |
JP4985497B2 true JP4985497B2 (ja) | 2012-07-25 |
Family
ID=41246483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008072207A Expired - Fee Related JP4985497B2 (ja) | 2008-03-19 | 2008-03-19 | 半田付け方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985497B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5447201B2 (ja) * | 2010-06-10 | 2014-03-19 | 株式会社豊田自動織機 | はんだ付け装置 |
CN111727494B (zh) * | 2018-02-14 | 2023-09-08 | 库利克和索夫工业公司 | 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机 |
KR102403214B1 (ko) * | 2021-03-30 | 2022-05-30 | 주식회사 비에스테크닉스 | 유도가열을 이용한 mid 솔더링 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296731U (ja) * | 1989-01-20 | 1990-08-01 | ||
JPH04103194A (ja) * | 1990-08-22 | 1992-04-06 | Fujitsu Ltd | 表面実装構造プリント配線板ユニットの製造方法及び部品実装用治具 |
JPH05160563A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ltd | プリント板ユニットの実装方法 |
JP2002111282A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 電子部品の実装方法 |
-
2008
- 2008-03-19 JP JP2008072207A patent/JP4985497B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009231379A (ja) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582040B2 (ja) | 半導体装置の製造方法、半導体装置およびイグナイタ装置 | |
JP2923096B2 (ja) | テープキャリアパッケージおよび高周波加熱はんだ接合装置 | |
JP4985497B2 (ja) | 半田付け方法 | |
JP2020136449A (ja) | 半導体装置の製造方法 | |
JP2009188327A (ja) | パワーモジュールとその製造方法 | |
WO2012093509A1 (ja) | 半導体装置およびその製造方法 | |
JP2009081246A (ja) | 半導体実装基板及びその製造方法 | |
JP4919614B2 (ja) | 太陽電池装置、及び太陽電池装置の製造方法 | |
JP2007243050A (ja) | 熱電モジュール及びその製造方法 | |
JP2008147555A (ja) | 半田付け方法及び錘並びに電子機器の製造方法 | |
JPH08293668A (ja) | プリント基板と電子部品のはんだ付け方法 | |
JP4424226B2 (ja) | 熱電変換モジュールおよび熱電変換モジュールにおけるポスト電極の固定方法 | |
JP4905019B2 (ja) | パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール | |
JP2008306052A (ja) | 回路基板及び電子機器 | |
JP5145168B2 (ja) | 半導体装置 | |
JP2008132508A (ja) | はんだ接合装置 | |
JP2009031111A (ja) | 半導体集積装置ソケットモジュール | |
JP2013149739A (ja) | 電子機器モジュール | |
JP2009170543A (ja) | 電力変換装置およびその製造方法 | |
JP2822496B2 (ja) | プリント配線板へのリードピンの半田付け方法 | |
JP2009289978A (ja) | 挿入リード部品はんだ付け治具 | |
JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
JP2011066359A (ja) | 半田付け方法および半田付け装置 | |
JP2005064379A (ja) | 配線基板およびその製造方法 | |
JP2010183013A (ja) | 回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4985497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |