JP4985452B2 - ベクトル処理装置 - Google Patents
ベクトル処理装置 Download PDFInfo
- Publication number
- JP4985452B2 JP4985452B2 JP2008033787A JP2008033787A JP4985452B2 JP 4985452 B2 JP4985452 B2 JP 4985452B2 JP 2008033787 A JP2008033787 A JP 2008033787A JP 2008033787 A JP2008033787 A JP 2008033787A JP 4985452 B2 JP4985452 B2 JP 4985452B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- flag
- stage
- issue stage
- issue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 238000003672 processing method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 2
- 230000002860 competitive effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 102100034033 Alpha-adducin Human genes 0.000 description 2
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 2
- 101001033699 Homo sapiens Insulinoma-associated protein 2 Proteins 0.000 description 2
- 102100039093 Insulinoma-associated protein 2 Human genes 0.000 description 2
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 208000029589 multifocal lymphangioendotheliomatosis-thrombocytopenia syndrome Diseases 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Description
図2は、本発明の実施形態によるベクトル処理装置の構成を示している。
次に、図3、図4に示される具体例を用いて、本発明の実施形態によるベクトル処理装置の動作を説明する。図3は、従来のベクトル処理装置、及び、本発明の実施形態によるベクトル処理装置の動作を示すタイミングチャートである。図3では、命令間でリソースの競合があるケースについて本発明と従来技術とを比較している。ここで、図3において、
命令X1:VD0/V0<−V0+V1
命令X2:VD4<−V6+V7
命令X3:VD8/V0<−V2*V3
命令X4:VD12<−V4*V5
とする。図4は、ベクトル演算処理装置の概略図である。
以上の説明により、本発明のベクトル処理装置によれば、命令と先行命令とでリソースが競合した場合、競合関係をフラグ化することにより、多くの命令を命令発行ステージにエントリできる。また、命令と先行命令とで調停を行い、優先順序が高く発行可能な命令から発行することにより、リソースを効率良く使用することができる。
2 命令デコーダ、
3 第2命令デコードステージ、
4 リソース一致検出回路、
5 A0命令発行ステージ優先フラグ、
6 A0命令発行ステージ、
7 M0命令発行ステージ優先フラグ、
8 M0命令発行ステージ、
9 BUSYフラグ、
10 A0命令発行チェック回路、
11 M0命令発行チェック回路、
12 A0優先チェック回路、
13 M0優先チェック回路、
14 発行指示、
15 発行指示、
16 A0命令発行ステージ順序フラグ、
17 M0命令発行ステージ順序フラグ、
21〜28 ベクトルデータレジスタ(VDR)、
29〜36 ベクトルレジスタ(VAR)、
37 ベクトル演算器(ADD0)、
38 ベクトル演算器(MLT0)、
39 ベクトル演算器(MLT1)、
40 ベクトル演算器(ADD1)、
41 X−BARスイッチ、
101 第1命令デコードステージ、
102 命令デコーダ、
103 第2命令デコードステージ、
104 リソース一致検出回路
105 命令発行ステージ(0系)、
106 命令発行ステージ(1系)、
107 BUSYフラグ、
108 発行チェック回路、
109 発行指示、
110 選択指示、
111 選択部、
Claims (7)
- 命令がセットされる命令デコードステージと、
複数の命令発行ステージと、
それぞれ前記複数の命令発行ステージに対応する複数のチェック回路と、
前記命令デコードステージにセットされた命令と前記複数の命令発行ステージにセットされている命令間でリソースの一致があるか否かを検出するリソース一致検出回路と、
を具備し、
前記リソース一致検出回路は、
前記命令デコードステージにセットされた命令を、前記複数の命令発行ステージのうちの、空いている自命令発行ステージにセットするときに、
前記複数の命令発行ステージにセットされた命令のうち、前記自命令発行ステージにセットされる命令と使用する前記リソースが一致し、かつ、実行順序が変更できない命令に対応するフラグを、前記自命令発行ステージの順序フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にセットし、
前記複数の命令発行ステージにセットされた命令のうち、前記自命令発行ステージにセットされる命令と使用する前記リソースが一致し、かつ、実行順序が変更できる命令に対応するフラグを、前記自命令発行ステージの優先度フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にセットし、
前記複数のチェック回路は、前記自命令発行ステージの順序フラグ、前記自命令発行ステージの優先フラグに従って調停を行い、前記調停の結果に基づいて、前記自命令発行ステージにセットされた命令を発行する、
ベクトル処理装置。 - 前記複数のチェック回路は、
前記自命令発行ステージにセットされた命令が使用するリソースが空いているかをBUSYフラグでチェックし、先行命令に順序を保障しなければならない命令があるか否かを前記自命令発行ステージの順序フラグでチェックする命令発行チェック回路と、
前記命令発行チェック回路によるチェックの結果、前記BUSYフラグがセットされていなく、前記自命令発行ステージの順序フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にフラグがセットされていない場合、前記自命令発行ステージの優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にフラグがセットされているか否かをチェックする優先チェック回路と、
を備え、
前記優先チェック回路は、
前記自命令発行ステージの前記優先フラグにフラグがセットされていない場合、
前記自命令発行ステージの命令を発行し、
前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをセットし、
前記自命令発行ステージをリセットし、
前記複数の命令発行ステージの優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のうちの、前記自命令発行ステージのフラグをリセットし、
前記複数の命令発行ステージの順序フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のうちの、前記自命令発行ステージのフラグをリセットし、
前記自命令発行ステージの命令処理が終了したときに、前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをリセットする、
請求項1に記載のベクトル処理装置。 - 前記優先チェック回路は、
前記自命令発行ステージの前記優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のフラグに対応する命令発行ステージの命令が発行可能であるか否かをチェックし、
前記優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のフラグに対応する命令発行ステージの命令が発行可能ではない場合、
前記自命令発行ステージの命令を発行し、
前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをセットし、
前記自命令発行ステージをリセットし、
前記自命令発行ステージの命令処理が終了したときに、前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをリセットする、
請求項2に記載のベクトル処理装置。 - 前記命令がセットされる第1命令デコードステージと、
前記第1命令デコードステージにセットされた前記命令をデコードする命令デコーダと、
前記命令デコードステージであり、前記命令デコーダによりデコードされた前記命令がセットされる第2命令デコードステージと、
を更に具備する請求項1〜3のいずれかに記載のベクトル処理装置。 - 命令デコードステージと複数の命令発行ステージとを具備するコンピュータを用いる方法であって、
命令を前記命令デコードステージにセットするステップと、
前記命令デコードステージにセットされた命令と前記複数の命令発行ステージにセットされている命令間でリソースの一致があるか否かを検出するステップと、
前記命令デコードステージにセットされた命令を、前記複数の命令発行ステージのうちの、空いている自命令発行ステージにセットするときに、
前記複数の命令発行ステージにセットされた命令のうち、前記自命令発行ステージにセットされる命令と使用する前記リソースが一致し、かつ、実行順序が変更できない命令に対応するフラグを、前記自命令発行ステージの順序フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にセットするステップと、
前記複数の命令発行ステージにセットされた命令のうち、前記自命令発行ステージにセットされる命令と使用する前記リソースが一致し、かつ、実行順序が変更できる命令に対応するフラグを、前記自命令発行ステージの優先度フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にセットするステップと、
前記自命令発行ステージの順序フラグ、前記自命令発行ステージの優先フラグに従って調停を行い、前記調停の結果に基づいて、前記自命令発行ステージにセットされた命令を発行するステップと、
を具備するベクトル処理方法。 - 前記命令を発行するステップは、
前記自命令発行ステージにセットされた命令が使用するリソースが空いているかをBUSYフラグでチェックし、先行命令に順序を保障しなければならない命令があるか否かを前記自命令発行ステージの順序フラグでチェックするステップと、
前記チェックするステップによるチェックの結果、前記BUSYフラグがセットされていなく、前記自命令発行ステージの順序フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にフラグがセットされていない場合、前記自命令発行ステージの優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にフラグがセットされているか否かをチェックするステップと、
を備え、
前記自命令発行ステージの優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にフラグがセットされているか否かをチェックするステップは、
前記自命令発行ステージの前記優先フラグにフラグがセットされていない場合、
前記自命令発行ステージの命令を発行するステップと、
前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをセットするステップと、
前記自命令発行ステージをリセットするステップと、
前記複数の命令発行ステージの優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のうちの、前記自命令発行ステージのフラグをリセットするステップと、
前記複数の命令発行ステージの順序フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のうちの、前記自命令発行ステージのフラグをリセットするステップと、
前記自命令発行ステージの命令処理が終了したときに、前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをリセットするステップと、
を備える請求項5に記載のベクトル処理方法。 - 前記自命令発行ステージの優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域にフラグがセットされているか否かをチェックするステップは、
前記自命令発行ステージの前記優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のフラグに対応する命令発行ステージの命令が発行可能であるか否かをチェックするステップと、
前記優先フラグに含まれる前記命令発行ステージ毎のフラグ格納領域のフラグに対応する命令発行ステージの命令が発行可能ではない場合、
前記自命令発行ステージの命令を発行するステップと、
前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをセットするステップと、
前記自命令発行ステージをリセットするステップと、
前記自命令発行ステージの命令処理が終了したときに、前記自命令発行ステージにセットされた命令が使用するリソースの前記BUSYフラグをリセットするステップと、
を更に備える請求項6に記載のベクトル処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008033787A JP4985452B2 (ja) | 2008-02-14 | 2008-02-14 | ベクトル処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008033787A JP4985452B2 (ja) | 2008-02-14 | 2008-02-14 | ベクトル処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009193378A JP2009193378A (ja) | 2009-08-27 |
JP4985452B2 true JP4985452B2 (ja) | 2012-07-25 |
Family
ID=41075325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008033787A Expired - Fee Related JP4985452B2 (ja) | 2008-02-14 | 2008-02-14 | ベクトル処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4985452B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5871298B2 (ja) * | 2009-09-10 | 2016-03-01 | Necプラットフォームズ株式会社 | 情報処理装置、情報処理方法及び情報処理プログラム |
JP5834997B2 (ja) | 2012-02-23 | 2015-12-24 | 株式会社ソシオネクスト | ベクトルプロセッサ、ベクトルプロセッサの処理方法 |
JP6105307B2 (ja) * | 2013-02-07 | 2017-03-29 | Necプラットフォームズ株式会社 | 命令実行制御装置、命令実行制御システム、命令実行制御方法、及び、命令実行制御プログラム |
JP6926681B2 (ja) | 2017-05-31 | 2021-08-25 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
JP7115203B2 (ja) | 2018-10-10 | 2022-08-09 | 富士通株式会社 | 演算処理装置および演算処理装置の制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61180370A (ja) * | 1986-01-10 | 1986-08-13 | Hitachi Ltd | データ処理装置 |
JPH03263265A (ja) * | 1990-03-14 | 1991-11-22 | Koufu Nippon Denki Kk | ベクトル処理装置 |
JP3473506B2 (ja) * | 1999-07-05 | 2003-12-08 | 日本電気株式会社 | パイプライン処理装置 |
US6643767B1 (en) * | 2000-01-27 | 2003-11-04 | Kabushiki Kaisha Toshiba | Instruction scheduling system of a processor |
JP5007860B2 (ja) * | 2007-04-17 | 2012-08-22 | エヌイーシーコンピュータテクノ株式会社 | ベクトル処理装置 |
-
2008
- 2008-02-14 JP JP2008033787A patent/JP4985452B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009193378A (ja) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3547482B2 (ja) | 情報処理装置 | |
JP5850774B2 (ja) | 半導体集積回路装置及びそれを用いたシステム | |
JP4996654B2 (ja) | プロセッサ | |
WO1994016385A1 (en) | System and method for assigning tags to instructions to control instruction execution | |
JP2011118743A (ja) | ベクトル型計算機及びベクトル型計算機の命令制御方法 | |
US20130036426A1 (en) | Information processing device and task switching method | |
JP4985452B2 (ja) | ベクトル処理装置 | |
JP2006185348A (ja) | マルチプロセッサシステム及びロックフラグ操作方法 | |
EP2159691B1 (en) | Simultaneous multithreaded instruction completion controller | |
JP2008310693A (ja) | 情報処理装置 | |
JP5316407B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP7225745B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP5382113B2 (ja) | 記憶制御装置及びその制御方法 | |
JPH0916409A (ja) | マイクロコンピュータ | |
JPH0461390B2 (ja) | ||
JP7032647B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP5007860B2 (ja) | ベクトル処理装置 | |
US20150052307A1 (en) | Processor and control method of processor | |
WO2018138975A1 (ja) | 演算処理装置および情報処理システム | |
JP6344022B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
US7124288B2 (en) | Programmable unit with a stack buffer storage device configurable into discrete shadow storage elements accessible by a plurality of command execution units | |
US11720498B2 (en) | Arithmetic processing device and arithmetic processing method | |
JP6340887B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP3102399B2 (ja) | データ処理装置及び方法 | |
WO2012077516A1 (ja) | プログラマブルコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120402 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120416 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4985452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |