JP4027147B2 - パッケージ基板の製造方法 - Google Patents
パッケージ基板の製造方法 Download PDFInfo
- Publication number
- JP4027147B2 JP4027147B2 JP2002117117A JP2002117117A JP4027147B2 JP 4027147 B2 JP4027147 B2 JP 4027147B2 JP 2002117117 A JP2002117117 A JP 2002117117A JP 2002117117 A JP2002117117 A JP 2002117117A JP 4027147 B2 JP4027147 B2 JP 4027147B2
- Authority
- JP
- Japan
- Prior art keywords
- dry film
- plating
- film resist
- manufacturing
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載するためのパッケージ基板の技術分野に属するものである。
【０００２】
【従来の技術】
近年、半導体の分野では、携帯情報機器の普及によりＣＳＰ（Chip Size Package 又は Chip Scale Package)と呼ばれる超小型パッケージの開発が進められており、例えば、ＱＦＮ（Quad Flatpack Non-leaded package) 、ＢＧＡ（Ball Grid Array package)、ＬＧＡ（Land Grid Array package)のように外部端子がパッケージ内部に内蔵された表面実装型パッケージが急速に採用されている。
【０００３】
このＣＳＰと呼ばれる半導体パッケージは、材料構成及び構造上から様々なタイプがあり、パッケージ基板（またはインターポーザとも言う）としてポリイミドのテープ材、ガラスエポキシ基材、セラミック基材３タイプと従来のモールド成形タイプの４種類に分類され、さらに半導体素子実装基板に対する向きによりフエースアップ又はフェースダウンに分類される。
【０００４】
【発明が解決しようとする課題】
上記のように種々のタイプのＣＳＰの開発が行われているが、有機基板又はセラミック基板を用いたＢＧＡやＬＧＡなどのグリッドアレイ型の半導体パッケージは、多ピン化の要求に対して、２列以上の配列は容易に加工ができるものの、半導体素子搭載面と外部接続用端子面との導通をとるためにビアホール加工を施したり、電気的に接合せしめるためのめっき加工を施したりする必要があることから高価な部材となる。このため、リードフレームのようなメタル単体での外部端子の多列化多ピン化の要求が出てきている。
【０００５】
この要求はいわゆるＱＦＮ構造における外部端子の多列化多ピン化である。ＱＦＮは安価であるものの、メタル単体での加工のため、外部端子はパッケージの外周に１列又は２列までの加工が限界とされており、リードフレームはその構造からして変形に充分留意しながら使用されなければならない。このように、安価でかつ多列化多ピン化の図れるＱＦＮが求められてはいるが、変形の問題からＱＦＮ構造では多列化多ピン化の製造が困難であるという問題点がある。
【０００６】
本発明は、上記のような事情に鑑みてなされたものであり、その目的とするところは、安価でかつ多列化多ピン化の図れるＱＦＮ構造のパッケージ基板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るパッケージ基板の製造方法の第１のタイプは、グリッドアレイ型の半導体パッケージに用いられるパッケージ基板の製造方法であって、金属基材の片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジストを、もう一方の面にエッチングマスク用の剥離型ドライフィルムレジストをそれぞれ積層した後、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光するとともに、剥離型ドライフィルムレジストを配線引回し用のネガパターンがパターニングされるようなフォトマスクにより露光し、次いで、それぞれを現像してから、永久ドライフィルムレジストに保護フィルムでマスキングをして金属基材にエッチング加工を施した後、その保護フィルムを剥離するとともに剥離型ドライフィルムを剥離し、次いで、金属基材面のボンディング部にボンディング用の貴金属めっきを施すことを特徴とする。
【０００８】
また、同様の目的を達成するため、本発明に係るパッケージ基板の製造方法の第２のタイプは、グリッドアレイ型の半導体パッケージに用いられるパッケージ基板の製造方法であって、金属基材の片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジストを、もう一方の面にめっきマスク用の剥離型ドライフィルムレジストをそれぞれ積層した後、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光するとともに、剥離型ドライフィルムレジストを配線引回し用のポジパターンがパターニングされるようなフォトマスクにより露光し、次いで、それぞれを現像してから、永久ドライフィルムレジストに保護フィルムでマスキングをして金属基材面のボンディング部にボンディング用の貴金属めっきを施した後、剥離型ドライフィルムレジストを剥離し、貴金属めっきをマスクとして金属基材にエッチング加工を施すことを特徴とする。
【０００９】
【発明の実施の形態】
図１及び図２は本発明に係る第１のタイプのパッケージ基板の製造方法を説明するための工程図である。
【００１０】
まず、図１（ａ）に示すように、板厚が０．００５〜０．１２５ｍｍの金属基材１０を準備し、その片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト１１を、もう一方の片面にエッチングマスク用の剥離型ドライフィルムレジスト１２をそれぞれラミネートすることで積層する。金属基材１０としては通常のリードフレームと同様な銅合金が使用される。
【００１１】
次に、図１（ｂ）に示すように、永久ドライフィルムレジスト１１を外部接続用端子部のみがパターニングされるようなフォトマスク２１により露光するとともに、図１（ｃ）に示すように、剥離型ドライフィルムレジスト１２を配線引回し用のネガパターンがパターニングされるようなフォトマスク２２により露光する。そして、図１（ｄ）に示すように、永久ドライフィルムレジスト１１を現像するとともに、図１（ｅ）に示すように、剥離型ドライフィルムレジスト１２を現像する。
【００１２】
次いで、図２（ａ）に示すように、永久ドライフィルムレジスト１１に保護フィルム１３をラミネートすることでマスキングをしてから、図２（ｂ）に示すように金属基材１０にエッチング加工を施す。
【００１３】
続いて、図２（ｃ）に示すように保護フィルム１３を剥離するとともに、図２（ｄ）に示すように剥離型ドライフィルムレジスト１２を剥離し、図２（ｅ）に示すように、金属基材１０にボンディング可能な貴金属めっき１４を施す。このボンディング用の貴金属めっき１４は、Ｐｄめっき、Ａｕめっき、Ａｇめっきのうちのいずれかを用いる。
【００１４】
図３及び図４は本発明に係る第２のタイプのパッケージ基板の製造方法を説明するための工程図である。
【００１５】
まず、図３（ａ）に示すように、板厚が０．００５〜０．１２５ｍｍの金属基材１０を準備し、その片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト１１を、もう一方の片面にめっきマスク用の剥離型ドライフィルムレジスト１２をそれぞれラミネートすることで積層する。金属基材１０としては通常のリードフレームと同様な銅合金が使用される。
【００１６】
次に、図３（ｂ）に示すように、永久ドライフィルムレジスト１１を外部接続用端子部のみがパターニングされるようなフォトマスク２３により露光するとともに、図３（ｃ）に示すように、剥離型ドライフィルムレジスト１２を配線引回し用のポジパターンがパターニングされるようなフォトマスク２４により露光する。そして、図１（ｄ）に示すように、永久ドライフィルムレジスト１１を現像するとともに、図１（ｅ）に示すように、剥離型ドライフィルムレジスト１２を現像する。
【００１７】
次いで、図４（ａ）に示すように、永久ドライフィルムレジスト１１に保護フィルム１３をラミネートすることでマスキングをしてから、図４（ｂ）に示すように金属基材１０にボンディング可能な貴金属めっき１４を施す。このボンディング用の貴金属めっき１４は、Ｐｄめっき、Ａｕめっき、Ａｇめっきのうちのいずれかを用いる。
【００１８】
続いて、図４（ｃ）に示すように剥離型ドライフィルムレジスト１２を剥離した後、図４（ｄ）に示すように、貴金属めっき１４をマスクとして金属基材１０にエッチング加工を施す。そして、図４（ｅ）に示すように、保護フィルム１３を剥離する。
【００１９】
上記したように製造されるパッケージ基板は、第１と第２のいずれのタイプの製造方法によっても、半導体素子搭載面と基板実装面との導通が取れたものとなる。そして、端子がパッケージから突出せずチップ表面内に格子配列ができ、かつ一括リフローはんだ付けができる。
【００２０】
そして、上記の方法で製造されるパッケージ基板は、基板実装面側の永久ドライフィルムレジストが、外部接続用端子部の他にダイパッド部も開口されている形態を採ることが好ましい。このような形態にすることで、半導体素子の放熱作用が促進されることになる。
【００２１】
上記のようにして得られたパッケージ基板用いた半導体パッケージの一例を図５に示す。
【００２２】
図５において、１はパッケージ基板を構成する金属基材、２はパッケージ基板のダイパッドに搭載した半導体素子、３は半導体素子の電極とパッケージ基板の端子部を接続するボンディングワイヤー、４は封止樹脂である。そして、５は金属基材１を裏側から支持する永久ドライフィルムレジスト、６はその永久ドライフィルム５に開けられた外部接続用の端子部、７は金属基材面のボンディング部に施されたボンディング用のめっきである。
【００２３】
この半導体パッケージＰは、パッケージ基板のダイパッド上に半導体素子２を搭載した後、半導体素子２の電極と金属基材面のボンディング部に形成しためっき７との間にワイヤーボンディングを行ってから、封止樹脂４によりモールドを行い、次いで外装用の半田部分を形成した後、ダイシングにより個片化することで製造する。
【００２４】
【実施例】
（実施例１）
この実施例では第１のタイプのパッケージ基板を製造し、それを用いて半導体パッケージを作製した。
【００２５】
まず、金属基材として板厚が０．０５ｍｍの銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０２５材」）を準備し、その片面に厚さ０．０５ｍｍのエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト（太陽インキ製造製「ＰＦＲ−８００ ＡＵＳ４０２」）を、もう一方の片面に厚さ０．０１５ｍｍのエッチングマスク用の剥離型ドライフィルムレジスト（旭化成製「ＳＵＮＦＯＲＴＡＱ１５５８」）をそれぞれラミネートすることで積層した。
【００２６】
次に、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光し、対向面側は、剥離型ドライフィルムレジストを配線引回し用のネガパターンがパターニングされるようなフォトマスクにより露光した。そして、１％の炭酸ナトリウム水溶液で永久ドライフィルムレジストを現像するとともに、剥離型ドライフィルムレジストも現像した。
【００２７】
次いで、永久ドライフィルムレジストに保護フィルム（日立化成製「ヒタレックス１３」）をラミネートすることでマスキングをしてから、金属基材に対して塩化第二鉄液によりエッチング加工を施した。
【００２８】
続いて、保護フィルムを物理的に剥離するとともに、剥離型ドライフィルムレジストを５％水酸化ナトリウム水溶液にて剥離し、金属基材にＮｉ／Ｐｄ／Ａｕをそれぞれ１．５μｍ、０．１μｍ、１００Åとなるようにボンディング用のめっきを施した。
【００２９】
上記のようにして得られたパッケージ基板におけるダイパッド上に銀ペーストをディスペンスし、半導体素子の搭載を行った。そして、１５０℃で３０分間キュアーした後、金属表面のクリーニング及びソルダーレジストと樹脂の密着性向上のためプラズマ処理を施した後、金属細線を用いてワイヤーボンディングを行った。次いで、トランスファーモールドにより樹脂封止を行い、外装用半田めっきを電気的に行い、最後にダイシングにより個片化して半導体パッケージを作製した。
【００３０】
（実施例２）
この実施例では第２のタイプのパッケージ基板を製造し、それを用いて半導体パッケージを作製した。
【００３１】
まず、金属基材として板厚が０．０７ｍｍの銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０２５材」）を準備し、その片面に厚さ０．０７ｍｍのエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト（太陽インキ製造製「ＰＦＲ−８００ ＡＵＳ４０２」）を、もう一方の片面に厚さ０．０４ｍｍのめっきマスク用の剥離型ドライフィルムレジスト（東京応化製「アルファー３４０」）をそれぞれラミネートすることで積層した。
【００３２】
次に、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光し、対向面側は、剥離型ドライフィルムレジストを配線引回し用のポジパターンがパターニングされるようなフォトマスクにより露光した。この際、前のフォトマスクとはネガポジの関係にした。そして、１％の炭酸ナトリウム水溶液で永久ドライフィルムレジストを現像するとともに、剥離型ドライフィルムレジストも現像する。
【００３３】
次いで、永久ドライフィルムレジストに保護フィルム１３をラミネートすることでマスキングをしてから、金属基材にＮｉ／Ｐｄ／Ａｕをそれぞれ１．５μｍ、０．１μｍ、１００Åとなるようにボンディング用のめっきを施した。
【００３４】
続いて、剥離型ドライフィルムレジストを５％水酸化ナトリウム水溶液にて剥離した後、前記Ｎｉ／Ｐｄ／Ａｕめっきをマスクとして金属基材に対して塩化第二鉄液でエッチング加工を施した。そして、保護フィルムを剥離した後、塩酸処理により洗浄を行い、所望のパッケージ基板を得た。
【００３５】
上記のようにして得られたパッケージ基板におけるダイパッド上に銀ペーストをディスペンスし、半導体素子の搭載を行った。そして、１５０℃で３０分間キュアーした後、金属表面のクリーニング及びソルダーレジストと樹脂の密着性向上のためプラズマ処理を施した後、金属細線を用いてワイヤーボンディングを行った。次いで、トランスファーモールドにより樹脂封止を行い、外装用半田ペーストを印刷法により塗工し、最後にダイシングにより個片化して半導体パッケージを作製した。
【００３６】
この実施例２では、電気的に各端子が独立しているため、実施例１のように電気的な手法を用いることができなかった。また、実施例１で製造したパッケージ基板と異なり、ダイシング上には金属が残存しないため、効率よくダイシングを行えるようにパターンを構成することができる。すなわち、めっき後にエッチングを行うため、リードフレームの形状を完全に分離するようにデザインすることが可能である。
【００３７】
【発明の効果】
以上説明したように、本発明のパッケージ基板の製造方法によれば、金属基材のエッチング工程で、エッチングマスクとして、片面に永久ドライフィルムレジストを用い、もう一方の面に剥離型ドライフィルムレジスト又はボンディング用の貴金属めっきを用いることにより、エッチング加工後は永久ドライフィルムレジストにより金属基材が支持されることになるので、金属基材の変形等の心配がなくなる。また、エッチング及びボンディング用めっきを施すのみで半導体素子搭載面と基板実装面との導通が取れるため、多列化多ピン化を図ったＱＦＮ構造のパッケージ基板を安価に製造することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る第１のタイプのパッケージ基板の製造方法を説明するための前半の工程図である。
【図２】図１に続く後半の工程図である。
【図３】本発明に係る第２のタイプのパッケージ基板の製造方法を説明するための前半の工程図である。
【図４】図３に続く後半の工程図である。
【図５】本発明に係るパッケージ基板を用いた半導体パッケージの一例を示す断面図である。
【符号の説明】
１ 金属基材
２ 半導体素子
３ ボンディングワイヤー
４ 封止樹脂
５ 永久ドライフィルムレジスト
６ 端子部
７ めっき
１０ 金属基材
１１ 永久ドライフィルムレジスト
１２ 剥離型ドライフィルムレジスト
１３ 保護フィルム
１４ 貴金属めっき
２１〜２４ フォトマスク
【発明の属する技術分野】
本発明は、半導体素子を搭載するためのパッケージ基板の技術分野に属するものである。
【０００２】
【従来の技術】
近年、半導体の分野では、携帯情報機器の普及によりＣＳＰ（Chip Size Package 又は Chip Scale Package)と呼ばれる超小型パッケージの開発が進められており、例えば、ＱＦＮ（Quad Flatpack Non-leaded package) 、ＢＧＡ（Ball Grid Array package)、ＬＧＡ（Land Grid Array package)のように外部端子がパッケージ内部に内蔵された表面実装型パッケージが急速に採用されている。
【０００３】
このＣＳＰと呼ばれる半導体パッケージは、材料構成及び構造上から様々なタイプがあり、パッケージ基板（またはインターポーザとも言う）としてポリイミドのテープ材、ガラスエポキシ基材、セラミック基材３タイプと従来のモールド成形タイプの４種類に分類され、さらに半導体素子実装基板に対する向きによりフエースアップ又はフェースダウンに分類される。
【０００４】
【発明が解決しようとする課題】
上記のように種々のタイプのＣＳＰの開発が行われているが、有機基板又はセラミック基板を用いたＢＧＡやＬＧＡなどのグリッドアレイ型の半導体パッケージは、多ピン化の要求に対して、２列以上の配列は容易に加工ができるものの、半導体素子搭載面と外部接続用端子面との導通をとるためにビアホール加工を施したり、電気的に接合せしめるためのめっき加工を施したりする必要があることから高価な部材となる。このため、リードフレームのようなメタル単体での外部端子の多列化多ピン化の要求が出てきている。
【０００５】
この要求はいわゆるＱＦＮ構造における外部端子の多列化多ピン化である。ＱＦＮは安価であるものの、メタル単体での加工のため、外部端子はパッケージの外周に１列又は２列までの加工が限界とされており、リードフレームはその構造からして変形に充分留意しながら使用されなければならない。このように、安価でかつ多列化多ピン化の図れるＱＦＮが求められてはいるが、変形の問題からＱＦＮ構造では多列化多ピン化の製造が困難であるという問題点がある。
【０００６】
本発明は、上記のような事情に鑑みてなされたものであり、その目的とするところは、安価でかつ多列化多ピン化の図れるＱＦＮ構造のパッケージ基板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係るパッケージ基板の製造方法の第１のタイプは、グリッドアレイ型の半導体パッケージに用いられるパッケージ基板の製造方法であって、金属基材の片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジストを、もう一方の面にエッチングマスク用の剥離型ドライフィルムレジストをそれぞれ積層した後、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光するとともに、剥離型ドライフィルムレジストを配線引回し用のネガパターンがパターニングされるようなフォトマスクにより露光し、次いで、それぞれを現像してから、永久ドライフィルムレジストに保護フィルムでマスキングをして金属基材にエッチング加工を施した後、その保護フィルムを剥離するとともに剥離型ドライフィルムを剥離し、次いで、金属基材面のボンディング部にボンディング用の貴金属めっきを施すことを特徴とする。
【０００８】
また、同様の目的を達成するため、本発明に係るパッケージ基板の製造方法の第２のタイプは、グリッドアレイ型の半導体パッケージに用いられるパッケージ基板の製造方法であって、金属基材の片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジストを、もう一方の面にめっきマスク用の剥離型ドライフィルムレジストをそれぞれ積層した後、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光するとともに、剥離型ドライフィルムレジストを配線引回し用のポジパターンがパターニングされるようなフォトマスクにより露光し、次いで、それぞれを現像してから、永久ドライフィルムレジストに保護フィルムでマスキングをして金属基材面のボンディング部にボンディング用の貴金属めっきを施した後、剥離型ドライフィルムレジストを剥離し、貴金属めっきをマスクとして金属基材にエッチング加工を施すことを特徴とする。
【０００９】
【発明の実施の形態】
図１及び図２は本発明に係る第１のタイプのパッケージ基板の製造方法を説明するための工程図である。
【００１０】
まず、図１（ａ）に示すように、板厚が０．００５〜０．１２５ｍｍの金属基材１０を準備し、その片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト１１を、もう一方の片面にエッチングマスク用の剥離型ドライフィルムレジスト１２をそれぞれラミネートすることで積層する。金属基材１０としては通常のリードフレームと同様な銅合金が使用される。
【００１１】
次に、図１（ｂ）に示すように、永久ドライフィルムレジスト１１を外部接続用端子部のみがパターニングされるようなフォトマスク２１により露光するとともに、図１（ｃ）に示すように、剥離型ドライフィルムレジスト１２を配線引回し用のネガパターンがパターニングされるようなフォトマスク２２により露光する。そして、図１（ｄ）に示すように、永久ドライフィルムレジスト１１を現像するとともに、図１（ｅ）に示すように、剥離型ドライフィルムレジスト１２を現像する。
【００１２】
次いで、図２（ａ）に示すように、永久ドライフィルムレジスト１１に保護フィルム１３をラミネートすることでマスキングをしてから、図２（ｂ）に示すように金属基材１０にエッチング加工を施す。
【００１３】
続いて、図２（ｃ）に示すように保護フィルム１３を剥離するとともに、図２（ｄ）に示すように剥離型ドライフィルムレジスト１２を剥離し、図２（ｅ）に示すように、金属基材１０にボンディング可能な貴金属めっき１４を施す。このボンディング用の貴金属めっき１４は、Ｐｄめっき、Ａｕめっき、Ａｇめっきのうちのいずれかを用いる。
【００１４】
図３及び図４は本発明に係る第２のタイプのパッケージ基板の製造方法を説明するための工程図である。
【００１５】
まず、図３（ａ）に示すように、板厚が０．００５〜０．１２５ｍｍの金属基材１０を準備し、その片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト１１を、もう一方の片面にめっきマスク用の剥離型ドライフィルムレジスト１２をそれぞれラミネートすることで積層する。金属基材１０としては通常のリードフレームと同様な銅合金が使用される。
【００１６】
次に、図３（ｂ）に示すように、永久ドライフィルムレジスト１１を外部接続用端子部のみがパターニングされるようなフォトマスク２３により露光するとともに、図３（ｃ）に示すように、剥離型ドライフィルムレジスト１２を配線引回し用のポジパターンがパターニングされるようなフォトマスク２４により露光する。そして、図１（ｄ）に示すように、永久ドライフィルムレジスト１１を現像するとともに、図１（ｅ）に示すように、剥離型ドライフィルムレジスト１２を現像する。
【００１７】
次いで、図４（ａ）に示すように、永久ドライフィルムレジスト１１に保護フィルム１３をラミネートすることでマスキングをしてから、図４（ｂ）に示すように金属基材１０にボンディング可能な貴金属めっき１４を施す。このボンディング用の貴金属めっき１４は、Ｐｄめっき、Ａｕめっき、Ａｇめっきのうちのいずれかを用いる。
【００１８】
続いて、図４（ｃ）に示すように剥離型ドライフィルムレジスト１２を剥離した後、図４（ｄ）に示すように、貴金属めっき１４をマスクとして金属基材１０にエッチング加工を施す。そして、図４（ｅ）に示すように、保護フィルム１３を剥離する。
【００１９】
上記したように製造されるパッケージ基板は、第１と第２のいずれのタイプの製造方法によっても、半導体素子搭載面と基板実装面との導通が取れたものとなる。そして、端子がパッケージから突出せずチップ表面内に格子配列ができ、かつ一括リフローはんだ付けができる。
【００２０】
そして、上記の方法で製造されるパッケージ基板は、基板実装面側の永久ドライフィルムレジストが、外部接続用端子部の他にダイパッド部も開口されている形態を採ることが好ましい。このような形態にすることで、半導体素子の放熱作用が促進されることになる。
【００２１】
上記のようにして得られたパッケージ基板用いた半導体パッケージの一例を図５に示す。
【００２２】
図５において、１はパッケージ基板を構成する金属基材、２はパッケージ基板のダイパッドに搭載した半導体素子、３は半導体素子の電極とパッケージ基板の端子部を接続するボンディングワイヤー、４は封止樹脂である。そして、５は金属基材１を裏側から支持する永久ドライフィルムレジスト、６はその永久ドライフィルム５に開けられた外部接続用の端子部、７は金属基材面のボンディング部に施されたボンディング用のめっきである。
【００２３】
この半導体パッケージＰは、パッケージ基板のダイパッド上に半導体素子２を搭載した後、半導体素子２の電極と金属基材面のボンディング部に形成しためっき７との間にワイヤーボンディングを行ってから、封止樹脂４によりモールドを行い、次いで外装用の半田部分を形成した後、ダイシングにより個片化することで製造する。
【００２４】
【実施例】
（実施例１）
この実施例では第１のタイプのパッケージ基板を製造し、それを用いて半導体パッケージを作製した。
【００２５】
まず、金属基材として板厚が０．０５ｍｍの銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０２５材」）を準備し、その片面に厚さ０．０５ｍｍのエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト（太陽インキ製造製「ＰＦＲ−８００ ＡＵＳ４０２」）を、もう一方の片面に厚さ０．０１５ｍｍのエッチングマスク用の剥離型ドライフィルムレジスト（旭化成製「ＳＵＮＦＯＲＴＡＱ１５５８」）をそれぞれラミネートすることで積層した。
【００２６】
次に、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光し、対向面側は、剥離型ドライフィルムレジストを配線引回し用のネガパターンがパターニングされるようなフォトマスクにより露光した。そして、１％の炭酸ナトリウム水溶液で永久ドライフィルムレジストを現像するとともに、剥離型ドライフィルムレジストも現像した。
【００２７】
次いで、永久ドライフィルムレジストに保護フィルム（日立化成製「ヒタレックス１３」）をラミネートすることでマスキングをしてから、金属基材に対して塩化第二鉄液によりエッチング加工を施した。
【００２８】
続いて、保護フィルムを物理的に剥離するとともに、剥離型ドライフィルムレジストを５％水酸化ナトリウム水溶液にて剥離し、金属基材にＮｉ／Ｐｄ／Ａｕをそれぞれ１．５μｍ、０．１μｍ、１００Åとなるようにボンディング用のめっきを施した。
【００２９】
上記のようにして得られたパッケージ基板におけるダイパッド上に銀ペーストをディスペンスし、半導体素子の搭載を行った。そして、１５０℃で３０分間キュアーした後、金属表面のクリーニング及びソルダーレジストと樹脂の密着性向上のためプラズマ処理を施した後、金属細線を用いてワイヤーボンディングを行った。次いで、トランスファーモールドにより樹脂封止を行い、外装用半田めっきを電気的に行い、最後にダイシングにより個片化して半導体パッケージを作製した。
【００３０】
（実施例２）
この実施例では第２のタイプのパッケージ基板を製造し、それを用いて半導体パッケージを作製した。
【００３１】
まず、金属基材として板厚が０．０７ｍｍの銅合金（ヤマハオーリンメタニクス製「ＯＬＩＮ７０２５材」）を準備し、その片面に厚さ０．０７ｍｍのエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジスト（太陽インキ製造製「ＰＦＲ−８００ ＡＵＳ４０２」）を、もう一方の片面に厚さ０．０４ｍｍのめっきマスク用の剥離型ドライフィルムレジスト（東京応化製「アルファー３４０」）をそれぞれラミネートすることで積層した。
【００３２】
次に、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光し、対向面側は、剥離型ドライフィルムレジストを配線引回し用のポジパターンがパターニングされるようなフォトマスクにより露光した。この際、前のフォトマスクとはネガポジの関係にした。そして、１％の炭酸ナトリウム水溶液で永久ドライフィルムレジストを現像するとともに、剥離型ドライフィルムレジストも現像する。
【００３３】
次いで、永久ドライフィルムレジストに保護フィルム１３をラミネートすることでマスキングをしてから、金属基材にＮｉ／Ｐｄ／Ａｕをそれぞれ１．５μｍ、０．１μｍ、１００Åとなるようにボンディング用のめっきを施した。
【００３４】
続いて、剥離型ドライフィルムレジストを５％水酸化ナトリウム水溶液にて剥離した後、前記Ｎｉ／Ｐｄ／Ａｕめっきをマスクとして金属基材に対して塩化第二鉄液でエッチング加工を施した。そして、保護フィルムを剥離した後、塩酸処理により洗浄を行い、所望のパッケージ基板を得た。
【００３５】
上記のようにして得られたパッケージ基板におけるダイパッド上に銀ペーストをディスペンスし、半導体素子の搭載を行った。そして、１５０℃で３０分間キュアーした後、金属表面のクリーニング及びソルダーレジストと樹脂の密着性向上のためプラズマ処理を施した後、金属細線を用いてワイヤーボンディングを行った。次いで、トランスファーモールドにより樹脂封止を行い、外装用半田ペーストを印刷法により塗工し、最後にダイシングにより個片化して半導体パッケージを作製した。
【００３６】
この実施例２では、電気的に各端子が独立しているため、実施例１のように電気的な手法を用いることができなかった。また、実施例１で製造したパッケージ基板と異なり、ダイシング上には金属が残存しないため、効率よくダイシングを行えるようにパターンを構成することができる。すなわち、めっき後にエッチングを行うため、リードフレームの形状を完全に分離するようにデザインすることが可能である。
【００３７】
【発明の効果】
以上説明したように、本発明のパッケージ基板の製造方法によれば、金属基材のエッチング工程で、エッチングマスクとして、片面に永久ドライフィルムレジストを用い、もう一方の面に剥離型ドライフィルムレジスト又はボンディング用の貴金属めっきを用いることにより、エッチング加工後は永久ドライフィルムレジストにより金属基材が支持されることになるので、金属基材の変形等の心配がなくなる。また、エッチング及びボンディング用めっきを施すのみで半導体素子搭載面と基板実装面との導通が取れるため、多列化多ピン化を図ったＱＦＮ構造のパッケージ基板を安価に製造することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る第１のタイプのパッケージ基板の製造方法を説明するための前半の工程図である。
【図２】図１に続く後半の工程図である。
【図３】本発明に係る第２のタイプのパッケージ基板の製造方法を説明するための前半の工程図である。
【図４】図３に続く後半の工程図である。
【図５】本発明に係るパッケージ基板を用いた半導体パッケージの一例を示す断面図である。
【符号の説明】
１ 金属基材
２ 半導体素子
３ ボンディングワイヤー
４ 封止樹脂
５ 永久ドライフィルムレジスト
６ 端子部
７ めっき
１０ 金属基材
１１ 永久ドライフィルムレジスト
１２ 剥離型ドライフィルムレジスト
１３ 保護フィルム
１４ 貴金属めっき
２１〜２４ フォトマスク
Claims (6)
- グリッドアレイ型の半導体パッケージに用いられるパッケージ基板の製造方法であって、金属基材の片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジストを、もう一方の面にエッチングマスク用の剥離型ドライフィルムレジストをそれぞれ積層した後、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光するとともに、剥離型ドライフィルムレジストを配線引回し用のネガパターンがパターニングされるようなフォトマスクにより露光し、次いで、それぞれを現像してから、永久ドライフィルムレジストに保護フィルムでマスキングをして金属基材にエッチング加工を施した後、その保護フィルムを剥離するとともに剥離型ドライフィルムを剥離し、次いで、金属基材面のボンディング部にボンディング用の貴金属めっきを施すことを特徴とするパッケージ基板の製造方法。
- 金属基材が銅合金であることを特徴とする請求項１に記載のパッケージ基板の製造方法。
- ボンディング用の貴金属めっきが、Ｐｄめっき、Ａｕめっき、Ａｇめっきのいずれかであることを特徴とする請求項１又は２に記載のパッケージ基板の製造方法。
- グリッドアレイ型の半導体パッケージに用いられるパッケージ基板の製造方法であって、金属基材の片面にエッチングマスク兼ソルダーレジスト用の永久ドライフィルムレジストを、もう一方の面にめっきマスク用の剥離型ドライフィルムレジストをそれぞれ積層した後、永久ドライフィルムレジストを外部接続用端子部のみがパターニングされるようなフォトマスクにより露光するとともに、剥離型ドライフィルムレジストを配線引回し用のポジパターンがパターニングされるようなフォトマスクにより露光し、次いで、それぞれを現像してから、永久ドライフィルムレジストに保護フィルムでマスキングをして金属基材面のボンディング部にボンディング用の貴金属めっきを施した後、剥離型ドライフィルムレジストを剥離し、貴金属めっきをマスクとして金属基材にエッチング加工を施すことを特徴とするパッケージ基板の製造方法。
- 金属基材が銅合金であることを特徴とする請求項４に記載のパッケージ基板の製造方法。
- ボンディング用の貴金属めっきが、Ｐｄめっき、Ａｕめっき、Ａｇめっきのいずれかであることを特徴とする請求項４又は５に記載のパッケージ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117117A JP4027147B2 (ja) | 2002-04-19 | 2002-04-19 | パッケージ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117117A JP4027147B2 (ja) | 2002-04-19 | 2002-04-19 | パッケージ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003318329A JP2003318329A (ja) | 2003-11-07 |
| JP4027147B2 true JP4027147B2 (ja) | 2007-12-26 |
Family
ID=29534419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117117A Expired - Lifetime JP4027147B2 (ja) | 2002-04-19 | 2002-04-19 | パッケージ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4027147B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5151438B2 (ja) * | 2007-12-10 | 2013-02-27 | 大日本印刷株式会社 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP4984253B2 (ja) * | 2007-12-25 | 2012-07-25 | 大日本印刷株式会社 | 半導体装置の製造方法および半導体装置用基板の製造方法 |
| CN102324414B (zh) * | 2011-09-13 | 2013-06-26 | 江苏长电科技股份有限公司 | 有基岛预填塑封料先镀后刻引线框结构及其生产方法 |
| CN102324411A (zh) * | 2011-09-13 | 2012-01-18 | 江苏长电科技股份有限公司 | 新型无基岛预填塑封料引线框结构 |
| CN102324413B (zh) * | 2011-09-13 | 2013-03-06 | 江苏长电科技股份有限公司 | 有基岛预填塑封料先刻后镀引线框结构及其生产方法 |
| CN102324412B (zh) * | 2011-09-13 | 2013-03-06 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先镀后刻引线框结构及其生产方法 |
| CN102324415B (zh) * | 2011-09-13 | 2013-03-06 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先刻后镀引线框结构及其生产方法 |
-
2002
- 2002-04-19 JP JP2002117117A patent/JP4027147B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003318329A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7307347B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| WO2010116622A1 (ja) | 半導体素子用基板の製造方法および半導体装置 | |
| JP4480108B2 (ja) | 半導体装置の作製方法 | |
| JP4027147B2 (ja) | パッケージ基板の製造方法 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| TW459321B (en) | A semiconductor apparatus and a manufacturing method thereof | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JP2009147117A (ja) | リードフレーム型基板の製造方法及び半導体基板 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP2014090206A (ja) | 樹脂封止型半導体装置 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP3115807B2 (ja) | 半導体装置 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP5403435B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP4014125B2 (ja) | リードフレーム | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071009 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4027147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |