JP4978998B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4978998B2
JP4978998B2 JP2006511007A JP2006511007A JP4978998B2 JP 4978998 B2 JP4978998 B2 JP 4978998B2 JP 2006511007 A JP2006511007 A JP 2006511007A JP 2006511007 A JP2006511007 A JP 2006511007A JP 4978998 B2 JP4978998 B2 JP 4978998B2
Authority
JP
Japan
Prior art keywords
power supply
bonding pad
terminal
signal
esd protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006511007A
Other languages
English (en)
Other versions
JPWO2005088701A1 (ja
Inventor
工 加藤
英夫 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006511007A priority Critical patent/JP4978998B2/ja
Publication of JPWO2005088701A1 publication Critical patent/JPWO2005088701A1/ja
Application granted granted Critical
Publication of JP4978998B2 publication Critical patent/JP4978998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、複数の電源系を有する半導体装置に関する。
従来から、複数の電源系を有する半導体装置、すなわち電源端子とグランド端子の対が複数有ってそれぞれの対の間に半導体素子が設けられている半導体装置は、信号端子に印加された静電気がいずれかの電源端子やグランド端子を経由して放電しても、その静電気放電（ＥＳＤ）によって破壊されないように、全ての電源端子及びグランド端子を基準としたＥＳＤ対策が取られてきた（例えば特許文献１）。
図４は、デジタル用電源系とアナログ用電源系の２個の電源系を有した従来の半導体装置における各端子の接続状態を示す部分回路図である。この半導体装置１０１は、例えば５Ｖのデジタル用電源系に、電源（ＶＣＣ１）端子１１０、グランド（ＧＮＤ１）端子１１２、及び外部と信号の入出力を行う少なくとも１つの信号（ＳＩＧ１）端子１１１と、同じく５Ｖのアナログ用電源系に、電源（ＶＣＣ２）端子１１３、グランド（ＧＮＤ２）端子１１５、及び外部と信号の入出力を行う少なくとも１つの信号（ＳＩＧ２）端子１１４と、を有している。それら各端子は、ボンディングワイヤ１２０乃至１２５によってそれぞれＶＣＣ１ボンディングパッド１３０、ＧＮＤ１ボンディングパッド１３２、ＳＩＧ１ボンディングパッド１３１、ＶＣＣ２ボンディングパッド１３３、ＧＮＤ２ボンディングパッド１３５、ＳＩＧ２ボンディングパッド１３４に接続されている。
ＶＣＣ１ボンディングパッド１３０及びＧＮＤ１ボンディングパッド１３２は、半導体基板上に形成されたＶＣＣ１配線１５０及びＧＮＤ１配線１５２にそれぞれ接続される。ＶＣＣ１配線１５０及びＧＮＤ１配線１５２は、デジタル用電源系の少なくとも１つの入出力回路１４３及び内部回路１４５の素子に接続されると共に後述のように信号用ＥＳＤ保護素子部１４１に接続される。入出力回路１４３はＳＩＧ１ボンディングパッド１３１との間で信号を入力又は出力し、内部回路１４５は入出力回路１４３から入力した信号に応じて信号処理を行い入出力回路１４３に信号を出力する。なお、図４における入出力回路１４３（及び後述の入出力回路１４４）では入力素子の図示は省略している。
前述した信号用ＥＳＤ保護素子部１４１は、入出力回路１４３のＥＳＤによる破壊を防止するものであり、ＶＣＣ１端子１１０を基準にＳＩＧ１端子１１１に印加された静電気をＶＣＣ１端子１１０に逃がすためのＶＣＣ１側の保護素子と、ＧＮＤ１端子１１２を基準にＳＩＧ１端子１１１に印加された静電気をＧＮＤ１端子１１２に逃がすためのＧＮＤ１側の保護素子と、から構成される。これらの保護素子は、具体的には図４に示すようなダイオード、又はフィールドトランジスタ（メタル配線をゲートとしたしきい値の高いＭＯＳトランジスタ）などが用いられる。こうして、ＳＩＧ１端子１１１についてＶＣＣ１端子１１０及びＧＮＤ１端子１１２を基準としたＥＳＤ対策が取られる。他の電源系のＶＣＣ２端子１１３及びＧＮＤ２端子１１５を基準としたＥＳＤ対策については後述する。
また、ＶＣＣ２ボンディングパッド１３３及びＧＮＤ２ボンディングパッド１３５も、半導体基板上に形成されたＶＣＣ２配線１５３及びＧＮＤ２配線１５５にそれぞれ接続される。ＶＣＣ２配線１５３及びＧＮＤ２配線１５５は、アナログ用電源系の少なくとも１つの入出力回路１４４及び内部回路１４６の素子に接続されると共に信号用ＥＳＤ保護素子部１４２に接続される。入出力回路１４４はＳＩＧ２ボンディングパッド１３４との間で信号を入力又は出力し、内部回路１４６は入出力回路１４４から入力した信号に応じて信号処理を行い入出力回路１４４に信号を出力する。信号用ＥＳＤ保護素子部１４２も、入出力回路１４４のＥＳＤによる破壊を防止するものであり、その構成や機能は前述の信号用ＥＳＤ保護素子部１４１と実質的に同じである。
電源用ＥＳＤ保護素子部１４０は、いずれの電源端子間又はグランド端子間に静電気が印加された場合でも、入出力回路１４３、１４４又は内部回路１４５、１４６の素子のＥＳＤによる破壊を防止するものであり、ＶＣＣ１端子１１０−ＧＮＤ１端子１１２間の保護素子（１個のダイオード）と、ＶＣＣ２端子１１３−ＧＮＤ１端子１１２間の保護素子（１個のダイオード）と、ＶＣＣ２端子１１３−ＧＮＤ２端子１１５間の保護素子（１個のダイオード）と、ＧＮＤ２端子１１５−ＧＮＤ１端子１１２間の保護素子（２個のダイオード）と、ＶＣＣ１端子１１０−ＶＣＣ２端子１１３間の保護素子（２個のダイオード）と、ＶＣＣ１端子１１０−ＧＮＤ２端子１１５間の保護素子（１個のダイオード）と、から構成される。ＧＮＤ２端子１１５−ＧＮＤ１端子１１２間の保護素子とＶＣＣ１端子１１０−ＶＣＣ２端子１１３間の保護素子とがそれぞれ２個の互いに逆方向のダイオードから構成されるのは、ＥＳＤに対して保護能力が高いからである。この構成は、ダイオードの陽極と陰極が同電位であるから可能である。その他の保護素子（例えばＶＣＣ１端子１１０−ＧＮＤ１端子１１２間の保護素子など）は、保護素子の面積を更に大きくするなどして保護能力を高めている。
次に、ＳＩＧ１端子１１１について他の電源系のＶＣＣ２端子１１３及びＧＮＤ２端子１１５を基準としたＥＳＤによる破壊防止の動作について説明する。ＶＣＣ２端子１１３を基準にＳＩＧ１端子１１１に印加された静電気は、信号用ＥＳＤ保護素子部１４１を構成するＶＣＣ１側の保護素子、ＶＣＣ１配線１５０、電源用ＥＳＤ保護素子部１４０を構成するＶＣＣ１端子１１０−ＶＣＣ２端子１１３間の保護素子、ＶＣＣ２配線１５３を通ってＶＣＣ２端子１１３に逃げる。ＧＮＤ２端子１１５を基準にＳＩＧ１端子１１１に印加された静電気も、同様にして、信号用ＥＳＤ保護素子部１４１を構成するＧＮＤ１側の保護素子、ＧＮＤ１配線１５２、電源用ＥＳＤ保護素子部１４０を構成するＧＮＤ２端子１１５−ＧＮＤ１端子１１２間の保護素子、ＧＮＤ２配線１５５を通ってＧＮＤ２端子１１５に逃げる。また、ＳＩＧ２端子１１４について他の電源系のＶＣＣ１端子１１０及びＧＮＤ１端子１１２を基準としたＥＳＤに対しても、同様にして、信号用ＥＳＤ保護素子部１４２及び電源用ＥＳＤ保護素子部１４０を介して破壊防止が実現される。
このように、複数の電源系を有する半導体装置において、いずれかの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたＥＳＤ対策は、信号用ＥＳＤ保護素子部及び電源用ＥＳＤ保護素子部を介して破壊防止が実現される。なお、上記の半導体装置１０１は、複数の電源系として、デジタル用電源系とアナログ用電源系の２個の電源系を有する半導体装置であるが、それに限らず、例えば５Ｖ電源系と３Ｖ電源系のように、電源電圧が異なる複数の電源系を有する半導体装置においても、電源用ＥＳＤ保護素子部１４０を設けることで、他の電源系の電源端子やグランド端子を基準としたＥＳＤによる破壊防止を実現することができる。ただし、例えばＶＣＣ１端子１１０が５ＶでＶＣＣ２端子１１３が３Ｖとすると、電源用ＥＳＤ保護素子部１４０におけるＶＣＣ１端子１１０−ＶＣＣ２端子１１３間の保護素子は通常動作で逆バイアスとなる１個のダイオード（又はフィールドトランジスタなど）から構成される。
特開平８−１４８６５０号公報
しかし、複数の電源系を有する半導体装置における電源用ＥＳＤ保護素子部は、半導体装置１０１の電源用ＥＳＤ保護素子部１４０のように、多くの電源端子間やグランド端子間の保護素子から構成され、それらの保護素子はそれぞれが大きな面積を占有するものである。従って、半導体装置は、電源用ＥＳＤ保護素子部を内部回路や入出力回路の素子が配置されてない空きスペースに配置するだけでは足りず、内部回路や入出力回路のスペースの他に電源用ＥＳＤ保護素子部のためのスペースを確保しなければならないので、チップサイズの増大の要因となっている。
本発明は、以上の事由に鑑みてなされたもので、その目的とするところは、複数の電源系を有する半導体装置において、いずれかの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたＥＳＤによる破壊防止を実現しつつ、それによるチップサイズの増大を抑制できる半導体装置を提供することにある。
上記の課題を解決するために、本発明の望ましい実施形態に係る半導体装置は、複数の電源系として少なくとも第１と第２の電源系を有し、第１と第２の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも１つの信号端子と、半導体基板上に形成され、前記電源端子に接続される電源ボンディングパッド、前記グランド端子に接続されるグランドボンディングパッド、及び前記信号端子に接続される信号ボンディングパッドと、これら各ボンディングパッドに接続されると共に信号ボンディングパッドとの間で信号の入力又は出力を行う入出力回路と、を有する半導体装置であって、第１と第２の電源系は半導体基板上にそれぞれ、前記電源ボンディングパッド又は前記グランドボンディングパッドの一方に接続された前記電源端子又は前記グランド端子の一方に接続される第１のＥＳＤ保護ボンディングパッドと、前記信号ボンディングパッドと第１のＥＳＤ保護ボンディングパッドとの間及び前記信号ボンディングパッドと前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間に接続される信号用ＥＳＤ保護素子部と、を備え、第１と第２の電源系の第１のＥＳＤ保護ボンディングパッドは半導体基板上で互いに接続されており、第１と第２の電源系のいずれかの第１のＥＳＤ保護ボンディングパッドと第１の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間、第１と第２の電源系のいずれかの第１のＥＳＤ保護ボンディングパッドと第２の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間、及び第１の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方と第２の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間に接続される電源用ＥＳＤ保護素子部を備えている。
これらのボンディングパッドと端子の接続には、望ましくは、ボンディングワイヤが用いられる。
本発明の望ましい別の実施形態に係る半導体装置は、複数の電源系として少なくとも第１と第２の電源系を有し、第１と第２の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも１つの信号端子と、半導体基板上に形成され、前記電源端子に接続される電源ボンディングパッド、前記グランド端子に接続されるグランドボンディングパッド、及び前記信号端子に接続される信号ボンディングパッドと、これら各ボンディングパッドに接続されると共に信号ボンディングパッドとの間で信号の入力又は出力を行う入出力回路と、を有する半導体装置であって、第１と第２の電源系は半導体基板上にそれぞれ、前記電源ボンディングパッド又は前記グランドボンディングパッドの一方に接続された前記電源端子又は前記グランド端子の一方に接続される第１のＥＳＤ保護ボンディングパッドと、前記電源ボンディングパッド又は前記グランドボンディングパッドの他方に接続された前記電源端子又は前記グランド端子の他方に接続される第２のＥＳＤ保護ボンディングパッドと、前記信号ボンディングパッドと第１のＥＳＤ保護ボンディングパッドとの間及び前記信号ボンディングパッドと第２のＥＳＤ保護ボンディングパッドとの間に接続される信号用ＥＳＤ保護素子部と、を備え、第１と第２の電源系の第１のＥＳＤ保護ボンディングパッドは半導体基板上で互いに接続され、第１と第２の電源系の第２のＥＳＤ保護ボンディングパッドは半導体基板上で互いに接続されており、第１と第２の電源系のいずれかの第１のＥＳＤ保護ボンディングパッドと第１と第２の電源系のいずれかの第２のＥＳＤ保護ボンディングパッドとの間に接続される電源用ＥＳＤ保護素子部を備えている。
これらのボンディングパッドと端子の接続には、望ましくは、ボンディングワイヤが用いられる。
本発明の望ましい実施形態に係る半導体装置は、複数の電源系を有する半導体装置のそれぞれの電源系において、電源ボンディングパッド及びグランドボンディングパッドの他にＥＳＤ保護ボンディングパッドを設け、それを介して信号端子に印加された静電気を逃がす。それにより、１つの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたＥＳＤ破壊対策を実現しつつ、チップサイズの増大を抑制することが可能になる。
本発明の望ましい第１実施形態に係る半導体装置における部分回路図。 同上の全体レイアウト図。 本発明の望ましい第２実施形態に係る半導体装置における部分回路図。 従来の半導体装置における部分回路図。
１ 第１実施形態の半導体装置
２ 第２実施形態の半導体装置
１０ ＶＣＣ１（第１の電源系の電源）端子
１１ ＳＩＧ１（第１の電源系の信号）端子
１２ ＧＮＤ１（第１の電源系のグランド）端子
１３ ＶＣＣ２（第２の電源系の電源）端子
１４ ＳＩＧ２（第２の電源系の信号）端子
１５ ＧＮＤ２（第２の電源系のグランド）端子
２０乃至２９ ボンディングワイヤ
３０ ＶＣＣ１（第１の電源系の電源）ボンディングパッド
３１ ＳＩＧ１（第１の電源系の信号）ボンディングパッド
３２ ＧＮＤ１（第１の電源系のグランド）ボンディングパッド
３３ ＶＣＣ２（第２の電源系の電源）ボンディングパッド
３４ ＳＩＧ２（第２の電源系の信号）ボンディングパッド
３５ ＧＮＤ２（第２の電源系のグランド）ボンディングパッド
３６ ＶＣＣ１（第１の電源系の第２の）ＥＳＤ保護ボンディングパッド
３７ ＧＮＤ１（第１の電源系の第１の）ＥＳＤ保護ボンディングパッド
３８ ＶＣＣ２（第２の電源系の第２の）ＥＳＤ保護ボンディングパッド
３９ ＧＮＤ２（第２の電源系の第１の）ＥＳＤ保護ボンディングパッド
４０ａ 第１実施形態の電源用ＥＳＤ保護素子部
４０ｂ 第２実施形態の電源用ＥＳＤ保護素子部
４１ａ 第１実施形態の第１の電源系の信号用ＥＳＤ保護素子部
４２ａ 第１実施形態の第２の電源系の信号用ＥＳＤ保護素子部
４１ｂ 第２実施形態の第１の電源系の信号用ＥＳＤ保護素子部
４２ｂ 第２実施形態の第２の電源系の信号用ＥＳＤ保護素子部
４３ 第１の電源系の入出力回路
４４ 第２の電源系の入出力回路
４５ 第１の電源系の内部回路
４６ 第２の電源系の内部回路
以下、本発明の最良の実施形態を図面を参照しながら説明する。図１は本発明の望ましい第１実施形態である半導体装置において各端子の接続状態を示す部分回路図である。この半導体装置１は、複数の電源系として５Ｖのデジタル用電源系（第１の電源系）と５Ｖのアナログ用電源系（第２の電源系）の２個の電源系を有している。
第１の電源系は、電源（ＶＣＣ１）端子１０、グランド（ＧＮＤ１）端子１２、及び外部と信号の入出力を行う少なくとも１つの信号（ＳＩＧ１）端子１１を有する。第２の電源系は、電源（ＶＣＣ２）端子１３、グランド（ＧＮＤ２）端子１５、及び外部と信号の入出力を行う少なくとも１つの信号（ＳＩＧ２）端子１４と、を有する。また、第１の電源系は、半導体基板上に、電源（ＶＣＣ１）ボンディングパッド３０、グランド（ＧＮＤ１）ボンディングパッド３２、少なくとも１つの信号（ＳＩＧ１）ボンディングパッド３１を有する。第２の電源系は、半導体基板上に、電源（ＶＣＣ２）ボンディングパッド３３、グランド（ＧＮＤ２）ボンディングパッド３５、少なくとも１つの信号（ＳＩＧ２）ボンディングパッド３４を有する。ＶＣＣ１端子１０、ＳＩＧ１端子１１、ＧＮＤ１端子１２、ＶＣＣ２端子１３、ＳＩＧ２端子１４、ＧＮＤ２端子１５は、ボンディングワイヤ２０乃至２５を介してそれぞれＶＣＣ１ボンディングパッド３０、ＳＩＧ１ボンディングパッド３１、ＧＮＤ１ボンディングパッド３２、ＶＣＣ２ボンディングパッド３３、ＳＩＧ２ボンディングパッド３４、ＧＮＤ２ボンディングパッド３５に接続されている。
第１の電源系には、半導体基板上に、ＶＣＣ１ボンディングパッド３０に近接してＶＣＣ１ＥＳＤ保護ボンディングパッド（第１の電源系の第２のＥＳＤ保護ボンディングパッド）３６、ＧＮＤ１ボンディングパッド３２に近接してＧＮＤ１ＥＳＤ保護ボンディングパッド（第１の電源系の第１のＥＳＤ保護ボンディングパッド）３７が設けられている。第２の電源系には、半導体基板上に、ＶＣＣ２ボンディングパッド３３に近接してＶＣＣ２ＥＳＤ保護ボンディングパッド（第２の電源系の第２のＥＳＤ保護ボンディングパッド）３８、ＧＮＤ２ボンディングパッド３５に近接してＧＮＤ２ＥＳＤ保護ボンディングパッド（第２の電源系の第１のＥＳＤ保護ボンディングパッド）３９が設けられている。これら各ＥＳＤ保護ボンディングパッド３６、３７、３８、３９は、ボンディングワイヤ２６乃至２９を介してＶＣＣ１端子１０、ＧＮＤ１端子１２、ＶＣＣ２端子１３、ＧＮＤ２端子１５に接続される。また、ＶＣＣ１ＥＳＤ保護ボンディングパッド３６とＶＣＣ２ＥＳＤ保護ボンディングパッド３８は互いに接続され、かつ、ＧＮＤ１ＥＳＤ保護ボンディングパッド３７とＧＮＤ２ＥＳＤ保護ボンディングパッド３９は互いに接続されている。
ＶＣＣ１ボンディングパッド３０及びＧＮＤ１ボンディングパッド３２は、半導体基板上に形成されたＶＣＣ１配線５０及びＧＮＤ１配線５２にそれぞれ接続される。ＶＣＣ１配線５０及びＧＮＤ１配線５２は、第１の電源系の少なくとも１つの入出力回路４３及び内部回路４５の素子に接続される。入出力回路４３はＳＩＧ１ボンディングパッド３１との間で信号の入力又は出力を行い、内部回路４５は入出力回路４３から入力した信号に応じて信号処理を行ったり入出力回路４３に信号を出力したりする。なお、図１（及び後述の図３）における入出力回路４３（及び後述の入出力回路４４）では入力素子の図示は省略している。
ここで重要なことは、入出力回路４３のＥＳＤによる破壊防止のための信号用ＥＳＤ保護素子部４１ａは、ＶＣＣ１ＥＳＤ保護配線５６によりＳＩＧ１ボンディングパッド３１とＶＣＣ１ＥＳＤ保護ボンディングパッド３６間に、ＧＮＤ１ＥＳＤ保護配線５７によりＳＩＧ１ボンディングパッド３１とＧＮＤ１ＥＳＤ保護ボンディングパッド３７間に接続されることである。この信号用ＥＳＤ保護素子部４１ａは、ＶＣＣ１端子１０を基準にＳＩＧ１端子１１に印加された静電気をＶＣＣ１ＥＳＤ保護配線５６からＶＣＣ１ＥＳＤ保護ボンディングパッド３６を通ってＶＣＣ１端子１０に逃がすためのＶＣＣ１側の保護素子と、ＧＮＤ１端子１２を基準にＳＩＧ１端子１１に印加された静電気をＧＮＤ１ＥＳＤ保護配線５７からＧＮＤ１ＥＳＤ保護ボンディングパッド３７を通ってＧＮＤ１端子１２に逃がすためのＧＮＤ１側の保護素子と、から構成される。これら保護素子は、具体的にはダイオードやフィールドトランジスタ（メタル配線をゲートとしたしきい値の高いＭＯＳトランジスタ）などが用いられる。
また、ＶＣＣ２ボンディングパッド３３及びＧＮＤ２ボンディングパッド３５は、半導体基板上に形成されたＶＣＣ２配線５３及びＧＮＤ２配線５５にそれぞれ接続される。ＶＣＣ２配線５３及びＧＮＤ２配線５５は、第２の電源系の少なくとも１つの入出力回路４４及び内部回路４６の素子に接続される。この入出力回路４４も、前述した入出力回路４３と同様に、ＳＩＧ２ボンディングパッド３４との間で信号の入力又は出力を行い、内部回路４６は入出力回路４４から入力した信号に応じて信号処理を行ったり入出力回路４４に信号を出力したりする。そして、入出力回路４４のＥＳＤによる破壊防止のための信号用ＥＳＤ保護素子部４２ａも、ＶＣＣ２ＥＳＤ保護配線５８によりＳＩＧ２ボンディングパッド３４とＶＣＣ２ＥＳＤ保護ボンディングパッド３８間に、ＧＮＤ２ＥＳＤ保護配線５９によりＳＩＧ２ボンディングパッド３４とＧＮＤ２ＥＳＤ保護ボンディングパッド３９間に接続される。この信号用ＥＳＤ保護素子部４２ａは、ＶＣＣ２端子１３を基準にＳＩＧ２端子１４に印加された静電気をＶＣＣ２ＥＳＤ保護配線５８からＶＣＣ２ＥＳＤ保護ボンディングパッド３８を通ってＶＣＣ２端子１３に逃がすためのＶＣＣ２側の保護素子と、ＧＮＤ２端子１５を基準にＳＩＧ２端子１４に印加された静電気をＧＮＤ２ＥＳＤ保護配線５９からＧＮＤ２ＥＳＤ保護ボンディングパッド３９を通ってＧＮＤ２端子１５に逃がすためのＧＮＤ２側の保護素子と、から構成される。
半導体装置１の電源用ＥＳＤ保護素子部４０ａは、ＶＣＣ１ＥＳＤ保護ボンディングパッド３６とＧＮＤ１ＥＳＤ保護ボンディングパッド３７間に、具体的にはＶＣＣ１ＥＳＤ保護配線５６とＧＮＤ１ＥＳＤ保護配線５７間に接続される保護素子（１個のダイオード）から構成される。この電源用ＥＳＤ保護素子部４０ａは、ＶＣＣ１端子１０−ＧＮＤ１端子１２間に静電気が印加された場合に、入出力回路４３又は内部回路４５の素子が破壊されないよう静電気を逃がすためのものである。また、前述したように、ＶＣＣ１ＥＳＤ保護ボンディングパッド３６とＶＣＣ２ＥＳＤ保護ボンディングパッド３８は互いに接続され、かつ、ＧＮＤ１ＥＳＤ保護ボンディングパッド３７とＧＮＤ２ＥＳＤ保護ボンディングパッド３９は互いに接続されている。具体的には、ＶＣＣ１ＥＳＤ保護配線５６及びＧＮＤ１ＥＳＤ保護配線５７は、それぞれＶＣＣ２ＥＳＤ保護配線５８及びＧＮＤ２ＥＳＤ保護配線５９に半導体基板上で互いに接続されている。従って、ＶＣＣ２端子１３−ＧＮＤ２端子１５間に静電気が印加された場合も、ＶＣＣ２ＥＳＤ保護配線５８及びＧＮＤ２ＥＳＤ保護配線５９を介し、電源用ＥＳＤ保護素子部４０ａ、すなわち、ＶＣＣ１ＥＳＤ保護配線５６とＧＮＤ１ＥＳＤ保護配線５７間に接続された保護素子を通して静電気が逃げる。また、それ以外の組み合わせの電源（グランドを含む）端子間に静電気が印加された場合も同様である。
次に、１つの電源系の信号端子について他の電源系の電源端子やグランド端子を基準としたＥＳＤによる破壊防止が実現される動作を説明する。ＶＣＣ２端子１３を基準にＳＩＧ１端子１１に印加された静電気は、信号用ＥＳＤ保護素子部４１ａを構成するＶＣＣ１側の保護素子からＶＣＣ１ＥＳＤ保護配線５６、ＶＣＣ２ＥＳＤ保護配線５８、ＶＣＣ２ＥＳＤ保護ボンディングパッド３８、ボンディングワイヤ２８を通ってＶＣＣ２端子１３に逃げる。ＧＮＤ２端子１５を基準にＳＩＧ１端子１１に印加された静電気も、同様にして、信号用ＥＳＤ保護素子部４１ａを構成するＧＮＤ１側の保護素子からＧＮＤ１ＥＳＤ保護配線５７、ＧＮＤ２ＥＳＤ保護配線５９、ＧＮＤ２ＥＳＤ保護ボンディングパッド３９、ボンディングワイヤ２９を通ってＧＮＤ２端子１１５に逃げる。このように、ＳＩＧ１端子１１について他の電源系の電源端子やグランド端子を基準としたＥＳＤによる破壊防止を実現することができるのである。また、ＳＩＧ２端子１４について他の電源系の電源端子やグランド端子、すなわちＶＣＣ１端子１０及びＧＮＤ１端子１２を基準としたＥＳＤによる破壊防止も、同様にして実現することができる。
図２は半導体装置１全体を表したレイアウト図である。リード端子である各端子１０乃至１５は、その内側であるインナーリード部がボンディングワイヤ２０乃至２９によって各ボンディングパッド３０乃至３９に接続されている。信号端子であるＳＩＧ１端子１１及びＳＩＧ２端子１４はそれぞれ複数設けられ、その各々にボンディングワイヤ２１又は２４、ＳＩＧ１ボンディングパッド３１又はＳＩＧ２ボンディングパッド３４、信号用ＥＳＤ保護素子部４１ａ又は４２ａ、入出力回路４３又は４４が設けられている。なお、図２において、ＳＩＧ１ボンディングパッド３１又はＳＩＧ２ボンディングパッド３４、信号用ＥＳＤ保護素子部４１ａ又は４２ａなどについて符号は省略している。ＧＮＤ１ＥＳＤ保護配線５７又はＧＮＤ２ＥＳＤ保護配線５９は各ボンディングパッド３０乃至３９を囲んで外側に、ＶＣＣ１ＥＳＤ保護配線５６又はＶＣＣ２ＥＳＤ保護配線５８は各ボンディングパッド３０乃至３９の内側に、ＶＣＣ１配線５０又はＶＣＣ２配線５３はＶＣＣ１ＥＳＤ保護配線５６又はＶＣＣ２ＥＳＤ保護配線５８の内側であり入出力回路４３又は４４を囲んで外側に、ＧＮＤ１配線５２又はＧＮＤ２配線５５は入出力回路４３又は４４の内側に、それぞれ設けられている。また、電源用ＥＳＤ保護素子部４０ａを構成する保護素子は、半導体装置１の空きスペース（すなわち図２における半導体装置１の４コーナ）に分割して配置されている。
以上のように、この半導体装置１は、電源用ＥＳＤ保護素子部４０ａを構成する保護素子の数を削減することができ、それによりチップサイズの増大を抑制することが可能となる。また、半導体装置のＥＳＤに対する破壊強度を測定する場合、ＶＣＣ１端子１０を基準にした場合とＶＣＣ２端子１３を基準にした場合とでは原理的にほとんど破壊強度は変わらないのでＶＣＣ２端子１３を基準にした測定を省略することも可能である。ＧＮＤ１端子１２を基準にした場合とＧＮＤ２端子１５を基準にした場合も同様である。
なお、第１の電源系、すなわち、デジタル用電源系の素子に起因して電源配線に重畳した電源ノイズが伝達される経路、すなわちＶＣＣ１ボンディングパッド３０、ボンディングワイヤ２０、ＶＣＣ１端子１０、ボンディングワイヤ２６、ＶＣＣ１ＥＳＤ保護ボンディングパッド３６、ＶＣＣ１ＥＳＤ保護配線５６、ＶＣＣ２ＥＳＤ保護配線５８、ＶＣＣ２ＥＳＤ保護ボンディングパッド３８、ボンディングワイヤ２８、ＶＣＣ２端子１３、ボンディングワイヤ２３、ＶＣＣ２ボンディングパッド３３の経路で、デジタル用電源系のＶＣＣ１配線５０から第２の電源系、すなわち、アナログ用電源系のＶＣＣ２配線５３に電源ノイズが伝達される可能性も想定されるが、電源ノイズは、その経路中の複数のボンディングワイヤのインピーダンスが高いために減衰され、かつそれに比べてインピーダンスが低いＶＣＣ１端子１０及びＶＣＣ２端子１３を介して外部電源で吸収されるため、極めて微小となり、問題とはならない。グランド配線に重畳した電源ノイズについても同様である。
次に、本発明の望ましい第２実施形態である半導体装置について図３に基づいて説明する。この半導体装置２は、複数の電源系として電源電圧が異なる複数の電源系、すなわち、５Ｖの第１の電源系と３Ｖの第２の電源系を有する。この半導体装置２のＶＣＣ１端子１０はＶＣＣ１ボンディングパッド３０にのみ接続されており、前述の半導体装置１におけるＶＣＣ１ＥＳＤ保護ボンディングパッド３６は存在せず、従ってＶＣＣ１ＥＳＤ保護配線５６も存在しない。同じく、ＶＣＣ２端子１３はＶＣＣ２ボンディングパッド３３にのみ接続されており、半導体装置１におけるＶＣＣ２ＥＳＤ保護ボンディングパッド３８は存在せず、従ってＶＣＣ２ＥＳＤ保護配線５８も存在しない。しかし、ＧＮＤ１ＥＳＤ保護ボンディングパッド（第１の電源系の第１のＥＳＤ保護ボンディングパッド）３７とＧＮＤ２ＥＳＤ保護ボンディングパッド（第２の電源系の第１のＥＳＤ保護ボンディングパッド）３９は存在する。それらは、ＧＮＤ１ＥＳＤ保護配線５７とＧＮＤ２ＥＳＤ保護配線５９とを介して半導体基板上で互いに接続される。そして、半導体装置１における信号用ＥＳＤ保護素子部４１ａ及び４２ａに替え、ＶＣＣ１側の保護素子、ＶＣＣ２側の保護素子がＶＣＣ１配線５０、ＶＣＣ２配線５３に接続され、ＧＮＤ１側の保護素子、ＧＮＤ２側の保護素子がＧＮＤ１ＥＳＤ保護ボンディングパッド３７及びＧＮＤ２ＥＳＤ保護ボンディングパッド３９に接続された信号用ＥＳＤ保護素子部４１ｂ及び４２ｂを備える。また、電源用ＥＳＤ保護素子部４０ａに替え、ＶＣＣ１ボンディングパッド３０−ＧＮＤ１ＥＳＤ保護ボンディングパッド３７間の保護素子（１個のダイオード）と、ＶＣＣ２ボンディングパッド３３−ＧＮＤ１ＥＳＤ保護ボンディングパッド３７間の保護素子（１個のダイオード）と、ＶＣＣ１ボンディングパッド３０−ＶＣＣ２ボンディングパッド３３間の保護素子（１個のダイオード）と、を有する電源用ＥＳＤ保護素子部４０ｂを備える。
この半導体装置２では、１つの電源系の信号端子について他の電源系のグランド端子を基準とした場合、すなわちＧＮＤ２端子１５を基準にＳＩＧ１端子１１に静電気が印加された場合とＧＮＤ１端子１２を基準にＳＩＧ２端子１４に静電気が印加された場合のＥＳＤによる破壊防止は半導体装置１と同様にして実現される。そして、１つの電源系の信号端子について他の電源系の電源端子を基準とした場合、すなわちＶＣＣ２端子１３を基準にＳＩＧ１端子１１に静電気が印加された場合とＶＣＣ１端子１０を基準にＳＩＧ２端子１４に静電気が印加された場合のＥＳＤによる破壊防止は前述の従来の半導体装置と同様にして実現される。
半導体装置２の電源用ＥＳＤ保護素子部４０ｂは、半導体装置１の電源用ＥＳＤ保護素子部４０ａに比べて構成要素である保護素子の数が多いが、従来の電源用ＥＳＤ保護素子部に比べて保護素子の数を削減することができ、それによりチップサイズの増大を抑制することが可能となる。
また、複数の電源系の電圧によっては、半導体装置２とは逆に、半導体装置１におけるＶＣＣ１ＥＳＤ保護ボンディングパッド３６とＶＣＣ２ＥＳＤ保護ボンディングパッド３８が存在し、ＧＮＤ１ＥＳＤ保護ボンディングパッド３７とＧＮＤ２ＥＳＤ保護ボンディングパッド３９が存在しない場合も可能である。
また、以上説明した実施形態では、端子とそれに対応するボンディングパッドはボンディングワイヤを用いて接続されているが、ある程度高いインピーダンスを有する接続部材（例えばバンプ）を用いても同様な効果を得ることが可能である。また、半導体基板が直接、プリント基板などに実装される場合は、プリント基板の配線により各ＥＳＤ保護ボンディングパッドを対応する電源ボンディングパッド又はグランドボンディングパッドに接続するようにする。
なお、本発明は、上述した実施形態に限られることなく、請求の範囲に記載した事項の範囲内でのさまざまな設計変更が可能である。例えば、以上の実施形態では、請求の範囲の理解のために、ＶＣＣ１ＥＳＤ保護ボンディングパッド３６が第１の電源系の第２のＥＳＤ保護ボンディングパッド、ＧＮＤ１ＥＳＤ保護ボンディングパッド３７が第１の電源系の第１のＥＳＤ保護ボンディングパッド、ＶＣＣ２ＥＳＤ保護ボンディングパッド３８が第２の電源系の第２のＥＳＤ保護ボンディングパッド、ＧＮＤ２ＥＳＤ保護ボンディングパッド３９が第２の電源系の第１のＥＳＤ保護ボンディングパッド、にそれぞれ対応するように説明したが、ＶＣＣ１ＥＳＤ保護ボンディングパッド３６が第１の電源系の第１のＥＳＤ保護ボンディングパッド、ＧＮＤ１ＥＳＤ保護ボンディングパッド３７が第１の電源系の第２のＥＳＤ保護ボンディングパッド、ＶＣＣ２ＥＳＤ保護ボンディングパッド３８が第２の電源系の第１のＥＳＤ保護ボンディングパッド、ＧＮＤ２ＥＳＤ保護ボンディングパッド３９が第２の電源系の第２のＥＳＤ保護ボンディングパッド、にそれぞれ対応するようにしても構わない。また、以上の実施形態では複数の電源系を有する半導体装置として２個の電源系を有する半導体装置を説明したが、３個以上の電源系を有する半導体装置の電源系の全部又は一部にも本発明を適用することができるのは勿論である。

Claims (4)

  1. 複数の電源系として少なくとも第１と第２の電源系を有し、第１と第２の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも１つの信号端子と、半導体基板上に形成され、前記電源端子に接続される電源ボンディングパッド、前記グランド端子に接続されるグランドボンディングパッド、及び前記信号端子に接続される信号ボンディングパッドと、これら各ボンディングパッドに接続されると共に信号ボンディングパッドとの間で信号の入力又は出力を行う入出力回路と、を有する半導体装置であって、
    第１と第２の電源系は半導体基板上にそれぞれ、
    前記電源ボンディングパッド又は前記グランドボンディングパッドの一方に接続された前記電源端子又は前記グランド端子の一方に接続される第１のＥＳＤ保護ボンディングパッドと、
    前記信号ボンディングパッドと第１のＥＳＤ保護ボンディングパッドとの間及び前記信号ボンディングパッドと前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間に接続される信号用ＥＳＤ保護素子部と、
    を備え、
    第１と第２の電源系の第１のＥＳＤ保護ボンディングパッドは半導体基板上で互いに接続されており、
    第１と第２の電源系のいずれかの第１のＥＳＤ保護ボンディングパッドと第１の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間、第１と第２の電源系のいずれかの第１のＥＳＤ保護ボンディングパッドと第２の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間、及び第１の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方と第２の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間に接続される電源用ＥＳＤ保護素子部を備えていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    第１と第２の電源系はそれぞれ、電源ボンディングパッドと電源端子の接続、グランドボンディングパッドとグランド端子の接続、信号ボンディングパッドと信号端子の接続、第１のＥＳＤ保護ボンディングパッドと電源端子又はグランド端子の一方の接続、がボンディングワイヤを介していることを特徴とする半導体装置。
  3. 複数の電源系として少なくとも第１と第２の電源系を有し、第１と第２の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも１つの信号端子と、半導体基板上に形成され、前記電源端子に接続される電源ボンディングパッド、前記グランド端子に接続されるグランドボンディングパッド、及び前記信号端子に接続される信号ボンディングパッドと、これら各ボンディングパッドに接続されると共に信号ボンディングパッドとの間で信号の入力又は出力を行う入出力回路と、を有する半導体装置であって、
    第１と第２の電源系は半導体基板上にそれぞれ、
    前記電源ボンディングパッド又は前記グランドボンディングパッドの一方に接続された前記電源端子又は前記グランド端子の一方に接続される第１のＥＳＤ保護ボンディングパッドと、
    前記電源ボンディングパッド又は前記グランドボンディングパッドの他方に接続された前記電源端子又は前記グランド端子の他方に接続される第２のＥＳＤ保護ボンディングパッドと、
    前記信号ボンディングパッドと第１のＥＳＤ保護ボンディングパッドとの間及び前記信号ボンディングパッドと第２のＥＳＤ保護ボンディングパッドとの間に接続される信号用ＥＳＤ保護素子部と、
    を備え、
    第１と第２の電源系の第１のＥＳＤ保護ボンディングパッドは半導体基板上で互いに接続され、第１と第２の電源系の第２のＥＳＤ保護ボンディングパッドは半導体基板上で互いに接続されており、
    第１と第２の電源系のいずれかの第１のＥＳＤ保護ボンディングパッドと第１と第２の電源系のいずれかの第２のＥＳＤ保護ボンディングパッドとの間に接続される電源用ＥＳＤ保護素子部を備えていることを特徴とする半導体装置。
  4. 請求項３に記載の半導体装置において、
    第１と第２の電源系はそれぞれ、電源ボンディングパッドと電源端子の接続、グランドボンディングパッドとグランド端子の接続、信号ボンディングパッドと信号端子の接続、第１のＥＳＤ保護ボンディングパッドと電源端子又はグランド端子の一方の接続、第２のＥＳＤ保護ボンディングパッドと電源端子又はグランド端子の他方の接続がボンディングワイヤを介していることを特徴とする半導体装置。
JP2006511007A 2004-03-12 2005-03-11 半導体装置 Active JP4978998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006511007A JP4978998B2 (ja) 2004-03-12 2005-03-11 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004070380 2004-03-12
JP2004070380 2004-03-12
PCT/JP2005/004337 WO2005088701A1 (ja) 2004-03-12 2005-03-11 半導体装置
JP2006511007A JP4978998B2 (ja) 2004-03-12 2005-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2005088701A1 JPWO2005088701A1 (ja) 2008-01-31
JP4978998B2 true JP4978998B2 (ja) 2012-07-18

Family

ID=34975862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006511007A Active JP4978998B2 (ja) 2004-03-12 2005-03-11 半導体装置

Country Status (6)

Country Link
US (1) US20070158817A1 (ja)
JP (1) JP4978998B2 (ja)
KR (1) KR20060127190A (ja)
CN (1) CN1930676B (ja)
TW (1) TW200535963A (ja)
WO (1) WO2005088701A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504860B2 (en) 2014-06-20 2019-12-10 Thine Electronics, Inc. Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103274A (ja) * 2008-10-23 2010-05-06 Nec Electronics Corp 半導体パッケージ
JP5071465B2 (ja) * 2009-11-11 2012-11-14 株式会社村田製作所 高周波モジュール
JP5703103B2 (ja) * 2011-04-13 2015-04-15 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JP6514949B2 (ja) * 2015-04-23 2019-05-15 日立オートモティブシステムズ株式会社 オンチップノイズ保護回路を有する半導体チップ
CN105977938B (zh) 2016-06-17 2018-09-25 中国电子科技集团公司第二十四研究所 芯片esd保护电路
DE112022002544T5 (de) * 2021-07-16 2024-02-29 Rohm Co., Ltd. E/a-schaltung, halbleitervorrichtung, zellenbibliothek und verfahren zum entwerfen der schaltung einer halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372666A (ja) * 1989-08-11 1991-03-27 Toshiba Corp 半導体集積回路装置
JPH08148650A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体集積回路装置
JPH10173134A (ja) * 1996-12-16 1998-06-26 Nec Corp 半導体装置
JP2000208718A (ja) * 1999-01-19 2000-07-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2001298157A (ja) * 2000-04-14 2001-10-26 Nec Corp 保護回路及びこれを搭載した半導体集積回路
JP2002110919A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 静電破壊保護回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430595A (en) * 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit
US5781388A (en) * 1996-09-03 1998-07-14 Motorola, Inc. Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor
US6078068A (en) * 1998-07-15 2000-06-20 Adaptec, Inc. Electrostatic discharge protection bus/die edge seal
US6204537B1 (en) * 1998-10-01 2001-03-20 Micron Technology, Inc. ESD protection scheme
US6445039B1 (en) * 1998-11-12 2002-09-03 Broadcom Corporation System and method for ESD Protection
JP3302665B2 (ja) * 1999-10-25 2002-07-15 ローム株式会社 半導体集積回路装置
US6624998B2 (en) * 2000-01-24 2003-09-23 Medtronic, Inc. Electrostatic discharge protection scheme in low potential drop environments
US6355960B1 (en) * 2000-09-18 2002-03-12 Vanguard International Semiconductor Corporation ESD protection for open drain I/O pad in integrated circuit with parasitic field FET devices
TWI222208B (en) * 2002-05-29 2004-10-11 Sanyo Electric Co Semiconductor integrated circuit device
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
JP3732834B2 (ja) * 2003-04-17 2006-01-11 株式会社東芝 入力保護回路
JP3949647B2 (ja) * 2003-12-04 2007-07-25 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置
US7202114B2 (en) * 2004-01-13 2007-04-10 Intersil Americas Inc. On-chip structure for electrostatic discharge (ESD) protection
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
JP2006303110A (ja) * 2005-04-19 2006-11-02 Nec Electronics Corp 半導体装置
US7463466B2 (en) * 2005-10-24 2008-12-09 United Microelectronics Corp. Integrated circuit with ESD protection circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372666A (ja) * 1989-08-11 1991-03-27 Toshiba Corp 半導体集積回路装置
JPH08148650A (ja) * 1994-11-22 1996-06-07 Nec Corp 半導体集積回路装置
JPH10173134A (ja) * 1996-12-16 1998-06-26 Nec Corp 半導体装置
JP2000208718A (ja) * 1999-01-19 2000-07-28 Matsushita Electric Ind Co Ltd 半導体装置
JP2001298157A (ja) * 2000-04-14 2001-10-26 Nec Corp 保護回路及びこれを搭載した半導体集積回路
JP2002110919A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 静電破壊保護回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504860B2 (en) 2014-06-20 2019-12-10 Thine Electronics, Inc. Semiconductor device

Also Published As

Publication number Publication date
KR20060127190A (ko) 2006-12-11
WO2005088701A1 (ja) 2005-09-22
US20070158817A1 (en) 2007-07-12
TWI355016B (ja) 2011-12-21
JPWO2005088701A1 (ja) 2008-01-31
CN1930676A (zh) 2007-03-14
TW200535963A (en) 2005-11-01
CN1930676B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
US10692856B2 (en) Semiconductor integrated circuit device
JP4978998B2 (ja) 半導体装置
JP4806540B2 (ja) 半導体集積回路装置
JP6579111B2 (ja) 半導体集積回路装置
JP2830783B2 (ja) 半導体装置
JP2007059449A (ja) 半導体装置
US20140071567A1 (en) Semiconductor device
JP2004146524A (ja) 半導体装置
WO2011101943A1 (ja) 半導体集積回路装置
JP2010103274A (ja) 半導体パッケージ
US8344786B2 (en) Semiconductor integrated circuit
JP5721967B2 (ja) 保護回路
JP6595948B2 (ja) 半導体装置
US6291879B1 (en) Integrated circuit chip with improved locations of overvoltage protection elements
JP2006196808A (ja) 半導体集積回路
JP2002110919A (ja) 静電破壊保護回路
JP2008166628A (ja) 半導体装置の保護回路
JP2007173443A (ja) 半導体装置
WO2002043150A1 (en) Pad protective circuit
JP2005191370A (ja) 集積回路の静電破壊防止回路
JP2007142025A (ja) 半導体集積回路
JP2006108714A (ja) 半導体入出力回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120412

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250