JP4978998B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4978998B2 JP4978998B2 JP2006511007A JP2006511007A JP4978998B2 JP 4978998 B2 JP4978998 B2 JP 4978998B2 JP 2006511007 A JP2006511007 A JP 2006511007A JP 2006511007 A JP2006511007 A JP 2006511007A JP 4978998 B2 JP4978998 B2 JP 4978998B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- bonding pad
- terminal
- signal
- esd protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 230000001681 protective effect Effects 0.000 claims description 62
- 239000000758 substrate Substances 0.000 claims description 25
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 70
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 61
- 230000005611 electricity Effects 0.000 description 21
- 230000003068 static effect Effects 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000002265 prevention Effects 0.000 description 7
- 230000006378 damage Effects 0.000 description 6
- 230000036961 partial effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
2 第2実施形態の半導体装置
10 VCC1(第1の電源系の電源)端子
11 SIG1(第1の電源系の信号)端子
12 GND1(第1の電源系のグランド)端子
13 VCC2(第2の電源系の電源)端子
14 SIG2(第2の電源系の信号)端子
15 GND2(第2の電源系のグランド)端子
20乃至29 ボンディングワイヤ
30 VCC1(第1の電源系の電源)ボンディングパッド
31 SIG1(第1の電源系の信号)ボンディングパッド
32 GND1(第1の電源系のグランド)ボンディングパッド
33 VCC2(第2の電源系の電源)ボンディングパッド
34 SIG2(第2の電源系の信号)ボンディングパッド
35 GND2(第2の電源系のグランド)ボンディングパッド
36 VCC1(第1の電源系の第2の)ESD保護ボンディングパッド
37 GND1(第1の電源系の第1の)ESD保護ボンディングパッド
38 VCC2(第2の電源系の第2の)ESD保護ボンディングパッド
39 GND2(第2の電源系の第1の)ESD保護ボンディングパッド
40a 第1実施形態の電源用ESD保護素子部
40b 第2実施形態の電源用ESD保護素子部
41a 第1実施形態の第1の電源系の信号用ESD保護素子部
42a 第1実施形態の第2の電源系の信号用ESD保護素子部
41b 第2実施形態の第1の電源系の信号用ESD保護素子部
42b 第2実施形態の第2の電源系の信号用ESD保護素子部
43 第1の電源系の入出力回路
44 第2の電源系の入出力回路
45 第1の電源系の内部回路
46 第2の電源系の内部回路
Claims (4)
- 複数の電源系として少なくとも第1と第2の電源系を有し、第1と第2の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも1つの信号端子と、半導体基板上に形成され、前記電源端子に接続される電源ボンディングパッド、前記グランド端子に接続されるグランドボンディングパッド、及び前記信号端子に接続される信号ボンディングパッドと、これら各ボンディングパッドに接続されると共に信号ボンディングパッドとの間で信号の入力又は出力を行う入出力回路と、を有する半導体装置であって、
第1と第2の電源系は半導体基板上にそれぞれ、
前記電源ボンディングパッド又は前記グランドボンディングパッドの一方に接続された前記電源端子又は前記グランド端子の一方に接続される第1のESD保護ボンディングパッドと、
前記信号ボンディングパッドと第1のESD保護ボンディングパッドとの間及び前記信号ボンディングパッドと前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間に接続される信号用ESD保護素子部と、
を備え、
第1と第2の電源系の第1のESD保護ボンディングパッドは半導体基板上で互いに接続されており、
第1と第2の電源系のいずれかの第1のESD保護ボンディングパッドと第1の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間、第1と第2の電源系のいずれかの第1のESD保護ボンディングパッドと第2の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間、及び第1の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方と第2の電源系の前記電源ボンディングパッド又は前記グランドボンディングパッドの他方との間に接続される電源用ESD保護素子部を備えていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
第1と第2の電源系はそれぞれ、電源ボンディングパッドと電源端子の接続、グランドボンディングパッドとグランド端子の接続、信号ボンディングパッドと信号端子の接続、第1のESD保護ボンディングパッドと電源端子又はグランド端子の一方の接続、がボンディングワイヤを介していることを特徴とする半導体装置。 - 複数の電源系として少なくとも第1と第2の電源系を有し、第1と第2の電源系はそれぞれ電源端子、グランド端子、及び信号の入出力を行う少なくとも1つの信号端子と、半導体基板上に形成され、前記電源端子に接続される電源ボンディングパッド、前記グランド端子に接続されるグランドボンディングパッド、及び前記信号端子に接続される信号ボンディングパッドと、これら各ボンディングパッドに接続されると共に信号ボンディングパッドとの間で信号の入力又は出力を行う入出力回路と、を有する半導体装置であって、
第1と第2の電源系は半導体基板上にそれぞれ、
前記電源ボンディングパッド又は前記グランドボンディングパッドの一方に接続された前記電源端子又は前記グランド端子の一方に接続される第1のESD保護ボンディングパッドと、
前記電源ボンディングパッド又は前記グランドボンディングパッドの他方に接続された前記電源端子又は前記グランド端子の他方に接続される第2のESD保護ボンディングパッドと、
前記信号ボンディングパッドと第1のESD保護ボンディングパッドとの間及び前記信号ボンディングパッドと第2のESD保護ボンディングパッドとの間に接続される信号用ESD保護素子部と、
を備え、
第1と第2の電源系の第1のESD保護ボンディングパッドは半導体基板上で互いに接続され、第1と第2の電源系の第2のESD保護ボンディングパッドは半導体基板上で互いに接続されており、
第1と第2の電源系のいずれかの第1のESD保護ボンディングパッドと第1と第2の電源系のいずれかの第2のESD保護ボンディングパッドとの間に接続される電源用ESD保護素子部を備えていることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
第1と第2の電源系はそれぞれ、電源ボンディングパッドと電源端子の接続、グランドボンディングパッドとグランド端子の接続、信号ボンディングパッドと信号端子の接続、第1のESD保護ボンディングパッドと電源端子又はグランド端子の一方の接続、第2のESD保護ボンディングパッドと電源端子又はグランド端子の他方の接続がボンディングワイヤを介していることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006511007A JP4978998B2 (ja) | 2004-03-12 | 2005-03-11 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004070380 | 2004-03-12 | ||
JP2004070380 | 2004-03-12 | ||
PCT/JP2005/004337 WO2005088701A1 (ja) | 2004-03-12 | 2005-03-11 | 半導体装置 |
JP2006511007A JP4978998B2 (ja) | 2004-03-12 | 2005-03-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005088701A1 JPWO2005088701A1 (ja) | 2008-01-31 |
JP4978998B2 true JP4978998B2 (ja) | 2012-07-18 |
Family
ID=34975862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006511007A Active JP4978998B2 (ja) | 2004-03-12 | 2005-03-11 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070158817A1 (ja) |
JP (1) | JP4978998B2 (ja) |
KR (1) | KR20060127190A (ja) |
CN (1) | CN1930676B (ja) |
TW (1) | TW200535963A (ja) |
WO (1) | WO2005088701A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10504860B2 (en) | 2014-06-20 | 2019-12-10 | Thine Electronics, Inc. | Semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010103274A (ja) * | 2008-10-23 | 2010-05-06 | Nec Electronics Corp | 半導体パッケージ |
JP5071465B2 (ja) * | 2009-11-11 | 2012-11-14 | 株式会社村田製作所 | 高周波モジュール |
JP5703103B2 (ja) * | 2011-04-13 | 2015-04-15 | 株式会社東芝 | 半導体装置及びdc−dcコンバータ |
JP6514949B2 (ja) * | 2015-04-23 | 2019-05-15 | 日立オートモティブシステムズ株式会社 | オンチップノイズ保護回路を有する半導体チップ |
CN105977938B (zh) | 2016-06-17 | 2018-09-25 | 中国电子科技集团公司第二十四研究所 | 芯片esd保护电路 |
DE112022002544T5 (de) * | 2021-07-16 | 2024-02-29 | Rohm Co., Ltd. | E/a-schaltung, halbleitervorrichtung, zellenbibliothek und verfahren zum entwerfen der schaltung einer halbleitervorrichtung |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0372666A (ja) * | 1989-08-11 | 1991-03-27 | Toshiba Corp | 半導体集積回路装置 |
JPH08148650A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体集積回路装置 |
JPH10173134A (ja) * | 1996-12-16 | 1998-06-26 | Nec Corp | 半導体装置 |
JP2000208718A (ja) * | 1999-01-19 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001298157A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 保護回路及びこれを搭載した半導体集積回路 |
JP2002110919A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 静電破壊保護回路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5430595A (en) * | 1993-10-15 | 1995-07-04 | Intel Corporation | Electrostatic discharge protection circuit |
US5781388A (en) * | 1996-09-03 | 1998-07-14 | Motorola, Inc. | Non-breakdown triggered electrostatic discharge protection circuit for an integrated circuit and method therefor |
US6078068A (en) * | 1998-07-15 | 2000-06-20 | Adaptec, Inc. | Electrostatic discharge protection bus/die edge seal |
US6204537B1 (en) * | 1998-10-01 | 2001-03-20 | Micron Technology, Inc. | ESD protection scheme |
US6445039B1 (en) * | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
JP3302665B2 (ja) * | 1999-10-25 | 2002-07-15 | ローム株式会社 | 半導体集積回路装置 |
US6624998B2 (en) * | 2000-01-24 | 2003-09-23 | Medtronic, Inc. | Electrostatic discharge protection scheme in low potential drop environments |
US6355960B1 (en) * | 2000-09-18 | 2002-03-12 | Vanguard International Semiconductor Corporation | ESD protection for open drain I/O pad in integrated circuit with parasitic field FET devices |
TWI222208B (en) * | 2002-05-29 | 2004-10-11 | Sanyo Electric Co | Semiconductor integrated circuit device |
US6798022B1 (en) * | 2003-03-11 | 2004-09-28 | Oki Electric Industry Co., Ltd. | Semiconductor device with improved protection from electrostatic discharge |
JP3732834B2 (ja) * | 2003-04-17 | 2006-01-11 | 株式会社東芝 | 入力保護回路 |
JP3949647B2 (ja) * | 2003-12-04 | 2007-07-25 | Necエレクトロニクス株式会社 | 半導体集積回路装置 |
US7202114B2 (en) * | 2004-01-13 | 2007-04-10 | Intersil Americas Inc. | On-chip structure for electrostatic discharge (ESD) protection |
JP2005317830A (ja) * | 2004-04-30 | 2005-11-10 | Elpida Memory Inc | 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法 |
JP2006303110A (ja) * | 2005-04-19 | 2006-11-02 | Nec Electronics Corp | 半導体装置 |
US7463466B2 (en) * | 2005-10-24 | 2008-12-09 | United Microelectronics Corp. | Integrated circuit with ESD protection circuit |
-
2005
- 2005-03-11 WO PCT/JP2005/004337 patent/WO2005088701A1/ja active Application Filing
- 2005-03-11 US US10/598,804 patent/US20070158817A1/en not_active Abandoned
- 2005-03-11 CN CN200580007544XA patent/CN1930676B/zh not_active Expired - Fee Related
- 2005-03-11 JP JP2006511007A patent/JP4978998B2/ja active Active
- 2005-03-11 TW TW094107588A patent/TW200535963A/zh not_active IP Right Cessation
- 2005-03-11 KR KR1020067018704A patent/KR20060127190A/ko not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0372666A (ja) * | 1989-08-11 | 1991-03-27 | Toshiba Corp | 半導体集積回路装置 |
JPH08148650A (ja) * | 1994-11-22 | 1996-06-07 | Nec Corp | 半導体集積回路装置 |
JPH10173134A (ja) * | 1996-12-16 | 1998-06-26 | Nec Corp | 半導体装置 |
JP2000208718A (ja) * | 1999-01-19 | 2000-07-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2001298157A (ja) * | 2000-04-14 | 2001-10-26 | Nec Corp | 保護回路及びこれを搭載した半導体集積回路 |
JP2002110919A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 静電破壊保護回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10504860B2 (en) | 2014-06-20 | 2019-12-10 | Thine Electronics, Inc. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20060127190A (ko) | 2006-12-11 |
WO2005088701A1 (ja) | 2005-09-22 |
US20070158817A1 (en) | 2007-07-12 |
TWI355016B (ja) | 2011-12-21 |
JPWO2005088701A1 (ja) | 2008-01-31 |
CN1930676A (zh) | 2007-03-14 |
TW200535963A (en) | 2005-11-01 |
CN1930676B (zh) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10692856B2 (en) | Semiconductor integrated circuit device | |
JP4978998B2 (ja) | 半導体装置 | |
JP4806540B2 (ja) | 半導体集積回路装置 | |
JP6579111B2 (ja) | 半導体集積回路装置 | |
JP2830783B2 (ja) | 半導体装置 | |
JP2007059449A (ja) | 半導体装置 | |
US20140071567A1 (en) | Semiconductor device | |
JP2004146524A (ja) | 半導体装置 | |
WO2011101943A1 (ja) | 半導体集積回路装置 | |
JP2010103274A (ja) | 半導体パッケージ | |
US8344786B2 (en) | Semiconductor integrated circuit | |
JP5721967B2 (ja) | 保護回路 | |
JP6595948B2 (ja) | 半導体装置 | |
US6291879B1 (en) | Integrated circuit chip with improved locations of overvoltage protection elements | |
JP2006196808A (ja) | 半導体集積回路 | |
JP2002110919A (ja) | 静電破壊保護回路 | |
JP2008166628A (ja) | 半導体装置の保護回路 | |
JP2007173443A (ja) | 半導体装置 | |
WO2002043150A1 (en) | Pad protective circuit | |
JP2005191370A (ja) | 集積回路の静電破壊防止回路 | |
JP2007142025A (ja) | 半導体集積回路 | |
JP2006108714A (ja) | 半導体入出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4978998 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |