JP4978818B2 - 固体撮像素子及びその駆動方法 - Google Patents

固体撮像素子及びその駆動方法 Download PDF

Info

Publication number
JP4978818B2
JP4978818B2 JP2010516755A JP2010516755A JP4978818B2 JP 4978818 B2 JP4978818 B2 JP 4978818B2 JP 2010516755 A JP2010516755 A JP 2010516755A JP 2010516755 A JP2010516755 A JP 2010516755A JP 4978818 B2 JP4978818 B2 JP 4978818B2
Authority
JP
Japan
Prior art keywords
pixel
signal
storage unit
burst
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010516755A
Other languages
English (en)
Other versions
JPWO2009150829A1 (ja
Inventor
成利 須川
泰志 近藤
秀樹 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Shimadzu Corp
Original Assignee
Tohoku University NUC
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Shimadzu Corp filed Critical Tohoku University NUC
Priority to JP2010516755A priority Critical patent/JP4978818B2/ja
Publication of JPWO2009150829A1 publication Critical patent/JPWO2009150829A1/ja
Application granted granted Critical
Publication of JP4978818B2 publication Critical patent/JP4978818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • H01L27/14843Interline transfer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は固体撮像素子及びその駆動方法に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な高速動作可能な固体撮像素子とその駆動方法に関する。
例えば爆発、破壊、燃焼、衝突、放電などの高速の現象を、短時間だけ連続的に撮影するための高速撮影装置(高速ビデオカメラ)が、従来より開発されている(非特許文献1など参照)。こうした高速撮影装置では、100万フレーム/秒程度以上もの、きわめて高速度の撮影が必要である。そのため、従来一般的にビデオカメラやデジタルカメラなどに利用されている撮像素子とは異なる、特殊な構造を有する高速動作可能な固体撮像素子が利用されている。
こうした固体撮像素子として、従来、特許文献1などに記載のものが利用されている。この文献に記載の固体撮像素子は画素周辺記録型撮像素子(IS−CCD)と呼ばれるものである。この撮像素子について概略的に説明する。
上記画素周辺記録型撮像素子は、受光部である各フォトダイオード毎にそれぞれ記録フレーム数分の、信号転送を兼ねた蓄積用CCDを備え、撮影中には、フォトダイオードで光電変換により生成された画素信号を蓄積用CCDに順次転送する。撮影終了後に蓄積用CCDに記憶してある記録フレーム数分の画素信号をまとめて順番に読み出し、撮像素子の外部で記録フレーム数分の画像を再現する。撮影中に記録フレーム数分を越えた画素信号は古い順に廃棄され、常に最新の所定フレーム数分の画素信号が蓄積用CCDに保持される。そのため、撮影の終了時に蓄積用CCDへの画素信号の転送を中止すれば、その時点から記録フレーム数分だけ時間的に遡った時点以降の最新の画像が得られる。
このように画素周辺記録型撮像素子は、1フレーム分の画像信号が得られる毎にそれを外部に取り出す必要がある一般的な撮像素子とは異なり、非常に高速に複数フレームの連続画像を得ることができるという特徴を有する。しかしながら、半導体チップ面積や消費電力など様々な制約により、1個の撮像素子に搭載可能な蓄積用CCDの数には限界がある。そのため、高速撮影が可能なフレーム数は限られており、例えば非特許文献1に記載の装置では、高速撮影可能なフレーム数は100程度である。もちろん、この程度のフレーム数で十分な用途もあるが、撮影対象の現象や被写体の種類などによっては、それほどの(例えば100万フレーム/秒程度もの)高速性は要求されないものの、もっと長い時間に亘る或いは多数のフレーム数に亘る撮影を行いたいような場合もある。しかしながら、上記画素周辺記録型撮像素子ではそうした撮影の要求に応えることは難しい。
そのため、連続記録フレーム数は限られるものの超高速である撮影と、高速性では劣るものの記録フレーム数に制限のない撮影との両方に対応するには、上述のようなCCD方式による画素周辺記録型撮像素子と周知の例えばCMOS方式による撮像素子とを併用する必要がある。こうした撮像装置はコストが高いものとなる。
また、上述のような高速撮影では観察対象の現象の発生タイミングに同期した撮影を行うことが重要であり、外部からトリガ信号が与えられるとそれに応じて撮影の終了や撮影の開始を行う制御が行われている。こうしたトリガ信号を生成するために、例えば接触センサ、位置センサ、振動センサ、圧力センサなどの別のセンサを用いることが一般に行われている。しかしながら、被写体とこうしたセンサとの距離を近付けることが困難である場合や被写体の自発的な変化を捉えて撮影を行う場合、或いは、顕微鏡の下での微小な物体の撮影を行う場合などにおいては、上記方法では適切なトリガ信号を得ることが困難であることが多い。
こうした課題に対し、特許文献2に記載の撮影装置では、撮像レンズの後方にビームスプリッタやハーフミラーなどの光分割手段を設け、入射光を2つに分割してそれぞれ別の撮像装置に導入する。この2台の撮像装置の一方を画像の急激な変化を検出するためのモニタリング専用とし、それによって得られたトリガ信号により、他方の撮像装置で得られた画像信号の記憶の開始や終了を制御する。しかしながら、こうした従来の撮影装置では、撮影対象物から到来する入射光を複数に分割するための光学系部品が必要になるとともに、撮像装置(撮像素子)も複数用意する必要がある。このため、装置が大掛かりとなって、コストを引き下げることが難しい。また、装置の小型化・軽量化も困難である。
特開2001−345441号公報 特開平5−336420号公報
近藤ほか5名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、2005年9月30日発行、第62巻、第1・2号、p.79−86
本発明は上記課題に鑑みて成されたものであり、その第1の目的は、記録フレーム数には制約があるものの超高速である撮影と、高速性では劣るものの記録フレーム数に制約のない撮影との両方を同時並行的に行うことが可能な固体撮像素子及びその駆動方法を提供することにある。
また本発明の第2の目的は、或る程度の長い時間に亘る撮影中に得られる画像の中の被写体の変化や観測対象の現象の生起などを捉えて、その変化や現象を高速で撮影することができる固体撮像素子及びその駆動方法を提供することにある。
上記課題を解決するために成された本発明に係る固体撮像素子は、
a)光を受光して光電荷を生成する光電変換部をそれぞれ含む複数の画素が二次元的に配列された画素領域と、
b)前記画素領域とは分離された領域であって、前記画素領域内の各画素から出力された信号を外部に読み出すことなく複数フレーム分保持可能であるように各画素に対しそれぞれ複数の記憶部が設けられたバースト読み出し用記憶部と、該バースト読み出し用記憶部とは別に各画素に対しそれぞれ1つずつ設けられた連続読み出し用記憶部と、が配列された記憶領域と、
を有し、前記バースト読み出し用記憶部に保持された信号を外部に読み出すための出力信号線と、前記連続読み出し用記憶部に保持された信号を外部に読み出すための出力信号線とを独立に備えることを特徴としている。
本発明に係る固体撮像素子は、CMOSを用いた、いわゆるCMOSイメージセンサである。
各画素が備える光電変換部は、典型的にはフォトダイオードである。また記憶領域に配設されるバースト読み出し用記憶部及び連続読み出し用記憶部は、例えばキャパシタとトランジスタ等のスイッチ(或いはゲート)との組み合わせとすることができる。
本発明に係る固体撮像素子の一態様として、各画素は、前記光電変換部のほか、
該光電変換部で生成された光電荷を、電荷信号から電圧信号に変換するための検出ノードへ転送する転送素子と、
前記検出ノードから画素出力線に出力信号を送出するバッファ素子と、
少なくとも前記光電変換部及び前記検出ノードをリセットするリセット素子と、
を含む構成とすることができる。
例えば、上記検出ノードはフローティングディフュージョンであり、転送素子及びリセット素子はトランジスタ(MOSトランジスタ)であり、バッファ素子は複数のトランジスタから構成されるソースフォロアアンプである。
本発明に係る固体撮像素子では、画素毎に複数のバースト読み出し用記憶部が設けられている。このため、複数フレームの連続的な撮影を行う際に、各フレームに対応した画素信号を複数のバースト読み出し用記憶部に1つずつ順番に書き込むことができ、その間、信号を外部に読み出す必要はない。一般に固体撮像素子から外部への信号の読み出しは、膨大な数(画素数)の信号を順番に読み出すために時間が掛かり、それが撮影速度を制限する。これに対し、本発明に係る固体撮像素子では、外部へ信号を読み出すことなく連続した撮影が可能である。各画素から1つの記憶部への信号の転送はきわめて短時間で行えるから、1フレームの撮影に要する時間の殆どは、光電変換部で受光により生成した光電荷を検出ノードなどに蓄積する時間で決まる。このため、通常の撮像素子に比べて格段に高速の撮影が可能である。
但し、この場合、外部に読み出すことができる画像フレーム数は、各画素当たりに用意されたバースト読み出し用記憶部の数に依存する。つまり、1画素当たり100個のバースト読み出し用記憶部が設けられている場合には、最大100フレームの連続した画像の取得が可能である。
一方、連続読み出し用記憶部は各画素当たり1つずつ設けられているため、1フレームの画像を撮影して各画素から連続読み出し用記憶部に信号が転送される毎に、つまり1フレーム撮影毎に、その撮影で得られた画素信号を連続読み出し用記憶部から外部に読み出す必要がある。この読み出しに要する時間によって、繰り返し撮影の速度が決まってしまい、速度を上げるのは困難である。その代わり、或る決まったフレームレートで以て長時間(理論的には上限がない)の撮影が可能である。
上述したような本発明に係る固体撮像素子の特徴を活かすために、本発明の一態様として、各画素における光電荷の蓄積動作と各画素から出力された信号を前記連続読み出し用記憶部に保持する保持動作とを全画素で一斉に行い、それに引き続いて、1フレーム分の信号を各画素に対応した連続読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第1の駆動モードと、
各画素における光電荷の蓄積動作と各画素から出力された信号を前記複数のバースト読み出し用記憶部の1つに保持する保持動作とを全画素で一斉に、且つ信号を保持させるバースト読み出し用記憶部を順番に変更しながら蓄積動作と保持動作とを繰り返し行い、複数フレーム分の信号がバースト読み出し用記憶部に保持された後にその複数フレーム分の信号を各画素に対応したバースト読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第2の駆動モードと、
を実行する駆動制御手段をさらに備える構成とすることができる。
上記駆動制御手段は、第1の駆動モード又は第2の駆動モードのいずれかの動作が実行されるように各画素や記憶部などを制御することも可能であるが、本発明に係る固体撮像素子では、特に、駆動制御手段は、各画素から出力された信号を前記バースト読み出し用記憶部の1つと前記連続読み出し用記憶部とに同時に保持するように、第1の駆動モードと第2の駆動モードとを同時並行的に実行することが可能である。
また、バースト読み出し用記憶部に保持された信号を外部に読み出すための出力信号線と、連続読み出し用記憶部に保持された信号を外部に読み出すための出力信号線とは独立に設けられているため、上述のように同時に両記憶部に保持された信号を、全く別のタイミングで外部に読み出すことができる。即ち、長時間に亘る相対的に低いフレームレートでの撮影を妨げることなく、その途中で所定フレーム数分の高速撮影を実行することが可能である。
また本発明に係る固体撮像素子の駆動方法は、第1の駆動モードにより固体撮像素子を動作させ、これにより該素子から出力される信号に基づいて目的とする現象の生起又は被写体の変化を捉え、これによりトリガ信号を生成して該トリガ信号により第1の駆動モードと第2の駆動モードとを同時並行的に実行するべく駆動モードの切り替えを行うようにすることができる。
これにより、振動センサなど、別のセンサで捉えることができない被写体の変化についても、或いはそうしたセンサを設けることが物理的にできない場合であっても、目的とする高速の現象を的確に撮影することができるようになる。また、そうした撮影を行うために、別の撮像装置を用意する必要もないので、高速撮影システムのコストの引き下げにも寄与する。さらに、そうした高速撮影の際にも低フレームレートの繰り返し撮影は継続的に実行されるので、繰り返し撮影における画像の抜けを回避することができる。
本発明に係る固体撮像素子及びその駆動方法によれば、1個の撮像素子で、例えば100万フレーム/秒以上ものきわめて高速の撮影と、それよりも撮影速度は下がるものの長時間に亘る繰り返し撮影とを同時並行的に行うことができる。これにより、比較的低廉なコストで利用分野が広い、又は利用価値の高い撮像装置を提供することが可能となる。例えば、被写体に現れる変化や観察対象である現象の生起の端緒などに応じて、的確なタイミングで目的とする変化や現象の高速撮影が行える。また、特定の時間において発生した現象を細かい時間間隔で捉える時間ズーム機能も容易に実現することができる。
本発明の一実施例である固体撮像素子の半導体チップ上のレイアウトを示す概略平面図。 本実施例の固体撮像素子において画素領域内の1個の画素のレイアウトを示す概略平面図。 本実施例の固体撮像素子における画素領域及び記憶領域の概略構成を示す平面図。 本実施例の固体撮像素子における1個の画素とこれに対応する記憶部の概略回路構成図。 本実施例の固体撮像素子における駆動モードの概略タイムチャート。 本実施例の固体撮像素子における連続読み出し/バースト読み出し同時並行モードの動作タイミング図。 図5(d)及び図6に示したような動作により読み出される信号に基づく撮影画像を模式的に示す図。 1画素の信号を保持する記憶部の詳細な構成図。 本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードの駆動タイミング図。 図9に示した動作における画素内の概略ポテンシャル図。 本実施例の固体撮像素子において光電荷蓄積時間が長い場合の動作モードの駆動タイミング図。 図11に示した動作における画素内の概略ポテンシャル図。
以下、本発明の一実施例である固体撮像素子及びその駆動方法について、添付図面を参照して説明する。
本実施例による固体撮像素子の全体の回路構成及び構造について、図1〜図4により説明する。図1は本実施例の固体撮像素子の半導体チップ上の全体のレイアウトを示す概略平面図、図2は図1に示した画素領域中の1個の画素の概略レイアウトを示す平面図、図3は画素領域及び記憶領域の概略構成を示す平面図、図4は1個の画素とこれに対応する記憶部の概略回路構成図である。
この固体撮像素子は、入射光を受けて画素毎に画素信号を生成するための画素領域2と、その画素信号が外部に読み出されるまで保持するための記憶領域3a、3bとを、半導体基板1上に備える。画素領域2と記憶領域3a、3bとは互いに分離され、それぞれまとまった領域である。略矩形状の画素領域2内には、N行、M列の合計N×M個の画素10が二次元アレイ状に配置されている。画素領域2は、それぞれ(N/2)×M個の画素10が配置された第1画素領域2aと第2画素領域2bとの2つに分割されている。
第1画素領域2aと第1記憶領域3aとの間には、細長い第1電流源領域6aが設けられ、これと同様に、第2画素領域2bと第2記憶領域3bとの間には、細長い第2電流源領域6bが設けられている。第1記憶領域3aには第1垂直走査回路領域4aと第1水平走査回路領域5aとが付設されている。第1垂直走査回路領域4aと第1水平走査回路領域5aには、第1記憶領域3a中の記憶部からの信号の読み出しを制御するためのシフトレジスタやデコーダなどの回路が配設されている。第2記憶領域3bにも同様に、第2垂直走査回路領域4bと第2水平走査回路領域5bとが付設されている。
本実施例の固体撮像素子は、画素領域2の略中央を2つに区画する線(図1中に点線で示す直線)を中心として、ほぼ線対称の構造である。この線を挟んだ両部分の構造及び動作は同じであるため、以下の説明では、第1画素領域2a、第1記憶領域3a、第1垂直走査回路領域4a、第1水平走査回路領域5a、第1電流源領域6aの構造及び動作を中心に述べる。
画素領域2に配設される画素の数、つまり上記N及びMの値はそれぞれ任意に決めることができる。これらの値を大きくすれば画像の解像度は上がるが、その反面、チップ全体面積が大きくなるか、或いはチップ全体面積が変わらないとすると1画素当たりのチップ面積が小さくなる。この例では、N=264、M=320である。この場合、第1画素領域2a及び第2画素領域2bにそれぞれ配置される画素の数は、図3中に記載したように、水平方向(横方向)が320画素、垂直方向(縦方向)が132画素であり、全体で42240画素である。
図2に示すように、1個の画素10が占める領域は矩形状であり、この内部は3つの領域、即ち、光電変換領域11、画素回路領域12、及び配線領域13に大別される。配線領域13には、(M/2)+α本の画素出力線14が垂直方向に延伸するように集めて配設されている。αは0でもよく、その場合、本例では1つの配線領域13を通る画素出力線14の本数は132本である。但し、一般に、半導体プロセスにおいて平行に延伸する配線(例えばアルミニウム等の金属配線)を多数形成する場合、両端の配線の幅や寄生容量が他とは異なるものとなり易いという性質がある。そこで、実際に信号を通すために利用する132本の画素出力線14を挟んで両端に、1本ずつ信号を通さない(パターンだけが存在する)ダミーの配線を設けるとよい。その場合には、α=2であり、1つの配線領域13を通る配線の本数は134本となる。
図4に示すように、各画素10は、フォトダイオード31と、転送トランジスタ32と、フローティングディフュージョン33と、蓄積トランジスタ34と、蓄積キャパシタ36と、リセットトランジスタ35と、ソースフォロアアンプ43と、電流源39と、を備える。
フォトダイオード31は光を受けて光電荷を生成するものであり、本発明における光電変換部に相当する。転送トランジスタ32は光電荷を転送するためのものであり、本発明における転送素子に相当する。フローティングディフュージョン33は光電荷を一時的に蓄積するとともにこれを電圧信号に変換するものであり、本発明における検出ノードに相当する。蓄積トランジスタ34及び蓄積キャパシタ36は、光電荷の蓄積動作時にフォトダイオード31から転送トランジスタ32を介して溢れ出る(オーバーフローする)電荷を蓄積するためのものである。リセットトランジスタ35はフローティングディフュージョン33及び蓄積キャパシタ36に蓄積された電荷を排出するためのものであり、本発明におけるリセット素子に相当する。ソースフォロアアンプ43は、フローティングディフュージョン33に蓄積された電荷又はフローティングディフュージョン33と蓄積キャパシタ36との両方に蓄積された電荷を電圧信号として出力するためのものであり、本発明におけるバッファ素子に相当する。
ソースフォロアアンプ43は、従属接続された2個のPMOS型のトランジスタ37、38と、同じく従属接続された2個のNMOS型のトランジスタ40、41との2段構成である。トランジスタ38、41はそれぞれ対となるトランジスタ37、40に流れる電流のオン・オフを制御する機能を有し、ここでは選択トランジスタと称す。
転送トランジスタ32、蓄積トランジスタ34、リセットトランジスタ35、及び、選択トランジスタ38、41のゲート端子には、それぞれφT、φC、φR、φXなる制御信号を供給するための駆動ライン15が接続される(図2参照)。これら駆動ライン15は画素領域2内の全ての画素10に共通である。これにより、全ての画素10において電荷蓄積動作等のための同時駆動が行われる。
ソースフォロアアンプ43の2段目のトランジスタ41の出力42は、配線領域13に配設される132本の画素出力線14のうちの1本に接続される。この画素出力線14は画素10毎に独立に設けられており、この固体撮像素子全体では、画素数と同数の、つまり84480本の画素出力線14が設けられている。
ソースフォロアアンプ43は、画素出力線14を高速で駆動するための電流バッファの機能を持つ。各画素出力線14は、画素領域2aから記憶領域3aまで延伸されているため、或る程度大きな容量性負荷となる。これを高速で駆動するためには大きな電流を流すことが可能な、大きなサイズのトランジスタが必要である。一方、画素10内で検出感度を高めるべく光電変換ゲインを上げるためには、光電荷を電圧に変換するためのフローティングディフュージョン33の容量はできるだけ小さいほうがよい。フローティングディフュージョン33に接続されるトランジスタ37のゲート端子の寄生容量はフローティングディフュージョン33の容量を実効的に増加させるため、上記理由により、トランジスタ37はゲート入力容量が小さな小型のトランジスタであることが望ましい。そこで、出力段における大電流の供給と入力段における低容量性とを共に満たすために、ソースフォロアアンプ43を2段構成とし、初段のトランジスタ37を小型のトランジスタとすることにより入力ゲート容量を抑える一方、後段のトランジスタ40、41に大きなサイズのトランジスタを使用して十分な大きな出力電流を確保している。
なお、ソースフォロアアンプ43において、初段の選択トランジスタ38は基本的な動作を行う上で省略することができるが、後段の選択トランジスタ41がオフ状態であるときに同時に選択トランジスタ38もオフすることにより、電流源39からトランジスタ37に電流が流れないようにして、電流消費を抑えることができる。
また、光電荷を転送トランジスタ32を介してフローティングディフュージョン33に蓄積する際に、溢れ出る電荷がないとみなす又は溢れ出る電荷を考慮しない場合には、蓄積キャパシタ36及び蓄積トランジスタ34は不要であり、フローティングディフュージョン33とリセットトランジスタ35とを直結すればよい。
図4に示すように、第1及び第2記憶領域3a、3b内には、各画素10に対応してそれぞれ、バースト読み出し用記憶部200と連続読み出し用記憶部210とが独立に設けられている。これらは記憶部が別々であるのみならず、信号を外部に読み出すための信号線も別々である。
連続読み出し用記憶部210は、画素出力線14に接続された書き込み側トランジスタ211と、読み出し側トランジスタ212と、キャパシタ213と、バッファ214と、を含む。画素10から画素出力線14に信号が出力された状態であるときに、読み出し側トランジスタ212をオフ状態にして書き込み側トランジスタ211をオンすることにより、信号をキャパシタ213に書き込む(保持する)ことができる。一方、これとは逆に、書き込み側トランジスタ211をオフ状態にして読み出し側トランジスタ212をオンすることにより、キャパシタ213に保持されている信号をバッファ214を通して出力することができる。
バースト読み出し用記憶部200は、画素出力線14に接続された書き込み側トランジスタ201と、読み出し側トランジスタ202と、共通信号線203に接続された蓄積フレーム数L(この例ではL=104)分のサンプリングトランジスタ26001〜26104及びキャパシタ25001〜25104と、バッファ204と、を含む。画素10から画素出力線14に信号が出力された状態であるときに、読み出し側トランジスタ202をオフ状態にして書き込み側トランジスタ201をオンし、さらに任意のサンプリングトランジスタ26001〜26104の1つを選択的にオンすると、共通信号線203上に存在する信号を、オンされたサンプリングトランジスタに接続された1つのキャパシタ25001〜25104に書き込む(保持する)ことができる。この書き込み動作の際に、オンさせるサンプリングトランジスタ26001〜26104を順に走査することにより、最大104フレームの連続画像に対応した信号を各キャパシタ25001〜25104にそれぞれ保持させることができる。
一方、これとは逆に、 書き込み側トランジスタ201をオフ状態にしたまま読み出し側トランジスタ202をオンし、さらに任意のサンプリングトランジスタ26001〜26104の1つを選択的にオンすると、そのサンプリングトランジスタに接続されたキャパシタ25001〜25104に保持されている信号を、共通信号線203上に読み出し、バッファ204を通して外部に出力することができる。この読み出し動作の際に、オンさせるサンプリングトランジスタ26001〜26104を順に走査することにより、各キャパシタ25001〜25104にそれぞれ保持されている最大104フレーム分の連続画像に対応した信号を順番に、つまりシリアルに読み出すことができる。
ここで特徴的であるのは、同一の画素出力線14に対しバースト読み出し用記憶部200と連続読み出し用記憶部210とが独立に設けられ、これら記憶部200、210の動作も独立に制御可能であり、各記憶部200、210から信号を出力する出力信号線も独立している点である。画素10から画素出力線14上に信号が出力されている状態で、バースト読み出し用記憶部200と連続読み出し用記憶部210とで同時に上述したような書き込み動作を行うことで、バースト読み出し用記憶部200の中の1つのキャパシタ25001〜25104と連続読み出し用記憶部210の唯一のキャパシタ213とに同時に、同一信号を保持することができる。各記憶部200、210に同時に信号を保持した後には、その後の適宜のタイミングで、それら信号を別々に読み出して出力することができる。
図3に示すように、第1記憶領域3aには、各画素10に対応して上述したバースト読み出し用記憶部200と連続読み出し用記憶部210とが設けられている。つまり、垂直方向に並んだ132個の画素10に対して、132個のバースト読み出し用記憶部200と132個の連続読み出し用記憶部210とが設けられている。この132画素分の記憶部200、210が水平方向に10個並んだ、全部で1320画素分の記憶部200、210の出力信号線が、連続読み出し用とバースト読み出し用とに分かれてそれぞれ1本に集約されている。したがって、第1記憶領域3aからの出力信号線の数は、バースト読み出し用が32本、連続読み出し用が32本あり、第2記憶領域3bからも同数の出力信号線が取り出される。図3では、バースト読み出し用の出力線をSB01〜SB32、連続読み出し用の出力線をSC01〜SC32として示している。
記憶部200、210内の全てのキャパシタは各画素10内の蓄積キャパシタ36と同様に、ダブルポリシリコンゲート構造やスタック構造などにより形成することができる。従来のIS−CCDのようにCCD構造を利用した電荷保持を行う場合、熱励起等による暗電荷に由来する偽信号が光信号に加算されるという問題がある。これに対し、ダブルポリシリコンゲート構造やスタック構造を用いたキャパシタでは、そうした暗電荷の発生がないので偽信号が加算されることがなく、外部に読み出される信号のS/Nを高くすることができる。
なお、実際には、図4中に記載されている1個のサンプリングトランジスタと1個のキャパシタの組、例えばサンプリングトランジスタ26001とキャパシタ25001とは、複数のサンプリングトランジスタと同数のキャパシタとから成るが、これはダイナミックレンジ拡大処理及びノイズ除去処理を目的としたものである。これについては後で説明する。
本実施例の固体撮像素子の駆動方法と動作について説明する。この実施例の固体撮像素子は、大別して、連続読み出しとバースト読み出しという2つの駆動モードを有し、2つの駆動モードの一方のみを実行することも可能であるほか、両方を同時並行的に実行することも可能である。連続読み出しモードは本発明における第1の駆動モードに相当し、バースト読み出しモードは第2の駆動モードに相当する。
この両駆動モードの概略的な動作について図5により説明する。図5は連続読み出しモード、バースト読み出しモード、及び連続読み出し/バースト読み出し同時並行モードの概略タイムチャートである。
〔A〕連続読み出しモード
連続読み出しモードの基本は、図5(a)に示すように、画素領域2(2a、2b)の各画素10において1フレーム分の光電荷蓄積を実行した後に、全画素で一斉にそれぞれの画素出力線14に信号を出力し、連続読み出し用記憶部210のキャパシタ213に信号を保持させる、という動作である。これにより、1フレーム分の画素信号が、記憶領域3a、3bの連続読み出し用記憶部210のキャパシタ213に揃うから、引き続いて、水平シフトレジスタ及び垂直シフトレジスタを駆動することにより、1フレームの画素信号を所定の順番で逐次読み出して外部へと出力する。
図5(a)に示すタイミングは1フレーム分だけの例である。画素出力線14を通した信号の授受のとき以外の期間では、画素領域2a、2bと記憶領域3a、3bとは独立に動作可能である。したがって、記憶領域3a、3bから信号の逐次読み出しを行っているときに、画素領域2a、2bでは光電荷の蓄積が可能である。これにより、図5(b)に示すタイミングのように、光電荷蓄積期間と逐次読み出し期間とをオーバーラップさせ、ほぼ連続的に撮影を繰り返し行うことができる。高速撮影でない通常の撮影の際には、この図5(b)に示すタイミングで、長時間に亘って低フレームレートでの連続撮影が可能である。このときのフレームレートは、全画素信号を逐次読み出しするのに要する時間で決まる。つまり、読み出しのためのクロックの周波数の上限により、フレームレートの上限が決まる。
〔B〕バースト読み出しモード
バースト読み出しモードでは、図5(c)に示すように、画素信号の逐次読み出しを行うことなしに、各画素において1フレーム分の光電荷蓄積を実行した後に、全画素で一斉にそれぞれの画素出力線14を通して信号を出力し、バースト読み出し用記憶部200の1つのキャパシタ25001〜25104に信号を保持させる、という動作を繰り返す。このとき、1フレームずつ順番に、104フレーム分用意されたキャパシタ25001〜25104に順番に信号を保持させる。そうして、その所定フレーム数分の画素信号を逐次的に読み出して外部へ出力する。このバースト読み出しモードでは撮影中に外部への信号読み出しを行わないため、上述した連続読み出しモードとは異なり、読み出しのためのクロックの周波数の上限に起因するフレームレートの制約は受けない。実施可能な最大のフレームレートは、主としてフォトダイオード31内で発生した光電荷を集積してフローティングディフュージョン33へ転送するまでの時間によって制約を受けるが、これは非常に短い。そのため、例えば100万フレーム/秒以上もの非常に高いフレームレートでの連続的な撮影が可能である。
〔C〕連続読み出し/バースト読み出し同時並行モード
上述した連続読み出しモードは、バースト読み出し用記憶部200に設けられた複数のサンプリングスイッチ及びキャパシタの組の一部(実際には1組)を用いて実現することも可能である。つまり、バースト読み出し用記憶部200を備えていれば、バースト読み出しモードと連続読み出しモードとを選択的に実行することが可能である。しかしながら、その場合、バースト読み出しモードと連続読み出しモードとを同時に実行することはできない。それに対し、この実施例の固体撮像素子では、バースト読み出しモードと連続読み出しモードとを同時に実行することが可能である。
連続読み出し/バースト読み出し同時並行モードでは、図5(d)に示すように、画素領域2a、2bにおいて光電荷蓄積により得られた信号が画素出力線14に出力されるタイミングで、バースト読み出し用記憶部200と連続読み出し用記憶部210との両方で同時にキャパシタへの信号の書き込みを実行する。この書き込みは全画素で同時に行うことができる。もちろん、バースト読み出し用記憶部200のキャパシタ25001〜25104への信号書き込みと、連続読み出し用記憶部210のキャパシタ213への信号書き込みとは、必ずしも全く同時に行わなくてもよい。画素信号が画素出力線14に出力されている期間中に、バースト読み出し用記憶部200と連続読み出し用記憶部210とで順番にキャパシタへの信号の書き込みを実行するようにしてもよい。
連続読み出し用記憶部210にあって書き込み側トランジスタ211がオフ状態であれば、キャパシタ213に書き込まれた信号はバースト読み出し用記憶部200の動作の影響を全く受けない。したがって、図5(d)に示すように、バースト読み出し用記憶部200で信号の書き込み動作中であっても、これとは無関係に、各画素に対応した連続読み出し用記憶部210の読み出し側トランジスタ212を順番にオンすることにより、その直前にキャパシタ213に書き込まれた信号を外部に読み出すことができる。
一方、バースト読み出し用記憶部200にあって書き込み側トランジスタ201がオフ状態であれば、キャパシタ25001〜25104に書き込まれた信号は連続読み出し用記憶部210の動作の影響を全く受けない。したがって、バースト読み出し用記憶部200で信号の書き込み動作中又は信号の読み出し中のいずれであっても、これとは無関係に、各画素に対応したバースト読み出し用記憶部200の読み出し側トランジスタ202を順番にオンし、且つサンプリングトランジスタ26001〜26104を順番にオンすることにより、その直前に各画素に対応して104個のキャパシタ25001〜25104に書き込まれた信号を順番に外部に読み出すことができる。
この図5(d)のタイムチャートをより詳細に記載したのが図6である。図6において、連続スタート信号は連続読み出しモードの開始指示信号、バーストスタート信号はバースト読み出しモードにおける信号書き込み開始指示信号、バーストストップ信号はバースト読み出しモードにおける信号書き込みの終了指示信号、である。バーストスタート信号からバーストストップ信号までの期間中に、ごく短いサイクルでの電荷蓄積動作が繰り返され(図6(e)参照)、蓄積された電荷に基づく信号がバースト読み出し用記憶部200の各キャパシタ25001〜25104に書き込まれる(図6(f)参照)。
このとき、連続読み出し記憶部210のキャパシタ213への信号書き込みも、一定のフレームレートで、つまり図6中に記載した周期Tを持つフレームレートで継続される。連続読み出し記憶部210のキャパシタ213に書き込まれた、各画素1個ずつの1フレーム分の信号は、図6(j)に示した連続読み出しスタート信号に応じて図6(k)に示す期間に順番に読み出される。読み出された信号は、例えば素子の外部(又は素子内部でもよい)に設けられたフレームメモリなどに、図6()に示す期間において格納される。
バースト読み出し用記憶部200のキャパシタ25001〜25104に書き込まれた最大104フレーム分の信号は、図6(g)に示したバースト読み出しスタート信号に応じて図6(h)に示す期間に順番に読み出される。読み出された信号は、例えば素子の外部(又は素子内部でもよい)に設けられたフレームメモリなどに、図6(i)に示す期間において格納される。この読み出しの期間も図示するようにバースト読み出しと連続読み出しとでオーバーラップするが、出力信号線は別々であるので、並行して異なる外部メモリに取り込むことができる。
図7は図5(d)及び図6に示したような動作により読み出される信号に基づく撮影画像を模式的に示す図である。連続読み出し記憶部210から読み出される信号に基づいて再現される撮影画像F1、F2、…は、一定のフレームレートの画像である。これに対し、バースト読み出し用記憶部200から読み出される信号に基づいて再現される撮影画像f1、f2、…、fn、…、f104は、特定のごく短い期間中にごく短い時間間隔で得られる画像である。この撮影画像f1、f2、…、fn、…、f104が得られる期間にも、一定フレームレートの撮影画像には抜けが生じない。
図6に示したように、高速撮影を実行する期間はバーストスタート信号とバーストストップ信号とにより定めることができる。そこで、本実施例による固体撮像素子を用いた撮影装置の一例としては、例えば図7(a)に示すように一定のフレームレートで撮影画像を取得しながら、その画像を処理して目的とする被写体の変化や現象の発生の端緒を検出し、その検出結果を利用してバーストスタート信号及びバーストストップ信号を与えるようにすることができる。これにより、被写体の変化や現象の発現がある期間について図7(b)に示すように高速の撮影を行うことができる。
また、図7(b)に示すように得られる画像は、図7(a)に示すように時間的に疎らに得られる画像に対し、特定の時間範囲中の時間的な拡大(ズーム)であるとみなすこともできる。
このように、本実施例の固体撮像素子を用いた撮影装置では、連続読み出し/バースト読み出し同時並行モードを利用して、従来のこの種の高速撮影装置にはない付加価値を与えることができる。
説明を簡略化するために上記説明では省略していたが、この固体撮像素子では、ダイナミックレンジ拡大処理及びノイズ除去処理を達成するために、より複雑な構成を有し、複雑な動作を実行している。その点について述べる。
図4に示した記憶部200、210において、1個のサンプリングトランジスタと1個のキャパシタとの組、例えばサンプリングトランジスタ26001とキャパシタ25001とは、図7に示すように、4個のサンプリングトランジスタ26a〜26dと4個のキャパシタ25a〜25dとから成る。つまり、或る1つのフレーム中の1画素の信号を書き込むキャパシタは4個存在する。これは、オーバーフロー前の電荷に応じた信号、オーバーフロー後の電荷に応じた信号、オーバーフロー前の電荷に応じた信号に含まれるノイズ信号、オーバーフロー後の電荷に応じた信号に含まれるノイズ信号、の4種の電圧信号を独立に保持することを本来の目的としている。
但し、必ずしもそうした目的のみならず、別の目的にキャパシタ25a〜25dを利用することもできる。例えば、各画素10において蓄積キャパシタ36を利用しないような電荷蓄積動作を行うのであれば、オーバーフロー後の電荷に応じた信号やオーバーフロー後の電荷に応じた信号に含まれるノイズ信号を考慮する必要がない。そのため、その分だけ連続撮影のフレーム数を増やすのにキャパシタを利用することができる。これにより、104フレームの2倍の、208フレームの連続撮影が可能となる。また、オーバーフロー前のノイズ除去も行わないのであれば、4つのキャパシタ25a〜25dの全てを各フレームの画素信号の保持に利用することができる。したがって、さらに2倍の、416フレームの連続撮影が可能となる。
各画素10における光電変換動作とこれにより生成される信号を4つのキャパシタ25a〜25d個に振り分けて格納する動作について、図9〜図12により説明する。
本実施例の固体撮像素子では、光電荷蓄積時間が短い場合と光電荷蓄積時間が相対的に長い場合とで異なる2つの動作モードを選択し得る。目安として、前者は光電荷蓄積時間が10μs乃至100μs以下の場合であり、100万フレーム/秒以上もの高速撮影を行う場合に、つまり通常、バースト読み出しモードを実行する場合にはこの動作モードを採用することが好ましい。
〔A〕光電荷蓄積時間が短い場合の動作モード
図9は光電荷蓄積時間が短い場合の動作モードの駆動タイミング図、図10はこの動作における画素10内の概略ポテンシャル図である。なお、図10(後述の図12も同様)でCPD、CFD、CCSはそれぞれフォトダイオード31、フローティングディフュージョン33、蓄積キャパシタ36に蓄積された容量を示し、CFD+CCSはフローティングディフュージョン33と蓄積キャパシタ36との合成容量を示す。
各画素10に供給する共通の制御信号であるφXをハイレベルとし、ソースフォロアアンプ43内の選択トランジスタ38、41を共にオン状態に維持する。そして、光電荷蓄積を行う前に、同じく共通の制御信号であるφT、φC、φRをハイレベルとし、転送トランジスタ32、蓄積トランジスタ34、及びリセットトランジスタ35を共にオンする(時刻t0)。これにより、フローティングディフュージョン33及び蓄積キャパシタ36はリセット(初期化)される。またこのとき、フォトダイオード31は完全に空乏化された状態にある。このときのポテンシャルが図10(a)である。
次にφRをローレベルにしてリセットトランジスタ35をオフすると、フローティングディフュージョン33にはこのフローティングディフュージョン33と蓄積キャパシタ36で発生するランダムノイズと、ソースフォロアアンプ43のトランジスタ37の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号N2が生じ(図10(b)参照)、このノイズ信号N2に対応した出力が画素出力線14に現れる。そこで、このタイミング(時刻t1)でサンプリングトランジスタ26dのゲート端子にサンプリングパルスφN2を与えてサンプリングトランジスタ26dをオンすることにより、画素出力線14を通して出力されたノイズ信号N2を取り込んでキャパシタ25dに保持する。
次に、φCをローレベルにして蓄積トランジスタ34をオフすると、その時点でフローティングディフュージョン33及び蓄積キャパシタ36に蓄積されていた信号は、フローティングディフュージョン33と蓄積キャパシタ36とのそれぞれの容量CFD、CCSの比に応じて配分される(図10(c)参照)。このときフローティングディフュージョン33にはφCをオフしたときに発生するランダムノイズとソースフォロアアンプ43のトランジスタ37の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号N1が生じ、このノイズ信号N1に対応した出力が画素出力線14に現れる。そこで、このタイミング(時刻t2)でサンプリングトランジスタ26cのゲート端子にサンプリングパルスφN1を与えてサンプリングトランジスタ26cをオンすることにより、画素出力線14を通して出力されたノイズ信号N1を取り込んでキャパシタ25cに保持する。
転送トランジスタ32はオン状態に維持されるので、フォトダイオード31に入射した光により発生した光電荷は転送トランジスタ32を通してフローティングディフュージョン33に流れ込み、ノイズ信号N1に重畳してフローティングディフュージョン33に蓄積される(時刻t3)。仮に強い光が入射してフォトダイオード31で多量の光電荷が発生しフローティングディフュージョン33が飽和した場合には、オーバーフローした電荷が蓄積トランジスタ34を介して蓄積キャパシタ36に蓄積される(図10(d)参照)。蓄積トランジスタ34の閾値電圧を適宜に低く設定しておくことにより、フローティングディフュージョン33から蓄積キャパシタ36に効率良く電荷を転送することができる。これにより、フローティングディフュージョン33の容量CFDが小さく、そこに蓄積可能な最大飽和電荷量が少なくても、飽和した電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン33での電荷飽和(オーバーフロー)前及び電荷飽和(オーバーフロー)後のいずれに発生した電荷も、出力に反映させることができる。
所定の光電荷蓄積時間(露光時間)が経過したならば、蓄積トランジスタ34をオフした状態でサンプリングトランジスタ26aのゲート端子にサンプリングパルスφS1を与えることでサンプリングトランジスタ26aをオンすることにより、その時点(時刻t4)でフローティングディフュージョン33に蓄積されている電荷に応じた信号を画素出力線14を通して取り込んでキャパシタ25aに保持する(図10(e)参照)。このときにフローティングディフュージョン33に蓄積されている信号はノイズ信号N1にオーバーフロー前の電荷に応じた信号S1が重畳されたものであるから、キャパシタ25aに保持されるのは、蓄積キャパシタ36に蓄積されている電荷の量を反映しないS1+N1である。
その直後にφCをハイレベルにして蓄積トランジスタ34をオンすると、その時点でフローティングディフュージョン33に保持されていた電荷と蓄積キャパシタ36に保持されていた電荷は混合される(図10(f)参照)。その状態でサンプリングトランジスタ26bのゲート端子にサンプリングパルスφS2を与えることでサンプリングトランジスタ26bをオンすることにより(時刻t5)、フローティングディフュージョン33及び蓄積キャパシタ36に蓄積されていた電荷に応じた信号、つまりノイズ信号N2にオーバーフロー後の電荷に応じた信号S2が重畳された信号、を画素出力線14を通して取り込んでキャパシタ25bに保持する。したがって、キャパシタ25bに保持されるのは、蓄積キャパシタ36に蓄積されている電荷の量を反映したS2+N2である。
以上のようにして、4つのキャパシタ25a、25b、25c、25dにそれぞれ、信号S1+N1、S2+N2、N1、N2を保持し、これを以て1サイクルの画像信号の取り込みを終了する。上述のようにランダムノイズや固定パターンノイズを含むノイズ信号N1、N2が、これらノイズ信号を含む信号とは別に求まるから、それぞれの信号をキャパシタ25a、25b、25c、25dから読み出した後に図示しないアナログ演算回路により減算処理することで、ノイズ信号N1、N2の影響を除去した高いS/Nの画像信号を得ることができる。また、フローティングディフュージョン33からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。なお、こうしたダイナミックレンジの拡大が可能であることについての詳しい説明は例えば特開2006−245522号公報などの文献に記載されているので、ここでは説明を省略する。
〔B〕電荷蓄積時間が相対的に長い場合の動作モード
次に、光電荷蓄積時間が相対的に長い場合の動作について説明する。図11は光電荷蓄積時間が相対的に長い場合の駆動タイミング図、図12はこの動作における画素内の概略ポテンシャル図である。
光電荷蓄積時間が短い場合と最も大きく異なる点は、光電荷蓄積期間中に転送トランジスタ32をオフし、フォトダイオード31で発生した光電荷を空乏層に蓄積することである。また、光電荷蓄積時間が長いため、消費電力を抑えるべくソースフォロアアンプ43の選択トランジスタ38、41を所定時間オフするようにしている。
光電荷蓄積を行う前にはφT、φC、φRをハイレベルとし、転送トランジスタ32、蓄積トランジスタ34及びリセットトランジスタ35を共にオンする(時刻t10)。これにより、フローティングディフュージョン33及び蓄積キャパシタ36はリセット(初期化)される。またこのとき、フォトダイオード31は完全に空乏化された状態にある。このときのポテンシャルの状態が図12(a)である。
次にφRをローレベルにしてリセットトランジスタ35をオフすると、フローティングディフュージョン33にはこのフローティングディフュージョン33と蓄積キャパシタ36で発生するランダムノイズと、ソースフォロアアンプ43のトランジスタ37の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号N2が生じ(図12(b)参照)、このノイズ信号N2に対応した出力が画素出力線14に現れる。そこで、このタイミング(時刻t11)でサンプリングトランジスタ26dのゲート端子にサンプリングパルスφN2を与えてサンプリングトランジスタ26dをオンすることにより、画素出力線14を通してノイズ信号N2を取り込んでキャパシタ25dに保持する。ここまでの動作は上記の光電荷蓄積時間が短い場合の動作モードと同じである。
次に、φCをローレベルにして蓄積トランジスタ34をオフすると、その時点でフローティングディフュージョン33及び蓄積キャパシタ36に蓄積されていた電荷は、フローティングディフュージョン33と蓄積キャパシタ36とのそれぞれの容量CFD、CCSの比に応じて配分される。さらにφTをローレベルにして転送トランジスタ32をオフし、φXもローレベルにしてソースフォロアアンプ43の2個の選択トランジスタ38、41もオフにする(時刻t12)。これにより、フォトダイオード31とフローティングディフュージョン33との間にはポテンシャル障壁が形成され、フォトダイオード31での光電荷の蓄積が可能な状態となる(図12(c)参照)。
フォトダイオード31に入射した光により発生した光電荷はフォトダイオード31に蓄積されるが、フォトダイオード31で電荷飽和が生じるとそれ以上の過剰な電荷はオーバーフローし転送トランジスタ32を介して、上述のように配分されたノイズ信号に重畳してフローティングディフュージョン33に蓄積される。さらに強い光が入射してフローティングディフュージョン33で飽和が生じると、オーバーフローした電荷が蓄積トランジスタ34を介して蓄積キャパシタ36に蓄積されるようになる(図12(d)参照)。
蓄積トランジスタ34の閾値電圧を転送トランジスタ32の閾値電圧よりも適宜に低く設定しておくことにより、フローティングディフュージョン33で飽和した電荷をフォトダイオード31側に戻すことなく蓄積キャパシタ36に効率良く転送することができる。これにより、フローティングディフュージョン33の容量CFDが小さく、そこに蓄積可能な電荷量が少なくても、オーバーフローした電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン33でのオーバーフロー前及びオーバーフロー後のいずれに発生した電荷も出力に反映させることができる。
所定の光電荷蓄積時間が経過したならば、φXをハイレベルにして選択トランジスタ38、41をオンした後に、サンプリングトランジスタ26cのゲート端子にサンプリングパルスφN1を与えることでサンプリングトランジスタ26cをオンすることにより、その時点(時刻t13)でフローティングディフュージョン33に蓄積されている信号電荷に対応したノイズ信号N1を画素出力線14を通して取り込んでキャパシタ25cに保持する。このときのノイズ信号N1にはソースフォロアアンプ43のトランジスタ37の閾値電圧のばらつきに起因する固定パターンノイズが含まれる。なお、このときにはノイズのみならず光電変換により生起された光電荷の一部も含まれるが、ここではこれもノイズとみなしている。
次に、φTをハイレベルにして転送トランジスタ32をオンさせ、フォトダイオード31に蓄積されていた光電荷をフローティングディフュージョン33に完全に転送する(図12(e)参照)。その直後に(時刻t14)、サンプリングトランジスタ26aのゲート端子にサンプリングパルスφS1を与えることでサンプリングトランジスタ26aをオンすることにより、フローティングディフュージョン33に蓄積されている電荷に応じた信号を画素出力線14を通して取り込んでキャパシタ25aに保持する。このときの信号は先のノイズ信号N1にフォトダイオード31に蓄積されていた電荷による信号、つまりオーバーフロー前の信号S1が重畳したものであるから、S1+N1である。
続いて、φCをハイレベルにして蓄積トランジスタ34をオンすると、その時点でフローティングディフュージョン33に保持されていた電荷と蓄積キャパシタ36に保持されていた電荷は混合される(図12(f)参照)。その状態で(時刻t15)サンプリングトランジスタ26bのゲート端子にサンプリングパルスφS2を与えることでサンプリングトランジスタ26bをオンすることにより、フローティングディフュージョン33及び蓄積キャパシタ36に蓄積されていた電荷に応じた信号を画素出力線14を通して取り込んでキャパシタ25bに保持する。このときの信号はS2+N2となる。
以上のようにして、4つのキャパシタ25a、25b、25c、25dにそれぞれ、信号S1+N1、S2+N2、N1、N2を保持し、これを以て1サイクルの画像信号の取り込みを終了する。光電荷蓄積時間が短い場合の動作モードと同様に、ランダムノイズや固定パターンノイズを含むノイズ信号N1、N2が、これらノイズ信号を含む信号とは別に求まるから、それぞれの信号をキャパシタ25a、25b、25c、25dから読み出した後に減算等のアナログ演算処理することで、ノイズ信号N1、N2の影響を除去した高いS/Nの画像信号を得ることができる。また、フローティングディフュージョン33からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。
上述のように各画素10に供給される制御信号φX、φT、φR、φCは全画素共通であるため、全ての画素10で同時に上記のような光電荷蓄積動作、及び各画素10から記憶部200、210への信号の転送動作が行われる。つまり、上記1サイクルで1フレーム分の画像信号が、記憶部200、210に保持される。バースト読み出しモードでは、この動作が104回繰り返されることで、バースト読み出し用記憶部200内の全てのキャパシタ25001〜25104に画素信号が保持される。105回目以降は再びバースト読み出し用記憶部200内1番上のキャパシタ25001に信号が書き込まれるというように循環的に保持動作が実行される。例えば、このような動作を外部から撮影停止指示信号が与えられるまで繰り返す。撮影停止指示信号が与えられ撮影が中止されると、その時点で最新の104フレーム分の画素信号が記憶領域3a、3bに保持されていることになるから、これを逐次読み出しすることで104フレームの連続した画像信号を得ることができる。
なお、各記憶部200、210において上述のように既に何らかの信号が保持されているキャパシタに新たな信号を保持する際には、それ以前の信号を廃棄するリセットを実行する必要がある。そのため、図示しないものの、各画素出力線14にはそれぞれリセット用のトランジスタが接続されており、或る記憶部200、210内のキャパシタをリセットする際にはそのキャパシタに対応したサンプリングトランジスタがオンされるとともに対応する画素出力線に接続されているリセット用トランジスタがオンされ、キャパシタに蓄積されている信号はサンプリングトランジスタ、画素出力線を通してリセットされる。こうしたリセットが実行された後に、新たな信号がキャパシタに保持される。
なお、上記実施例は本発明に係る固体撮像素子及びその駆動方法の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願特許請求の範囲に包含されることは当然である。
1…半導体基板
10…画素
11…光電変換領域
12…画素回路領域
13…配線領域
14…画素出力線
15…駆動ライン
2、2a、2b…画素領域
3a、3b…記憶領域
200…バースト読み出し用記憶部
201、211…書き込み側トランジスタ
202、212…読み出し側トランジスタ
203…共通信号線
204、214…バッファ
210…連続読み出し用記憶部
213、25001〜25104、25a〜25d…キャパシタ
26001〜26104、26a〜26d…サンプリングトランジスタ
31…フォトダイオード
32…転送トランジスタ
33…フローティングディフュージョン
34…蓄積トランジスタ
35…リセットトランジスタ
36…蓄積キャパシタ
37、40…トランジスタ
38、41…選択トランジスタ
39…電流源
42…出力
43…ソースフォロアアンプ
4a、4b…垂直走査回路領域
5a、5b…平走査回路領域
6a、6b…流源領域

Claims (6)

  1. a)光を受光して光電荷を生成する光電変換部をそれぞれ含む複数の画素が二次元的に配列された画素領域と、
    b)前記画素領域とは分離された領域であって、前記画素領域内の各画素から出力された信号を外部に読み出すことなく複数フレーム分保持可能であるように各画素に対しそれぞれ複数の記憶部が設けられたバースト読み出し用記憶部と、該バースト読み出し用記憶部とは別に各画素に対しそれぞれ1つずつ設けられた連続読み出し用記憶部と、が配列された記憶領域と、
    を有し、前記バースト読み出し用記憶部に保持された信号を外部に読み出すための出力信号線と、前記連続読み出し用記憶部に保持された信号を外部に読み出すための出力信号線とを独立に備えることを特徴とする固体撮像素子。
  2. 請求項1に記載の固体撮像素子であって、
    各画素は、前記光電変換部のほか、
    該光電変換部で生成された光電荷を、電荷信号から電圧信号に変換するための検出ノードへ転送する転送素子と、
    前記検出ノードから画素出力線に出力信号を送出するバッファ素子と、
    少なくとも前記光電変換部及び前記検出ノードをリセットするリセット素子と、
    を含むことを特徴とする固体撮像素子。
  3. 請求項1又は2に記載の固体撮像素子であって、
    各画素における光電荷の蓄積動作と各画素から出力された信号を前記連続読み出し用記憶部に保持する保持動作とを全画素で一斉に行い、それに引き続いて、1フレーム分の信号を各画素に対応した連続読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第1の駆動モードと、
    各画素における光電荷の蓄積動作と各画素から出力された信号を前記複数のバースト読み出し用記憶部の1つに保持する保持動作とを全画素で一斉に、且つ信号を保持させるバースト読み出し用記憶部を順番に変更しながら蓄積動作と保持動作とを繰り返し行い、複数フレーム分の信号がバースト読み出し用記憶部に保持された後にその複数フレーム分の信号を各画素に対応したバースト読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第2の駆動モードと、
    を実行する駆動制御手段をさらに備えることを特徴とする固体撮像素子。
  4. 請求項3に記載の固体撮像素子であって、
    前記駆動制御手段は、各画素から出力された信号を前記バースト読み出し用記憶部の1つと前記連続読み出し用記憶部とに同時に保持するように、第1の駆動モードと第2の駆動モードとを同時並行的に実行することを特徴とする固体撮像素子。
  5. 請求項1に記載の固体撮像素子を駆動する駆動方法であって、
    各画素における光電荷の蓄積動作と各画素から出力された信号を前記連続読み出し用記憶部に保持する保持動作とを全画素で一斉に行い、それに引き続いて、1フレーム分の信号を各画素に対応した連続読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第1の駆動モードと、
    各画素における光電荷の蓄積動作と各画素から出力された信号を前記複数のバースト読み出し用記憶部の1つに保持する保持動作とを全画素で一斉に、且つ信号を保持させるバースト読み出し用記憶部を順番に変更しながら蓄積動作と保持動作とを繰り返し行い、複数フレーム分の信号がバースト読み出し用記憶部に保持された後にその複数フレーム分の信号を各画素に対応したバースト読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第2の駆動モードと、を有し、
    各画素から出力された信号を前記バースト読み出し用記憶部の1つと前記連続読み出し用記憶部とに同時に保持するように、第1の駆動モードと第2の駆動モードとを同時並行的に実行する固体撮像素子の駆動方法。
  6. 請求項5に記載の固体撮像素子の駆動方法であって、
    第1の駆動モードにより固体撮像素子を動作させ、これにより該素子から出力される信号に基づいて目的とする現象の生起又は被写体の変化を捉え、これによりトリガ信号を生成して該トリガ信号により第1の駆動モードと第2の駆動モードとを同時並行的に実行するべく駆動モードの切り替えを行うことを特徴とする固体撮像素子の駆動方法。
JP2010516755A 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法 Active JP4978818B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010516755A JP4978818B2 (ja) 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008151162 2008-06-10
JP2008151162 2008-06-10
PCT/JP2009/002605 WO2009150829A1 (ja) 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法
JP2010516755A JP4978818B2 (ja) 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法

Publications (2)

Publication Number Publication Date
JPWO2009150829A1 JPWO2009150829A1 (ja) 2011-11-10
JP4978818B2 true JP4978818B2 (ja) 2012-07-18

Family

ID=41416542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010516755A Active JP4978818B2 (ja) 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法

Country Status (7)

Country Link
US (1) US9420210B2 (ja)
EP (1) EP2299696B1 (ja)
JP (1) JP4978818B2 (ja)
KR (1) KR101152145B1 (ja)
CN (1) CN102057671B (ja)
TW (1) TWI458346B (ja)
WO (1) WO2009150829A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI444040B (zh) * 2008-06-10 2014-07-01 Univ Tohoku Solid-state imaging element
JP2011204878A (ja) 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
KR101251744B1 (ko) 2011-04-13 2013-04-05 엘지이노텍 주식회사 Wdr 픽셀 어레이, 이를 포함하는 wdr 이미징 장치 및 그 구동방법
FR2976121A1 (fr) 2011-05-31 2012-12-07 St Microelectronics Sa Dispositif d'imagerie matriciel comprenant au moins un ensemble de photosites a multiples temps d'integration.
JPWO2013005389A1 (ja) * 2011-07-01 2015-02-23 パナソニック株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US9001107B2 (en) * 2011-07-14 2015-04-07 SK Hynix Inc. Image pixel and image pixel control method
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5448208B2 (ja) * 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
JP5796509B2 (ja) * 2012-02-16 2015-10-21 株式会社島津製作所 フローサイトメータ
JP6218434B2 (ja) * 2013-05-24 2017-10-25 キヤノン株式会社 焦点検出センサ
GB2520722A (en) * 2013-11-29 2015-06-03 Stfc Science & Technology Hybrid pixel sensor array
US9386220B2 (en) * 2013-12-06 2016-07-05 Raytheon Company Electro-optical (EO)/infrared (IR) staring focal planes with high rate region of interest processing and event driven forensic look-back capability
EP2890117B1 (en) * 2013-12-26 2020-11-18 IMEC vzw Improvements in or relating to imaging sensors
FR3027479B1 (fr) * 2014-10-21 2017-12-29 Commissariat Energie Atomique Pixel de capteur d'image ayant de multiples gains de noeud de detection
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
US9762812B2 (en) * 2015-10-30 2017-09-12 Raytheon Company Dual-field-of-view optical system
WO2017101864A1 (zh) * 2015-12-18 2017-06-22 广东欧珀移动通信有限公司 图像传感器、控制方法和电子装置
CN114339036A (zh) * 2017-03-30 2022-04-12 株式会社尼康 摄像元件及摄像装置
JPWO2019065866A1 (ja) * 2017-09-29 2020-10-15 株式会社ニコン 撮像素子
JP6398021B1 (ja) * 2018-01-09 2018-09-26 株式会社フローディア 固体撮像装置及びカメラシステム
WO2020202779A1 (ja) * 2019-03-29 2020-10-08 株式会社ブルックマンテクノロジ 固体撮像装置、撮像システム及び撮像方法
JP7120180B2 (ja) * 2019-08-07 2022-08-17 トヨタ自動車株式会社 イメージセンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165750A (ja) * 1998-09-22 2000-06-16 Koji Eto 高速撮像素子
JP2004336108A (ja) * 2003-04-30 2004-11-25 Shimadzu Corp 撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773339B2 (ja) 1992-06-04 1995-08-02 学校法人近畿大学 撮影装置
US5557734A (en) * 1994-06-17 1996-09-17 Applied Intelligent Systems, Inc. Cache burst architecture for parallel processing, such as for image processing
JP2000316121A (ja) * 1999-03-26 2000-11-14 Texas Instr Inc <Ti> 多重アクセスモード画像バッファ
US6922210B2 (en) * 1999-07-30 2005-07-26 Pixim, Inc. Memory updating for digital pixel sensors
JP3704052B2 (ja) 2000-03-28 2005-10-05 リンク・リサーチ株式会社 高速撮像素子及び高速撮影装置
GB0027931D0 (en) * 2000-11-16 2001-01-03 Sgs Thomson Microelectronics Solid state imaging device
KR100374647B1 (ko) * 2001-03-26 2003-03-03 삼성전자주식회사 촬상 소자의 고속 촬상 방법 및 고속 촬상 제어 장치
US7002629B2 (en) * 2001-08-23 2006-02-21 Goodrich Corporation CCD image detector and method of operating a CCD as an image detector
KR100437467B1 (ko) * 2002-07-03 2004-06-23 삼성전자주식회사 연속 버스트 읽기 동작 모드를 갖는 멀티 칩 시스템
JP4601897B2 (ja) * 2002-11-13 2010-12-22 ソニー株式会社 固体撮像装置及びその駆動方法
EP1592236A1 (en) * 2003-01-29 2005-11-02 Olympus Corporation Image sensing apparatus
JP4434797B2 (ja) * 2004-03-19 2010-03-17 オリンパス株式会社 撮像素子および撮像装置
CN100505278C (zh) * 2004-10-07 2009-06-24 株式会社岛津制作所 摄像元件及使用它的摄像装置、及制造摄像元件的制造方法
JP5066704B2 (ja) 2005-02-04 2012-11-07 国立大学法人東北大学 固体撮像装置、および固体撮像装置の動作方法
JP4984915B2 (ja) * 2006-03-27 2012-07-25 セイコーエプソン株式会社 撮像装置、撮像システム及び撮像方法
JP2008042828A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子及びその駆動方法。
JP2009027528A (ja) * 2007-07-20 2009-02-05 Fujifilm Corp 固体撮像素子及びその駆動方法
EP2663071B1 (en) * 2007-09-05 2015-11-18 Tohoku University Solid-state image sensor and drive method for the same
US8009216B2 (en) * 2008-07-16 2011-08-30 International Business Machines Corporation Pixel sensor cell with frame storage capability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165750A (ja) * 1998-09-22 2000-06-16 Koji Eto 高速撮像素子
JP2004336108A (ja) * 2003-04-30 2004-11-25 Shimadzu Corp 撮像装置

Also Published As

Publication number Publication date
WO2009150829A1 (ja) 2009-12-17
KR101152145B1 (ko) 2012-06-15
EP2299696A1 (en) 2011-03-23
US20110085066A1 (en) 2011-04-14
EP2299696A4 (en) 2012-12-19
EP2299696B1 (en) 2013-11-27
TWI458346B (zh) 2014-10-21
KR20110014689A (ko) 2011-02-11
TW201004334A (en) 2010-01-16
CN102057671B (zh) 2013-03-13
CN102057671A (zh) 2011-05-11
US9420210B2 (en) 2016-08-16
JPWO2009150829A1 (ja) 2011-11-10

Similar Documents

Publication Publication Date Title
JP4978818B2 (ja) 固体撮像素子及びその駆動方法
JP4844853B2 (ja) 固体撮像素子及びその駆動方法
JP4844854B2 (ja) 固体撮像素子及び撮影装置
JP5176215B2 (ja) 固体撮像素子
JP4110193B1 (ja) 固体撮像装置および撮像システム
JP4931160B2 (ja) 固体撮像素子
JP5953028B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
JP5400428B2 (ja) 撮像装置、撮像素子およびその駆動方法
JP6574653B2 (ja) 撮像装置及び撮像システム
JP2007243731A (ja) シフトレジスタ、固体撮像素子及び制御方法
JP2008042347A (ja) 撮像素子及びその制御方法、及び撮像装置
JP6412347B2 (ja) 画素回路およびこれを搭載した撮像装置
JP4551935B2 (ja) 固体撮像装置および撮像システム
JP4551936B2 (ja) 固体撮像装置および撮像システム
JP2009218691A (ja) 撮像装置および撮像素子の駆動方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4978818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250