JP4978549B2 - ミキサ及びδς変調器 - Google Patents
ミキサ及びδς変調器 Download PDFInfo
- Publication number
- JP4978549B2 JP4978549B2 JP2008117817A JP2008117817A JP4978549B2 JP 4978549 B2 JP4978549 B2 JP 4978549B2 JP 2008117817 A JP2008117817 A JP 2008117817A JP 2008117817 A JP2008117817 A JP 2008117817A JP 4978549 B2 JP4978549 B2 JP 4978549B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- electrode
- signal
- connection destination
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
搬送波に変調信号を載せて伝送する被変調波を前記搬送波の搬送周波数の少なくとも2を超える倍数のサンプリング周波数でサンプリングをすることによって第1の多値信号を生成するサンプリング手段と、
前記搬送周波数と同じ周波数の周期関数から前記サンプリングのサンプリング周期毎に標本化された標本値を前記第1の多値信号の振幅値に順番に乗算をすることによって第2の多値信号を生成する乗算手段とを備えるものである。
前記サンプリング手段と前記乗算手段は、
前記被変調波が入力される入力端に少なくとも接続可能な第1の電極と前記第2の多値信号が出力される出力端に少なくとも接続可能な第2の電極とを有するキャパシタを構成要素とし、
前記第1の電極の接続先を前記入力端とし前記第2の電極の接続先を前記出力端と基準電位とする状態を第1の状態とし、
前記第1の電極の接続先を前記出力端とし前記第2の電極の接続先を前記基準電位とする状態を第2の状態とし、
前記第1の電極の接続先を前記基準電位とし前記第2の電極の接続先を前記出力端とする状態を第3の状態とした場合、
前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態の順に前記サンプリング周期毎に状態を切り替えて、前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態を1サイクルとした切り替え動作を繰り返すと好適である。
搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第1の電極と出力端に少なくとも接続可能な第2の電極とを有するキャパシタを備え、
前記第1の電極の接続先を前記入力端とし前記第2の電極の接続先を前記出力端と基準電位とする状態を第1の状態とし、
前記第1の電極の接続先を前記出力端とし前記第2の電極の接続先を前記基準電位とする状態を第2の状態とし、
前記第1の電極の接続先を前記基準電位とし前記第2の電極の接続先を前記出力端とする状態を第3の状態とした場合、
前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態の順に前記搬送波の搬送周波数の4倍の切替周波数で状態を切り替えて、前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態を1サイクルとした切り替え動作を繰り返すものでもよい。
積分器と、
搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第1の電極と前記積分器の入力部に少なくとも接続可能な第2の電極とを有するキャパシタと、
基準電位を基準に前記積分器の入力部の電圧を積分した前記積分器の出力信号を所定の閾値と比較したものを出力する量子化器と、
前記量子化器の出力信号をアナログ信号に変換して出力するDA変換器とを備え、
前記第1の電極の接続先を前記基準電位とし前記第2の電極の接続先を前記基準電位とする状態を第1の状態とし、
前記第1の電極の接続先を前記DA変換器の出力側とし前記第2の電極の接続先を前記積分器の入力部とする状態を第2の状態とし、
前記第1の電極の接続先を前記入力端とし前記第2の電極の接続先を前記基準電位とする状態を第3の状態とし、
前記第1の電極の接続先を前記積分器の入力部とし前記第2の電極の接続先を前記DA変換器の出力側とする状態を第4の状態とし、
前記第1の状態から前記第2の状態に切り替わる状態を第1の遷移状態とし、
前記第3の状態から前記第2の状態に切り替わる状態を第2の遷移状態とし、
前記第3の状態から前記第4の状態に切り替わる状態を第3の遷移状態とした場合、
前記第1の遷移状態、前記第2の遷移状態、前記第1の遷移状態、前記第3の遷移状態の順に前記搬送波の搬送周波数の4倍の遷移周波数で遷移状態を遷移して、前記第1の遷移状態、前記第2の遷移状態、前記第1の遷移状態、前記第3の遷移状態を1サイクルとした遷移動作を繰り返すと好適である。
(1)「1」をかける:多値信号ASAMPLEをそのまま出力
(2)「0」をかける:グランド等の基準電位(例えば、0)を出力
(3)「−1」をかける:多値信号ASAMPLEの符号を反転した反転信号を出力
(もしくは、基準電位に対して対称な電位を出力)
(4)「0」をかける:グランド等の基準電位(例えば、0)を出力
という順番で4つの出力動作を1サイクルとして繰り返す(周期:1/fB)。各出力動作は、時間(1/fS)毎に切り替わる。
11 サンプリング部
12 正弦波生成器
13 乗算器
20 ΔΣ型AD変換器
22 ΔΣ変調器
30,31,32,51,52,61,62,71,72 切替スイッチ
35,57,67、77 キャパシタ
40,60,70 ΔΣ変調器
Claims (3)
- 搬送波に変調信号を載せて伝送する被変調波を前記搬送波の搬送周波数の4倍のサンプリング周波数でサンプリングをすることによって第1の多値信号を生成するサンプリング手段と、
前記搬送周波数と同じ周波数の周期関数から前記サンプリングのサンプリング周期毎に標本化された標本値を前記第1の多値信号の振幅値に順番に乗算をすることによって第2の多値信号を生成する乗算手段とを備え、
前記サンプリング手段と前記乗算手段は、
前記被変調波が入力される入力端に少なくとも接続可能な第1の電極と前記第2の多値信号が出力される出力端に少なくとも接続可能な第2の電極とを有するキャパシタを構成要素とし、
前記第1の電極の接続先を前記入力端とし前記第2の電極の接続先を前記出力端と基準電位とする状態を第1の状態とし、
前記第1の電極の接続先を前記出力端とし前記第2の電極の接続先を前記基準電位とする状態を第2の状態とし、
前記第1の電極の接続先を前記基準電位とし前記第2の電極の接続先を前記出力端とする状態を第3の状態とした場合、
前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態の順に前記サンプリング周期毎に状態を切り替えて、前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態を1サイクルとした切り替え動作を繰り返す、ミキサ。 - 搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第1の電極と出力端に少なくとも接続可能な第2の電極とを有するキャパシタを備え、
前記第1の電極の接続先を前記入力端とし前記第2の電極の接続先を前記出力端と基準電位とする状態を第1の状態とし、
前記第1の電極の接続先を前記出力端とし前記第2の電極の接続先を前記基準電位とする状態を第2の状態とし、
前記第1の電極の接続先を前記基準電位とし前記第2の電極の接続先を前記出力端とする状態を第3の状態とした場合、
前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態の順に前記搬送波の搬送周波数の4倍の切替周波数で状態を切り替えて、前記第1の状態、前記第2の状態、前記第1の状態、前記第3の状態を1サイクルとした切り替え動作を繰り返す、ミキサ。 - 積分器と、
搬送波に変調信号を載せて伝送する被変調波が入力される入力端に少なくとも接続可能な第1の電極と前記積分器の入力部に少なくとも接続可能な第2の電極とを有するキャパシタと、
基準電位を基準に前記積分器の入力部の電圧を積分した前記積分器の出力信号を所定の閾値と比較したものを出力する量子化器と、
前記量子化器の出力信号をアナログ信号に変換して出力するDA変換器とを備え、
前記第1の電極の接続先を前記基準電位とし前記第2の電極の接続先を前記基準電位とする状態を第1の状態とし、
前記第1の電極の接続先を前記DA変換器の出力側とし前記第2の電極の接続先を前記積分器の入力部とする状態を第2の状態とし、
前記第1の電極の接続先を前記入力端とし前記第2の電極の接続先を前記基準電位とする状態を第3の状態とし、
前記第1の電極の接続先を前記積分器の入力部とし前記第2の電極の接続先を前記DA変換器の出力側とする状態を第4の状態とし、
前記第1の状態から前記第2の状態に切り替わる状態を第1の遷移状態とし、
前記第3の状態から前記第2の状態に切り替わる状態を第2の遷移状態とし、
前記第3の状態から前記第4の状態に切り替わる状態を第3の遷移状態とした場合、
前記第1の遷移状態、前記第2の遷移状態、前記第1の遷移状態、前記第3の遷移状態の順に前記搬送波の搬送周波数の4倍の遷移周波数で遷移状態を遷移して、前記第1の遷移状態、前記第2の遷移状態、前記第1の遷移状態、前記第3の遷移状態を1サイクルとした遷移動作を繰り返す、ΔΣ変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117817A JP4978549B2 (ja) | 2008-04-28 | 2008-04-28 | ミキサ及びδς変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008117817A JP4978549B2 (ja) | 2008-04-28 | 2008-04-28 | ミキサ及びδς変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009267981A JP2009267981A (ja) | 2009-11-12 |
JP4978549B2 true JP4978549B2 (ja) | 2012-07-18 |
Family
ID=41393228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008117817A Expired - Fee Related JP4978549B2 (ja) | 2008-04-28 | 2008-04-28 | ミキサ及びδς変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4978549B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4594555A (en) * | 1984-10-29 | 1986-06-10 | Hewlett-Packard Company | Frequency selective sampling detector |
JPH09284096A (ja) * | 1996-04-19 | 1997-10-31 | Hitachi Ltd | スイッチドキャパシタ回路 |
JP3560014B2 (ja) * | 1998-12-11 | 2004-09-02 | 株式会社ルネサステクノロジ | オーバーサンプリング型a/d変換器 |
US7057540B2 (en) * | 2001-10-26 | 2006-06-06 | Texas Instruments Incorporated | Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer |
US7099642B2 (en) * | 2001-11-09 | 2006-08-29 | Qualcomm, Incorporated | Method and apparatus for matching receiver carrier frequency |
JP2004194068A (ja) * | 2002-12-12 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 受信装置 |
-
2008
- 2008-04-28 JP JP2008117817A patent/JP4978549B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009267981A (ja) | 2009-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790851B2 (en) | Δ-Σ modulator, Δ-Σ A/D converter, and incremental Δ-Σ A/D converter | |
TWI489792B (zh) | 用於切換電容Sigma-Delta類比至數位轉換器的使用截波電壓參考之多階反饋數位至類比轉換器 | |
US8325074B2 (en) | Method and circuit for continuous-time delta-sigma DAC with reduced noise | |
US7405687B2 (en) | Continuous-time delta-sigma analog digital converter | |
US7679540B2 (en) | Double sampling DAC and integrator | |
US20130057419A1 (en) | Delta-sigma a/d converter | |
US8643524B1 (en) | Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths | |
US6137431A (en) | Oversampled pipeline A/D converter with mismatch shaping | |
US8193959B2 (en) | Analog to digital converters | |
JP4631063B2 (ja) | Δς型モジュレータ及びδς型アナログ−デジタル変換回路 | |
CN104467841A (zh) | A/d 转换*** | |
US7952506B2 (en) | ΔΣ-type A/D converter | |
Harjani et al. | FRC: A method for extending the resolution of Nyquist rate converters using oversampling | |
JP4978550B2 (ja) | ミキサ及びδς変調器 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
EP2562931A1 (en) | Integrated circuit and test method | |
TW201412012A (zh) | 用於放大一數位輸入訊號以產生一類比輸出訊號之系統及方法 | |
JP4978549B2 (ja) | ミキサ及びδς変調器 | |
JP6316751B2 (ja) | 変換器 | |
CN100502234C (zh) | 数字脉冲宽度调制装置及方法 | |
KR100766073B1 (ko) | 단일 dac 캐패시터를 이용한 멀티 비트 시그마 델타변조기 및 디지털 아날로그 변환기 | |
TWI437826B (zh) | 共享之交換電容式積分器及三角積分調變器及其運作方法 | |
JP2017153051A (ja) | インクリメンタル型デルタシグマ変調器、変調方法、およびインクリメンタル型デルタシグマad変換器 | |
Colodro et al. | Spectral analysis of pulsewidth-modulated sampled signals | |
JP4083685B2 (ja) | デジタル/アナログ変換器を有する回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |