JP4978012B2 - ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE - Google Patents

Description

本発明は、例えば液晶装置等に好適な電気光学装置及びその製造方法並びに電子機器に
関する。 The present invention relates to an electro-optical device suitable for, for example, a liquid crystal device, a manufacturing method thereof, and an electronic apparatus.

一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置
は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ
駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦
横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応
して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構
成される。 In general, an electro-optical device, for example, a liquid crystal device that performs predetermined display using liquid crystal as an electro-optical material has a configuration in which liquid crystal is sandwiched between a pair of substrates. Of these, TFT drive, TFD
In an electro-optical device such as an active matrix driving type liquid crystal device by driving or the like, a pixel electrode and a pixel electrode corresponding to each intersection of a large number of scanning lines (gate lines) and data lines (source lines) arranged vertically and horizontally, respectively. A switching element is provided on a substrate (active matrix substrate).

ＴＦＴ素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとな
り、ソース線を介して供給される画像信号を画素電極（透明電極（ＩＴＯ））に書込む。
これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液
晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を
通過する光を画像信号に応じて変化させて画像表示を行う。 A switching element such as a TFT element is turned on by an on signal supplied to the gate line, and an image signal supplied via the source line is written to the pixel electrode (transparent electrode (ITO)).
Thereby, a voltage based on the image signal is applied to the liquid crystal layer between the pixel electrode and the counter electrode to change the arrangement of the liquid crystal molecules. In this way, the transmittance of the pixel is changed, and light passing through the pixel electrode and the liquid crystal layer is changed according to the image signal to perform image display.

このようなスイッチング素子を構成する素子基板は、ガラス又は石英基板上に、所定の
パターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成さ
れる。 An element substrate constituting such a switching element is configured by laminating a semiconductor thin film, an insulating thin film or a conductive thin film having a predetermined pattern on a glass or quartz substrate.

ところで、外部からビデオ信号線を介して供給され画像信号は、サンプルホールド回路
によってサンプリングされて各データ線に供給される。データ線に供給されたデータはデ
ータ線の配線容量によって保持され、オンとなったスイッチング素子を介して各画素電極
に書き込まれる。 By the way, the image signal supplied from the outside through the video signal line is sampled by the sample hold circuit and supplied to each data line. Data supplied to the data line is held by the wiring capacitance of the data line, and is written to each pixel electrode via the switching element that is turned on.

従って、各画素電極への書き込みが完了するまで、データはデータ線において保持され
る必要がある。データ線に十分な保持容量を付加するために、従来、データ線に、サンプ
ルホールド回路のリーク防止のための保持容量を付加する技術が開示されている。 Therefore, data needs to be held in the data line until writing to each pixel electrode is completed. In order to add a sufficient holding capacity to the data line, a technique for adding a holding capacity for preventing leakage of the sample and hold circuit has been disclosed.

なお、特許文献１，２には、画素領域において、十分な容量の蓄積容量を形成する技術
が開示されている。
特開２００１−３３０８５６号公報 特開２００１−３３０８５７号公報 Patent Documents 1 and 2 disclose a technique for forming a storage capacitor having a sufficient capacity in the pixel region.
JP 2001-330856 A JP 2001-330857 A

ところで、近年、素子の微細化が促進されている。これに伴い、配線パターンの細径化
が図られ、各配線間隔も狭くなってきており、保持容量の形成に許容されたスペースは小
さくなってきている。このため、データ線の保持容量として十分な容量を確保することが
困難となっており、画素電極への書き込み不良が生じやすくなっているという問題点があ
った。 Incidentally, in recent years, miniaturization of elements has been promoted. Along with this, the wiring pattern is reduced in diameter, the interval between the wirings is also narrowed, and the space allowed for forming the storage capacitor is becoming smaller. For this reason, it is difficult to secure a sufficient capacity as a storage capacity of the data line, and there is a problem that a writing failure to the pixel electrode is likely to occur.

本発明は、データ線の保持容量を多層構造で構成することにより、少ない面積で十分な
保持容量を確保することができる電気光学装置及び電子機器を提供することを目的とする
。 It is an object of the present invention to provide an electro-optical device and an electronic apparatus that can secure a sufficient storage capacity with a small area by configuring a storage capacity of a data line with a multilayer structure.

本発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差に対応して設けられた画素電極と、前記複数のデータ線に夫々電気的に接続された保持容量とを有する電気光学装置であって、前記保持容量は、前記データ線と前記画素電極との間の層から形成され、前記データ線に電気的に接続された下部電極と、前記下部電極上に、前記下部電極と一対のコンタクトホールを介して電気的に接続された上部電極と、前記下部電極と前記上部電極との間に、固定電位が供給される固定電極とを備え、前記固定電極は、前記下部電極と第１の容量絶縁膜を介して形成されると共に、前記上部電極と第２の容量絶縁膜を介して形成されており、平面的に見て前記一対のコンタクトホール間を前記下部電極及び前記上部電極と交差する方向に延在することを特徴とする。
Electro-optical device according to the present invention includes a pixel electrode provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines, and a storage capacitor that is electrically connected respectively to the plurality of data lines In the electro-optical device, the storage capacitor is formed from a layer between the data line and the pixel electrode, and is electrically connected to the data line, and the lower electrode is disposed on the lower electrode. An upper electrode electrically connected to the electrode through a pair of contact holes, and a fixed electrode to which a fixed potential is supplied between the lower electrode and the upper electrode, the fixed electrode being the lower electrode An electrode and a first capacitive insulating film are formed, and the upper electrode and the second capacitive insulating film are formed, and the lower electrode and the pair of contact holes are formed between the pair of contact holes in a plan view. In a direction intersecting the upper electrode Characterized by standing.

このような構成によれば、保持容量は、下部電極、固定電極及び上部電極の多層構造で
あり、固定電極を下部電極及び上部電極が共用している。これにより、下部電極と固定電
極間で容量が構成され、上部電極と固定電極間で容量が構成される。固定電極は共用化さ
れており、小さい占有面積で十分な容量値を得ることができる。これにより、微細化によ
って保持容量の形成領域の面積が比較的狭い場合でも、十分な容量値を確保して、データ
線のデータを十分に保持することができ、画素電極への書き込み不良の発生を防止するこ
とができる。 According to such a configuration, the storage capacitor has a multilayer structure of the lower electrode, the fixed electrode, and the upper electrode, and the lower electrode and the upper electrode share the fixed electrode. Thereby, a capacity is formed between the lower electrode and the fixed electrode, and a capacity is formed between the upper electrode and the fixed electrode. The fixed electrode is shared, and a sufficient capacitance value can be obtained with a small occupied area. As a result, even when the area of the storage capacitor formation region is relatively small due to miniaturization, a sufficient capacitance value can be ensured and data on the data line can be sufficiently held, and writing defects to the pixel electrode can occur. Can be prevented.

また、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差に対応して設けられた画素電極と、前記複数のデータ線に夫々電気的に接続された保持容量とを有する電気光学装置であって、前記保持容量は、前記データ線と前記画素電極との間の層から形成され、固定電位が供給される第１の固定電極と、前記第１の固定電極上に、前記第１の固定電極と電気的に接続された第２の固定電極と、前記第１の固定電極と前記第２の固定電極との間に、前記データ線と第１のコンタクトホールを介して電気的に接続されると共に、前記データ線と離間して設けられた他のデータ線と第２のコンタクトホールを介して電気的に接続される中継電極とを備え、前記第１の固定電極は、前記中継電極と第１の容量絶縁膜を介して形成され、前記第２の固定電極は、前記中継電極と第２の容量絶縁膜を介して形成されており、前記第１の固定電極及び前記第２の固定電極は、平面的に見て前記第１のコンタクトホールと第２のコンタクトホールとの間を前記中継電極と交差する方向に延在することを特徴とする。
Further, the electro-optical device according to the present invention includes a pixel electrode provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines, the plurality of storage capacitor which is electrically connected respectively to the data line and The storage capacitor is formed of a layer between the data line and the pixel electrode, and a first fixed electrode to which a fixed potential is supplied is provided on the first fixed electrode. Further, the data line and the first contact hole are provided between the second fixed electrode electrically connected to the first fixed electrode, and the first fixed electrode and the second fixed electrode. A relay electrode electrically connected via a second contact hole and another data line spaced apart from the data line and electrically connected to the first data line. The electrode is formed through the relay electrode and the first capacitive insulating film. The second fixed electrode is formed through the relay electrode and a second capacitive insulating film, and the first fixed electrode and the second fixed electrode are the first fixed electrode and the first fixed electrode when viewed in plan. The contact hole extends between the contact hole and the second contact hole in a direction crossing the relay electrode .

このような構成によれば、保持容量は、第１の固定電極、中継電極及び第２の固定電極
の多層構造であり、中継電極を第１及び第２の固定電極が共用している。これにより、第
１の固定電極と中継電極とで容量が構成され、第２の固定電極と中継電極とで容量が構成
される。中継電極は共用化されており、小さい占有面積で十分な容量値を得ることができ
る。これにより、微細化によって保持容量の形成領域の面積が比較的狭い場合でも、十分
な容量値を確保して、データ線のデータを十分に保持することができ、画素電極への書き
込み不良の発生を防止することができる。 According to such a configuration, the storage capacitor has a multilayer structure of the first fixed electrode, the relay electrode, and the second fixed electrode, and the relay electrode is shared by the first and second fixed electrodes. Thereby, a capacity is constituted by the first fixed electrode and the relay electrode, and a capacity is constituted by the second fixed electrode and the relay electrode. The relay electrode is shared, and a sufficient capacitance value can be obtained with a small occupied area. As a result, even when the area of the storage capacitor formation region is relatively small due to miniaturization, a sufficient capacitance value can be ensured and data on the data line can be sufficiently held, and writing defects to the pixel electrode can occur. Can be prevented.

また、本発明の一態様によれば、前記保持容量は、前記画素電極が配置される表示領域
の周辺領域に設けられることを特徴とする。 According to one embodiment of the present invention, the storage capacitor is provided in a peripheral region of a display region in which the pixel electrode is disposed.

このような構成によれば、表示領域の周辺領域において、狭い面積で十分な保持容量を
得ることができる。 According to such a configuration, a sufficient storage capacity can be obtained with a small area in the peripheral region of the display region.

また、本発明の一態様によれば、前記画素電極が配置される表示領域においては、前記データ線上に層間絶縁膜を介して形成された表示領域内下部電極と、前記表示領域内下部電極上に形成された表示領域内容量絶縁膜と、前記表示領域内容量絶縁膜上に形成されて固定電位が供給される表示領域内上部電極とを有し、前記下部電極は、前記表示領域内下部電極と同一層で構成され、前記固定電極は、前記表示領域内上部電極と同一層で構成され、前記上部電極は、前記画素電極と同一層で構成されることを特徴とする。
According to another aspect of the present invention, in the display region in which the pixel electrode is disposed, a lower electrode in the display region formed on the data line via an interlayer insulating film, and an upper electrode in the display region A display region capacitive insulating film formed on the display region, and a display region upper electrode formed on the display region capacitive insulating film to which a fixed potential is supplied. The fixed electrode is formed of the same layer as the upper electrode in the display area, and the upper electrode is formed of the same layer as the pixel electrode.

このような構成によれば、下部電極は、表示領域内下部電極と同一層で構成され、固定
電極は、表示領域内上部電極と同一層で構成される。これにより、工程数を増大させるこ
となく、小さい面積で十分な保持容量を得ることができる。 According to such a configuration, the lower electrode is configured in the same layer as the lower electrode in the display area, and the fixed electrode is configured in the same layer as the upper electrode in the display area. Thereby, a sufficient storage capacity can be obtained with a small area without increasing the number of steps.

また、本発明の一態様によれば、前記画素電極が配置される表示領域においては、前記データ線上に層間絶縁膜を介して形成され固定電位が供給される表示領域内下部電極と、前記表示領域内下部電極上に形成された表示領域内容量絶縁膜と、前記表示領域内容量絶縁膜上に形成された表示領域内上部電極とを有し、前記第１の固定電極は、前記表示領域内下部電極と同一層で構成され、前記中継電極は、前記表示領域内上部電極と同一層で構成され、前記第２の固定電極は、前記画素電極と同一層で構成されることを特徴とする。 According to another aspect of the present invention, in the display region in which the pixel electrode is arranged, a lower electrode in the display region that is formed on the data line via an interlayer insulating film and is supplied with a fixed potential, and the display A display-region capacitive insulating film formed on the region- lower electrode; and a display-region upper electrode formed on the display-region capacitive insulating film, wherein the first fixed electrode includes the display region The relay electrode is formed of the same layer as the upper electrode in the display area, and the second fixed electrode is formed of the same layer as the pixel electrode. To do.

このような構成によれば、第１の固定電極は、表示領域内下部電極と同一層で構成され
、中継電極は、表示領域内上部電極と同一層で構成される。これにより、工程数を増大さ
せることなく、小さい面積で十分な保持容量を得ることができる。 According to such a configuration, the first fixed electrode is configured in the same layer as the lower electrode in the display area, and the relay electrode is configured in the same layer as the upper electrode in the display area. Thereby, a sufficient storage capacity can be obtained with a small area without increasing the number of steps.

本発明に係る電子機器は、上記電気光学装置を用いて構成したことを特徴とする。   An electronic apparatus according to an aspect of the invention is configured using the electro-optical device.

このような構成によれば、データ線の十分な保持容量によって画素電極への書き込み不
良が生じることはなく、高品位の画像表示が可能である。 According to such a configuration, defective writing to the pixel electrode is not caused by a sufficient storage capacity of the data line, and high-quality image display is possible.

以下、図面を参照して本発明の実施の形態について詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

＜第１の実施の形態＞
図１は本発明の第１の実施の形態に係る電気光学装置に採用される保持容量の構造を示
す断面図である。また、図２は図１に対応した平面図である。本実施の形態は電気光学装
置としてＴＦＴ基板を用いた液晶装置に適用したものである。図３は本実施の形態におけ
る電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見
た平面図である。図４はＴＦＴ基板と対向基板とを貼り合わせて液晶を封入する組立工程
終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図である。図５は電気
光学装置の回路構成を示す回路図である。図６は液晶装置の画素領域を構成する複数の画
素における各種素子、配線等の等価回路図である。図７は液晶装置の画素構造を詳細に示
す断面図である。また、なお、上記各図においては、各層や各部材を図面上で認識可能な
程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。 <First Embodiment>
FIG. 1 is a cross-sectional view showing the structure of a storage capacitor employed in the electro-optical device according to the first embodiment of the invention. FIG. 2 is a plan view corresponding to FIG. This embodiment is applied to a liquid crystal device using a TFT substrate as an electro-optical device. FIG. 3 is a plan view of the liquid crystal device, which is an electro-optical device according to the present embodiment, viewed from the counter substrate side together with the components formed thereon. FIG. 4 is a cross-sectional view showing the liquid crystal device after the assembly process in which the TFT substrate and the counter substrate are bonded to each other and the liquid crystal is sealed is cut along the line HH ′ in FIG. FIG. 5 is a circuit diagram showing a circuit configuration of the electro-optical device. FIG. 6 is an equivalent circuit diagram of various elements and wirings in a plurality of pixels constituting the pixel region of the liquid crystal device. FIG. 7 is a cross-sectional view showing the pixel structure of the liquid crystal device in detail. In addition, in each said figure, in order to make each layer and each member into the magnitude | size which can be recognized on drawing, the scale is varied for every layer and each member.

先ず、図３乃至図７を参照して本実施の形態の電気光学装置である液晶装置の全体構成
について説明する。
液晶装置は、図３及び図４に示すように、例えば、石英基板、ガラス基板、シリコン基
板を用いたＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板を用
いた対向基板２０との間に液晶５０を封入して構成される。対向配置されたＴＦＴ基板１
０と対向基板２０とは、シール材５２によって貼り合わされている。 First, an overall configuration of a liquid crystal device which is an electro-optical device according to the present embodiment will be described with reference to FIGS.
As shown in FIGS. 3 and 4, the liquid crystal device includes, for example, a quartz substrate, a glass substrate, a TFT substrate 10 using a silicon substrate, and a counter substrate using, for example, a glass substrate or a quartz substrate. The liquid crystal 50 is sealed between the two. Oppositely arranged TFT substrate 1
0 and the counter substrate 20 are bonded together by a sealing material 52.

ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置
される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。ＴＦＴ
基板１０の画素電極９ａ上には、ラビング処理が施された配向膜１６が設けられている。
一方、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施
された配向膜２２が設けられている。各配向膜１６，２２は、例えば、ポリイミド膜等の
透明な有機膜からなる。 On the TFT substrate 10, pixel electrodes (ITO) 9a constituting pixels are arranged in a matrix. A counter electrode (ITO) 21 is provided on the entire surface of the counter substrate 20. TFT
On the pixel electrode 9 a of the substrate 10, an alignment film 16 that has been subjected to a rubbing process is provided.
On the other hand, an alignment film 22 subjected to a rubbing process is also provided on the counter electrode 21 formed over the entire surface of the counter substrate 20. The alignment films 16 and 22 are made of a transparent organic film such as a polyimide film, for example.

図５は本実施の形態に係る電気光学装置の電気的な構成を示す回路図である。   FIG. 5 is a circuit diagram showing an electrical configuration of the electro-optical device according to the present embodiment.

図５に示すように、電気光学装置は、表示領域１０ａ及びこの表示領域１０ａを駆動す
るためのデータ線駆動回路１０１及び走査線駆動回路１０４を有する。 As shown in FIG. 5, the electro-optical device includes a display area 10a and a data line driving circuit 101 and a scanning line driving circuit 104 for driving the display area 10a.

表示領域１０ａは、Ｘ方向に延在する複数の走査線１１ａとＹ方向に延在する複数のデ
ータ線６ａとの各交差に対応して、画素９が構成される。表示領域１０ａをＴＦＴ液晶パ
ネルによって構成した場合には、各画素９にはＴＦＴ及び画素電極が形成される。ＴＦＴ
は走査線１１ａを介して供給される走査信号によってオン，オフし、データ線６ａを介し
て供給されるデータを画素電極に印加する。 In the display area 10a, pixels 9 are configured corresponding to the intersections of the plurality of scanning lines 11a extending in the X direction and the plurality of data lines 6a extending in the Y direction. When the display area 10a is constituted by a TFT liquid crystal panel, a TFT and a pixel electrode are formed in each pixel 9. TFT
Is turned on and off by a scanning signal supplied via the scanning line 11a, and the data supplied via the data line 6a is applied to the pixel electrode.

図６は図５中の表示領域１０ａ中の画素９をＴＦＴ素子によって構成した場合の等価回
路を示している。図６に示すように、画素領域においては、複数本の走査線１１ａと複数
本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画さ
れた領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線
６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接
続される。 FIG. 6 shows an equivalent circuit in the case where the pixel 9 in the display region 10a in FIG. As shown in FIG. 6, in the pixel region, a plurality of scanning lines 11a and a plurality of data lines 6a are wired so as to intersect with each other, and a pixel electrode is formed in a region partitioned by the scanning lines 11a and the data lines 6a. 9a are arranged in a matrix. A TFT 30 is provided corresponding to each intersection of the scanning line 11 a and the data line 6 a, and the pixel electrode 9 a is connected to the TFT 30.

ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａ
に供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に
設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並
列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソー
ス電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０
によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。 The TFT 30 is turned on by the ON signal of the scanning line 11a, whereby the data line 6a
The image signal supplied to is supplied to the pixel electrode 9a. A voltage between the pixel electrode 9 a and the counter electrode 21 provided on the counter substrate 20 is applied to the liquid crystal 50. In addition, a storage capacitor 70 is provided in parallel with the pixel electrode 9a, and the storage capacitor 70 makes it possible to hold the voltage of the pixel electrode 9a for a time that is, for example, three orders of magnitude longer than the time when the source voltage is applied. Storage capacity 70
Thus, the voltage holding characteristic is improved, and an image display with a high contrast ratio is possible.

図７は一つの画素に着目した液晶装置の模式的断面図である。   FIG. 7 is a schematic cross-sectional view of a liquid crystal device focusing on one pixel.

画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられており、画素電極
９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ
線６ａは、後述するように、アルミニウム膜又はアルミニウム膜を含む積層構造からなり
、走査線１１ａは、例えば導電性のポリシリコン膜やタングステンシリサイド膜等からな
る。また、走査線１１ａは、半導体層１ａのうちチャネル領域１ａ’に対向するゲート電
極３ａに電気的に接続されている。すなわち、走査線１１ａとデータ線６ａとの交差する
箇所にはそれぞれ、走査線１１ａに接続されたゲート電極３ａとチャネル領域１ａ’とが
対向配置されて画素スイッチング用のＴＦＴ３０が構成されている。 A plurality of pixel electrodes 9a are provided in a matrix on the TFT substrate 10, and data lines 6a and scanning lines 11a are provided along the vertical and horizontal boundaries of the pixel electrodes 9a. As will be described later, the data line 6a has an aluminum film or a laminated structure including an aluminum film, and the scanning line 11a is made of, for example, a conductive polysilicon film or a tungsten silicide film. The scanning line 11a is electrically connected to the gate electrode 3a facing the channel region 1a ′ in the semiconductor layer 1a. That is, the pixel switching TFT 30 is configured by disposing the gate electrode 3a connected to the scanning line 11a and the channel region 1a ′ so as to face each other at the intersection of the scanning line 11a and the data line 6a.

ＴＦＴ基板１０上には、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積
層構造をなして備えられている。この積層構造は、図１に示すように、下から順に、走査
線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、データ線６ａ
等を含む第３層、蓄積容量７０を含む第４層、画素電極９ａ及び配向膜１６等を含む第５
層からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には
第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５
層間には第３層間絶縁膜４３が、それぞれ設けられており、前述の各要素間が短絡するこ
とを防止している。また、これら各種の絶縁膜１２、４１、４２及び４３には、例えば、
ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続す
るコンタクトホール等もまた設けられている。以下では、これらの各要素について、下か
ら順に説明を行う。 On the TFT substrate 10, in addition to the TFT 30 and the pixel electrode 9a, various configurations including these are provided in a laminated structure. As shown in FIG. 1, the stacked structure includes, in order from the bottom, a first layer including the scanning line 11a, a second layer including the TFT 30 including the gate electrode 3a, and the data line 6a.
A third layer including the storage capacitor 70, a fifth layer including the pixel electrode 9a, the alignment film 16, and the like.
Consists of layers. Further, the base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, and the second interlayer insulating film 42 is provided between the third layer and the fourth layer. , 4th and 5th
A third interlayer insulating film 43 is provided between the layers to prevent the above-described elements from being short-circuited. In addition, these various insulating films 12, 41, 42 and 43 include, for example,
A contact hole or the like for electrically connecting the high concentration source region 1d in the semiconductor layer 1a of the TFT 30 and the data line 6a is also provided. Hereinafter, each of these elements will be described in order from the bottom.

第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（
タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリ
シリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的には、
水平方向にストライプ状にパターニングされていると共に、データ線６ａに沿って図６の
Ｙ方向に延びる突出部を有している。なお、隣接する走査線１１ａから延びる突出部は相
互に接続されることはなく、したがって、該走査線１１ａは１本１本分断されている。 For the first layer, for example, Ti (titanium), Cr (chromium), W (tungsten), Ta (
A scanning line 11a made of a simple metal, an alloy, a metal silicide, a polysilicide, a laminate of these, or conductive polysilicon containing at least one of refractory metals such as tantalum) and Mo (molybdenum) is provided. Is provided. The scanning line 11a is planarly
It is patterned in a stripe shape in the horizontal direction and has a protruding portion extending in the Y direction in FIG. 6 along the data line 6a. Note that the protrusions extending from the adjacent scanning lines 11a are not connected to each other, and therefore the scanning lines 11a are divided one by one.

これにより、走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制
御する機能を有することになる。また、走査線１１ａは、画素電極９ａが形成されない領
域を略埋めるように形成されていることから、ＴＦＴ３０に下側から入射しようとする光
を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電
流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。 Thus, the scanning line 11a has a function of simultaneously controlling ON / OFF of the TFTs 30 existing in the same row. In addition, since the scanning line 11a is formed so as to substantially fill a region where the pixel electrode 9a is not formed, it also has a function of blocking light entering the TFT 30 from below. Thereby, generation of light leakage current in the semiconductor layer 1a of the TFT 30 is suppressed, and high-quality image display without flicker or the like is possible.

第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１
に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素として
は、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界
によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導
体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース
領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領
域１ｅを備えている。 In the second layer, the TFT 30 including the gate electrode 3a is provided. The TFT 30 is shown in FIG.
As shown in FIG. 4, the semiconductor device has an LDD (Lightly Doped Drain) structure, and includes the above-described gate electrode 3a, for example, a semiconductor layer made of a polysilicon film and having a channel formed by an electric field from the gate electrode 3a 1a channel region 1a ′, insulating film 2 including a gate insulating film that insulates gate electrode 3a from semiconductor layer 1a, low concentration source region 1b and low concentration drain region 1c, high concentration source region 1d and high concentration in semiconductor layer 1a A concentration drain region 1e is provided.

なお、上述のＴＦＴ３０は、好ましくは図７に示したようにＬＤＤ構造をもつが、低濃
度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット
構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整
合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴで
あってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、
高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート
構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュア
ルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びド
レイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単
結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを
単結晶層とすることで、特に周辺回路の高性能化を図ることができる。 The TFT 30 described above preferably has an LDD structure as shown in FIG. 7, but may have an offset structure in which no impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c, and the gate electrode 3a may be provided. A self-aligned TFT that implants impurities at a high concentration as a mask and forms a high concentration source region and a high concentration drain region in a self-aligning manner may be used. In this embodiment, the gate electrode of the pixel switching TFT 30 is
Although only one single gate structure is provided between the high concentration source region 1d and the high concentration drain region 1e, two or more gate electrodes may be provided therebetween. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced.
Further, the semiconductor layer 1a constituting the TFT 30 may be a non-single crystal layer or a single crystal layer. A known method such as a bonding method can be used for forming the single crystal layer. By making the semiconductor layer 1a a single crystal layer, it is possible to improve the performance of peripheral circuits in particular.

以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等
からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａとＴＦＴ３
０とを絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板
１０の表面研磨時における荒れや、洗浄後に残る汚れ等による画素スイッチング用のＴＦ
Ｔ３０の特性変化を防止する機能を有する。 A base insulating film 12 made of, for example, a silicon oxide film is provided on the scanning line 11a described above and below the TFT 30. The base insulating film 12 includes the scanning line 11a and the TFT 3
In addition to the function to insulate from 0, it is formed on the entire surface of the TFT substrate 10, so that the TF for pixel switching due to roughness at the time of surface polishing of the TFT substrate 10 or dirt remaining after cleaning, etc.
It has a function to prevent a change in characteristics of T30.

この下地絶縁膜１２には、溝（コンタクトホール）１２ｃｖが形成されており、この溝
１２ｃｖを埋めるようにして、ゲート電極３ａの一部３ｂが形成されている。ゲート電極
３ａは、溝１２ｃｖを埋めるように、且つ、その下端が走査線１１ａと接するように形成
されている。従って、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。なお
、走査線１１ａに平行するようにして、ゲート電極３ａを含む別の走査線を形成するよう
な構造を採用してもよい。この場合においては、該走査線１１ａと該別の走査線とは、冗
長的な配線構造をとることになる。これにより、例えば、該走査線１１ａの一部に何らか
の欠陥があって、正常な通電が不可能となったような場合においても、当該走査線１１ａ
と同一の行に存在する別の走査線が健全である限り、それを介してＴＦＴ３０の動作制御
を依然正常に行うことができることになる。 A groove (contact hole) 12cv is formed in the base insulating film 12, and a part 3b of the gate electrode 3a is formed so as to fill the groove 12cv. The gate electrode 3a is formed so as to fill the groove 12cv and its lower end is in contact with the scanning line 11a. Accordingly, the scanning line 11a and the gate electrode 3a in the same row have the same potential. A structure in which another scanning line including the gate electrode 3a is formed so as to be parallel to the scanning line 11a may be employed. In this case, the scanning line 11a and the other scanning line have a redundant wiring structure. Thereby, for example, even when a part of the scanning line 11a has some defect and normal energization becomes impossible, the scanning line 11a
As long as another scanning line existing in the same row is healthy, the operation control of the TFT 30 can still be normally performed through the scanning line.

第３層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導
体層１ａの延在する方向に一致するように、すなわち垂直方向に重なるようにストライプ
状に形成されている。このデータ線６ａは、例えば反射率が高いアルミニウム材料によっ
て形成されている。なお、データ線６ａを、下層にアルミニウム、上層に窒化チタンを用
いた多層構造で形成してもよい。 A data line 6a is provided in the third layer. The data line 6a is formed in a stripe shape so as to coincide with the extending direction of the semiconductor layer 1a of the TFT 30, that is, to overlap in the vertical direction. The data line 6a is made of, for example, an aluminum material having a high reflectance. The data line 6a may be formed in a multilayer structure using aluminum as the lower layer and titanium nitride as the upper layer.

データ線６ａが、比較的低抵抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０
、画素電極９ａに対する画像信号の供給を滞りなく実現することができる。 Since the data line 6a contains aluminum which is a relatively low resistance material, the TFT 30
The image signal can be supplied to the pixel electrode 9a without any delay.

また、この第３層には、データ線６ａと同一膜として、第４層の蓄積容量７０との中継
用の中継層６ａ１が形成されている。これらは、平面的に見ると、データ線６ａと連続し
た平面形状を有するように形成されているのではなく、各者間はパターニング上分断され
るように形成されている。 In the third layer, a relay layer 6a1 for relay to the storage capacitor 70 of the fourth layer is formed as the same film as the data line 6a. These are not formed so as to have a planar shape continuous with the data line 6a when viewed in plan, but are formed so as to be divided by patterning.

中継層６ａ１は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層
、窒化チタンからなる層の多層構造を有する膜として形成されている。窒化チタン層は、
中継層６ａ１に対して形成するコンタクトホール８３のエッチングの突き抜け防止のため
のバリアメタルとして機能する。 The relay layer 6a1 is formed in the same process as the data line 6a as a film having a multilayer structure of a layer made of aluminum and a layer made of titanium nitride in order from the lower layer. The titanium nitride layer
It functions as a barrier metal for preventing etching through of the contact hole 83 formed for the relay layer 6a1.

第４層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ド
レイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１
と、固定電位側容量電極を含む容量線３００とが、誘電体膜７５を介して対向配置される
ことにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持
特性を顕著に高めることが可能となる。また、蓄積容量７０は、画素電極９ａの形成領域
にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領
域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大き
く維持され、これにより、より明るい画像を表示することが可能である。 In the fourth layer, a storage capacitor 70 is provided. The storage capacitor 70 is a lower electrode 71 as a pixel potential side capacitor electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a.
And the capacitor line 300 including the fixed potential side capacitor electrode are formed so as to face each other with the dielectric film 75 interposed therebetween. According to the storage capacitor 70, it is possible to remarkably improve the potential holding characteristic in the pixel electrode 9a. Further, since the storage capacitor 70 is formed so as not to reach the light transmission region substantially corresponding to the formation region of the pixel electrode 9a (in other words, formed so as to be within the light shielding region), The pixel aperture ratio of the entire electro-optical device is kept relatively large, and thus a brighter image can be displayed.

より詳細には、下部電極７１は、金属膜からなり画素電位側容量電極として機能する。
ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。
また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴ
ＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。 More specifically, the lower electrode 71 is made of a metal film and functions as a pixel potential side capacitor electrode.
However, the lower electrode 71 may be composed of a single layer film or a multilayer film containing a metal or an alloy.
Further, the lower electrode 71 has a function as a pixel potential side capacitor electrode, and the pixel electrode 9a and the T electrode.
It has a function of relay connection with the high-concentration drain region 1e of the FT30.

容量線３００は、蓄積容量７０の固定電位側容量電極として機能する。なお、定電位源
としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でも
よいし、対向基板２０の対向電極２１に供給される定電位源でも構わない。この容量線３
００は、下層にアルミニウム層３０１、上層に窒化チタン層３０２の２層構造を有し、Ｔ
ＦＴ基板１０上において、各画素に対応するように島状に形成されている。下部電極７１
と容量線３００とは、ほぼ同一形状を有するように形成されている。 The capacitor line 300 functions as a fixed potential side capacitor electrode of the storage capacitor 70. The constant potential source may be a positive potential source or a negative potential constant source supplied to the data line driving circuit 101 described later, or a constant potential source supplied to the counter electrode 21 of the counter substrate 20. This capacitance line 3
00 has a two-layer structure of an aluminum layer 301 as a lower layer and a titanium nitride layer 302 as an upper layer.
On the FT substrate 10, it is formed in an island shape so as to correspond to each pixel. Lower electrode 71
And the capacitor line 300 are formed to have substantially the same shape.

これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落
させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち
、蓄積容量７０は、より小面積で、より大きな容量値をもつ。 As a result, the storage capacitor 70 does not have a wasteful spread in a plane, that is, without decreasing the pixel aperture ratio, and can achieve the maximum capacitance value under the circumstances. That is, the storage capacitor 70 has a smaller area and a larger capacitance value.

誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄い酸化シリコン膜、あるい
は窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性
が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。 The dielectric film 75 is made of, for example, a relatively thin silicon oxide film or a silicon nitride film having a thickness of about 5 to 200 nm. From the viewpoint of increasing the storage capacitor 70, the thinner the dielectric film 75 is, the better as long as the reliability of the film is sufficiently obtained.

以上説明したＴＦＴ３０ないしゲート電極３ａ上、かつ、データ線６ａの下には、例え
ば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロ
ンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶
縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度
ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が開
孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと
蓄積容量７０を構成する下部電極７１とを電気的に接続するために、コンタクトホール８
２が開孔されている。 On the TFT 30 or the gate electrode 3a described above and below the data line 6a, for example, NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass). A first interlayer insulating film 41 made of silicate glass film, silicon nitride film, silicon oxide film, or the like, or preferably NSG is formed. The first interlayer insulating film 41 is provided with a contact hole 81 that electrically connects the high concentration source region 1d of the TFT 30 and a data line 6a described later. Further, in order to electrically connect the high-concentration drain region 1e of the TFT 30 and the lower electrode 71 constituting the storage capacitor 70 to the first interlayer insulating film 41, the contact hole 8
2 is opened.

データ線６ａの上、かつ、蓄積容量７０の下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、Ｂ
ＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましく
はＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成
されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積
容量７０の下部電極７１とを電気的に接続するためのコンタクトホール８３が開孔されて
いる。即ち、ＴＦＴ３０の高濃度ドレイン領域１ｅはコンタクトホール８２、中継層６ａ
１及びコンタクトホール８３を介して蓄積容量７０の下部電極７１に接続される。 On the data line 6a and below the storage capacitor 70, for example, NSG, PSG, BSG, B
A silicate glass film such as PSG, a silicon nitride film, a silicon oxide film, or the like, or preferably a second interlayer insulating film 42 formed by a plasma CVD method using TEOS gas is formed. In the second interlayer insulating film 42, a contact hole 83 for electrically connecting the high concentration drain region 1e of the TFT 30 and the lower electrode 71 of the storage capacitor 70 is opened. That is, the high-concentration drain region 1e of the TFT 30 includes the contact hole 82 and the relay layer 6a.
1 and the contact hole 83 to be connected to the lower electrode 71 of the storage capacitor 70.

第５層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ
上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、
ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるい
は好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法にて成膜されるプラズマＴＥＯＳか
らなる第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、画素電極９
ａ及び蓄積容量７０の下部電極７１間を電気的に接続するためのコンタクトホール８４が
開孔されている。 As described above, the pixel electrode 9a is formed in a matrix on the fifth layer, and the pixel electrode 9a
An alignment film 16 is formed thereon. Under the pixel electrode 9a, NSG, PSG,
A third interlayer insulating film 43 made of a silicate glass film such as BSG or BPSG, a silicon nitride film, a silicon oxide film or the like, or preferably a plasma TEOS film formed by a plasma CVD method using TEOS gas is formed. . The third interlayer insulating film 43 has a pixel electrode 9.
A contact hole 84 for electrically connecting a and the lower electrode 71 of the storage capacitor 70 is opened.

第２及び第３層間絶縁膜４２，４３の表面は、ＣＭＰ（Chemical Mechanical Polishin
g）処理等により平坦化されている。平坦化された層間絶縁膜４２，４３の下方に存在す
る各種配線や素子等による段差に起因する液晶層５０の配向不良が低減される。 The surfaces of the second and third interlayer insulating films 42 and 43 are formed by CMP (Chemical Mechanical Polishin).
g) It is flattened by processing. Alignment defects of the liquid crystal layer 50 due to steps due to various wirings and elements existing under the planarized interlayer insulating films 42 and 43 are reduced.

また、図２及び図３に示すように、対向基板２０には表示領域を区画する額縁としての
遮光膜５３が設けられている。また、対向基板２０には遮光膜２３も設けられる。対向基
板２０の全面には、上述したように、ＩＴＯ等の透明導電性膜が対向電極２１として形成
され、更に、対向電極２１の全面にはポリイミド系の配向膜２２が形成される。配向膜２
２は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理され
ている。 As shown in FIGS. 2 and 3, the counter substrate 20 is provided with a light shielding film 53 as a frame for partitioning the display area. The counter substrate 20 is also provided with a light shielding film 23. As described above, a transparent conductive film such as ITO is formed on the entire surface of the counter substrate 20 as the counter electrode 21, and a polyimide-based alignment film 22 is formed on the entire surface of the counter electrode 21. Alignment film 2
No. 2 is rubbed in a predetermined direction so as to give a predetermined pretilt angle to the liquid crystal molecules.

遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基
板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように
配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材５２は、ＴＦＴ基
板１０の１辺の一部において欠落しており、液晶５０を注入するための液晶注入口１０８
が形成される。貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶注
入口１０８より液晶が注入される。液晶注入後に、液晶注入口１０８を封止材１０９で封
止するようになっている。 In a region outside the light shielding film 53, a sealing material 52 that encloses liquid crystal is formed between the TFT substrate 10 and the counter substrate 20. The sealing material 52 is disposed so as to substantially match the contour shape of the counter substrate 20, and fixes the TFT substrate 10 and the counter substrate 20 to each other. The sealing material 52 is missing in a part of one side of the TFT substrate 10, and the liquid crystal injection port 108 for injecting the liquid crystal 50.
Is formed. Liquid crystal is injected from the liquid crystal injection port 108 into the gap between the bonded TFT substrate 10 and counter substrate 20. After the liquid crystal injection, the liquid crystal injection port 108 is sealed with a sealing material 109.

シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給す
ることにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続の
ための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に
隣接する二辺に沿って、走査線１１ａ及びゲート電極３ａに走査信号を所定のタイミング
で供給することによりゲート電極３ａを駆動する走査線駆動回路１０４が設けられている
。走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴ
ＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、
走査線駆動回路１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０
５が、遮光膜５３の３辺に対向して設けられている。 In an area outside the sealing material 52, an image signal is supplied to the data line 6a at a predetermined timing to drive the data line 6a and an external connection terminal 102 for connection to an external circuit. Are provided along one side of the TFT substrate 10. A scanning line driving circuit 104 that drives the gate electrode 3a by supplying a scanning signal to the scanning line 11a and the gate electrode 3a at a predetermined timing is provided along two sides adjacent to the one side. The scanning line driving circuit 104 has a T at a position facing the light shielding film 53 inside the sealing material 52.
It is formed on the FT substrate 10. Further, on the TFT substrate 10, a data line driving circuit 101,
Wiring 10 for connecting the scanning line driving circuit 104, the external connection terminal 102 and the vertical conduction terminal 107
5 is provided opposite to the three sides of the light shielding film 53.

上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成
される。そして、ＴＦＴ基板１０と対向基板２０相互間には、下端が上下導通端子１０７
に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通
材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている
。 The vertical conduction terminals 107 are formed on the four TFT substrates 10 at the corners of the sealing material 52. The lower end is between the TFT substrate 10 and the counter substrate 20.
The vertical conduction member 106 whose upper end is in contact with the counter electrode 21 is provided. The vertical conduction member 106 establishes electrical continuity between the TFT substrate 10 and the counter substrate 20.

図５において、データ線駆動回路１０１には、図３の外部接続端子１０２を介してデー
タ転送クロックやデータイネーブル信号等のデータ供給タイミング信号が与えられる。ま
た、走査線駆動回路１０４には、外部接続端子１０２を介して走査スタートパルスＤＹ及
び走査側転送クロックＣＬＹ等が与えられる。 In FIG. 5, the data line driving circuit 101 is supplied with a data supply timing signal such as a data transfer clock and a data enable signal via the external connection terminal 102 in FIG. Further, the scanning line driving circuit 104 is supplied with a scanning start pulse DY, a scanning side transfer clock CLY, and the like via the external connection terminal 102.

走査線駆動回路１０４は、走査スタートパルスＤＹが入力されることにより、走査信号
を各走査線１１ａに順次出力する。なお、走査側転送クロックＣＬＹは、走査側の走査速
度を規定する信号で、この転送クロックに同期して走査信号が順次各走査線１１ａに送ら
れる。 The scanning line driving circuit 104 sequentially outputs scanning signals to the scanning lines 11a when the scanning start pulse DY is input. The scanning-side transfer clock CLY is a signal that defines the scanning-side scanning speed, and the scanning signal is sequentially sent to each scanning line 11a in synchronization with the transfer clock.

入力端子１１１には、外部接続端子１０２を介してビデオ信号が入力される。データ線
駆動回路１０１は、データ供給タイミング信号に基づくタイミングでゲートＴＡ１〜ＴＡ
ｍを制御して、ビデオ信号１１２に転送されたビデオ信号を各データ線６ａ（各データ線
Ｓ１〜Ｓｍ）に供給する。 A video signal is input to the input terminal 111 via the external connection terminal 102. The data line driving circuit 101 has gates TA1 to TA at timings based on the data supply timing signal.
By controlling m, the video signal transferred to the video signal 112 is supplied to each data line 6a (each data line S1 to Sm).

各データ線Ｓ１〜Ｓｍと端子１１５との間であって、表示領域１０ａの周辺領域には、
夫々データ線の保持容量Ｃ１〜Ｃｍが設けられている。端子１１５には所定の固定電位、
例えば、基準電位が供給されており、各保持容量Ｃ１〜Ｃｍは、各データ線Ｓ１〜Ｓｍに
供給されたビデオ信号を保持する。 Between each data line S1 to Sm and the terminal 115 and in the peripheral region of the display region 10a,
Retention capacitors C1 to Cm for data lines are provided. The terminal 115 has a predetermined fixed potential,
For example, the reference potential is supplied, and the holding capacitors C1 to Cm hold the video signals supplied to the data lines S1 to Sm.

なお、各データ線Ｓ１〜Ｓｍは、夫々ゲートＴＢ１〜ＴＢｍを介して端子１１４にも接
続されている。ゲートＴＢ１〜ＴＢｍは、端子１１３に供給された駆動信号によってオン
，オフして、各データ線Ｓ１〜Ｓｍに端子１１４からの電位をプリチャージすることがで
きるようになっている。 Each data line S1 to Sm is also connected to a terminal 114 via gates TB1 to TBm, respectively. The gates TB1 to TBm are turned on and off by a drive signal supplied to the terminal 113 so that the potentials from the terminal 114 can be precharged to the data lines S1 to Sm.

本実施の形態においては、データ線Ｓ１〜Ｓｍの端部に接続された保持容量Ｃ１〜Ｃｍ
は、多層構造で構成されるようになっている。図１はこの保持容量の構成を示す断面図で
ある。図２は保持容量形成領域における平面図である。 In the present embodiment, the storage capacitors C1 to Cm connected to the ends of the data lines S1 to Sm.
Has a multi-layer structure. FIG. 1 is a cross-sectional view showing the configuration of the storage capacitor. FIG. 2 is a plan view of the storage capacitor formation region.

図１及び図２において、データ線６ａは、表示領域１０ａにおけるデータ線６ａ（デー
タ線Ｓ１〜Ｓｍ）に連続的に形成されたものである。データ線６ａ’はデータ線６ａから
離間し、端部が端子１１４に接続されている。保持容量形成領域に構成されるデータ線６
ａ，６ａ’についても、表示領域１０ａ内のデータ線６ａ，中継層６ａ’と同層で形成さ
れる。 1 and 2, the data line 6a is continuously formed on the data line 6a (data lines S1 to Sm) in the display area 10a. The data line 6a ′ is separated from the data line 6a and the end thereof is connected to the terminal 114. Data line 6 configured in the storage capacitor formation region
a and 6a ′ are also formed in the same layer as the data line 6a and the relay layer 6a ′ in the display area 10a.

データ線６ａ，６ａ’上には、層間絶縁膜８７が形成されている。この層間絶縁膜８７
は、例えば第２層間絶縁膜４２（図７参照）と同一層として形成することができる。層間
絶縁膜８７にはコンタクトホール８８，８９が開孔されている。これらのコンタクトホー
ル８８，８９は、第２層間絶縁膜４２に設けられたコンタクトホール８３と同時に開孔し
て形成することができる。 An interlayer insulating film 87 is formed on the data lines 6a and 6a ′. This interlayer insulating film 87
Can be formed, for example, as the same layer as the second interlayer insulating film 42 (see FIG. 7). Contact holes 88 and 89 are opened in the interlayer insulating film 87. These contact holes 88 and 89 can be formed simultaneously with the contact hole 83 provided in the second interlayer insulating film 42.

層間絶縁膜８７上には、表示領域１０ａの下部電極７１と同一層で形成された下部電極
としての中継ソース線９０（網掛け斜線部）が形成されている。中継ソース線９０は、コ
ンタクトホール８８，８９を埋めるように形成されて、データ線６ａとデータ線６ａ’と
を電気的に接続する。 On the interlayer insulating film 87, a relay source line 90 (shaded hatched portion) is formed as a lower electrode formed in the same layer as the lower electrode 71 of the display region 10a. The relay source line 90 is formed so as to fill the contact holes 88 and 89, and electrically connects the data line 6a and the data line 6a ′.

中継ソース線９０上には、表示領域１０ａの誘電体膜７５と同一層で、誘電体膜９４が
形成されている。誘電体膜９４上には、表示領域１０ａの容量線３００と同一層で固定電
位側容量電極である固定電極９５が形成されている。 On the relay source line 90, a dielectric film 94 is formed in the same layer as the dielectric film 75 in the display region 10a. On the dielectric film 94, a fixed electrode 95 that is the same layer as the capacitor line 300 in the display region 10a and is a fixed potential side capacitor electrode is formed.

更に、本実施の形態においては、固定電極９５上には、誘電体膜９６が形成され、この
誘電体膜９６上には、金属材料による上部電極９７が形成されている。上部電極９７は、
画素電極がアルミニウム等の金属材料から形成されるときは、画素電極と同一層で形成す
ることができる。中継ソース線９０と上部電極９７との間には、層間絶縁膜９１が形成さ
れ、この層間絶縁膜９１には、中継ソース線９０と上部電極９７とを接続するためのコン
タクトホール９２，９３が開孔されている。コンタクトホール９２，９３によって、中継
ソース線９０と上部電極９７とは電気的に接続されて相互に同電位に維持される。固定電
極９５は、所定の固定電位に保持される。即ち、固定電極９５は、図５の端子１１５に接
続されるようになっている。 Further, in the present embodiment, a dielectric film 96 is formed on the fixed electrode 95, and an upper electrode 97 made of a metal material is formed on the dielectric film 96. The upper electrode 97 is
When the pixel electrode is formed from a metal material such as aluminum, it can be formed in the same layer as the pixel electrode. An interlayer insulating film 91 is formed between the relay source line 90 and the upper electrode 97, and contact holes 92 and 93 for connecting the relay source line 90 and the upper electrode 97 are formed in the interlayer insulating film 91. It is open. Through the contact holes 92 and 93, the relay source line 90 and the upper electrode 97 are electrically connected and maintained at the same potential. The fixed electrode 95 is held at a predetermined fixed potential. That is, the fixed electrode 95 is connected to the terminal 115 in FIG.

本実施の形態においては、中継ソース線９０、誘電体膜９４及び固定電極９５によって
第１の保持容量が形成され、上部電極９７、誘電体膜９６及び固定電極９５によって第２
の保持容量が形成される。各保持容量Ｃ１〜Ｃｍの容量は、第１及び第２の保持容量の和
の容量となる。第１及び第２の保持容量は、下部電極９０、固定電極９５及び上部電極９
７の表面の面積並びに誘電体膜９４，９６の膜厚によって決定される。誘電体膜９４，９
６の膜厚が相互に同一であれば、中継ソース線９０、固定電極９５及び上部電極９７によ
って、中継ソース線９０及び固定電極９５によって構成される容量の約２倍の容量値の保
持容量が得られる。 In the present embodiment, a first storage capacitor is formed by the relay source line 90, the dielectric film 94, and the fixed electrode 95, and the second electrode is formed by the upper electrode 97, the dielectric film 96, and the fixed electrode 95.
Is formed. The capacity of each of the storage capacitors C1 to Cm is the sum of the first and second storage capacitors. The first and second storage capacitors include a lower electrode 90, a fixed electrode 95, and an upper electrode 9
7 and the film thickness of the dielectric films 94 and 96. Dielectric films 94, 9
6 are equal to each other, the relay source line 90, the fixed electrode 95, and the upper electrode 97 have a storage capacity of about twice the capacity formed by the relay source line 90 and the fixed electrode 95. can get.

なお、隣接する保持容量を構成する中継ソース線９０同士及び上部電極９７同士は、電
気的に隔離される必要があるが、誘電体膜９４，９６は複数のデータ線６ａで共通に用い
ることができる。また、誘電体膜９４，９６によって絶縁が維持されるので、固定電極９
５についても、複数のデータ線６ａで共通に用いることができる。 Note that the relay source lines 90 and the upper electrodes 97 constituting the adjacent storage capacitors need to be electrically isolated, but the dielectric films 94 and 96 are commonly used for the plurality of data lines 6a. it can. Further, since the insulation is maintained by the dielectric films 94 and 96, the fixed electrode 9
5 can also be used in common by the plurality of data lines 6a.

また、中継ソース線９０と上部電極９７との接続に２つのコンタクトホール９２，９３
を用いたが、１つ以上のコンタクトホールを用いることで、両者の電気的な導通を図るこ
とができる。 Further, two contact holes 92 and 93 are used for connection between the relay source line 90 and the upper electrode 97.
However, by using one or more contact holes, electrical conduction between them can be achieved.

このように、本実施の形態においては、共通の固定電極の上層及び下層に、中継ソース
線及び上部電極を配置して保持容量を構成しており、少ない面積で比較的大容量の保持容
量を構成することができる。また、中継ソース線は表示領域の下部電極と同一層で形成さ
れ、誘電体膜は表示領域の誘電体膜と同一層で形成され、固定電極は表示領域の容量電極
と同一層で形成することができ、工程数の増大を抑制しながら、十分な容量の保持容量を
構成することができる。 As described above, in this embodiment, the storage capacitor is configured by disposing the relay source line and the upper electrode on the upper layer and the lower layer of the common fixed electrode, and the storage capacitor having a relatively large capacity with a small area is formed. Can be configured. Also, the relay source line is formed in the same layer as the lower electrode in the display area, the dielectric film is formed in the same layer as the dielectric film in the display area, and the fixed electrode is formed in the same layer as the capacitor electrode in the display area. Thus, a sufficient storage capacity can be configured while suppressing an increase in the number of processes.

＜第２の実施の形態＞
図８は本発明の第２の実施の形態に係る電気光学装置に採用される保持容量の構造を示
す断面図である。また、図９は図８に対応した平面図である。また、図１０は表示領域に
おいて画素電位側容量電極が固定電位側容量電極よりも上方に形成された液晶パネルの一
例を示す断面図である。図８及び図９において図１及び図２と同一の構成要素には同一符
号を付して説明を省略する。また、図１０において図７と同一の構成要素には同一符号を
付して説明を省略する。 <Second Embodiment>
FIG. 8 is a cross-sectional view showing the structure of the storage capacitor employed in the electro-optical device according to the second embodiment of the invention. FIG. 9 is a plan view corresponding to FIG. FIG. 10 is a cross-sectional view showing an example of a liquid crystal panel in which the pixel potential side capacitance electrode is formed above the fixed potential side capacitance electrode in the display region. In FIG. 8 and FIG. 9, the same components as those in FIG. 1 and FIG. In FIG. 10, the same components as those in FIG.

図１０においては蓄積容量１２０の構成が図７の蓄積容量７０の構成と異なる。第２層
間絶縁膜４２上には、容量線の一部であり固定電位側容量電極として機能する下部電極１
２１が形成される。下部電極１２１上には誘電体膜１２５が形成され、誘電体膜１２５上
に画素電位側容量電極となる上部電極１３０が形成される。上部電極１３０はコンタクト
ホール８３を埋めるように形成されて、コンタクトホール８３を介して中継層６ａ１に接
続されている。また、上部電極１３０はコンタクトホール８４を介して画素電極９ａに接
続される。 10, the configuration of the storage capacitor 120 is different from the configuration of the storage capacitor 70 of FIG. On the second interlayer insulating film 42, the lower electrode 1 which is a part of the capacitance line and functions as a fixed potential side capacitance electrode
21 is formed. A dielectric film 125 is formed on the lower electrode 121, and an upper electrode 130 serving as a pixel potential side capacitor electrode is formed on the dielectric film 125. The upper electrode 130 is formed so as to fill the contact hole 83, and is connected to the relay layer 6 a 1 through the contact hole 83. The upper electrode 130 is connected to the pixel electrode 9a through the contact hole 84.

図８及び図９において、層間絶縁膜８７上には、図１０の固定電位側容量電極である下
部電極１２１と同一層で形成された第１の固定電極としての下部電極１４１（網掛け斜線
部）が形成されている。下部電極１４１上には、図１０の誘電体膜１２５と同一層で、誘
電体膜１４２が形成されている。誘電体膜１４２上には、図１０の上部電極１３０と同一
層で中継電極としての中継ソース線１４０が形成されている。中継ソース線１４０は、コ
ンタクトホール８８，８９を埋めるように形成されて、データ線６ａとデータ線６ａ’と
を電気的に接続する。 8 and 9, on the interlayer insulating film 87, a lower electrode 141 (shaded hatched portion) as a first fixed electrode formed in the same layer as the lower electrode 121 which is the fixed potential side capacitor electrode in FIG. ) Is formed. On the lower electrode 141, a dielectric film 142 is formed in the same layer as the dielectric film 125 of FIG. On the dielectric film 142, a relay source line 140 is formed as a relay electrode in the same layer as the upper electrode 130 of FIG. The relay source line 140 is formed so as to fill the contact holes 88 and 89, and electrically connects the data line 6a and the data line 6a ′.

更に、本実施の形態においては、中継ソース線１４０上には、誘電体膜１４３が形成さ
れ、この誘電体膜１４３上には、金属材料による第２の固定電極としての上部電極１４４
が形成されている。中継ソース線１４０が形成されていない部分には、層間絶縁膜が形成
されており、この層間絶縁膜には、下部電極１４１と上部電極１４４とを電気的に接続す
るためのコンタクトホール１４５が開孔されている。コンタクトホール１４５によって、
下部電極１４１と上部電極１４４とは電気的に接続されて相互に同電位に維持される。下
部電極１４１及び上部電極１４４は固定電位側容量電極として所定の固定電位に維持され
る。即ち、下部電極１４１及び上部電極１４４は、図５の端子１１５に接続されるように
なっている。 Furthermore, in the present embodiment, a dielectric film 143 is formed on the relay source line 140, and an upper electrode 144 as a second fixed electrode made of a metal material is formed on the dielectric film 143.
Is formed. An interlayer insulating film is formed in a portion where the relay source line 140 is not formed, and a contact hole 145 for electrically connecting the lower electrode 141 and the upper electrode 144 is opened in the interlayer insulating film. It is holed. By contact hole 145,
The lower electrode 141 and the upper electrode 144 are electrically connected and maintained at the same potential. The lower electrode 141 and the upper electrode 144 are maintained at a predetermined fixed potential as fixed potential side capacitance electrodes. That is, the lower electrode 141 and the upper electrode 144 are connected to the terminal 115 in FIG.

本実施の形態においては、下部電極１４１、誘電体膜１４２及び中継ソース線１４０に
よって第１の保持容量が形成され、上部電極１４４、誘電体膜１４３及び中継電極１４０
によって第２の保持容量が形成される。各保持容量Ｃ１〜Ｃｍの容量は、第１及び第２の
保持容量の和の容量となる。第１及び第２の保持容量は、下部電極１４１、中継ソース線
１４０及び上部電極１４４の表面の面積並びに誘電体膜１４２，１４３の膜厚によって決
定される。誘電体膜１４２，１４３の膜厚が相互に同一であれば、下部電極１４１、中継
ソース線１４０及び上部電極１４４によって、下部電極１４１及び中継ソース線１４０に
よって構成される容量の約２倍の容量値の保持容量が得られる。 In the present embodiment, the first storage capacitor is formed by the lower electrode 141, the dielectric film 142, and the relay source line 140, and the upper electrode 144, the dielectric film 143, and the relay electrode 140 are formed.
As a result, a second storage capacitor is formed. The capacity of each of the storage capacitors C1 to Cm is the sum of the first and second storage capacitors. The first and second storage capacitors are determined by the surface area of the lower electrode 141, the relay source line 140 and the upper electrode 144, and the film thicknesses of the dielectric films 142 and 143. If the film thicknesses of the dielectric films 142 and 143 are the same, the capacitance of the lower electrode 141, the relay source line 140, and the upper electrode 144 is approximately twice the capacity formed by the lower electrode 141 and the relay source line 140. A value holding capacity is obtained.

なお、隣接する保持容量を構成する中継ソース線１４０同士は、電気的に隔離される必
要があるが、誘電体膜１４２，１４３は複数のデータ線６ａで共通に用いることができる
。また、誘電体膜１４２，１４３によって絶縁が維持されるので、下部電極１４１及び上
部電極１４４についても、複数のデータ線６ａで共通に用いることができる。 Note that the relay source lines 140 constituting the adjacent storage capacitors need to be electrically isolated from each other, but the dielectric films 142 and 143 can be used in common for the plurality of data lines 6a. Further, since the insulation is maintained by the dielectric films 142 and 143, the lower electrode 141 and the upper electrode 144 can also be used in common for the plurality of data lines 6a.

また、下部電極１４１と上部電極１４４との接続に４つのコンタクトホール１４５を用
いる例を図示したが、１つ以上のコンタクトホールを用いることで、両者の電気的な導通
を図ることができる。 Further, although an example in which the four contact holes 145 are used for the connection between the lower electrode 141 and the upper electrode 144 is illustrated, the electrical conduction between the two can be achieved by using one or more contact holes.

このように、本実施の形態においては、共通の中継ソース線の上層及び下層に、下部電
極及び上部電極を配置して保持容量を構成しており、少ない面積で比較的大容量の保持容
量を構成することができる。また、下部電極は表示領域の下部電極と同一層で形成され、
誘電体膜は表示領域の誘電体膜と同一層で形成され、中継ソース線は表示領域の上部電極
と同一層で形成することができ、工程数の増大を抑制しながら、十分な容量の保持容量を
構成することができる。 As described above, in this embodiment, the lower electrode and the upper electrode are arranged on the upper layer and the lower layer of the common relay source line to configure the storage capacitor, and the storage capacitor having a relatively large capacity can be obtained with a small area. Can be configured. The lower electrode is formed in the same layer as the lower electrode of the display area,
The dielectric film can be formed in the same layer as the dielectric film in the display area, and the relay source line can be formed in the same layer as the upper electrode in the display area, maintaining a sufficient capacity while suppressing an increase in the number of processes. Capacity can be configured.

また、上記各実施の形態においては、極性反転駆動におけるデータ線のリーク量の非対
称性を緩和して、フリッカの発生を抑制することができるという効果を有する。 Further, each of the above embodiments has an effect that the occurrence of flicker can be suppressed by reducing the asymmetry of the leak amount of the data line in the polarity inversion driving.

図１１はこの特性を説明するための説明図である。図１１（ａ）は第１及び第２の実施
の形態の特性を説明するためのものであり、図１１（ｂ）は従来例における特性を説明す
るためのものである。 FIG. 11 is an explanatory diagram for explaining this characteristic. FIG. 11A is for explaining the characteristics of the first and second embodiments, and FIG. 11B is for explaining the characteristics in the conventional example.

図１１（ｂ）の従来例においては、保持容量は下部電極、上部電極及び誘電体層１５３
によって構成される。下部電極が下層のアルミニウム（Ａｌ）層１５１及び上層の窒化チ
タン（ＴｉＮ）層１５２によって構成され、上部電極も下層のアルミニウム層１５４及び
上層の窒化チタン層１５５によって構成されるものとする。誘電体層１５３は、その下層
に窒化チタン層１５２が配置され、その上層にアルミニウム層１５４が配置されることに
なる。 In the conventional example shown in FIG. 11B, the storage capacitor has a lower electrode, an upper electrode, and a dielectric layer 153.
Consists of. The lower electrode is composed of a lower aluminum (Al) layer 151 and an upper titanium nitride (TiN) layer 152, and the upper electrode is also composed of a lower aluminum layer 154 and an upper titanium nitride layer 155. In the dielectric layer 153, the titanium nitride layer 152 is disposed in the lower layer, and the aluminum layer 154 is disposed in the upper layer.

データ線の保持容量は、画素を極性反転駆動することから、例えばフィールド周期や水
平周期で、上部電極と下部電極の極性が反転する。ところが、アルミニウム（Ａｌ）と窒
化チタン（ＴｉＮ）とでは仕事関数の相違により、アルミニウムからの電子の供給量の方
が大きい。即ち、窒化チタンを正極性（＋）、アルミニウムを負極性（−）にした場合（
図１１（ｂ）の太線矢印の場合）には、その逆の場合（図１１（ｂ）の細線矢印の場合）
よりもリーク電流が大きくなってしまう。 The storage capacitor of the data line reverses the polarity of the pixel, so that the polarity of the upper electrode and the lower electrode is inverted in, for example, a field period or a horizontal period. However, the supply amount of electrons from aluminum is larger between aluminum (Al) and titanium nitride (TiN) due to the difference in work function. That is, when titanium nitride is positive (+) and aluminum is negative (-) (
In the case of the thick line arrow in FIG. 11B, the opposite case (in the case of the thin line arrow in FIG. 11B).
Leakage current becomes larger than.

即ち、従来例では、極性反転駆動によって、フィールド周期や水平周期で、リーク量が
変化し、画面上にフリッカとして現れてしまうという欠点があった。 In other words, the conventional example has a drawback that the amount of leak changes in the field period and the horizontal period due to polarity inversion driving and appears as flicker on the screen.

これに対し、第１及び第２の実施の形態においては、図１１（ａ）に示すように、３層
構造を有する。各金属層は、下層がアルミニウム層であり、上層がＴｉＮ層である。即ち
、第１層は、下層にアルミニウム層１５１、上層に窒化チタン層１５２を有し、第２層は
、下層にアルミニウム層１５４、上層に窒化チタン層１５５を有し、第３層は、下層にア
ルミニウム層１５７、上層に窒化チタン層１５８を有する。第１層と第２層との間には、
誘電体層１５３が形成され、第２層と第３層との間には、誘電体膜１５６が形成される。 On the other hand, the first and second embodiments have a three-layer structure as shown in FIG. In each metal layer, the lower layer is an aluminum layer and the upper layer is a TiN layer. That is, the first layer has an aluminum layer 151 as a lower layer and a titanium nitride layer 152 as an upper layer, the second layer has an aluminum layer 154 as a lower layer, and a titanium nitride layer 155 as an upper layer, and the third layer is a lower layer. An aluminum layer 157 and a titanium nitride layer 158 as an upper layer are provided. Between the first layer and the second layer,
A dielectric layer 153 is formed, and a dielectric film 156 is formed between the second layer and the third layer.

なお、第１層乃至第３層は、第１の実施の形態においては、夫々中継ソース線９０、固
定電極９５及び上部電極９７に相当し、第２の実施の形態においては、夫々下部電極１４
１、中継ソース線１４０及び上部電極１４４に相当する。 Note that the first to third layers correspond to the relay source line 90, the fixed electrode 95, and the upper electrode 97 in the first embodiment, respectively, and the lower electrode 14 in the second embodiment.
1 corresponds to the relay source line 140 and the upper electrode 144.

図１１（ａ）において、太線矢印はリーク電流が大きいことを示し、細線矢印はリーク
電流が小さいことを示している。例えば、第２層が正極性（＋）で、第１及び第３層が負
極性（−）であるものとすると、窒化チタン層１５５からアルミニウム層１５７へのリー
ク量は大きく、アルミニウム層１５４から窒化チタン層１５２へのリーク量は小さい。逆
に、第２層が負極性（−）で、第１及び第３層が正極性（＋）であるものとすると、アル
ミニウム層１５７から窒化チタン層１５５へのリーク量は小さく、窒化チタン層１５２か
らアルミニウム層１５４へのリーク量は大きい。 In FIG. 11A, a thick line arrow indicates that the leak current is large, and a thin line arrow indicates that the leak current is small. For example, when the second layer is positive (+) and the first and third layers are negative (−), the amount of leakage from the titanium nitride layer 155 to the aluminum layer 157 is large. The amount of leakage to the titanium nitride layer 152 is small. Conversely, if the second layer is negative (−) and the first and third layers are positive (+), the amount of leakage from the aluminum layer 157 to the titanium nitride layer 155 is small, and the titanium nitride layer The amount of leakage from 152 to the aluminum layer 154 is large.

即ち、第１及び第２の実施の形態においては、正極性駆動時と負極性駆動時とでリーク
量が略同一となる。従って、極性反転駆動周期でフリッカが発生することを防止すること
が可能である。 That is, in the first and second embodiments, the leak amount is substantially the same during positive polarity driving and negative polarity driving. Therefore, it is possible to prevent flicker from occurring in the polarity inversion driving cycle.

なお、上記各実施の形態においては、保持容量の形成は、表示領域の各層の形成と同時
に行うものとして説明したが、表示領域とは異なる層で保持容量の各層を形成してもよい
。 In each of the above embodiments, the storage capacitor is formed at the same time as the formation of each layer of the display region. However, each layer of the storage capacitor may be formed of a layer different from the display region.

また、上記各実施の形態においては、保持容量の上部電極については、表示領域に対応
する同一膜が存在しないものとして説明したが、例えば、ＬＣＯＳ（Liquid Crystal On
Silicon）等に適用した場合には、保持容量の上部電極を、ＬＣＯＳの反射電極と同一膜
で形成することができる。この場合には、工程数を増加させることなく、容量値を増大さ
せることができる。 In each of the above embodiments, the upper electrode of the storage capacitor has been described as not having the same film corresponding to the display region. For example, LCOS (Liquid Crystal On
When applied to (Silicon), the upper electrode of the storage capacitor can be formed of the same film as the reflective electrode of LCOS. In this case, the capacitance value can be increased without increasing the number of steps.

なお、上記各実施の形態の装置は、枚葉方式を採用して容量を低温形成によって製造す
ることができる。上記各実施の形態においては、蓄積容量及び保持容量をメタル層、誘電
体層及びメタル層で構成しており、メタル層上に形成する誘電体層は、低温処理で形成す
る必要がある。この場合において、膜質が良好な誘電体層を形成する手法として、枚葉方
式の熱ＣＶＤによって酸化膜又は窒化膜を成膜する方法がある。また、ＡＬＤ（アトミッ
クレイヤーデポジション）を採用した場合にも、低温形成で良好な膜質の誘電体膜を形成
可能である。 In addition, the apparatus of each said embodiment can employ a single wafer system and can manufacture a capacity | capacitance by low temperature formation. In each of the above embodiments, the storage capacitor and the storage capacitor are constituted by a metal layer, a dielectric layer, and a metal layer, and the dielectric layer formed on the metal layer needs to be formed by low-temperature treatment. In this case, as a method of forming a dielectric layer with good film quality, there is a method of forming an oxide film or a nitride film by single wafer thermal CVD. Even when ALD (Atomic Layer Deposition) is adopted, a dielectric film having a good film quality can be formed at a low temperature.

また、上記各実施の形態においては、表示領域の周辺の保持容量を形成する例について
説明したが、表示領域内の各画素の蓄積容量についても同様に適用可能である。 In each of the above embodiments, an example in which a storage capacitor around the display area is formed has been described. However, the present invention can be similarly applied to a storage capacitor of each pixel in the display area.

（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例た
る投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について
説明する。ここに、図１２は、投射型カラー表示装置の説明図である。 (Electronics)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection color display device as an example of an electronic apparatus using the electro-optical device described in detail as a light valve will be described. FIG. 12 is an explanatory diagram of a projection type color display device.

図１２において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェク
タ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュー
ルを３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとし
て用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハ
ライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚の
ミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応
する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及
び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐため
に、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレー
レンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１０
０Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１
２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画
像として投射される。 In FIG. 12, a liquid crystal projector 1100, which is an example of a projection type color display device in the present embodiment, prepares three liquid crystal modules including a liquid crystal device having a drive circuit mounted on a TFT array substrate, and each has RGB light bulbs 100R. , 100G and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, the light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. The light is divided into B and led to the light valves 100R, 100G and 100B corresponding to the respective colors. In particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. And light valves 100R, 100G and 10
The light components corresponding to the three primary colors respectively modulated by 0B are the dichroic prism 111.
2, and then is projected as a color image on the screen 1120 via the projection lens 1114.

また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけでなく、
アクティブマトリクス型の液晶パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（
薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用する
ことが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、
有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ
装置、電子放出を用いた装置（Field Emission Display 及び Surface-Conduction Elect
ron-Emitter Display 等）、ＤＬＰ（Digital Light Processing）（別名ＤＭＤ：Digita
l Micromirror Device）等の各種の電気光学装置においても本発明を同様に適用すること
が可能である。 The electro-optical device of the present invention is not limited to a passive matrix liquid crystal display panel,
An active matrix type liquid crystal panel (for example, TFT (thin film transistor) or TFD (
The present invention can be similarly applied to a liquid crystal display panel provided with a thin film diode) as a switching element. In addition to liquid crystal display panels, electroluminescence devices,
Organic electroluminescence devices, plasma display devices, electrophoretic display devices, devices using electron emission (Field Emission Display and Surface-Conduction Elect
ron-Emitter Display etc.), DLP (Digital Light Processing) (aka DMD: Digita)
The present invention can be similarly applied to various electro-optical devices such as a micromirror device.

また、本発明は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liqu
id Crystal On Silicon）等にも適用可能である。 The present invention also provides a display device for forming an element on a semiconductor substrate, such as an LCOS (Liqu
id Crystal On Silicon).

ＬＣＯＳでは素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイ
ッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には反射
型の画素電極を用い、画素電極の下層に画素の各素子を形成する。 In LCOS, a single crystal silicon substrate is used as an element substrate, and a transistor is formed on a single crystal silicon substrate as a switching element used for a pixel or a peripheral circuit. In addition, a reflective pixel electrode is used for the pixel, and each element of the pixel is formed under the pixel electrode.

本発明の第１の実施の形態に係る電気光学装置に採用される保持容量の構造を示す断面図。FIG. 3 is a cross-sectional view illustrating a structure of a storage capacitor employed in the electro-optical device according to the first embodiment of the invention. 図１に対応した平面図。The top view corresponding to FIG. 本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。FIG. 3 is a plan view of the liquid crystal device, which is the electro-optical device according to the present embodiment, viewed from the counter substrate side together with the components formed thereon. ＴＦＴ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図３のＨ−Ｈ'線の位置で切断して示す断面図。FIG. 4 is a cross-sectional view showing the liquid crystal device after the assembly process in which the TFT substrate and the counter substrate are bonded to each other and the liquid crystal is sealed is cut along the line HH ′ in FIG. 3. 電気光学装置の回路構成を示す回路図。FIG. 3 is a circuit diagram showing a circuit configuration of the electro-optical device. 液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels constituting a pixel region of the liquid crystal device. 液晶装置の画素構造を詳細に示す断面図。FIG. 4 is a cross-sectional view illustrating a pixel structure of a liquid crystal device in detail. 本発明の第２の実施の形態に係る電気光学装置に採用される保持容量の構造を示す断面図。FIG. 6 is a cross-sectional view illustrating a structure of a storage capacitor employed in an electro-optical device according to a second embodiment of the invention. 図８に対応した平面図。FIG. 9 is a plan view corresponding to FIG. 8. 表示領域において画素電位側容量電極が固定電位側容量電極よりも上方に形成された液晶パネルの一例を示す断面図。FIG. 4 is a cross-sectional view illustrating an example of a liquid crystal panel in which a pixel potential side capacitance electrode is formed above a fixed potential side capacitance electrode in a display region. フリッカの低減効果を説明するための説明図。Explanatory drawing for demonstrating the flicker reduction effect. 電子機器の一例を示す説明図。Explanatory drawing which shows an example of an electronic device.

符号の説明Explanation of symbols

６ａ…データ線、８８，８９，９２，９３…コンタクトホール、９０…中継ソース線
、９５…固定電極、９７…上部電極。 6a: data line, 88, 89, 92, 93 ... contact hole, 90 ... relay source line, 95 ... fixed electrode, 97 ... upper electrode.

Claims (6)

複数の走査線と複数のデータ線との交差に対応して設けられた画素電極と、前記複数のデータ線に夫々電気的に接続された保持容量とを有する電気光学装置であって、
前記保持容量は、
前記データ線と前記画素電極との間の層から形成され、前記データ線に電気的に接続された下部電極と、
前記下部電極上に、前記下部電極と一対のコンタクトホールを介して電気的に接続された上部電極と、
前記下部電極と前記上部電極との間に、固定電位が供給される固定電極とを備え、
前記固定電極は、前記下部電極と第１の容量絶縁膜を介して形成されると共に、前記上部電極と第２の容量絶縁膜を介して形成されており、平面的に見て前記一対のコンタクトホール間を前記下部電極及び前記上部電極と交差する方向に延在することを特徴とする電気光学装置。 An electro-optical device having pixel electrodes provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines, and storage capacitors electrically connected to the plurality of data lines, respectively.
The holding capacity is
A lower electrode formed from a layer between the data line and the pixel electrode and electrically connected to the data line;
An upper electrode electrically connected to the lower electrode via a pair of contact holes on the lower electrode;
A fixed electrode to which a fixed potential is supplied is provided between the lower electrode and the upper electrode,
The fixed electrode is formed through the lower electrode and the first capacitive insulating film, and is formed through the upper electrode and the second capacitive insulating film. An electro-optical device that extends between holes in a direction intersecting with the lower electrode and the upper electrode. 複数の走査線と複数のデータ線との交差に対応して設けられた画素電極と、前記複数のデータ線に夫々電気的に接続された保持容量とを有する電気光学装置であって、
前記保持容量は、
前記データ線と前記画素電極との間の層から形成され、固定電位が供給される第１の固定電極と、
前記第１の固定電極上に、前記第１の固定電極と電気的に接続された第２の固定電極と、
前記第１の固定電極と前記第２の固定電極との間に、前記データ線と第１のコンタクトホールを介して電気的に接続されると共に、前記データ線と離間して設けられた他のデータ線と第２のコンタクトホールを介して電気的に接続される中継電極とを備え、
前記第１の固定電極は、前記中継電極と第１の容量絶縁膜を介して形成され、前記第２の固定電極は、前記中継電極と第２の容量絶縁膜を介して形成されており、前記第１の固定電極及び前記第２の固定電極は、平面的に見て前記第１のコンタクトホールと第２のコンタクトホールとの間を前記中継電極と交差する方向に延在することを特徴とする電気光学装置。 An electro-optical device having pixel electrodes provided corresponding to intersections of a plurality of scanning lines and a plurality of data lines, and storage capacitors electrically connected to the plurality of data lines, respectively.
The holding capacity is
A first fixed electrode formed from a layer between the data line and the pixel electrode and supplied with a fixed potential;
A second fixed electrode electrically connected to the first fixed electrode on the first fixed electrode;
The first fixed electrode and the second fixed electrode are electrically connected to the data line via the first contact hole, and are separated from the data line. A relay electrode electrically connected to the data line through the second contact hole;
The first fixed electrode is formed through the relay electrode and the first capacitive insulating film, and the second fixed electrode is formed through the relay electrode and the second capacitive insulating film, The first fixed electrode and the second fixed electrode extend between the first contact hole and the second contact hole in a direction crossing the relay electrode when viewed in a plan view. An electro-optical device. 前記保持容量は、前記画素電極が配置される表示領域の周辺領域に設けられることを特徴とする請求項１又は２のいずれか一方に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the storage capacitor is provided in a peripheral region of a display region where the pixel electrode is disposed. 前記画素電極が配置される表示領域においては、前記データ線上に層間絶縁膜を介して形成された表示領域内下部電極と、前記表示領域内下部電極上に形成された表示領域内容量絶縁膜と、前記表示領域内容量絶縁膜上に形成されて固定電位が供給される表示領域内上部電極とを有し、
前記下部電極は、前記表示領域内下部電極と同一層で構成され、
前記固定電極は、前記表示領域内上部電極と同一層で構成され、
前記上部電極は、前記画素電極と同一層で構成されることを特徴とする請求項１に記載の電気光学装置。 In the display region where the pixel electrode is disposed, a display area in the lower electrode formed via an interlayer insulating film on the data lines, and the display area in the display area Contents insulating film formed on the lower electrode A display region upper electrode formed on the display region capacitive insulating film and supplied with a fixed potential;
The lower electrode is composed of the same layer as the lower electrode in the display area,
The fixed electrode is composed of the same layer as the upper electrode in the display area,
The electro-optical device according to claim 1, wherein the upper electrode is formed of the same layer as the pixel electrode. 前記画素電極が配置される表示領域においては、前記データ線上に層間絶縁膜を介して形成され固定電位が供給される表示領域内下部電極と、前記表示領域内下部電極上に形成された表示領域内容量絶縁膜と、前記表示領域内容量絶縁膜上に形成された表示領域内上部電極とを有し、
前記第１の固定電極は、前記表示領域内下部電極と同一層で構成され、
前記中継電極は、前記表示領域内上部電極と同一層で構成され、
前記第２の固定電極は、前記画素電極と同一層で構成されることを特徴とする請求項２に記載の電気光学装置。 Wherein in the display region where the pixel electrode is arranged, a display area in the lower electrode fixed potential is formed via an interlayer insulating film on the data line is supplied, the display area in the display region formed on the lower electrode An internal capacitance insulating film, and a display area upper electrode formed on the display area internal capacitance insulating film,
The first fixed electrode is composed of the same layer as the lower electrode in the display area,
The relay electrode is composed of the same layer as the upper electrode in the display area,
The electro-optical device according to claim 2, wherein the second fixed electrode is configured in the same layer as the pixel electrode. 請求項１乃至請求項５のいずれか１項に記載の電気光学装置を用いて構成したことを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 5.

Images