JP4976114B2 - 増幅器 - Google Patents

Description

本発明は、電界効果トランジスタを用いた増幅器に係り、特に、雑音指数の向上、広帯域化等を図ったものに関する。

従来から広帯域化を目指した増幅器としては、例えば、特許文献１に開示されたように、カレントミラー回路を２段に縦続接続するよう構成したものなどが知られている。
特許文献１に開示された構成は、電界効果トランジスタにも適用することが可能であり、図４には、かかる構成例が示されており、以下、同図を参照しつつ電界効果トランジスタを用いた回路について説明する。
この増幅器は、電界効果トランジスタをゲート接地２段構成としたものである。すなわち、相互にゲートが接地された第１及び第２の電界効果トランジスタ１５，１７により構成された第１のカレントミラー回路２１と、同じく相互にゲートが接地された第３及び第４の電界効果トランジスタ１６，１８により構成された第２のカレントミラー回路２が縦続接続されて構成されたものとなっている。

そして、入力端子１Ａには、第１の電界効果トランジスタ１５のソースが接続されると共に、抵抗器１９を介して接地される一方、出力端子２Ａには、第３の電界効果トランジスタ１６のドレインが接続されると共に、抵抗器２０を介して所定の基準電圧が印加されるようになっている。
また、第４の電界効果トランジスタ１８のドレインは、電流供給端子３Ａに接続され、外部から電流供給されるようになっている。

ところで、電界効果トランジスタをゲート接地で用いた場合、一般に周波数による動作への影響特性が小さくなるため、増幅器の広帯域化に適する。また、図４に示された従来構成の増幅器においては、入力側の抵抗器１９における電流変化を、出力側の抵抗器２０の両端に生ずる電圧変化として取り出すようにしてあるので、容量結合を必要とせず、周波数特性が向上するという利点がある。さらに、同一構成のカレントミラー回路を２つ縦続接続して用いているため、バイアスが安定し、消費電流を増加させることなく利得の向上が実現できるものとなっている。
特許第２７９６０７６号公報（第６−１４頁、図１−図２３）

しかしながら、図４に示された増幅器においては、電界効果トランジスタを用いているため、入力インピーダンスが低くなるという問題がある。その対策として、例えば、電界効果トランジスタのゲート幅を狭くし、入力インピーダンスを高くして整合を取る方法が考えられる。
ところが、電界効果トランジスタを、ゲート接地で用いた場合、入力負荷反射係数Γoptと入力反射係数は、スミス図上で離れた場所にあり、入力整合を取るためにゲート幅を狭くするとΓoptが整合の中心から離れるため、雑音指数が悪化するという結果を招く。

また、上述の増幅器は、出力インピーダンスは高いため、キャパシタンスやインダクタによる整合回路を用いて整合を取ると、周波数特性が悪化し、帯域がせまくなってしまうという問題を招くこととなる。そのため、例えば、周波数特性の無い抵抗器を用いて整合を取ると、周波数特性の悪化に起因する帯域の低下は防げるものの、雑音指数の劣化を招いてしまう。
さらに、図４に示された構成では、ゲートを交流的に十分に接地するキャパシタが必要となるが、２つのカレントミラー回路のそれぞれにおいてキャパシタが必要となるため、増幅器を集積回路化する場合に、チップ面積の増大を招くという問題がある。

本発明は、上記実状に鑑みてなされたもので、広帯域、かつ、低雑音で、安価な増幅器を提供するものである。
本発明の他の目的は、広帯域化及び低雑音化を実現しつつ、集積回路化の際にチップ面積の増大を極力抑えることのできる増幅器を提供することにある。

上記本発明の目的を達成するため、本発明に係る増幅器は、
２以上のゲート接地された電界効果トランジスタが縦続接続されて構成されてなる増幅器であって、
前記電界効果トランジスタのゲートは、共用バイパスキャパシタを介して接地されると共に、ゲート電圧が印加される基準電圧端子に接続されて同電位とされる一方、
当該増幅器の入出力間に、抵抗器とキャパシタとが直列接続されてなるＲＣ直列回路が接続されてなるものである。
かかる構成において、前記ＲＣ直列回路を、出力段を構成する電界効果トランジスタのソース・ドレイン間に接続した構成としても好適である。

本発明によれば、前段のドレイン・ソース間電圧の小さい電界効果トランジスタを用いることにより、従来に比して入力インピーダンスを高くすることができ、そのため、電界効果トランジスタのゲート幅を狭くしたり、抵抗器を接続するなどの雑音指数の劣化を招く従来のような手法を用いることなく、整合を取ることができ、広帯域化が容易な増幅器を提供することができる。
また、複数縦続接続された電界効果トランジスタのゲートを、１つの共用バイパスキャパシタを介してグランドに接続する構成としたので、チップ面積の縮小化が容易となり、より安価な増幅器を提供することができる。
さらに、特に、ＲＣ直列回路を、最終段の電界効果トランジスタのソース・ドレイン間にのみ設ける構成とすることにより、入力段へ与える影響を小さくし、雑音指数の更なる改善を図ることができる。

以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における増幅器の第１の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における増幅器は、第１及び第２の電界効果トランジスタ４，５と、ＲＣ直列回路１０と、チョークインダクタ７と、共用バイパスキャパシタ６とを主たる構成要素として構成されたものとなっている。

まず、第１及び第２の電界効果トランジスタ４，５は、第１の電界効果トランジスタ４のドレインと第２の電界効果トランジスタ５のソースが相互に接続される一方、第１の電界効果トランジスタ４のソースが入力端子１に接続されると共に、チョークインダクタ７を介してグランドに接続されている。
また、第２の電界効果トランジスタ２のドレインは、出力端子２に接続されている。

さらに、第１の電界効果トランジスタ４のソースと第２の電界効果トランジスタ５のドレインとの間に、ＲＣ直列回路１０が接続されて設けられたものとなっている。
このＲＣ直列回路１０は、抵抗器８と、キャパシタ９とから構成されており、抵抗器８の一端が第１の電界効果トランジスタ４のソースに、キャパシタ９の一端が第２の電界効果トランジスタ５のドレインに、それぞれ接続され、抵抗器８の他端とキャパシタ９の他端が相互に接続されたものとなっている。すなわち、換言すれば、ＲＣ直列回路１０は、入力端子１と出力端子２の間に接続されたものとなっている。

そして、第１及び第２の電界効果トランジスタ４，５のゲートは、共に基準電圧端子３に接続されると共に、共用バイパスキャパシタ６を介してグランドに接続されており、第１及び第２の電界効果トランジスタ４，５は、ゲート接地増幅器として動作するものとなっている。

次に、かかる構成における動作について説明すれば、まず、前提として、出力端子２には、所定の電源電圧が印加される一方、基準電圧端子３には、第１及び第２の電界効果トランジスタ４，５の動作に適した所定のゲート電圧が印加されるものとする。
出力端子２への電源電圧の印加によって、その電源電圧は、第２の電界効果トランジスタ５のドレインに供給される一方、第１の電界効果トランジスタ４のソースがチョークインダクタ７によりグランドに接続されているため、第１及び第２の電界効果トランジスタ４，５には、動作電流が流れることとなる。

第１及び第２の電界効果トランジスタ４，５は、縦続接続されているため、同一の電流が流れ、そのため、第１及び第２の電界効果トランジスタ４，５のゲート・ソース間電圧は、極近い値となる。
したがって、第１及び第２の電界効果トランジスタ４，５のゲートは、同電位であるので、第１の電界効果トランジスタ４のドレイン・ソース間電圧は、非常に小さくなる。
その結果、第１の電界効果トランジスタ４は、利得が低くなると共に、ソース側から見たインピーダンスは高くなる。

これに対して、第２の電界効果トランジスタ５は、ドレイン・ソース間電圧が充分に大きくなるため、第１の電界効果トランジスタ４に比して利得が高く、入力インピーダンスは低くなる。
このように前段に、ドレイン・ソース間電圧の小さい第１の電界効果トランジスタ４を用いることで、従来のゲート接地された電界効果トランジスタに比して増幅器の入力インピーダンスが高くなり、整合が容易となる。

一方、第１の電界効果トランジスタ４は、利得が殆ど無いため、増幅動作を得ることは難しいが、第２の電界効果トランジスタ５を後段に接続することで増幅器全体として、利得を得ることができるものとなっている。

また、増幅器の入力インピーダンスは、第１及び第２の電界効果トランジスタ４，５のゲート幅を適宜選択することによって所望の大きさに調節することが出来るが、本発明の実施の形態における増幅器は、従来回路に比して入力インピーダンスが高いため、ゲート幅を比較的広くすることで雑音指数の改善が可能なものとなっている。

一般に電界効果トランジスタをゲート接地で用いた場合、出力インピーダンスは、非常に高くなるため外部の回路との間に整合回路が必要となり、周波数特性が劣化してしまう傾向にある。しかしながら、本発明の実施の形態における増幅器においては、ＲＣ直列回路１０により第１及び第２の電界効果トランジスタ４，５の入出力を交流的に結合することにより、出力インピーダンスを低下させ、整合を容易にして増幅器全体をさらに広帯域化せしめるものとなっている。

図３には、本発明の実施の形態の増幅器における出力反射係数の周波数変化の例を従来回路の変化例と共に示す特性線が示されており、以下、同図について説明すれば、まず、同図において、横軸は周波数を、縦軸は出力反射係数（Ｓ22）を、それぞれ示すものである。
また、図３において、実線の特性線は、図１に示された構成例における出力反射係数の周波数変化を、点線の特性線は、従来回路、すなわち、図１に示されたようなＲＣ直列回路１０を有しない構成の増幅器における出力反射係数の周波数変化を、それぞれ示している。

同図において、特性線がピークを示している付近は、増幅器の所望動作周波数域であるが、本発明の実施の形態の増幅器は、この付近における出力反射係数が従来回路の場合（点線の特性線参照）に比して明らかに低下しており（実線の特性線参照）、出力インピーダンスの低下が確実になされたものであることが確認できる。

次に、第２の構成例について、図２を参照しつつ説明する。
なお、図１に示された構成例と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の構成例は、ＲＣ直列回路１０を設ける位置が図１に示された構成例と異なるもので、他の部分の構成は、図１に示された構成例と同一となっているものである。

以下、具体的に説明すれば、ＲＣ直列回路１０自体の構成は、図１に示された構成例の場合と同一であるが、第２の電界効果トランジスタ５のソース・ドレイン間に接続されて、ソースとドレインを交流的に結合したものとなっている。
すなわち、抵抗器８の一端とキャパシタ９の一端が相互に接続される一方、抵抗器８の他端は、第２の電界効果トランジスタ５のソースに、キャパシタ９の他端は、第２の電界効果トランジスタ５のドレインに、それぞれ接続されたものとなっている。

かかる構成においても、図１の構成例で説明したと同様、ＲＣ直列回路１０により、出力インピーダンスが低下せしめられ、整合が容易となり、増幅器全体の広帯域化が可能なものとなっている。
なお、ＲＣ直列回路１０は、雑音を発生させるが、その影響、特に、入力端子１に対する影響は、第２の構成例の方が図１に示された構成例に比較して小さくなり、その点で、第２の構成例は、良好な雑音指数を得ることができるものとなっている。

なお、上述した本発明の実施の形態においては、２つの電界効果トランジスタが縦続接続されて構成された増幅器の例を示したが、このような構成に限定される必要は無いことは勿論であり、電界効果トランジスタを３つ以上縦続接続して増幅器を構成しても良く、例えば、３つの電界効果トランジスタを縦続接続して構成した場合、ＲＣ直列回路１０は、図２の構成例のように、入力端子１と出力端子２間に接続するようにしても、また、終段の電界効果トランジスタのソース・ドレイン間に接続するようにしても、いずれでも良い。

本発明の実施の形態における増幅器の第１の構成例を示す回路図である。 本発明の実施の形態における増幅器の第２の構成例を示す回路図である。 本発明の実施の形態の増幅器における出力反射係数の周波数変化の例を従来回路の変化例と共に示す特性線図である。 従来回路の回路構成例を示す回路図である。

符号の説明

４…第１の電界効果トランジスタ
５…第２の電界効果トランジスタ
６…共用バイパスキャパシタ
１０…ＲＣ直列回路

Claims (2)

1. ２以上のゲート接地された電界効果トランジスタが縦続接続されて構成されてなる増幅器であって、
   前記電界効果トランジスタのゲートは、共用バイパスキャパシタを介して接地されると共に、ゲート電圧が印加される基準電圧端子に接続されて同電位とされる一方、
   当該増幅器の入出力間に、抵抗器とキャパシタとが直列接続されてなるＲＣ直列回路が接続されてなることを特徴とする増幅器。
2. 前記ＲＣ直列回路を、出力段を構成する電界効果トランジスタのソース・ドレイン間に接続してなることを特徴とする請求項１記載の増幅器。

Images