JP4964222B2 - Method for manufacturing photovoltaic device - Google Patents

Method for manufacturing photovoltaic device Download PDF

Info

Publication number
JP4964222B2
JP4964222B2 JP2008335073A JP2008335073A JP4964222B2 JP 4964222 B2 JP4964222 B2 JP 4964222B2 JP 2008335073 A JP2008335073 A JP 2008335073A JP 2008335073 A JP2008335073 A JP 2008335073A JP 4964222 B2 JP4964222 B2 JP 4964222B2
Authority
JP
Japan
Prior art keywords
thickness
resistant film
etching resistant
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008335073A
Other languages
Japanese (ja)
Other versions
JP2010157614A (en
Inventor
裕久 西野
光徳 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008335073A priority Critical patent/JP4964222B2/en
Publication of JP2010157614A publication Critical patent/JP2010157614A/en
Application granted granted Critical
Publication of JP4964222B2 publication Critical patent/JP4964222B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Description

この発明は、光起電力装置の製造方法に関するものである。   The present invention relates to a method for manufacturing a photovoltaic device.

太陽電池などの光起電力装置の性能向上には、太陽光を効率よく太陽電池を構成する基板内部に取り込むことが大切である。そのため、光入射側の基板表面にテクスチャ加工を施して、表面で一度反射した光を再度表面に入射させることで、より多くの太陽光を基板内部に取込み、光電変換効率の向上を図っている。ここで、テクスチャ加工とは、基板表面に意図的に数十ｎｍ〜数十μｍの寸法の微細な凹凸であるテクスチャ構造を形成する加工のことをいう。   In order to improve the performance of photovoltaic devices such as solar cells, it is important to efficiently incorporate sunlight into the substrate constituting the solar cell. Therefore, texture processing is performed on the substrate surface on the light incident side, and light that has been reflected once on the surface is incident on the surface again, so that more sunlight is taken into the substrate and the photoelectric conversion efficiency is improved. . Here, the texture processing refers to processing for intentionally forming a texture structure that is fine irregularities with dimensions of several tens of nanometers to several tens of micrometers on the substrate surface.

太陽電池用基板にテクスチャ構造を形成する方法としては、基板が単結晶基板の場合には、エッチング速度に結晶方位依存性を有する水酸化ナトリウムや水酸化カリウムなどのアルカリ水溶液による結晶方位を利用した異方性エッチング処理が広く用いられる。たとえば、（１００）面の基板表面にこの異方性エッチング処理を行うと、（１１１）面が露出したピラミッド状のテクスチャ構造が形成される。   As a method of forming a texture structure on a solar cell substrate, when the substrate is a single crystal substrate, the crystal orientation by an aqueous alkali solution such as sodium hydroxide or potassium hydroxide having a crystal orientation dependency on the etching rate is used. Anisotropic etching is widely used. For example, when this anisotropic etching process is performed on the (100) plane substrate surface, a pyramidal texture structure with the (111) plane exposed is formed.

しかし、多結晶基板のテクスチャ構造に、アルカリ水溶液を用いた異方性エッチング処理を適用すると、結晶面方位が揃っていないこと、そしてエッチングレートが結晶面により大きく異なっていることによって、部分的にしかテクスチャ構造が作製できないため、太陽電池に入射する光の反射率を低減するには限界があった。たとえば、波長６２８ｎｍにおける反射率は、表面が鏡面研磨されたシリコン基板では約３６％であり、（１００）面のシリコン単結晶基板をウェットエッチングした場合では約１５％であるのに対し、多結晶基板をアルカリ水溶液でウェットエッチングした場合では２７〜３０％程度である。   However, when an anisotropic etching process using an alkaline aqueous solution is applied to the texture structure of a polycrystalline substrate, the crystal plane orientation is not uniform, and the etching rate varies greatly depending on the crystal plane. However, since a texture structure can only be produced, there is a limit to reducing the reflectance of light incident on the solar cell. For example, the reflectance at a wavelength of 628 nm is about 36% for a silicon substrate having a mirror-polished surface, and about 15% when a (100) plane silicon single crystal substrate is wet-etched. In the case where the substrate is wet-etched with an aqueous alkaline solution, it is about 27 to 30%.

そこで、結晶面方位によらず全面にテクスチャ構造を形成する方法として、耐エッチングマスクを用いた混酸エッチングが提案されている。エッチングマスクの作製方法は半導体プロセスで用いられるリソグラフィによる方法を用いてもよいが、製造コストがかかり太陽電池の作製には向かない。そのため、耐エッチング性材料の溶液中にエッチング耐性の低い微粒子を混合し、基板面に塗布することで耐エッチングマスクを形成した後、異なる結晶面方位に対しても等方的なエッチングが可能なフッ硝酸を用いてテクスチャ構造を形成する方法が提案されている（たとえば、特許文献１参照）。   Therefore, mixed acid etching using an anti-etching mask has been proposed as a method of forming a texture structure on the entire surface regardless of the crystal plane orientation. As a method for manufacturing the etching mask, a lithography method used in a semiconductor process may be used, but the manufacturing cost is high and it is not suitable for manufacturing a solar cell. Therefore, it is possible to etch isotropically with respect to different crystal plane orientations after forming an anti-etching mask by mixing fine particles with low etching resistance in a solution of an anti-etching material and applying it to the substrate surface. A method of forming a texture structure using hydrofluoric acid has been proposed (see, for example, Patent Document 1).

特開２００３−３０９２７６号公報JP 2003-309276 A

上記したように、テクスチャ構造を形成する目的は反射光の再取り込みであり、エッチング形状の深さ／直径をアスペクト比と定義すると、アスペクト比が大きい方が反射光の再取り込み量が大きくなる。しかし、アスペクト比が大きいほど、テクスチャ構造を有する基板表面への櫛型の表面電極の形成は不安定になり、断線による発電力低下といった不具合を生じることとなる。そして、上記特許文献１に記載の方法では、このような不具合を解決するのは困難であるという問題点があった。   As described above, the purpose of forming the texture structure is to recapture reflected light. When the depth / diameter of the etched shape is defined as the aspect ratio, the larger the aspect ratio, the larger the recapture amount of the reflected light. However, as the aspect ratio is larger, the formation of the comb-shaped surface electrode on the surface of the substrate having the texture structure becomes more unstable, resulting in problems such as a decrease in power generation due to disconnection. And in the method of the said patent document 1, there existed a problem that it was difficult to solve such a malfunction.

この発明は、上記に鑑みてなされたもので、反射光の再取り込み量を大きくしながら、断線を生じない安定した表面電極を形成することができる光起電力装置の製造方法を得ることを目的とする。   The present invention has been made in view of the above, and it is an object of the present invention to provide a method for manufacturing a photovoltaic device capable of forming a stable surface electrode that does not cause disconnection while increasing the amount of recaptured reflected light. And

上記目的を達成するため、この発明にかかる光起電力装置の製造方法は、ＰＮ光電変換層を有する光起電力装置の製造方法において、第１の導電型の半導体基板の第１の主面上に、テクスチャ構造形成領域では第１の厚さで、表面電極形成領域では第２の厚さで、後の凹部形成工程でのエッチング処理に耐性を有する耐エッチング膜をそれぞれ形成する耐エッチング膜形成工程と、前記耐エッチング膜にレーザ光を照射して、前記耐エッチング膜の前記テクスチャ構造形成領域にのみ貫通孔を形成し、前記半導体基板を露出させる貫通孔形成工程と、前記半導体基板の露出位置を中心に、前記半導体基板をエッチング液でエッチングし、凹部を形成する凹部形成工程と、前記耐エッチング膜を除去する耐エッチング膜除去工程と、前記半導体基板の第２の主面上に、導電性ペースト材料を塗布して裏面電極形成層を形成し、前記第１の主面上の凹部が形成されていない前記表面電極形成領域上に、導電性ペースト材料を塗布して表面電極形成層を形成する電極形成層形成工程と、前記半導体基板を焼成して裏面電極と表面電極を形成する焼成工程と、を含み、前記耐エッチング膜形成工程で、前記第１の厚さは、前記レーザ光の照射中に前記貫通孔を形成可能なエネルギを吸収することができる閾値膜厚以下の厚さであり、前記第２の厚さは、前記貫通孔を形成することができないレーザ光の反射率を有する厚さであることを特徴とする。 In order to achieve the above object, a method for manufacturing a photovoltaic device according to the present invention includes a method for manufacturing a photovoltaic device having a PN photoelectric conversion layer, on a first main surface of a semiconductor substrate of a first conductivity type. In addition, an etching-resistant film formation for forming an etching-resistant film having a first thickness in the texture structure forming region and a second thickness in the surface electrode forming region and having resistance to an etching process in a subsequent recess forming step is performed. Irradiating the etching resistant film with a laser beam to form a through hole only in the texture structure forming region of the etching resistant film and exposing the semiconductor substrate; and exposing the semiconductor substrate Centering on the position, etching the semiconductor substrate with an etching solution to form a recess, forming a recess, removing the etching resistant film, and removing the etching resistant film; On the second main surface of the substrate, a conductive paste material is applied to form a back electrode forming layer, and a conductive material is formed on the surface electrode forming region where no recess is formed on the first main surface. An electrode forming layer forming step of forming a surface electrode forming layer by applying a paste material, and a baking step of baking the semiconductor substrate to form a back electrode and a surface electrode, and in the etching resistant film forming step, The first thickness is a thickness equal to or less than a threshold film thickness capable of absorbing energy capable of forming the through-hole during irradiation of the laser light, and the second thickness is the through-hole. It is characterized by having a thickness having a reflectance of laser light that cannot be formed .

この発明によれば、テクスチャ構造形成領域にはレーザ光のエネルギを吸収する厚さで、表面電極形成領域にはレーザ光を反射する厚さで、それぞれ耐エッチング膜を形成するようにしたので、耐エッチング膜にレーザ光を用いた微細な貫通孔を形成する際に、テクスチャ構造形成領域にのみ貫通孔が形成される。そして、テクスチャ構造形成領域では、この貫通孔を用いてエッチング液でエッチングを行って貫通孔を中心にしたアスペクト比の大きな凹部を形成することができ、表面電極形成領域では凹部が形成されることがない。その結果、表面電極は平坦な表面電極形成領域上に形成されるので、断線の発生を抑えることができ、発電効率の向上した光起電力装置を製造することができるという効果を有する。   According to the present invention, the etching structure is formed with the thickness that absorbs the laser beam energy in the texture structure formation region and the thickness that reflects the laser beam in the surface electrode formation region. When forming fine through holes using laser light in the etching resistant film, the through holes are formed only in the texture structure forming region. Then, in the texture structure forming region, a recess having a large aspect ratio centering on the through hole can be formed by etching with the etching solution using the through hole, and the recess is formed in the surface electrode forming region. There is no. As a result, since the surface electrode is formed on the flat surface electrode forming region, it is possible to suppress the occurrence of disconnection and to produce a photovoltaic device with improved power generation efficiency.

以下に添付図面を参照して、この発明にかかる光起電力装置の製造方法の実施の形態を詳細に説明する。なお、以下の実施の形態では、光起電力装置として太陽電池を例に挙げて説明を行うが、この実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる太陽電池の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。   Embodiments of a method for manufacturing a photovoltaic device according to the present invention will be described below in detail with reference to the accompanying drawings. In the following embodiment, a solar cell is described as an example of a photovoltaic device, but the present invention is not limited to this embodiment. Moreover, the cross-sectional views of the solar cells used in the following embodiments are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the layers, and the like are different from the actual ones.

最初に、この実施の形態によって製造される太陽電池の構成の概要について説明する。図１−１〜図１−３は、一般的な太陽電池の全体構成の一例を模式的に示す図であり、図１−１は太陽電池の上面図であり、図１−２は太陽電池の裏面図であり、図１−３は図１−２のＡ−Ａ断面図である。また、図２は、図１−１〜図１−３に示される太陽電池のグリッド電極周辺の一部を拡大して示す断面図である。   Initially, the outline | summary of a structure of the solar cell manufactured by this embodiment is demonstrated. FIGS. 1-1 to 1-3 are diagrams schematically showing an example of the overall configuration of a general solar cell, FIG. 1-1 is a top view of the solar cell, and FIG. 1-2 is a solar cell. FIG. 1-3 is a cross-sectional view taken along line AA of FIG. 1-2. FIG. 2 is an enlarged cross-sectional view showing a part of the periphery of the grid electrode of the solar cell shown in FIGS. 1-1 to 1-3.

図１−１〜図１−３に示されるように、太陽電池１０は、半導体基板としてのＰ型シリコン基板（以下、単にシリコン基板ともいう）１２と、このＰ型シリコン基板１２の一方の主面（受光面）側の表面に形成されるＮ型の不純物を拡散させたＮ型拡散層１３と、他方の主面（裏面）側の表面に形成されるシリコン基板１２よりも高濃度にＰ型の不純物を含んだＰ＋層１４と、を含む光電変換層１１を備える。   As shown in FIGS. 1-1 to 1-3, the solar cell 10 includes a P-type silicon substrate (hereinafter also simply referred to as a silicon substrate) 12 as a semiconductor substrate and one of the P-type silicon substrates 12. The N type diffusion layer 13 formed by diffusing N type impurities formed on the surface on the surface (light receiving surface) side and P at a higher concentration than the silicon substrate 12 formed on the surface on the other main surface (back surface) side. And a photoelectric conversion layer 11 including a P + layer 14 including a type impurity.

また、太陽電池１０は、光電変換層１１の受光面への入射光の反射を防止する反射防止膜１５と、光電変換層１１で発電された電気を局所的に集電するために受光面に所定のピッチで複数平行に設けられる銀などからなるグリッド電極２１と、グリッド電極２１で集電された電気を外部に取り出すためにグリッド電極２１にほぼ直交して設けられる銀などからなるバス電極２２と、光電変換層１１で発電された電気の集電と光電変換層１１を透過した入射光の反射を目的としてＰ型シリコン基板１２の裏面のほぼ全面に設けられるアルミニウムなどからなる裏側集電電極３１と、この裏側集電電極３１に生じた電気を外部に取り出す銀などからなる裏側取出電極３２と、を備える。なお、受光面側（表面側）のグリッド電極２１とバス電極２２とを合わせて、以下では、表面電極２０ともいい、裏面側の裏側集電電極３１と裏側取出電極３２とを合わせて、以下では、裏面電極３０ともいう。   In addition, the solar cell 10 has an antireflection film 15 that prevents reflection of incident light on the light receiving surface of the photoelectric conversion layer 11 and a light receiving surface for locally collecting the electricity generated by the photoelectric conversion layer 11. A grid electrode 21 made of silver or the like provided in parallel at a predetermined pitch, and a bus electrode 22 made of silver or the like provided substantially orthogonal to the grid electrode 21 in order to extract the electricity collected by the grid electrode 21 to the outside. And a back side collector electrode made of aluminum or the like provided on substantially the entire back surface of the P-type silicon substrate 12 for the purpose of collecting electricity generated by the photoelectric conversion layer 11 and reflecting incident light transmitted through the photoelectric conversion layer 11 31 and a back side extraction electrode 32 made of silver or the like for taking out electricity generated in the back side current collecting electrode 31 to the outside. In addition, the grid electrode 21 and the bus electrode 22 on the light receiving surface side (front surface side) are combined, hereinafter, also referred to as the surface electrode 20, and the back side collecting electrode 31 and the back side extraction electrode 32 on the back side are combined. Then, it is also referred to as a back electrode 30.

さらに、図２に示されるように、太陽電池１０の受光面側は、曲率を有する面などで形成される複数の凹部５１からなるテクスチャ構造が形成されたテクスチャ構造形成領域ＲTと、太陽電池１０のグリッド電極２１などの表面電極２０が形成される表面電極形成領域ＲEと、を有する。表面電極形成領域ＲEは、たとえば表面電極２０の幅（寸法）と、そのマージンを足した幅（寸法）となる。 Further, as shown in FIG. 2, the light receiving surface side of the solar cell 10 has a texture structure forming region RT in which a texture structure including a plurality of concave portions 51 formed of a curved surface or the like is formed, and the solar cell. A surface electrode forming region R E on which surface electrodes 20 such as ten grid electrodes 21 are formed. The surface electrode formation region R E is, for example, the width (dimension) of the surface electrode 20 plus the margin.

テクスチャ構造形成領域ＲTは、シリコン基板１２の上面に所定の間隔で形成された複数の凹部５１によってテクスチャ構造が形成されており、凹部５１を形成する面を含むシリコン基板１２の上面から所定の深さにはＮ型の不純物が拡散されたＮ型拡散層１３が形成される。また、この図２では断面図を示しているが、凹部５１の基板面と平行な方向の断面は、ほぼ円形状を有している。つまり、凹部５１の形状は、おわん状を有している。また、表面電極形成領域ＲEには、凹部５１が形成されておらず、シリコン基板１２表面に形成されたＮ型拡散層１３上の平坦な領域に表面電極２０が形成される。なお、シリコン基板１２の受光面と裏面の構造は、図１−１〜図１−３で説明したものと同様であるので、その説明を省略する。また、ここではグリッド電極２１周辺の構造について説明しているが、バス電極２２周辺の構造も同様である。 In the texture structure formation region RT , a texture structure is formed by a plurality of recesses 51 formed at predetermined intervals on the upper surface of the silicon substrate 12, and a predetermined structure is formed from the upper surface of the silicon substrate 12 including the surface on which the recesses 51 are formed. In the depth, an N-type diffusion layer 13 in which N-type impurities are diffused is formed. 2 shows a sectional view, the section of the recess 51 in the direction parallel to the substrate surface has a substantially circular shape. That is, the shape of the recess 51 has a bowl shape. Further, in the surface electrode formation region R E , the recess 51 is not formed, and the surface electrode 20 is formed in a flat region on the N-type diffusion layer 13 formed on the surface of the silicon substrate 12. The structure of the light receiving surface and the back surface of the silicon substrate 12 is the same as that described with reference to FIGS. Although the structure around the grid electrode 21 is described here, the structure around the bus electrode 22 is the same.

このように構成された太陽電池１０では、太陽光が太陽電池１０の受光面側からＰＮ接合面（Ｐ型シリコン基板１２とＮ型拡散層１３との接合面）に照射されると、ホールと電子が生成する。ＰＮ接合面付近の電界によって、生成した電子はＮ型拡散層１３に向かって移動し、ホールはＰ＋層１４に向かって移動する。これにより、Ｎ型拡散層１３に電子が過剰となり、Ｐ＋層１４にホールが過剰となる結果、光起電力が発生する。この光起電力はＰＮ接合を順方向にバイアスする向きに生じ、Ｎ型拡散層１３に接続した表面電極２０がマイナス極となり、Ｐ＋層１４に接続した裏面電極３０がプラス極となり、図示しない外部回路に電流が流れる。   In the solar cell 10 configured in this way, when sunlight is applied to the PN junction surface (the junction surface between the P-type silicon substrate 12 and the N-type diffusion layer 13) from the light receiving surface side of the solar cell 10, holes and Electrons are generated. Due to the electric field in the vicinity of the PN junction surface, the generated electrons move toward the N-type diffusion layer 13 and the holes move toward the P + layer 14. As a result, electrons are excessive in the N-type diffusion layer 13 and holes are excessive in the P + layer 14. As a result, a photovoltaic force is generated. This photovoltaic power is generated in the direction in which the PN junction is biased in the forward direction, the front electrode 20 connected to the N-type diffusion layer 13 becomes a negative pole, and the back electrode 30 connected to the P + layer 14 becomes a positive pole. Current flows in the circuit.

つぎに、このような構造の太陽電池１０の製造方法について説明する。図３−１〜図３−９は、この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である。なお、ここでは図２に対応する断面領域を用いて、太陽電池の製造方法について説明を行う。   Next, a method for manufacturing the solar cell 10 having such a structure will be described. FIGS. 3-1 to 3-9 are cross-sectional views schematically showing an example of the processing procedure of the solar cell manufacturing method according to this embodiment. In addition, the manufacturing method of a solar cell is demonstrated here using the cross-sectional area | region corresponding to FIG.

まず、Ｐ型シリコン基板１２を用意する（図３−１）。シリコン基板１２としては、民生用太陽電池向けとして最も多く使用されている多結晶シリコン基板であり、多結晶シリコンインゴットからマルチワイヤソーでスライスしたものを、酸またはアルカリ溶液を用いたウェットエッチングでスライス時のダメージを除去して製造する。   First, a P-type silicon substrate 12 is prepared (FIG. 3A). The silicon substrate 12 is a polycrystalline silicon substrate that is most frequently used for consumer solar cells, and is obtained by slicing a polycrystalline silicon ingot sliced with a multi-wire saw by wet etching using an acid or alkali solution. It is manufactured by removing the damage.

ついで、ダメージ除去後のシリコン基板１２上に、後のテクスチャ構造形成処理に使用するエッチング液に対して耐エッチング性を有する膜（以下、耐エッチング膜という）５２として、シリコン窒化（ＳｉＮ）膜をプラズマＣＶＤ（Chemical Vapor Deposition）法によって形成する（図３−２）。なお、耐エッチング膜５２は、窒化シリコン膜に限られず、後のエッチング工程で使用されるエッチング液に対して耐性を有するものであれば、酸化シリコン（ＳｉＯ2，ＳｉＯ）膜、シリコン酸窒化（ＳｉＯＮ）膜、アモルファスシリコン（а−Ｓｉ）膜、ダイアモンドライクカーボン膜、樹脂膜などを用いてもよい。 Next, a silicon nitride (SiN) film is formed on the silicon substrate 12 after the damage removal as a film 52 (hereinafter referred to as an etching resistant film) 52 having an etching resistance to an etching solution used in the subsequent texture structure forming process. It forms by plasma CVD (Chemical Vapor Deposition) method (FIG. 3-2). Note that the etching resistant film 52 is not limited to the silicon nitride film, and may be a silicon oxide (SiO 2 , SiO) film, silicon oxynitride (SiO 2 ), as long as it has resistance to an etchant used in a subsequent etching process. A SiON) film, an amorphous silicon (а-Si) film, a diamond-like carbon film, a resin film, or the like may be used.

この耐エッチング膜５２は、後述する太陽電池１０を製造する上での後工程で、表面電極２０を形成しないシリコン基板１２上のテクスチャ構造形成領域ＲTにおいては、レーザ加工で貫通孔を形成可能なレーザ光のエネルギの吸収率を有する第１の膜厚を有し、表面電極２０を形成するシリコン基板１２上の表面電極形成領域ＲEにおいては、レーザ加工で貫通孔を形成することができないレーザ光の反射率を有する第２の膜厚を有するように形成される。たとえば、光路長を耐エッチング膜５２の厚さと屈折率の積で定義すると、光路長がレーザ光の１／４波長となる厚さを耐エッチング膜５２が有する場合に、最もレーザ光のエネルギの吸収率が高く、光路長が１／４波長から長くなるにつれてエネルギの吸収率が低くなり、光路長がレーザ光の１／２波長となる耐エッチング膜５２の厚さで最もレーザ光の反射率が高くなる。そこで、レーザ光を照射している間に貫通孔を形成することができる耐エッチング膜５２の閾値膜厚を設け、テクスチャ構造形成領域ＲTでは閾値膜厚以下の第１の厚さとし、表面電極形成領域ＲEでは閾値膜厚よりも厚い第２の厚さとすることが望ましい。さらに、理想的な耐エッチング膜５２は、テクスチャ構造形成領域ＲTでは第１の厚さとして、光路長がレーザ光の１／４波長となる厚さを有し、表面電極形成領域ＲEでは第２の厚さとして、光路長がレーザ光の１／２波長となる厚さを有することが望ましい。 This etching resistant film 52 can form a through-hole by laser processing in the texture structure formation region RT on the silicon substrate 12 where the surface electrode 20 is not formed in a later step in manufacturing the solar cell 10 described later. In the surface electrode formation region R E on the silicon substrate 12 on which the surface electrode 20 is formed, having a first film thickness that has a sufficient energy absorption rate of laser light, a through hole cannot be formed by laser processing. It is formed so as to have a second film thickness having a reflectance of laser light. For example, when the optical path length is defined by the product of the thickness of the etching resistant film 52 and the refractive index, the etching light film 52 has a thickness that makes the optical path length a quarter wavelength of the laser light. As the absorption rate is high and the optical path length is increased from ¼ wavelength, the energy absorption rate is reduced, and the reflectance of the laser beam is the highest at the thickness of the etching resistant film 52 where the optical path length is ½ wavelength of the laser beam. Becomes higher. Therefore, a threshold film thickness of the etching resistant film 52 that can form a through-hole while irradiating laser light is provided, and the texture structure forming region RT has a first thickness that is equal to or less than the threshold film thickness. In the formation region R E , it is desirable that the second thickness is larger than the threshold film thickness. Further, the ideal etching resistant film 52 has a thickness that the optical path length is a quarter wavelength of the laser beam as the first thickness in the texture structure formation region RT , and in the surface electrode formation region RE . As the second thickness, it is desirable that the optical path length is a thickness that is a half wavelength of the laser beam.

このような場所によって厚さの異なる耐エッチング膜５２は、たとえば成膜室を２室設けたプラズマＣＶＤ装置を用いて形成することができる。最初に、第１の成膜室でシリコン基板１２の上面の全面に後のレーザ加工で使用するレーザ光の光路長が１／４波長となる厚さの第１の耐エッチング膜５２Ａを形成する。ついで、シリコン基板１２を第２の成膜室に搬送し、シリコン基板１２の第１の耐エッチング膜５２Ａ上の表面電極２０を形成しないテクスチャ構造形成領域ＲTを成膜マスクで覆った後、マスクされた領域以外の領域、すなわち表面電極形成領域ＲEに、耐エッチング膜５２の膜厚が、レーザ光の光路長がレーザ光の１／２波長となる厚さとなるように（光路長がレーザ光の１／４波長となる厚さの）の第２の耐エッチング膜５２Ｂを追加形成する。ここで、テクスチャ構造形成領域ＲTを覆う成膜マスクは、たとえばステンレスの薄板を、図１−１で示した表面電極２０（グリッド電極２１とバス電極２２）の形状となるように加工して得られるが、これに限られず任意の成膜マスクを用いることができる。 The etching resistant film 52 having a different thickness depending on the location can be formed by using, for example, a plasma CVD apparatus provided with two film forming chambers. First, in the first film formation chamber, the first etching resistant film 52A having a thickness with which the optical path length of the laser beam used in the subsequent laser processing becomes a quarter wavelength is formed on the entire upper surface of the silicon substrate 12. . Next, after the silicon substrate 12 is transferred to the second film formation chamber and the texture structure forming region RT on which the surface electrode 20 is not formed on the first etching resistant film 52A of the silicon substrate 12 is covered with a film formation mask, In the region other than the masked region, that is, in the surface electrode formation region R E , the film thickness of the etching resistant film 52 is set so that the optical path length of the laser beam is a half wavelength of the laser beam (the optical path length is A second etching resistant film 52B (thickness that becomes a quarter wavelength of the laser beam) is additionally formed. Here, the film formation mask that covers the texture structure formation region RT is formed by processing, for example, a stainless steel thin plate into the shape of the surface electrode 20 (grid electrode 21 and bus electrode 22) shown in FIG. However, the present invention is not limited to this, and any film formation mask can be used.

以上の方法によって、テクスチャ構造形成領域ＲTにおいては光路長がレーザ光の１／４波長となる厚さとし、表面電極形成領域ＲEにおいては光路長がレーザ光の１／２波長となる厚さの耐エッチング膜５２が形成される。 By the above method, the thickness Satoshi optical path length is a quarter wavelength of the laser beam in the texture structure formation region R T, the optical path length is half the wavelength of the laser light in the surface electrode formation region R E thickness The etching resistant film 52 is formed.

ついで、レーザ加工方法によって耐エッチング膜５２を貫通する貫通孔５３を形成する（図３−３）。図４は、貫通孔を形成するのに使用されるレーザ加工装置の構成の一例を模式的に示す図である。レーザ加工装置１００は、耐エッチング膜５２が形成されたシリコン基板１２などの加工対象を載置し、水平面内で移動可能な加工ステージ１０１と、レーザ光Ｌを発振するレーザ発振器１０２と、レーザ発振器１０２からのレーザ光Ｌを反射させながら光路に導く反射鏡１０３と、レーザ光Ｌを加工ステージ１０１上のシリコン基板１２に照射する縮小光学系１０４と、を備える。   Next, a through hole 53 that penetrates the etching resistant film 52 is formed by a laser processing method (FIG. 3-3). FIG. 4 is a diagram schematically illustrating an example of a configuration of a laser processing apparatus used for forming the through hole. The laser processing apparatus 100 mounts a processing target such as a silicon substrate 12 on which an etching resistant film 52 is formed and is movable in a horizontal plane, a laser oscillator 102 that oscillates laser light L, and a laser oscillator. A reflecting mirror 103 that guides the laser light L from the light path 102 to the optical path and a reduction optical system 104 that irradiates the silicon substrate 12 on the processing stage 101 with the laser light L are provided.

このような構成のレーザ加工装置１００において、レーザ発振器１０２から発せられたレーザ光Ｌは、反射鏡１０３により光路を変更された後、縮小光学系１０４を経て加工対象であるシリコン基板１２上の耐エッチング膜５２に照射される。シリコン基板１２を固定した加工ステージ１０１を移動させることで、耐エッチング膜５２上の全面に複数の微細な貫通孔５３が開けられ、下地のシリコン基板１２の表面が露出する。   In the laser processing apparatus 100 having such a configuration, the laser beam L emitted from the laser oscillator 102 is changed in its optical path by the reflecting mirror 103, and then passes through the reduction optical system 104 to withstand the resistance on the silicon substrate 12 to be processed. The etching film 52 is irradiated. By moving the processing stage 101 to which the silicon substrate 12 is fixed, a plurality of fine through holes 53 are opened on the entire surface of the etching resistant film 52, and the surface of the underlying silicon substrate 12 is exposed.

図５は、レーザ加工によって耐エッチング膜上に貫通孔が形成されたシリコン基板の一部の断面斜視図である。この図に示されるように、レーザ光の照射時において、第１の耐エッチング膜５２Ａのみが形成されたテクスチャ構造形成領域ＲTでは、レーザ光のエネルギの吸収率が高い第１の膜厚で形成されているので、レーザ光の照射によって貫通孔５３が形成される。一方、第１と第２の耐エッチング膜５２Ａ，５２Ｂが積層して形成された表面電極形成領域ＲEでは、レーザ光の反射率が高い第２の膜厚であり、貫通孔５３を形成することができるだけのレーザ光を吸収しないので、レーザ光が照射されても貫通孔５３は形成されない。つまり、第２の厚さを有する表面電極形成領域ＲEでは、貫通孔５３は形成されず、第１の厚さを有するテクスチャ構造形成領域ＲTにのみ、貫通孔５３が選択的に形成されることになる。 FIG. 5 is a cross-sectional perspective view of a part of a silicon substrate in which a through hole is formed on the etching resistant film by laser processing. As shown in this figure, in the texture structure formation region RT in which only the first etching resistant film 52A is formed at the time of laser light irradiation, the first film thickness having a high laser light energy absorption rate is obtained. Since it is formed, the through-hole 53 is formed by laser light irradiation. On the other hand, in the surface electrode formation region R E formed by laminating the first and second etching resistant films 52A and 52B, the second film thickness is high and the through hole 53 is formed. Therefore, the through-hole 53 is not formed even when the laser beam is irradiated. That is, in the surface electrode forming region R E having the second thickness, the through hole 53 is not formed, and the through hole 53 is selectively formed only in the texture structure forming region R T having the first thickness. Will be.

なお、図４の説明では、シリコン基板１２を固定した加工ステージ１０１を移動させることで、シリコン基板１２上に形成された耐エッチング膜５２の所望の位置に複数の貫通孔５３を形成する例を示したが、これに限られることはなく、たとえばガルバノミラーを用いてレーザ光Ｌをシリコン基板１２上に形成された耐エッチング膜５２上に走査してもよいし、これらを組み合わせてレーザ光Ｌをシリコン基板１２上に形成された耐エッチング膜５２上に走査してもよい。   In the description of FIG. 4, an example in which a plurality of through holes 53 are formed at desired positions of the etching resistant film 52 formed on the silicon substrate 12 by moving the processing stage 101 to which the silicon substrate 12 is fixed. Although shown, it is not restricted to this, For example, you may scan the laser beam L on the etching-resistant film | membrane 52 formed on the silicon substrate 12 using a galvanometer mirror, or combine these, and laser beam L May be scanned on the etching resistant film 52 formed on the silicon substrate 12.

以上のように、レーザ光を照射することによって貫通孔５３を形成する場合に、耐エッチング膜５２の膜厚を、レーザ加工で貫通孔５３を形成可能な膜厚と、貫通孔５３が形成されない膜厚とに分けて形成しているので、表面電極形成領域ＲEにレーザ光を照射させないように制御する必要がない。つまり、耐エッチング膜５２は、後のテクスチャ構造形成時の耐エッチング膜としてのほかに、レーザ加工用マスクとしての機能も有している。その結果、個別のレーザ加工用マスクを使用することがない。また個別のレーザ加工用マスクを使用することがないので、その耐久性も考慮する必要がなく、さらに、レーザ加工用マスクと加工対象であるシリコン基板との高精度な位置決めも必要がない、という利点を有する。 As described above, when the through hole 53 is formed by irradiating the laser beam, the thickness of the etching resistant film 52 is set so that the through hole 53 can be formed by laser processing and the through hole 53 is not formed. Since it is formed separately for the film thickness, there is no need to control so that the surface electrode formation region R E is not irradiated with laser light. That is, the etching resistant film 52 has a function as a mask for laser processing in addition to the etching resistant film when forming the texture structure later. As a result, a separate laser processing mask is not used. In addition, since there is no need to use a separate laser processing mask, it is not necessary to consider its durability, and there is no need for high-precision positioning between the laser processing mask and the silicon substrate to be processed. Have advantages.

ついで、所望の位置に複数の貫通孔５３が形成された耐エッチング膜５２をマスクとして、フッ酸硝酸混合液をエッチング液として用いて、シリコン基板１２をエッチングし、貫通孔５３の形成位置を中心とした凹部５１（エッチング孔）を形成する（図３−４）。このエッチング処理によって、入射光の再取り込み量が大きくなるようにアスペクト比を大きくした凹部５１を形成することができ、この凹部５１によってシリコン基板１２の表面にテクスチャ構造が形成される。   Next, using the etching resistant film 52 having a plurality of through holes 53 formed at desired positions as a mask, the silicon substrate 12 is etched using a hydrofluoric acid nitric acid mixed solution as an etchant, and the positions where the through holes 53 are formed are centered. The recess 51 (etching hole) is formed (FIG. 3-4). By this etching process, a recess 51 having an increased aspect ratio can be formed so as to increase the recapture amount of incident light, and a texture structure is formed on the surface of the silicon substrate 12 by the recess 51.

その後、フッ酸を用いてシリコン基板１２上に残存する耐エッチング膜５２を除去する（図３−５）。ついで、テクスチャ構造形成後のシリコン基板１２を熱酸化炉へ投入し、Ｎ型の不純物としてのリン（Ｐ）の雰囲気下で加熱し、シリコン基板１２表面にリンを拡散させ、導電型を反転させたＮ型拡散層１３を形成する（図３−６）。ここではリン雰囲気の形成にオキシ塩化リン（ＰＯＣｌ3）を用いて、８００〜８５０℃で拡散させる。また、特に工夫の無い場合には、Ｎ型拡散層１３はＰ型シリコン基板１２の全面に形成される。その後、オキシ塩化リン蒸気の存在下で加熱して生じたリンガラス層をフッ酸溶液中で除去する。 Thereafter, the etching resistant film 52 remaining on the silicon substrate 12 is removed using hydrofluoric acid (FIGS. 3-5). Next, the silicon substrate 12 after the texture structure is formed is put into a thermal oxidation furnace, heated in an atmosphere of phosphorus (P) as an N-type impurity, phosphorus is diffused on the surface of the silicon substrate 12, and the conductivity type is inverted. Then, the N-type diffusion layer 13 is formed (FIGS. 3-6). Here, phosphorus oxychloride (POCl 3 ) is used to form a phosphorus atmosphere and diffused at 800 to 850 ° C. Further, the N-type diffusion layer 13 is formed on the entire surface of the P-type silicon substrate 12 unless otherwise devised. Thereafter, the phosphorus glass layer formed by heating in the presence of phosphorus oxychloride vapor is removed in a hydrofluoric acid solution.

ついで、Ｐ型シリコン基板１２の受光面となる主面にレジストを塗布して保護した後、エッチングによって、レジストで保護した一主面のみにＮ型拡散層１３を残すように、Ｐ型シリコン基板１２の他の表面に形成されたＮ型拡散層１３を除去する。その後、レジストを有機溶剤などを用いて除去する。これによって、受光面側にのみＮ型拡散層１３が形成されたＰ型シリコン基板１２が得られる（図３−７）。   Next, a P-type silicon substrate 12 is coated with a resist on the main surface serving as a light-receiving surface of the P-type silicon substrate 12 and protected, and then etched to leave the N-type diffusion layer 13 only on one main surface protected by the resist. The N-type diffusion layer 13 formed on the other surface of 12 is removed. Thereafter, the resist is removed using an organic solvent or the like. As a result, a P-type silicon substrate 12 having an N-type diffusion layer 13 formed only on the light-receiving surface side is obtained (FIGS. 3-7).

その後、プラズマＣＶＤ法によって、Ｎ型拡散層１３の表面に反射防止膜１５としてのＳｉＮ膜を形成する（図３−８）。膜厚および屈折率は、光反射を最も抑制する値に設定する。なお、反射防止膜１５として、屈折率の異なる２層以上の膜を積層してもよい。また、スパッタ法など異なる成膜方法によって形成してもよい。   Thereafter, a SiN film as an antireflection film 15 is formed on the surface of the N-type diffusion layer 13 by plasma CVD (FIGS. 3-8). The film thickness and refractive index are set to values that most suppress light reflection. As the antireflection film 15, two or more films having different refractive indexes may be laminated. Moreover, you may form by different film-forming methods, such as a sputtering method.

ついで、アルミニウムの混入した導電性ペーストをシリコン基板１２の裏面の裏側取出電極３２形成位置以外の全面にスクリーン印刷法などの方法で印刷して裏側集電電極形成層３１Ａを形成する。また、銀などを混入した導電性ペーストをシリコン基板１２の裏面の所定の位置（裏側取出電極３２形成位置）にスクリーン印刷法などの方法で印刷して、図示しない裏側取出電極形成層を形成する。さらに、反射防止膜１５を形成したシリコン基板１２の表面の所定の位置に、銀などを混入した導電性ペーストを櫛形にスクリーン印刷法などの方法によって印刷し、表面電極形成層を形成する（図３−９）。このとき、受光面側に形成される導電性ペーストは、貫通孔５３が形成されていない平坦な表面電極形成領域ＲE上に塗布されるように、位置合わせを行って形成される。また、この図３−９では、表面電極形成層として、グリッド電極形成層２１Ａが形成された状態が示されているが、バス電極形成層も同様に形成される。 Next, the back side collecting electrode forming layer 31A is formed by printing the conductive paste mixed with aluminum on the entire surface of the back surface of the silicon substrate 12 other than the position where the back side extraction electrode 32 is formed by a method such as screen printing. Further, a conductive paste mixed with silver or the like is printed on a predetermined position (the position where the back side extraction electrode 32 is formed) on the back surface of the silicon substrate 12 by a method such as screen printing to form a back side extraction electrode forming layer (not shown). . Further, a conductive paste mixed with silver or the like is printed in a comb-like shape at a predetermined position on the surface of the silicon substrate 12 on which the antireflection film 15 is formed, thereby forming a surface electrode forming layer (see FIG. 5). 3-9). At this time, the conductive paste is formed on the light-receiving surface side so as to be coated on a flat surface electrode formation region R E where the through-hole 53 is not formed, is formed by performing alignment. 3-9 shows a state where the grid electrode formation layer 21A is formed as the surface electrode formation layer, the bus electrode formation layer is also formed in the same manner.

以上のようにして表面電極２０と裏面電極３０の基となるパターンを形成した後、シリコン基板１２の焼成処理を実施する。焼成処理は、たとえば、大気雰囲気中、７６０℃で実施し、表面（受光面）には表面電極２０が形成され、裏面には裏面電極３０が形成される。このとき、表面電極２０は、接合部分において、反射防止膜１５を突き抜けＮ型拡散層１３とコンタクトする。これによって、Ｎ型拡散層１３は表面電極２０と良好な抵抗性接合を得ることができる。また、裏面に形成されたアルミニウムの混入したペーストからアルミニウムがシリコン基板１２中に拡散し、シリコン基板１２の裏面側にＢＳＦ（Back Surface Field）機能を有するＰ＋層１４を形成するとともに、Ｐ＋層１４の形成に使用されなかったペースト中のアルミニウムは、裏側集電電極３１となる。以上の工程によって、図１−１〜図２に示される太陽電池１０が作製される。   After forming the pattern which becomes the basis of the front surface electrode 20 and the back surface electrode 30 as described above, the silicon substrate 12 is baked. For example, the firing process is performed at 760 ° C. in an air atmosphere, and the surface electrode 20 is formed on the front surface (light receiving surface), and the back electrode 30 is formed on the back surface. At this time, the surface electrode 20 penetrates the antireflection film 15 and contacts the N-type diffusion layer 13 at the joint portion. As a result, the N-type diffusion layer 13 can obtain a good resistive bond with the surface electrode 20. Further, aluminum diffuses from the paste mixed with aluminum formed on the back surface into the silicon substrate 12 to form a P + layer 14 having a BSF (Back Surface Field) function on the back surface side of the silicon substrate 12, and the P + layer 14 The aluminum in the paste that was not used for forming the electrode becomes the back side collector electrode 31. Through the above steps, the solar cell 10 shown in FIGS.

なお、上述した説明では、Ｎ型拡散層１３を形成する前にテクスチャ構造を形成していたが、Ｎ型拡散層１３を形成した後にテクスチャ構造を形成するようにしてもよい。   In the above description, the texture structure is formed before the N-type diffusion layer 13 is formed. However, the texture structure may be formed after the N-type diffusion layer 13 is formed.

つぎに、この実施の形態によって形成された太陽電池と従来の製造方法によって形成された太陽電池の表面電極の状態について説明する。図６は、この実施の形態による太陽電池の表面電極の状態を模式的に示す断面図であり、図７は、従来の太陽電池の表面電極の状態を模式的に示す断面図である。   Next, the state of the surface electrode of the solar cell formed by this embodiment and the solar cell formed by the conventional manufacturing method will be described. FIG. 6 is a sectional view schematically showing the state of the surface electrode of the solar cell according to this embodiment, and FIG. 7 is a sectional view schematically showing the state of the surface electrode of the conventional solar cell.

図７に示されるように、表面電極２０の形成において、表面電極形成領域ＲEに複数のエッチング孔（凹部５１）が存在する場合には、スクリーン印刷で塗布された導電性ペースト材料、すなわち表面電極形成層２０Ａ（グリッド電極形成層２１Ａとバス電極形成層）には断線部５５が生じやすく、断線しやすくなる。一方、図６に示されるこの実施の形態のように、表面電極２０を形成しないテクスチャ構造形成領域ＲTのみに選択的に複数の凹部５１（エッチング孔）を形成し、表面電極形成領域ＲEには凹部５１を形成しない場合には、表面電極２０を形成する下地が平坦であるので、スクリーン印刷で塗布された表面電極形成層２０Ａの断線は生じ難く、安定した表面電極２０の形成が可能である。 As shown in FIG. 7, in the formation of the surface electrode 20, when a plurality of etching holes (recesses 51) exist in the surface electrode formation region R E , the conductive paste material applied by screen printing, that is, the surface In the electrode forming layer 20A (the grid electrode forming layer 21A and the bus electrode forming layer), the disconnection portion 55 is likely to occur, and disconnection is likely to occur. On the other hand, as in this embodiment shown in FIG. 6, a plurality of recesses 51 (etching holes) are selectively formed only in the texture structure forming region RT where the surface electrode 20 is not formed, and the surface electrode forming region R E is formed. In the case where the recess 51 is not formed, since the base on which the surface electrode 20 is formed is flat, the disconnection of the surface electrode forming layer 20A applied by screen printing hardly occurs, and the stable surface electrode 20 can be formed. It is.

この実施の形態によれば、テクスチャ構造形成時の耐エッチング膜５２を、テクスチャ構造形成領域ＲTではレーザ光のエネルギを吸収しやすい第１の厚さとし、表面電極形成領域ＲEではレーザ光を反射しやすい第２の厚さとして形成したので、耐エッチング膜５２にレーザ光を照射しても、第１の厚さを有するテクスチャ構造形成領域ＲTにのみ選択的に貫通孔５３を形成することができる。これによって、貫通孔５３が形成されたテクスチャ構造形成領域ＲTにのみエッチングによってテクスチャ構造が形成され、表面電極形成領域ＲEにはテクスチャ構造が形成されないので、平坦な面の表面電極形成領域ＲE上に表面電極２０を形成することができる。その結果、断線の虞の少ない発電効率の向上した光起電力装置を得ることができるという効果を有する。また、発電効率が向上した光起電力装置が得られることによって、同等のものを使用して従来の方法によって作製された光起電力装置と比較して、発電量が増えるので、環境負荷を低減することができるとともに、原材料を減らすことができるという効果も有する。 According to this embodiment, the anti-etching film 52 at textured structure formed, the first thickness Satoshi and easy absorb energy of the laser beam at the textured structure forming region R T, the laser beam at the surface electrode formation region R E Since the second thickness is easily reflected, the through-hole 53 is selectively formed only in the texture structure forming region RT having the first thickness even when the etching resistant film 52 is irradiated with laser light. be able to. Thus, the texture structure is formed by etching only in the through holes 53 are formed textured structure forming region R T, since the texture structure on the surface electrode formation region R E is not formed, the flat surface surface electrode formation region R A surface electrode 20 can be formed on E. As a result, there is an effect that it is possible to obtain a photovoltaic device with improved power generation efficiency with less risk of disconnection. In addition, by obtaining a photovoltaic device with improved power generation efficiency, the amount of power generation is increased compared to a photovoltaic device manufactured by a conventional method using the equivalent, reducing the environmental load. It is possible to reduce the amount of raw materials.

さらに、貫通孔５３をレーザ加工装置１００で形成する際に、個別のレーザ加工用マスクを使用せず、製品であるシリコン基板１２上に形成した耐エッチング用マスクである耐エッチング膜５２を、レーザ加工用マスクとしても機能させることで、レーザ加工用マスクの耐久性を考慮する必要がないという効果を有する。また、レーザ加工用マスクとシリコン基板との高精度な位置決めも必要がなく、さらにシリコン基板上の貫通孔５３を形成する位置と貫通孔５３を形成しない位置とをプログラムする必要がないという効果も有する。   Further, when the through hole 53 is formed by the laser processing apparatus 100, an etching resistant film 52, which is an etching resistant mask formed on the silicon substrate 12, which is a product, is used without using an individual laser processing mask. By functioning also as a processing mask, there is an effect that it is not necessary to consider the durability of the laser processing mask. In addition, there is no need for highly accurate positioning between the laser processing mask and the silicon substrate, and there is no need to program the position where the through hole 53 is formed on the silicon substrate and the position where the through hole 53 is not formed. Have.

以上のように、この発明にかかる光起電力装置の製造方法は、多結晶半導体基板を用いて光起電力装置を製造する場合に有用である。   As described above, the method for manufacturing a photovoltaic device according to the present invention is useful when manufacturing a photovoltaic device using a polycrystalline semiconductor substrate.

太陽電池の上面図である。It is a top view of a solar cell. 太陽電池の裏面図である。It is a back view of a solar cell. 図１−２のＡ−Ａ断面図である。It is AA sectional drawing of FIGS. 1-2. 図１−１〜図１−３に示される太陽電池のグリッド電極周辺の一部を拡大して示す断面図である。It is sectional drawing which expands and shows a part of grid electrode periphery of the solar cell shown by FIGS. 1-1 to 1-3. この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その１）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 1). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その２）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 2). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その３）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 3). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その４）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 4). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その５）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 5). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その６）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 6). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その７）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 7). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その８）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 8). この実施の形態による太陽電池の製造方法の処理手順の一例を模式的に示す断面図である（その９）。It is sectional drawing which shows typically an example of the process sequence of the manufacturing method of the solar cell by this embodiment (the 9). 貫通孔を形成するのに使用されるレーザ加工装置の構成の一例を模式的に示す図である。It is a figure which shows typically an example of a structure of the laser processing apparatus used in forming a through-hole. レーザ加工によって耐エッチング膜上に貫通孔が形成されたシリコン基板の一部の断面斜視図である。It is a cross-sectional perspective view of a part of a silicon substrate in which a through hole is formed on an etching resistant film by laser processing. この実施の形態による太陽電池の表面電極の状態を模式的に示す断面図である。It is sectional drawing which shows typically the state of the surface electrode of the solar cell by this embodiment. 従来の太陽電池の表面電極の状態を模式的に示す断面図である。It is sectional drawing which shows the state of the surface electrode of the conventional solar cell typically.

符号の説明Explanation of symbols

１０ 太陽電池
１１ 光電変換層
１２ Ｐ型シリコン基板
１３ Ｎ型拡散層
１４ Ｐ＋層
１５ 反射防止膜
２０ 表面電極
２０Ａ 表面電極形成層
２１ グリッド電極
２１Ａ グリッド電極形成層
２２ バス電極
３０ 裏面電極
３１ 裏側集電電極
３１Ａ 裏側集電電極形成層
３２ 裏側取出電極
５１ 凹部
５２ 耐エッチング膜
５２Ａ 第１の耐エッチング膜
５２Ｂ 第２の耐エッチング膜
５３ 貫通孔
１００ レーザ加工装置
１０１ 加工ステージ
１０２ レーザ発振器
１０３ 反射鏡
１０４ 縮小光学系 DESCRIPTION OF SYMBOLS 10 Solar cell 11 Photoelectric conversion layer 12 P type silicon substrate 13 N type diffused layer 14 P + layer 15 Antireflection film 20 Surface electrode 20A Surface electrode formation layer 21 Grid electrode 21A Grid electrode formation layer 22 Bus electrode 30 Back surface electrode 31 Back side current collection Electrode 31A Back side collecting electrode forming layer 32 Back side extraction electrode 51 Recess 52 Etching resistant film 52A First etching resistant film 52B Second etching resistant film 53 Through hole 100 Laser processing apparatus 101 Processing stage 102 Laser oscillator 103 Reflective mirror 104 Reduction Optical system

Claims (5)

ＰＮ光電変換層を有する光起電力装置の製造方法において、
第１の導電型の半導体基板の第１の主面上に、テクスチャ構造形成領域では第１の厚さで、表面電極形成領域では第２の厚さで、後の凹部形成工程でのエッチング処理に耐性を有する耐エッチング膜をそれぞれ形成する耐エッチング膜形成工程と、
前記耐エッチング膜にレーザ光を照射して、前記耐エッチング膜の前記テクスチャ構造形成領域にのみ貫通孔を形成し、前記半導体基板を露出させる貫通孔形成工程と、
前記半導体基板の露出位置を中心に、前記半導体基板をエッチング液でエッチングし、凹部を形成する凹部形成工程と、
前記耐エッチング膜を除去する耐エッチング膜除去工程と、
前記半導体基板の第２の主面上に、導電性ペースト材料を塗布して裏面電極形成層を形成し、前記第１の主面上の凹部が形成されていない前記表面電極形成領域上に、導電性ペースト材料を塗布して表面電極形成層を形成する電極形成層形成工程と、
前記半導体基板を焼成して裏面電極と表面電極を形成する焼成工程と、
を含み、
前記耐エッチング膜形成工程で、前記第１の厚さは、前記レーザ光の照射中に前記貫通孔を形成可能なエネルギを吸収することができる閾値膜厚以下の厚さであり、前記第２の厚さは、前記貫通孔を形成することができないレーザ光の反射率を有する厚さであることを特徴とする光起電力装置の製造方法。 In a method for producing a photovoltaic device having a PN photoelectric conversion layer,
On the first main surface of the first conductivity type semiconductor substrate, the texture structure forming region has the first thickness and the surface electrode forming region has the second thickness. An etching resistant film forming step for forming an etching resistant film having resistance to
A through hole forming step of irradiating the etching resistant film with a laser beam to form a through hole only in the texture structure forming region of the etching resistant film and exposing the semiconductor substrate;
Centering on the exposed position of the semiconductor substrate, the semiconductor substrate is etched with an etchant to form a recess, and a recess forming step,
An etching resistant film removing step of removing the etching resistant film;
On the second main surface of the semiconductor substrate, a conductive paste material is applied to form a back electrode forming layer, and on the surface electrode forming region where the concave portion on the first main surface is not formed, An electrode forming layer forming step of applying a conductive paste material to form a surface electrode forming layer;
A baking step of baking the semiconductor substrate to form a back electrode and a front electrode;
Including
In the etching resistant film forming step, the first thickness is a thickness equal to or less than a threshold film thickness capable of absorbing energy capable of forming the through hole during the laser light irradiation, and the second thickness. Is a thickness having a reflectance of laser light that cannot form the through hole . 前記第１の厚さは、前記耐エッチング膜の厚さと屈折率の積で定義される光路長が前記レーザ光の１／４波長となる厚さであり、前記第２の厚さは、前記光路長が前記レーザ光の１／２波長となる厚さであることを特徴とする請求項１に記載の光起電力装置の製造方法。   The first thickness is a thickness at which an optical path length defined by a product of the thickness of the etching-resistant film and a refractive index is a quarter wavelength of the laser beam, and the second thickness is 2. The method of manufacturing a photovoltaic device according to claim 1, wherein an optical path length is a thickness that is a half wavelength of the laser beam. 前記耐エッチング膜形成工程は、
前記半導体基板の前記第１の主面上に前記第１の厚さの耐エッチング膜を形成する第１の耐エッチング膜形成工程と、
前記第１の耐エッチング膜上に、前記表面電極形成領域に対応する部分に開口を有するマスク基板を載置して、前記表面電極形成領域における前記耐エッチング膜の全体の厚さが前記第２の厚さとなるように第２の耐エッチング膜を形成する第２の耐エッチング膜形成工程と、
を含むことを特徴とする請求項１または２に記載の光起電力装置の製造方法。 The etching resistant film forming step includes:
A first etching resistant film forming step of forming an etching resistant film of the first thickness on the first main surface of the semiconductor substrate;
A mask substrate having an opening in a portion corresponding to the surface electrode forming region is placed on the first etching resistant film, and the total thickness of the etching resistant film in the surface electrode forming region is the second thickness. A second etching resistant film forming step of forming the second etching resistant film so as to have a thickness of
The method for manufacturing a photovoltaic device according to claim 1, wherein: 前記耐エッチング膜除去工程の後で前記電極形成層形成工程の前に、前記半導体基板の前記第１の主面上に第２の導電型の不純物を拡散させて拡散層を形成する拡散層形成工程をさらに含むことを特徴とする請求項１〜３のいずれか１つに記載の光起電力装置の製造方法。 Diffusion layer formation for forming a diffusion layer by diffusing impurities of the second conductivity type on the first main surface of the semiconductor substrate after the etching resistant film removal step and before the electrode formation layer formation step The method for manufacturing a photovoltaic device according to claim 1, further comprising a step. 前記耐エッチング膜形成工程で使用される前記半導体基板の前記第１の主面上には、第２の導電型の不純物を拡散させた拡散層が形成されていることを特徴とする請求項１〜３のいずれか１つに記載の光起電力装置の製造方法。   2. A diffusion layer in which impurities of a second conductivity type are diffused is formed on the first main surface of the semiconductor substrate used in the etching resistant film forming step. The manufacturing method of the photovoltaic apparatus as described in any one of -3.
JP2008335073A 2008-12-26 2008-12-26 Method for manufacturing photovoltaic device Expired - Fee Related JP4964222B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008335073A JP4964222B2 (en) 2008-12-26 2008-12-26 Method for manufacturing photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008335073A JP4964222B2 (en) 2008-12-26 2008-12-26 Method for manufacturing photovoltaic device

Publications (2)

Publication Number Publication Date
JP2010157614A JP2010157614A (en) 2010-07-15
JP4964222B2 true JP4964222B2 (en) 2012-06-27

Family

ID=42575307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008335073A Expired - Fee Related JP4964222B2 (en) 2008-12-26 2008-12-26 Method for manufacturing photovoltaic device

Country Status (1)

Country Link
JP (1) JP4964222B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016152022A1 (en) * 2015-03-24 2016-09-29 パナソニックＩｐマネジメント株式会社 Method for manufacturing solar cell

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326256B1 (en) * 1998-12-18 2001-12-04 Texas Instruments Incorporated Method of producing a laser trimmable thin film resistor in an integrated circuit
JP3838911B2 (en) * 2001-12-25 2006-10-25 京セラ株式会社 Method for manufacturing solar cell element
JP2005136062A (en) * 2003-10-29 2005-05-26 Sharp Corp Manufacturing method of solar battery
JP2008227070A (en) * 2007-03-12 2008-09-25 Mitsubishi Electric Corp Method of manufacturing photovoltaic device

Also Published As

Publication number Publication date
JP2010157614A (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP4767110B2 (en) Solar cell and method for manufacturing solar cell
KR101155343B1 (en) Fabrication method of back contact solar cell
JP5361990B2 (en) Substrate roughening method and photovoltaic device manufacturing method
US9583653B2 (en) Solar cell and fabrication method thereof
US8012787B2 (en) Photovoltaic device and manufacturing method thereof
WO2009118861A1 (en) Photovolatic power device and method for manufacturing the same
JP5777795B2 (en) Photovoltaic element
JP5851284B2 (en) Manufacturing method of solar cell
JP2009158575A (en) Photoelectric conversion device and method for manufacturing photoelectric conversion device
TWI518937B (en) Manufacture of solar cells
EP2280424A2 (en) Method of aligning a patterned electrode in a selective emitter structure of a solar cell
TWI538244B (en) Method for manufacturing solar cells
JP2008034543A (en) Photoelectric conversion element, and manufacturing method thereof
JP2006080450A (en) Solar battery manufacturing method
JP5408022B2 (en) Solar cell and manufacturing method thereof
WO2013054396A1 (en) Method for manufacturing photovoltaic power apparatus, and photovoltaic power apparatus
JP2014112600A (en) Method for manufacturing back-electrode-type solar cell and back-electrode-type solar cell
WO2009157052A1 (en) Method for manufacturing photovoltaic system
JP5344872B2 (en) Photovoltaic device
US20140162395A1 (en) Method for Manufacturing Solar Cell
WO2012117558A1 (en) Photovoltaic device, manufacturing method therefor, and photovoltaic module
JP4964222B2 (en) Method for manufacturing photovoltaic device
JP5627194B2 (en) Manufacturing method of solar cell
JP2012023139A (en) Etching method
JP5213826B2 (en) Photovoltaic device manufacturing method and manufacturing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees