JP4962766B2 - AC / AC direct converter controller - Google Patents
AC / AC direct converter controller Download PDFInfo
- Publication number
- JP4962766B2 JP4962766B2 JP2006270559A JP2006270559A JP4962766B2 JP 4962766 B2 JP4962766 B2 JP 4962766B2 JP 2006270559 A JP2006270559 A JP 2006270559A JP 2006270559 A JP2006270559 A JP 2006270559A JP 4962766 B2 JP4962766 B2 JP 4962766B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- sampling
- sampling value
- input voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Description
本発明は、大型のエネルギーバッファを用いずに双方向スイッチをオンオフさせて交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、前記直接変換器の出力電圧や入力電流の歪みを低減可能とした制御装置に関するものである。 The present invention provides an AC / AC direct converter that directly converts an AC input voltage into an AC voltage of an arbitrary magnitude and frequency by turning on / off a bidirectional switch without using a large energy buffer, and an output voltage of the direct converter The present invention also relates to a control device that can reduce distortion of input current.
従来、この種の直接変換器の一例として、マトリクスコンバータが知られている。
図8は、一般的なマトリクスコンバータの制御装置の構成を示すブロック図である。
まず、図8の主回路において、1は三相交流電源、2はマトリクスコンバータ、3は交流電動機等の負荷であり、制御装置は、マトリクスコンバータ2の入力電圧を検出して種々の演算を行い、マトリクスコンバータ2内の双方向スイッチを構成する半導体スイッチング素子に対するオンオフ信号をPWM制御により生成する。
Conventionally, a matrix converter is known as an example of this type of direct converter.
FIG. 8 is a block diagram showing the configuration of a general matrix converter control device.
First, in the main circuit of FIG. 8, 1 is a three-phase AC power source, 2 is a matrix converter, 3 is a load such as an AC motor, and the control device detects the input voltage of the
以下、制御装置の具体的構成及び動作を説明する。
まず、入力電圧検出手段4により検出されたマトリクスコンバータ2の入力電圧は所定周期(例えばPWM制御のキャリア周期)でサンプリングされ、AD変換手段5によりディジタル信号に変換されてマイクロプロセッサ11に入力される。ここで、入力電圧検出手段4は、例えば計器用変圧器、アナログフィルタ、サンプルホルダ等によって構成されている。
Hereinafter, a specific configuration and operation of the control device will be described.
First, the input voltage of the
前記プロセッサ11内の入力電流制御信号演算手段8は、AD変換手段5からの入力電圧検出値に基づいて入力電流制御信号を生成し、この制御信号を出力電圧指令値と共にオンオフ時間比率演算手段9に入力する。 The input current control signal calculation means 8 in the processor 11 generates an input current control signal based on the detected input voltage value from the AD conversion means 5, and this control signal is turned on / off time ratio calculation means 9 together with the output voltage command value. To enter.
オンオフ時間比率演算手段9では、入力電流制御信号と出力電圧指令値とを合成してマトリクスコンバータ2内のスイッチング素子のオンオフ時間比率を演算し、これを指令値としてPWM発生手段10に出力する。PWM発生手段10では、前記オンオフ時間比率とキャリアとを比較してマトリクスコンバータ2内の各スイッチング素子に対するオンオフ信号を生成する。このオンオフ信号を用いてスイッチング素子を制御することにより、マトリクスコンバータ2が交流入力電圧を直接切り出して所定の大きさ、周波数の交流電圧を生成し、負荷3に出力する。
The on / off time ratio calculation means 9 synthesizes the input current control signal and the output voltage command value to calculate the on / off time ratio of the switching elements in the
ここで、制御装置としては、図示するようにマイクロプロセッサ11やDSP(Digital Signal Processor)等のディジタル演算器を用いるのが一般的であり、入力電圧検出値のサンプリング値を用いてオンオフ時間比率を計算している。 Here, as the control device, a digital arithmetic unit such as a microprocessor 11 or a DSP (Digital Signal Processor) is generally used as shown in the figure, and the on / off time ratio is set using the sampling value of the input voltage detection value. I'm calculating.
さて、一般にディジタル制御では、サンプリング周期毎に値を固定して用いるため、実際に検出される電圧値とAD変換後のサンプリング値との間には時間遅れがある。また、ノイズの影響による誤動作を防止するため、アナログ信号の検出部にローパスフィルタ等を用いているので、このフィルタによる入出力信号の時間遅れも存在する。更に、マイクロプロセッサ等のディジタル演算器による演算遅れも無視できない。 In general, digital control uses a fixed value for each sampling period, so there is a time delay between the actually detected voltage value and the sampled value after AD conversion. In addition, in order to prevent malfunction due to the influence of noise, a low-pass filter or the like is used in the analog signal detection unit, so that there is also a time delay of input / output signals due to this filter. Furthermore, calculation delay due to a digital arithmetic unit such as a microprocessor cannot be ignored.
制御に用いるサンプリング値が時間遅れを持っていると、実際の検出値との間に誤差が発生するので制御性能が悪化する。その結果として、例えばマトリクスコンバータの制御においては、出力電圧や入力電流に誤差が現れる。
ここで、出力電圧の誤差は、負荷3として交流電動機を駆動している場合にトルクリプルや回転むら等を引き起こし、電動機の損失を増大させる原因となる。また、入力電流の誤差は入力電流の歪みとなって現れ、マトリクスコンバータの入力側に接続されているトランスの過熱やその他の電源側の機器の誤動作を引き起こすため、好ましくない。
If the sampling value used for control has a time delay, an error occurs between the actual detection value and the control performance deteriorates. As a result, for example, in the control of the matrix converter, an error appears in the output voltage and the input current.
Here, the error in the output voltage causes torque ripple or rotation unevenness when the AC motor is driven as the load 3 and causes the loss of the motor to increase. In addition, an error in the input current appears as distortion of the input current, which is not preferable because it causes overheating of the transformer connected to the input side of the matrix converter and malfunction of other power supply side devices.
上述したようなサンプリング値の時間遅れを補正するには、例えば、入力電圧の位相角をPLL(Phase Locked Loop)やアークタンジェントにより演算し、得られた位相角に基づき交流入力電圧検出値を座標変換して直流量に変換すると共に、特許文献1の数式1に記載されているように、得られた位相角に補正角度を加算して位相角を進め、この位相角を用いて直流量の交流入力電圧検出値を再び交流信号に復元することが考えられる。
なお、前記補正角度は、サンプリング遅れやフィルタによる時間遅れ等を考慮して設定すれば良い。
In order to correct the time delay of the sampling value as described above, for example, the phase angle of the input voltage is calculated by PLL (Phase Locked Loop) or arc tangent, and the AC input voltage detection value is coordinated based on the obtained phase angle. In addition to conversion to a DC amount, as described in
The correction angle may be set in consideration of sampling delay, time delay due to a filter, and the like.
しかし、上述した方法では、入力電圧の位相角の検出にPLLやアークタンジェント等の複雑な演算が必要であるため、演算装置の負荷が重くなり、コスト高の要因となる。
更に、アークタンジェント演算をテーブル化して演算量を低減するとしても、大容量の記憶手段が必要である。また、アークタンジェントの値に不連続点が存在するため、高精度が望めないといった問題もある。
However, the above-described method requires a complicated calculation such as PLL and arc tangent to detect the phase angle of the input voltage, which increases the load on the calculation device and increases the cost.
Furthermore, even if the arctangent calculation is tabulated to reduce the calculation amount, a large-capacity storage means is required. In addition, since there is a discontinuous point in the arctangent value, there is a problem that high accuracy cannot be expected.
そこで、本発明の解決課題は、入力電圧の位相角の演算を不要にして演算負荷を低減すると共に、テーブル化による記憶容量の増大を回避し、簡単な演算により入力電圧を高精度に予測して出力電圧や入力電流の制御性能を向上させた制御装置を低コストにて提供することにある。 Therefore, the problem to be solved by the present invention is to reduce the calculation load by eliminating the calculation of the phase angle of the input voltage, to avoid the increase in storage capacity due to the tabulation, and to predict the input voltage with high accuracy by simple calculation. Thus, it is to provide a control device with improved control performance of output voltage and input current at low cost.
上記課題を解決するため、請求項1に記載した発明は、交流電源と負荷との間に直接接続された双方向スイッチを備え、出力電圧指令値に応じたオンオフ時間比率にて前記双方向スイッチをスイッチングすることにより、交流入力電圧を任意の大きさ、周波数の交流電圧に直接変換する交流交流直接変換器において、
前記変換器の入力電圧を検出する手段と、
検出した入力電圧を所定周期でサンプリングする手段と、
前記入力電圧の今回のサンプリング値からN(Nは1以上の整数)回前までのサンプリング値を保存する記憶手段と、
N回前のサンプリング値と今回及び前回のサンプリング値とを用いて将来のサンプリング値を予測する予測手段と、
前記予測手段により予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算する手段と、を備え、
前記予測手段は、
N回前のサンプリング値と今回のサンプリング値との差分値を演算する手段と、
今回のサンプリング値と前回のサンプリング値との大小関係に応じて、前記差分値と今回のサンプリング値との和または差を将来のサンプリング値として出力する手段と、を有するものである。
In order to solve the above-mentioned problem, the invention described in
Means for detecting an input voltage of the converter;
Means for sampling the detected input voltage at a predetermined period;
Storage means for storing sampling values from the current sampling value of the input voltage to N (N is an integer of 1 or more) times before;
A predicting means for predicting a future sampling value using the sampling value of N times before and the current and previous sampling values;
Means for calculating the on / off time ratio using a future sampling value predicted by the prediction means ,
The prediction means includes
Means for calculating a difference value between the sampling value N times before and the current sampling value;
Means for outputting the sum or difference of the difference value and the current sampling value as a future sampling value in accordance with the magnitude relationship between the current sampling value and the previous sampling value .
請求項2に記載した発明は、請求項1に記載した交流交流直接変換器の制御装置において、前記予測手段は、前記将来のサンプリング値または前記差分値に所定のゲインを乗じる乗算手段を備えたものである。
According to a second aspect of the present invention, in the control apparatus for an AC / AC direct converter according to the first aspect, the prediction unit includes a multiplication unit that multiplies the future sampling value or the difference value by a predetermined gain . Is.
請求項3に記載した発明は、請求項1または2に記載した交流交流直接変換器の制御装置において、前記予測手段の前段または後段に、バンドパスフィルタを備えたものである。
According to a third aspect of the present invention, in the control device for an AC / AC direct converter according to the first or second aspect , a band-pass filter is provided before or after the prediction means.
本発明によれば、直接変換器を制御するための入力電圧のサンプリング値の時間遅れを、入力電圧の位相角演算や膨大なテーブルを用いずに、簡単な四則演算と少量の記憶データによって補正することができ、制御性能の向上やコストの低減を可能にした制御装置を提供することができる。 According to the present invention, the time delay of the sampling value of the input voltage for directly controlling the converter is corrected by simple four arithmetic operations and a small amount of stored data without using the phase angle calculation of the input voltage or a huge table. Therefore, it is possible to provide a control device that can improve control performance and reduce costs.
以下、図に沿って本発明の実施形態を説明する。
まず、図1は本発明の第1実施形態を示すブロック図であり、図8と同一の構成要素には同一の番号を付してある。以下では、図8と異なる部分を中心に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, FIG. 1 is a block diagram showing a first embodiment of the present invention. The same reference numerals are given to the same components as those in FIG. Below, it demonstrates centering on a different part from FIG.
図1において、例えばPWM制御のキャリア周期にてサンプリングされてAD変換手段5によりディジタル信号に変換された入力電圧検出値は、マイクロプロセッサ11A内の記憶手段6に入力される。この記憶手段6は、その入力信号の今回のサンプリング値とN(Nは1以上の整数)回前のサンプリング値とを記憶するように構成されている。なお、N回前のサンプリング値には、前回のサンプリング値(N=1)も含む。
ここで、上記のNの設定値を比較的小さい値にすれば、記憶手段6として小容量のものを使用することができる。
In FIG. 1, for example, an input voltage detection value sampled at a PWM control carrier period and converted into a digital signal by the AD conversion means 5 is input to the storage means 6 in the microprocessor 11A. The storage means 6 is configured to store the current sampling value of the input signal and the sampling value of N (N is an integer of 1 or more) times before. Note that the previous sampling value (N = 1) is included in the sampling value N times before.
Here, if the set value of N is set to a relatively small value, a storage unit 6 having a small capacity can be used.
次に、予測手段7は、記憶手段6の記憶データを用いて将来(何回か後)のサンプリング値を予測するものであり、この予測値を用いて入力電流制御信号作成手段8が入力電流制御信号を作成する。なお、入力電流制御信号の演算方法は種々存在するが、本発明では特に限定されない。
入力電流制御信号作成手段8以降については、図8と同様にオンオフ時間比率演算手段9がオンオフ時間比率を演算してPWM発生手段10に出力する。
Next, the predicting means 7 predicts a future sampling value (several times later) using the storage data of the storage means 6, and the input current control signal creating means 8 uses the predicted value to input the input current. Create a control signal. Although there are various methods for calculating the input current control signal, the present invention is not particularly limited.
As for the input current control signal generating means 8 and subsequent ones, the on / off time ratio calculating means 9 calculates the on / off time ratio and outputs it to the PWM generating means 10 as in FIG.
図2は、前記予測手段7の構成図である。
図2において、前記記憶手段6により記憶されたN回前のサンプリング値(N回前の値という)と今回のサンプリング値(今回値という)との差分値を加減算手段701により演算し、絶対値演算手段702によって前記差分値の絶対値を演算する。この絶対値は後段の加減算手段703,704に入力され、それぞれ今回値との和と今回値との差が演算されると共に、これらの和及び差は、切替手段706の切替端子側にそれぞれ与えられる。
FIG. 2 is a block diagram of the prediction means 7.
In FIG. 2, the addition / subtraction means 701 calculates the difference value between the sampling value N times before (referred to as the value before N times) stored in the storage means 6 and the current sampling value (referred to as the current value) to obtain an absolute value. The calculating means 702 calculates the absolute value of the difference value. This absolute value is input to the subsequent addition / subtraction means 703 and 704, and the difference between the current value and the current value is calculated, and these sum and difference are given to the switching terminal side of the switching means 706, respectively. It is done.
一方、前記記憶手段6により記憶された今回値及び前回値は比較手段705に入力されており、比較手段705は、今回値と前回値との大小関係を判断して前記切替手段706に切替信号を出力する。
切替信号による切替手段706の動作は、図2の括弧内に示す通りであり、今回値>前回値の場合には、加減算手段703の出力(差分値の絶対値と今回値との和)を選択して予測値とし、また、今回値<前回値の場合には、加減算手段704の出力(今回値と差分値の絶対値との差)を選択して予測値とし、この予測値を図1の入力電流制御信号作成手段8に送るようになっている。
On the other hand, the current value and the previous value stored in the storage unit 6 are input to the
The operation of the switching means 706 by the switching signal is as shown in parentheses in FIG. 2. When the current value> the previous value, the output of the addition / subtraction means 703 (the sum of the absolute value of the difference value and the current value) is obtained. If the current value is less than the previous value, the output of the addition / subtraction means 704 (the difference between the current value and the absolute value of the difference value) is selected as the predicted value. 1 to the input current control signal generating means 8.
上記の動作を数式により表すと、数式1のようになる。
[数式1]
Vdet=Vdet0+ABS(VdetN−Vdet0)
(Vdet0>Vdet1の場合),
Vdet=Vdet0−ABS(VdetN−Vdet0)
(Vdet0<Vdet1の場合)
ただし、Vdet:予測値、Vdet0:今回値、Vdet1:前回値、VdetN:N回前の値、ABS:絶対値演算子である。
When the above operation is expressed by a mathematical expression, the
[Formula 1]
V det = V det0 + ABS (V detN −V det0 )
(When V det0 > V det1 ),
V det = V det0 −ABS (V detN −V det0 )
(When V det0 <V det1 )
However, V det is a predicted value, V det 0 is a current value, V det 1 is a previous value, V det N is a value N times before, and ABS is an absolute value operator.
図3は、数式1における各サンプリング値の関係を電圧波形上に示したものであり、図3(a)はVdet0>Vdet1の場合、図3(b)はVdet0<Vdet1の場合である。ここでは、予測値Vdetを2回後のサンプリング値とし、その予測に今回値Vdet0、前回値Vdet1、及び2回前のサンプリング値Vdet2を用いている。
すなわち、本実施形態においては、前回値Vdet1からの今回値Vdet0の増減傾向に応じて、N(図3ではN=2)回前の値VdetNと今回値Vdet0との差分値を今回値Vdet0に加算、または今回値Vdet0から減算することにより、N回後のサンプリング値Vdetを予測するものである。
FIG. 3 shows the relationship between the sampling values in
That is, in this embodiment, depending on the tendency of increase or decrease the current value V DET0 from the previous value V det1, a difference value between N (Fig. 3, N = 2) times the previous value V DETN and the present value V DET0 added to the current value V DET0, or by subtracting from the current value V DET0, is predictive sampling value V det after N times.
図4は、この実施形態により得た、入力電圧の2回後のサンプリング値の予測値(2回後予測値)と理論値(2回後理論値)との比較結果を示す波形図であり、今回値と2回前のサンプリング値も併せて示してある。
また、図4では、入力電圧波形を余弦波によって単位法表示してあり、サンプリング周期は500μs、余弦波の周期は20msである。なお、前述したように2回後のサンプリング値を予測するため、N=2とし、予測には2回前のサンプリング値を今回値及び前回値と共に用いている。
FIG. 4 is a waveform diagram showing a comparison result between a predicted value (predicted value after two times) and a theoretical value (theoretical value after two times) of the sampling value after two times of the input voltage obtained by this embodiment. The current value and the sampling value two times before are also shown.
In FIG. 4, the input voltage waveform is displayed in a unit method using a cosine wave, the sampling period is 500 μs, and the cosine wave period is 20 ms. As described above, in order to predict the sampling value after the second time, N = 2, and the sampling value before the second time is used together with the current value and the previous value for the prediction.
図4によれば、数式1によって得られた予測値は、特に余弦波のゼロ近傍で理論値とほぼ一致している。また、余弦波の頂点付近では予測値と理論値との間に若干誤差があるものの、理論値とほぼ等しい予測値が得られている。
ここでは、サンプリングの遅れを考慮して2回後のサンプリング値を予測したが、制御装置によっては、サンプリングによる遅れ時間が3サンプリングや1サンプリングなど、様々であるから、2回後以外のサンプリング値を予測する場合は、数式1におけるNの値を回数に応じて変更すれば良い。
According to FIG. 4, the predicted value obtained by
Here, the sampling value after the second sampling is predicted in consideration of the sampling delay. However, depending on the control device, the sampling delay time varies depending on the sampling time, such as three samplings or one sampling. Is predicted, the value of N in
また、図5は、本発明(本実施形態)をマトリクスコンバータの制御に適用した場合及び適用しない場合のシミュレーション結果を示す波形図であり、上からマトリクスコンバータの入力電圧、入力電流、出力電圧波形を示している。
本発明を適用しない場合には、サンプリング値を予測しておらずサンプリング遅れがそのまま制御に影響しているため、特に入力電流に歪みが現れているが、これは、実際の入力電圧値と制御に用いる入力電圧検出値との間には時間遅れに起因する数値誤差が大きく、入力電圧の切り替わり付近で特に入力電流の波形を悪化させるからである。
これに対し、本発明を適用してサンプリング値を予測することにより、特に入力電流については歪みのない良好な波形が得られているのがわかる。
FIG. 5 is a waveform diagram showing simulation results when the present invention (this embodiment) is applied to the control of the matrix converter and when it is not applied. From the top, the input voltage, input current, and output voltage waveforms of the matrix converter are shown. Is shown.
When the present invention is not applied, since the sampling value is not predicted and the sampling delay directly affects the control, distortion appears particularly in the input current. This is because a numerical error caused by a time delay is large between the input voltage detection value used for the input voltage and the waveform of the input current is deteriorated particularly near the switching of the input voltage.
On the other hand, by applying the present invention to predict the sampling value, it can be seen that a good waveform without distortion is obtained particularly for the input current.
次に、本発明の第2実施形態を説明する。
図6は、第2実施形態における予測手段7の構成図であり、図2に示した切替手段706の出力をゲイン乗算手段707に入力してゲインkを乗算し、その出力を予測値としている点が図2と異なっている。
この実施形態は、前述した図4の余弦波の頂点付近における予測値と理論値との誤差を少なくするために、予測値の振幅を補正して理論値により近い波形を得るようにしたものである。
Next, a second embodiment of the present invention will be described.
FIG. 6 is a block diagram of the prediction means 7 in the second embodiment. The output of the switching means 706 shown in FIG. 2 is input to the gain multiplication means 707 and multiplied by the gain k, and the output is used as a predicted value. This is different from FIG.
In this embodiment, the amplitude of the predicted value is corrected to obtain a waveform closer to the theoretical value in order to reduce the error between the predicted value and the theoretical value near the vertex of the cosine wave in FIG. is there.
上記補正ゲインkは、数式2のように入力信号の最大振幅値と予測値の最大振幅値との比に設定すればよい。最大振幅値としては、少なくとも1周期中で振幅の絶対値が最大となる点を記憶させておけばよい。
[数式2]
k=入力信号の最大振幅値/予測値の最大振幅値
The correction gain k may be set to a ratio between the maximum amplitude value of the input signal and the maximum amplitude value of the predicted value as shown in
[Formula 2]
k = maximum amplitude value of input signal / maximum amplitude value of predicted value
また、図示されていないが、絶対値演算手段702の出力側に補正ゲイン乗算手段707を配置する(差分値(VdetN−Vdet0)に補正ゲインkを乗じる)と共にこの補正ゲインkを小数に設定し、以下の数式3によって予測値を得るようにすれば、図1の入力電圧検出手段4等のアナログ回路における時間遅れのように、ディジタル演算器以外の要素における時間遅れを補正することができる。
[数式3]
Vdet=Vdet0+k×ABS(VdetN−Vdet0)
(Vdet0>Vdet1の場合),
Vdet=Vdet0−k×ABS(VdetN−Vdet0)
(Vdet0<Vdet1の場合)
Although not shown, a correction
[Formula 3]
V det = V det0 + k × ABS (V detN −V det0 )
(When V det0 > V det1 ),
V det = V det0 −k × ABS (V detN −V det0 )
(When V det0 <V det1 )
例えば、アナログ回路における時間遅れが50μsであり、サンプリング周期が100μsのディジタル演算器で、遅れが1サンプリング周期ある場合には、補正ゲインkを1.5とすることによってアナログ回路の遅れも考慮して補正することができ、実際の検出値との誤差を少なくして制御性能の向上を見込むことができる。 For example, when the time delay in the analog circuit is 50 μs and the sampling period is 100 μs, and the delay is one sampling period, the delay of the analog circuit is also considered by setting the correction gain k to 1.5. Therefore, it is possible to reduce the error from the actual detection value and to improve the control performance.
次に、図7は本発明の第3実施形態を示すブロック図である。
前述した数式1や数式3では、今回値Vdet0と前回値Vdet1との大小関係に応じて予測値Vdetを求めているため、予測手段7への入力信号に歪みやリプルが重畳されていると大小関係の場合分けに誤差を生じ、結果として予測値の演算精度が低下する恐れがある。
Next, FIG. 7 is a block diagram showing a third embodiment of the present invention.
In
そこで、第3実施形態では、図7に示すように、例えばマイクロプロセッサ11Bの入力段にバンドパスフィルタ20を設け、入力信号から所望の周波数成分のみをバンドパスフィルタ20により抽出するようにして歪みやリプルを除去し、今回値Vdet0と前回値Vdet1との大小関係を正確に検出して予測値の誤差を低減するようにした。なお、バンドパスフィルタ20を予測手段7の出力側に設ければ、予測値として所望の周波数成分の滑らかな正弦波を得ることができる。
Therefore, in the third embodiment, as shown in FIG. 7, for example, a
バンドパスフィルタ20の通過帯域は入力電圧の周波数に応じて設定すれば良く、例えば、入力電圧の周波数が50Hzであれば50Hzを中心周波数としたバンドパスフィルタを用いれば良い。また、バンドパスフィルタ以外でも、ローパスフィルタやハイパスフィルタ等を用いても同様な効果を得ることができる。
The pass band of the
1:交流電源
2:マトリクスコンバータ
3:負荷
4:入力電圧検出手段
5:AD変換手段
6:記憶手段
7:予測手段
701,703,704:加減算手段
702:絶対値演算手段
705:比較手段
706:切替手段
707:ゲイン乗算手段
8:入力電流制御信号演算手段
9:オンオフ時間比率演算手段
10:PWM発生手段
11A,11B:マイクロプロセッサ
20:バンドパスフィルタ
1: AC power supply 2: Matrix converter 3: Load 4: Input voltage detection means 5: AD conversion means 6: Storage means 7: Predictive means 701, 703, 704: Addition / subtraction means 702: Absolute value calculation means 705: Comparison means 706: Switching means 707: Gain multiplying means 8: Input current control signal calculating means 9: On / off time ratio calculating means 10: PWM generating means 11A, 11B: Microprocessor 20: Band pass filter
Claims (3)
前記変換器の入力電圧を検出する手段と、
検出した入力電圧を所定周期でサンプリングする手段と、
前記入力電圧の今回のサンプリング値からN(Nは1以上の整数)回前までのサンプリング値を保存する記憶手段と、
N回前のサンプリング値と今回及び前回のサンプリング値とを用いて将来のサンプリング値を予測する予測手段と、
前記予測手段により予測した将来のサンプリング値を用いて前記オンオフ時間比率を演算する手段と、
を備え、
前記予測手段は、
N回前のサンプリング値と今回のサンプリング値との差分値を演算する手段と、
今回のサンプリング値と前回のサンプリング値との大小関係に応じて、前記差分値と今回のサンプリング値との和または差を将来のサンプリング値として出力する手段と、
を有することを特徴とする交流交流直接変換器の制御装置。 A bidirectional switch directly connected between the AC power source and the load is provided, and the bidirectional switch is switched at an on / off time ratio according to the output voltage command value, whereby the AC input voltage is changed to an arbitrary magnitude and frequency. In an AC / AC direct converter that converts directly to AC voltage,
Means for detecting an input voltage of the converter;
Means for sampling the detected input voltage at a predetermined period;
Storage means for storing sampling values from the current sampling value of the input voltage to N (N is an integer of 1 or more) times before;
A predicting means for predicting a future sampling value using the sampling value of N times before and the current and previous sampling values;
Means for calculating the on / off time ratio using a future sampling value predicted by the prediction means;
Equipped with a,
The prediction means includes
Means for calculating a difference value between the sampling value N times before and the current sampling value;
According to the magnitude relationship between the current sampling value and the previous sampling value, a means for outputting the sum or difference of the difference value and the current sampling value as a future sampling value;
AC AC direct conversion device of the control device, characterized in that it comprises a.
前記予測手段は、
前記将来のサンプリング値または前記差分値に所定のゲインを乗じる乗算手段を備えたことを特徴とする交流交流直接変換器の制御装置。 In the control apparatus for an AC / AC direct converter according to claim 1,
The prediction means includes
A control apparatus for an AC / AC direct converter, comprising a multiplying unit that multiplies the future sampling value or the difference value by a predetermined gain .
前記予測手段の前段または後段に、バンドパスフィルタを備えたことを特徴とする交流交流直接変換器の制御装置。
In the control apparatus for an AC / AC direct converter according to claim 1 or 2,
A control apparatus for an AC / AC direct converter, characterized in that a band-pass filter is provided before or after the prediction means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270559A JP4962766B2 (en) | 2006-10-02 | 2006-10-02 | AC / AC direct converter controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006270559A JP4962766B2 (en) | 2006-10-02 | 2006-10-02 | AC / AC direct converter controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008092665A JP2008092665A (en) | 2008-04-17 |
JP4962766B2 true JP4962766B2 (en) | 2012-06-27 |
Family
ID=39376227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006270559A Expired - Fee Related JP4962766B2 (en) | 2006-10-02 | 2006-10-02 | AC / AC direct converter controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4962766B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10516407B2 (en) | 2018-03-20 | 2019-12-24 | Kabushiki Kaisha Toshiba | Signal processing device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2557294B (en) * | 2016-12-05 | 2022-03-30 | Itt Mfg Enterprises Llc | Matrix converter control method and system |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3367260B2 (en) * | 1995-03-24 | 2003-01-14 | 三菱電機株式会社 | Encoder device and servo motor control device |
JP4423949B2 (en) * | 2003-12-03 | 2010-03-03 | 富士電機ホールディングス株式会社 | Control device for AC / AC direct conversion device |
-
2006
- 2006-10-02 JP JP2006270559A patent/JP4962766B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10516407B2 (en) | 2018-03-20 | 2019-12-24 | Kabushiki Kaisha Toshiba | Signal processing device |
Also Published As
Publication number | Publication date |
---|---|
JP2008092665A (en) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5097453B2 (en) | Power converter | |
JP2008043154A (en) | Controller for ac-ac direct converter | |
KR101621994B1 (en) | Control apparatus for regenerative medium voltage inverter | |
US8294395B2 (en) | Controller for AC rotary machine and controller for electric power steering | |
KR20080067958A (en) | Inverter device | |
EP2763301A1 (en) | Power converter control method | |
JP2001037248A (en) | Inverter | |
JP2009141997A (en) | Parallel operation control system for power conversion device | |
JP3681941B2 (en) | Power harmonic suppressor | |
JP4962766B2 (en) | AC / AC direct converter controller | |
JP2015195682A (en) | inverter device | |
Rivera et al. | Predictive control of the indirect matrix converter with active damping | |
US7126832B2 (en) | Controller for power converter | |
JP4816226B2 (en) | AC-AC direct conversion device | |
JP7286975B2 (en) | load device | |
JP4400442B2 (en) | Parallel operation control method for uninterruptible power supply | |
JP2009195059A (en) | Power conversion method and power conversion apparatus | |
JP3598308B2 (en) | PWM controller for self-excited power converter | |
JP2004173496A (en) | Controller for induction motor | |
JP5238358B2 (en) | AC power measuring device, AC power measuring method, and single-phase AC / DC converter | |
JPH10201099A (en) | Active filter | |
JP2006158155A (en) | Power converter | |
JP3500380B2 (en) | Power converter | |
JP2774246B2 (en) | Control device for current source converter | |
JP7205660B2 (en) | MOTOR CONTROL METHOD AND MOTOR CONTROL DEVICE |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090817 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120301 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4962766 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |