JP4962375B2 - 画像読取装置 - Google Patents

Description

この発明は、画像を読取る画像読取装置に関するものである。

従来、特許文献１に記載の画像読取装置のように、画像読取の解像度を調整するため、ラインセンサに設けられたフォトダイオードのうち、奇数番目のフォトダイオードによる画素データを一方のＣＣＤ列により出力し、偶数番目のフォトダイオードによる画素データを他方のＣＣＤ列により出力するように構成されたものが知られている。このような構成とすれば、低解像度で画像を読取るときは、２つのＣＣＤ列のうちいずれか一方のＣＣＤ列から出力された画素データにより画像データを生成し、高解像度で画像を読取るときは、２つの２ＣＣＤ列の両方から出力された画素データにより画像データを生成することができる。なお、高解像度で画像を読取るときは、２つのＣＣＤ列から出力された画素データを、本来のフォトダイオードの順序に並べ替える必要がある。特許文献１に記載の画像読取装置では、各フォトダイオードによる画素データを画像メモリに格納するときに、本来のフォトダイオードの順序に相当する画像メモリの格納領域へ当該画素データを直接格納することで画素データの並び替えを行うように構成されている。さらに、奇数番目のフォトダイオードおよび偶数番目のフォトダイオードによる画素データをそれぞれ独立した２つのＣＣＤ列により出力しているため、隣接する奇数番目と偶数番目のフォトダイオードによる画素データをほぼ同時に出力することができ、出力された画素データを本来のフォトダイオードの順序で画像メモリに書込むことで容易に画素データの並び替えを行うことができる。

特開２００４−５６２８３号公報（段落００３１〜００３６、００６７〜００８１、図２，３など）

ところで、近年、主走査方向に複数のＣＣＤが設けられたラインセンサの高解像度化が図られ、１個のＣＣＤにつきフォトダイオードが２個設けられたラインセンサが開発されている。このように、１個のＣＣＤにつき２個のフォトダイオードを設けることにより高解像度化されたラインセンサでは、各ＣＣＤに設けられた一方のフォトダイオードによる画素データを、各ＣＣＤのすべてについて出力した後でなければ、他方のフォトダイオードによる画素データを出力することができない。したがって、このラインセンサを画像読取装置が備える読取手段に採用して画像を読取るときは、上記した従来の画像読取装置と同様に、各フォトダイオードによる画素データの並び替えを行う必要がある。

一方、読取手段により出力されたラインデータを画像メモリに格納するときに、処理の高速化を図るため、データ転送単位を変更不能な固定値として予め設定し、設定されたデータ転送単位でラインデータを画像メモリに格納する構成が広く一般に知られている。このような構成とすれば、読取手段から出力されたラインデータは、予め定められたデータ転送単位ごとに画像メモリに格納される。したがって、上記したような、画素データを画像メモリの対応する格納領域に直接格納することによる画素データの並び替え行うことができず、技術の改善が求められていた。

この発明は、上記課題に鑑みなされたものであり、読取手段により出力されたラインデータの画像メモリへデータ転送単位が予め定められているときに、ラインデータを構成する画素データの並び替えを行うことができる画像読取装置を提供することを目的とする。

この発明にかかる印刷装置は、上記目的を達成するため、画像を読取ることにより取得した画像データをデータ送信手段を介して外部機器に送信する画像読取装置において、１画素を構成する光電変換素子が主走査方向にＮ（Ｎは２以上の自然数）個設けられたＣＣＤが前記主走査方向にＸ個（Ｘは自然数）並設されたラインセンサを少なくとも１つ有し、前記各ＣＣＤに設けられたｎ（ｎは自然数）番目の前記光電変換素子によるＸ個の画素データを出力し、（ｎ＋１）番目の前記光電変換素子によるＸ個の画素データを出力することを繰返すことにより形成されるラインデータを、前記ラインセンサにより前記主走査方向にほぼ直交する副走査方向に走査して前記画像を読取ることにより逐次出力する読取手段と、前記ラインデータを一時的に保持する第１作業領域と、前記ラインデータを一時的に保持する第２作業領域と、前記ラインデータを一時的に保持する第３作業領域とを有する画像メモリと、前記読取手段が出力した前記ラインデータを、Ｍ（Ｍは２以上の自然数）バイトをデータ転送単位として前記第１ないし第３作業領域のいずれかに選択的に転送するデータ転送手段と、前記データ転送手段により転送されて前記第１ないし第３作業領域のいずれかに保持された前記ラインデータを、前記ラインデータを構成する画素データの並び順を前記ラインセンサに設けられた前記光電変換素子の並び順に並び替えながら、前記第１ないし第３作業領域のいずれかに選択的に転送するデータ並び替え手段と、前記第１ないし第３作業領域のいずれかに保持された、前記データ並び替え手段による並び替え後の前記ラインデータを、Ｍバイトをデータ転送単位として、当該ラインデータの残りデータのデータサイズがＭバイトよりも小さくなるまで逐次前記データ送信手段に読出すデータ読出手段と、前記残りデータを一時的に保持するバッファ手段と、前記データ転送手段および前記データ並び替え手段それぞれによる前記ラインデータのデータ転送先として、前記第１ないし第３作業領域のいずれかのうち、前記ラインデータが保持されていない領域を設定するメモリ管理手段と、前記バッファ手段に保持された前記残りデータを、前記データ並び替え手段による並び替え時のデータ転送先として前記メモリ管理手段により設定された前記第１ないし第３作業領域のいずれかに、前記データ並び替え手段による並び替えが開始される前に転送するデータ管理手段とを備えたことを特徴としている。

このような構成された発明では、読取手段から出力されたラインデータは、データ転送手段によりＭバイトをデータ転送単位として、メモリ管理手段により設定された第１ないし第３作業領域のいずれかの領域に転送される。そして、データ転送手段により転送されたラインデータは、データ並び替え手段により、ラインデータを構成する画素データの並び順をラインセンサに設けられた光電変換素子の並び順に並び替えながら、メモリ管理手段により設定された第１ないし第３作業領域のいずれかに転送されるため、読取手段により出力されたラインデータの画像メモリへのデータ転送単位がＭバイトとして予め定められているときであっても、ラインデータを構成する画素データの並び替えを行うことができる。

また、データ並び替え手段による並び替え時に、画像の副走査方向の次のラインデータの出力が読取手段から開始されたときに、第１ないし第３作業領域のいずれかにラインデータが保持されていない領域があれば、すなわち、未使用領域があれば、当該未使用領域がメモリ管理手段により次のラインデータのデータ転送手段による転送先として設定されて、当該未使用領域に次のラインデータがデータ転送手段により転送される。また、第１ないし３作業領域のいずれかにラインデータが保持されている状態であり、残りの作業領域の一方にデータ転送手段によるラインデータの転送が行われているときに、残りの他方の作業領域が未使用であれば、当該未使用領域がメモリ管理手段により並べ替え手段による画素データの並べ替え時のラインデータの転送先として設定されて、当該未使用領域に画素データが並べ替えられながら転送される。このように、第１ないし第３作業領域のいずれかが未使用であれば、メモリ管理手段によりデータ転送手段またはデータ並べ替え手段によるラインデータのデータ転送先として設定されるため、データ転送手段によるラインデータの転送と、データ並び替え手段による画素データの並び替えとを同時に行うことができるため、非常に効率がよく、処理の高速化を図ることができる。

また、第１ないし第３作業領域のいずれかに保持されたデータ並び替え手段による並び替え後のラインデータは、データ読出手段によりＭバイトをデータ転送単位として、ラインデータの残りデータのデータサイズがＭバイトよりも小さくなるまで逐次データ送信手段に読出される。したがって、残りデータのデータサイズがＭバイトよりも小さくなれば、並べ替え後のラインデータのデータ送信手段への読出しを終えるため、データ転送単位であるＭバイトよりもデータサイズが小さい残りデータが読出されることにより、残りデータと一緒にごみとなるデータがデータ送信手段を介して外部機器に送信されるのを確実に防止できる。

また、残りデータは、バッファ手段により一時的に保持されて、バッファ手段に保持された残りデータは、データ管理手段により、データ並び替え手段による次のラインデータの並び替え時のデータ転送先としてメモリ管理手段により設定された第１ないし第３作業領域のいずれかに、データ並び替え手段による並び替えが開始される前に転送される。そして、データ並び替え手段による次のラインデータの並び替えが終了すれば、残りデータは、並び替え後のラインデータと一緒に、しかも、並び替え後のラインデータよりも先にデータ読出手段によってデータ送信手段に読出されることとなる。したがって、画像メモリからデータ送信手段へのデータ転送単位がＭバイトとして予め定められているときであっても、データ送信手段を介して外部機器に送信される画像データ（ラインデータ）を、画素データを欠かすことなく精度の高い状態で、確実に外部機器に送信することができる。

図１は本発明の画像読取装置の一実施形態であるスキャナ装置１０の構成を示す図である。図２は図１のスキャナ装置１０の要部拡大図であり、イメージセンサ３６の構成を示す図である。図３はＡＦＥ２７の構成を示す図である。図４は点順次による読取タイミングを示すタイミングチャートである。図５は線順次による読取タイミングを示すタイミングチャートである。このスキャナ装置１０では、内蔵されたキャリッジ３０が有するイメージセンサ３６で読取面１２に載置された読取原稿の画像を副走査方向に走査することにより画像の読取を実行し、取得した画像データをインタフェース（Ｉ／Ｆ）（本発明の「データ送信手段」に相当）２９を介してユーザパソコン（ＰＣ）５０などの外部機器に送信するように構成されている。

図１に示すように、スキャナ装置１０は、ガラス板である読取面１２に載置された読取原稿の画像を読取るキャリッジ３０と、装置全体の制御を司る制御ユニット２０とを備えている。また、このスキャナ装置１０は、筐体上面１４のキャリッジ３０側に設けられた白基準板１６と、読取原稿の上方に配置され透過原稿を読取るときに用いられる透過原稿用光源３２と、キャリッジ３０を移動する駆動モータ３９とを備えている。

キャリッジ３０は、読取原稿の下方に配置されており、読取面１２に載置された原稿に光を照射する反射原稿用光源３１と、原稿で反射または透過した光をミラー３３および集光レンズ３４を介して受けることにより画像を読取るイメージセンサ３６とを備えている。反射原稿用光源３１および透過原稿用光源３２は、１個または複数の白色ＬＥＤからの光が線状に読取面１２へ照射されるように構成されている。なお、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤや水銀ランプなどにより白色光を照射するものとしてもよい。

また、図２に示すように、イメージセンサ３６は、複数の光電変換素子が主走査方向に並設された赤色（Ｒ）の信号を出力する第１ラインセンサ３６Ｒと、複数の光電変換素子が主走査方向に並設された緑色（Ｇ）の信号を出力する第２ラインセンサ素子列３６Ｇと、複数の光電変換素子が主走査方向に並設された青色（Ｂ）の信号を出力する第３ラインセンサ３６Ｂとを備えている。第１ラインセンサ３６Ｒは１画素を構成する光電変換素子であり露光された光を電荷に変換して蓄積する複数のフォトダイオード４１ａ１，４１ａ２，４１ｂ１，４１ｂ２，４１ｃ１，４１ｃ２…と、各フォトダイオードごとに形成されフォトダイオードから受け取った電荷を水平方向に転送可能な複数のＣＣＤ４２ａ，４２ｂ，４２ｃ…とを備えている。また、第２ラインセンサ３６Ｇは、第１ラインセンサ３６Ｒと同様に、フォトダイオード４３ａ１，４３ａ２，４３ｂ１，４３ｂ２，４３ｃ１，４３ｃ２…と、ＣＣＤ４４ａ，４４ｂ，４４ｃ…とを備えている。また、第３ラインセンサ３６Ｂは、第１および第２ラインセンサ３６Ｒ，３６Ｇと同様に、フォトダイオード４５ａ１，４５ａ２，４５ｂ１，４５ｂ２，４５ｃ１，４５ｃ２…と、ＣＣＤ４６ａ，４６ｂ，４６ｃ…とを備えている。本実施形態では、複数のフォトダイオード４１ａ１…の全体をフォトダイオード４１と称し、複数のＣＣＤ４２ａ…の全体をＣＣＤ４２と称する。また、複数のフォトダイオード４３ａ１…の全体をフォトダイオード４３と称し、複数のＣＣＤ４４ａ…の全体をＣＣＤ４４と称する。また、複数のフォトダイオード４５ａ１…の全体をフォトダイオード４５と称し、複数のＣＣＤ４６ａ…の全体をＣＣＤ４６と称する。また、ＣＣＤ４２，４４，４６は、電子シャッタ機能を有しており、この電子シャッタ機能により電荷を図示しない基板へ逃がすことができるように構成されている。なお、図２に示すように、本実施形態では、１個のＣＣＤに対して２個のフォトダイオードを設けて各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂを構成しているが、１個のＣＣＤに設けるフォトダイオードの数としては２個に限られず、画像読取りの解像度に応じて任意の数のフォトダイオードを設けることができる。また、各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂを構成するＣＣＤを主走査方向に並設させる個数は、画像読取りの解像度やスキャナ装置１０の構成に応じて任意の個数を並設することができる。

また、キャリッジ３０は、スキャナ装置１０の筐体の一端に取り付けられた駆動モータ３９と筐体の他端側に取り付けられた従動ローラ３８ａとの間に架設されたキャリッジベルト３８が駆動モータ３９によって駆動されるのに伴ってキャリッジ移動方向（副走査方向）へ移動可能に構成されている。そして、キャリッジ３０を移動させることにより、読取面１２に載置された読取原稿の画像を、イメージセンサ３６で主走査方向にほぼ直交する副走査方向に走査して読取ったラインデータを、後述するＡＦＥ２７に逐次出力する。また、主走査方向に各色のラインセンサ３６Ｒ，３６Ｇ，３６Ｂを１列ずつ配列したイメージセンサ３６を例に挙げたが、各色のラインセンサを２列以上配列してもよい。

制御ユニット２０は、ＣＰＵ２３と、処理プログラムや各種テーブルを記憶するＲＯＭ２４と、イメージセンサ３６が出力したラインデータなどのデータを一時的に格納するＲＡＭ２２ｂと、ＲＡＭ２２ｂへの画像データの書込みとＲＡＭ２２ｂからの画像データの読出しとを制御するＲＡＭ制御部２２ａと、ＰＣ５０などの外部機器と接続可能なＵＳＢインターフェース、ＬＡＮインサーフェース、無線ＬＡＮインターフェース、ＩＥＥＥ１３９４規格によるインターフェースなどのインタフェース（Ｉ／Ｆ）２９と、イメージセンサ３６を駆動制御するＣＣＤコントローラ２５と、イメージセンサ３６の種々の動作の開始タイミングなどをイメージセンサ３６に出力するタイミングジェネレータ（ＴＧ）２６と、イメージセンサ３６から出力された電気信号を増幅してデジタル信号に変換するアナログフロントエンド（ＡＦＥ）２７と、ＡＦＥ２７から入力した信号にシェーディング補正やガンマ補正など所定の処理を実行してデジタル画像データを作成する画像処理部２８とを備え、それぞれバスライン２１を介して、制御指令信号や画像データの信号などの各種の信号が入出力が可能に構成されている。

また、制御ユニット２０には、Ｉ／Ｆ２９を介してＰＣ５０からの読取指令など各種の信号が入力され、制御ユニット２０では、反射原稿用光源３１や透過原稿用光源３２への点灯信号や、駆動モータ３９への駆動信号が出力される他、ＡＦＥ２７のゲイン調整、Ｉ／Ｆ２９へのデジタル画像データの信号の出力、ＣＣＤコントローラ２５へのメインクロックが生成される。また、メインコントローラ２１からは、反射原稿用光源３１や透過原稿用光源３２への点灯信号や、駆動モータ３９への駆動信号、ＡＦＥ２７へのゲイン調整信号、Ｉ／Ｆ２９へのデジタル画像データの信号、ＣＣＤコントローラ２５へのメインクロックや読取指令の信号などが出力される。

ＣＣＤコントローラ２５は、制御ユニット２０で生成されたメインクロックに基づいて作成したイメージセンサ３６の電荷の読出開始タイミングに相当する駆動信号などをＴＧ２６へ出力するものであり、イメージセンサ３６を点順次で駆動する点順次制御部２５ａとイメージセンサ３６を線順次で駆動する線順次制御部２５ｂとを備えている。

なお、図４に示すように、「点順次」とは、第１ラインセンサ３６Ｒに含まれる１番目のＣＣＤ４２ａが有する１番目のフォトダイオード４１ａ１、第２ラインセンサ３６Ｇに含まれる１番目のＣＣＤ４４ａが有する１番目のフォトダイオード４３ａ１、第３ラインセンサ３６Ｂに含まれる１番目のＣＣＤ４６ａが有する１番目のフォトダイオード４５ａ１、第１ラインセンサ３６Ｒに含まれる２番目のＣＣＤ４２ｂが有する１番目のフォトダイオード４１ｂ１、第２ラインセンサ３６Ｇに含まれる２番目のＣＣＤ４４ｂが有する１番目のフォトダイオード４３ｂ１、というようにラインセンサ３６Ｒ，３６Ｇ，３６Ｂの順でかつ各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂに含まれる各フォトダイオード４１，４３，４５の順に蓄積された電荷を読出すことをいう。そして、各ＣＣＤ４２，４４，４６が有する１番目のフォトダイオードに蓄積された電荷を読出したら、次に、第１ラインセンサ３６Ｒに含まれる１番目のＣＣＤ４２ａが有する２番目のフォトダイオード４１ａ２、第２ラインセンサ３６Ｇに含まれる１番目のＣＣＤ４４ａが有する２番目のフォトダイオード４３ａ２、第３ラインセンサ３６Ｂに含まれる１番目のＣＣＤ４６ａが有する２番目のフォトダイオード４５ａ２、第１ラインセンサ３６Ｒに含まれる２番目のＣＣＤ４２ｂが有する２番目のフォトダイオード４１ｂ２、第２ラインセンサ３６Ｇに含まれる２番目のＣＣＤ４４ｂが有する２番目のフォトダイオード４３ｂ２、というように、各ＣＣＤ４２，４４，４６が有する２番目のフォトダイオードに蓄積された電荷が、ラインセンサ３６Ｒ，３６Ｇ，３６Ｂの順で読出される。

具体的には、図４に示すように、ＣＣＤコントローラ２５は、すべてのラインセンサ３６Ｒ，３６Ｇ，３６Ｂへシフト信号を出力する（時刻ｔ１）。すると、すべてのラインセンサ３６Ｒ，３６Ｇ，３６Ｂが同じタイミングで読取画像用の電荷の蓄積を開始する。次に、読出開始タイミングに至ると、すべてのラインセンサ３６Ｒ，３６Ｇ，３６Ｂへシフト信号と駆動信号とを出力する（時刻ｔ２）。すると、各々のラインセンサ３６Ｒ，３６Ｇ，３６Ｂでは、各ＣＣＤ４２，４４，４６が有する１番目のフォトダイオード４１ａ１，４１ｂ１，…，４３ａ１，４３ｂ１，…，４５ａ１，４５ｂ１，…に蓄積された電荷をＣＣＤ４２，４４，４６に移動し、ＣＣＤ４２，４４，４６に移動した電荷を第１ラインセンサ３６Ｒ、第２ラインセンサ３６Ｇおよび第３ラインセンサ３６Ｂの順、かつ各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂのフォトダイオード４１ａ１，４１ｂ１，…，４３ａ１，４３ｂ１，…，４５ａ１，４５ｂ１，…の主走査方向への並び順に、すなわち点順次で読出す処理を行う（時刻ｔ２〜ｔ３）。そして、次の読出開始タイミングに至ると、すべてのラインセンサ３６Ｒ，３６Ｇ，３６Ｂへシフト信号と駆動信号とを出力する（時刻ｔ３）。すると、各々のラインセンサ３６Ｒ，３６Ｇ，３６Ｂでは、各ＣＣＤ４２，４４，４６が有する２番目のフォトダイオード４１ａ２，４１ｂ２，…，４３ａ２，４３ｂ２，…，４５ａ２，４５ｂ２，…に蓄積された電荷をＣＣＤ４２，４４，４６に移動し、ＣＣＤ４２，４４，４６に移動した電荷を第１ラインセンサ３６Ｒ、第２ラインセンサ３６Ｇおよび第３ラインセンサ３６Ｂの順、かつ各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂのフォトダイオード４１ａ２，４１ｂ２，…，４３ａ２，４３ｂ２，…，４５ａ２，４５ｂ２，…の主走査方向への並び順で読出す処理が行われる（時刻ｔ３〜ｔ４）。このように、点順次では、イメージセンサ３６からは「Ｒ１」「Ｇ１」「Ｂ１」「Ｒ３」「Ｇ３」「Ｂ３」…、「Ｒ２」「Ｇ２」「Ｂ２」「Ｒ４」「Ｇ４」「Ｂ４」…の順で電荷が出力され、各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂからすべての電荷を出力すれば次の電荷の蓄積が開始される。なお、ＲＧＢの横の数字は、各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂに設けられたフォトダイオードの並び順を示している。

また、図５に示すように、「線順次」とは、第１ラインセンサ３６Ｒに含まれるフォトダイオード４１ａ１、４１ｂ１、４１ｃ１…の順に蓄積された電荷を第１ラインセンサ３６Ｒからすべて読出したあと、第２ラインセンサ３６Ｇに含まれるフォトダイオード４３ａ１、４３ｂ１、４３ｃ１…の順に蓄積された電荷を第２ラインセンサ３６Ｇからすべて読出し、第３ラインセンサ３６Ｂに含まれるフォトダイオード４５ａ１、４５ｂ１、４５ｃ１…の順に蓄積された電荷を第３ラインセンサ３６Ｂからすべて読出し、さらに、第１ラインセンサ３６Ｒに含まれるフォトダイオード４１ａ２、４１ｂ２、４１ｃ２…の順に蓄積された電荷を第１ラインセンサ３６Ｒからすべて読出したあと、第２ラインセンサ３６Ｇに含まれるフォトダイオード４３ａ２、４３ｂ２、４３ｃ２…の順に蓄積された電荷を第２ラインセンサ３６Ｇからすべて読出し、第３ラインセンサ３６Ｂに含まれるフォトダイオード４５ａ２、４５ｂ２、４５ｃ２…の順に蓄積された電荷を第３ラインセンサ３６Ｂからすべて読出すことをいう。

具体的には、図５に示すように、まず、ＣＣＤコントローラ２５は、第１ラインセンサ３６Ｒへシフト信号を出力する（時刻ｔ８）。すると、第１ラインセンサ３６Ｒが読取画像用の電荷の蓄積を開始する。次に、第１ラインセンサ３６Ｒの読出開始タイミングに至ると第１ラインセンサ３６Ｒへシフト信号および駆動信号を出力すると共に、第２ラインセンサ３６Ｇへシフト信号を出力する（時刻ｔ９）。すると、フォトダイオード４１ａ１，４１ｂ１，４１ｃ１，…に蓄積された電荷をＣＣＤ４２に移動し（時刻ｔ９）、ＣＣＤ４２に移動した電荷を読み出すと共に、第２ラインセンサ３６Ｇが読取画像用の電荷の蓄積を開始する（時刻ｔ９〜ｔ１１）。そして、次の読出開始タイミングに至ると、第１ラインセンサ３６Ｒへシフト信号および駆動信号を出力する（時刻ｔ１０）。すると、フォトダイオード４１ａ２，４１ｂ２，４１ｃ２，…に蓄積された電荷をＣＣＤ４２に移動し（時刻ｔ１０）、ＣＣＤ４２に移動した電荷を読み出す。続いて、第２ラインセンサ３６Ｇの読出開始タイミングに至ると、第２ラインセンサ３６Ｇへシフト信号および駆動信号を出力すると共に、第３ラインセンサ３６Ｂへシフト信号を出力する（時刻ｔ１１）。すると、ＣＣＤ４２からの電荷の読出が終了し、フォトダイオード４３ａ１，４３ｂ１，４３ｃ１…に蓄積された電荷をＣＣＤ４４に移動し（時刻ｔ１１）、ＣＣＤ４４に移動した電荷を読み出すと共に、第３ラインセンサ３６Ｂが読取画像用の電荷の蓄積を開始する（時刻ｔ１１〜ｔ１３）。そして、次の読出開始タイミングに至ると、第２ラインセンサ３６Ｇへシフト信号および駆動信号を出力する（時刻ｔ１２）。すると、フォトダイオード４３ａ２，４３ｂ２，４３ｃ２…に蓄積された電荷をＣＣＤ４４に移動し（時刻ｔ１２）、ＣＣＤ４４に移動した電荷を読み出す。

続いて、第３ラインセンサ３６Ｂの読出開始タイミングに至ると、第３ラインセンサ３６Ｂへシフト信号および駆動信号を出力する（時刻ｔ１３）。すると、ＣＣＤ４４からの電荷の読出が終了し、フォトダイオード４５ａ１，４５ｂ１，４５ｃ１…に蓄積された電荷をＣＣＤ４６移動し（時刻ｔ１３）、ＣＣＤ４６に移動した電荷を読み出す（時刻ｔ１３〜ｔ１４）。そして、次の読出開始タイミングに至ると、第３ラインセンサ３６Ｂへシフト信号および駆動信号を出力する（時刻ｔ１４）。すると、フォトダイオード４５ａ２，４５ｂ２，４５ｃ２…に蓄積された電荷をＣＣＤ４６移動し（時刻ｔ１４）、ＣＣＤ４６に移動した電荷を読み出す。そして、ＣＣＤ４６からの電荷の読出が終了すると、「Ｒ」「Ｇ」「Ｂ」それぞれ１ライン分のラインデータの出力が完了する。このように、線順次では、第１ラインセンサ３６Ｒ、第２ラインセンサ３６Ｇおよび第３ラインセンサ３６Ｂの電荷を蓄積する時間は同じ蓄積時間であるが、電荷の蓄積開始タイミングおよびＣＣＤ４２，４４，４６に移動した電荷を読み出す読出開始タイミングのいずれもが異なるタイミングとなるように設定されている。このように、線順次では、イメージセンサ３６から１ライン分の電荷が「Ｒ１」「Ｒ３」「Ｒ５」…「Ｒ２」「Ｒ４」「Ｒ６」…、「Ｇ１」「Ｇ３」「Ｇ５」…「Ｇ２」「Ｇ４」「Ｇ６」…、「Ｂ１」「Ｂ３」「Ｂ５」…「Ｂ２」「Ｂ４」「Ｂ６」…の順で出力される。なお、ＲＧＢの横の数字は、各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂに設けられたフォトダイオードの並び順を示している。

以上のように、本実施形態では、１画素を構成するフォトダイオードが主走査方向に２個設けられたＣＣＤが主走査方向に複数個並設されることによりラインセンサ３６Ｒ，３６Ｇ，３６Ｂが構成されているが、各ＣＣＤに設けられた１番目のフォトダイオード４１ａ１，４１ｂ１，…，４３ａ１，４３ｂ１，…，４５ａ１，４５ｂ１，…による画素データをすべて出力し、２番目のフォトダイオード４１ａ２，４１ｂ２，…，４３ａ２，４３ｂ２，…，４５ａ２，４５ｂ２，…による画素データをすべて出力することでラインデータを形成され、このように形成されたラインデータを、ラインセンサ３６Ｒ，３６Ｇ，３６Ｂの副走査方向への走査に従って逐次出力するように構成されている。なお、各ＣＣＤに３個以上のフォトダイオードが設けられてラインセンサ３６Ｒ，３６Ｇ，３６Ｂが構成されているときは、各ＣＣＤに設けられたｎ（ｎは自然数）番目のフォトダイオードによる各ＣＣＤの個数分の画素データをすべて出力し、（ｎ＋１）番目のフォトダイオードによる各ＣＣＤの個数分の画素データをすべて出力することを繰返すことによりラインデータが形成される。

また、本実施形態では、イメージセンサ３６による画像の一のラインの１回の読取りにより、第１〜第３ラインセンサ３６Ｒ，３６Ｂ，３６Ｇから３色分のラインデータが出力されるが、この３本のラインデータを合わせて一のライン目のラインデータとして取扱う。各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂが出力するラインデータをそれぞれ区別して取扱うことを明示しない限りは、これらの「Ｒ」「Ｇ」「Ｂ」の３色のラインデータを合わせて一のライン目のラインデータと称する。また、ＣＣＤコントローラ２５は、読取原稿がネガ以外のものであるときは、第１ラインセンサ３６Ｒ、第２ラインセンサ３６Ｇおよび第３ラインセンサ３６Ｂの電荷の蓄積時間（露光時間）が、１：１：１の比になるよう設定し、読取原稿がネガであるときには、第１ラインセンサ３６Ｒ，第２ラインセンサ３６Ｇおよび第３ラインセンサ３６Ｂの電荷の蓄積時間が、１：２：３の比になるよう設定する。このような構成とすれば、読取原稿が階調の小さな暗部の領域を多く含むネガの透過原稿であるときは、光が通過しにくい緑および青を読取る第２ラインセンサ３６Ｇおよび第３ラインセンサ３６Ｂの電荷の蓄積時間を通常より長い時間に設定し、電荷を蓄積するようイメージセンサ３６を駆動し、十分大きな各色の出力値を得ることができる。

なお、上記したように形成されたラインデータを構成する画素データの並び順は、実際のフォトダイオード４１，４３，４５の並び順と異なったものとなるため、形成されたラインデータを構成する画素データの並び替えを行う必要があるが、この画素データの並び替えについては後で詳細に説明する。

ＴＧ２６は、シフト信号の出力タイミングなどをイメージセンサ３６に出力する。なお、イメージセンサ３６は、シフト信号がＴＧ２６から入力されると、フォトダイオードに蓄積した電荷をＣＣＤへ移動させ、駆動信号がＴＧ２６から入力されると、ＣＣＤにある電荷をＡＦＥ２７へ出力するよう構成されている。

図３に示すように、ＡＦＥ２７はイメージセンサ３６から読出された電荷を画像アナログ信号として相関二重サンプラ（ＣＤＳ）処理回路２７ａを経てノイズを抑えて読込み、適正な信号レベルに増幅する可変増幅アンプ２７ｂを経てＡ／Ｄ変換部２７ｃにより１０〜１６ビット程度のデジタル信号に変換するものである。このＡＦＥ２７では、第１ラインセンサ３６Ｒ、第２ラインセンサ３６Ｇおよび第３ラインセンサ３６Ｂからの電荷を切替スイッチ２７ｄにより切替えて入力する構成となっている。なお、このスキャナ装置１０では、ＡＦＥ２７が３つの素子列を切替えながら電荷を入力することから、イメージセンサ３６に蓄積された電荷をイメージセンサ３６から読出す読出速度は、ＡＦＥ２７や画像処理部２８での処理速度に適した値に設定されている。

画像処理部２８は、ＡＦＥ２７から入力したデジタル信号に対して所定の処理を施して画像データを生成したり、シェーディング補正用の白基準データおよび黒基準データを生成したりするものであり、シェーディング補正部、ガンマ補正部、原稿判別部、露光時間設定部（それぞれ図示省略）などを有している。

ＲＡＭ（本発明の「画像メモリ」に相当）２２ｂは、ラインデータを一時的に保持する第１作業領域２２ｂ１と、ラインデータを一時的に保持する第２作業領域２２ｂ２と、ラインデータを一時的に保持する第３作業領域２２ｂ３とを有している。そして、ＲＡＭ制御部２２ａは、ＡＦＥ２７が出力したラインデータを、１６バイトをデータ転送単位として第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかに選択的に転送するように構成されている。

ＣＰＵ２３には、ＲＡＭ制御部２２ａにより転送されて第１ないし第３作業領域のいずれかに保持された並び替え前のラインデータを、ラインデータを構成する画素データの並び順をラインセンサ３６Ｒ，３６Ｇ，３６Ｂに設けられたフォトダイオード４１，４３，４５の並び順に並び替えながら、第１ないし第３作業領域のいずれかに選択的に転送するように構成されたデータ制御部２３ａが構成されている。すなわち、点順次でラインデータが出力されることにより、「Ｒ１」「Ｇ１」「Ｂ１」「Ｒ３」「Ｇ３」「Ｂ３」…、「Ｒ２」「Ｇ２」「Ｂ２」「Ｒ４」「Ｇ４」「Ｂ４」…の順で並んでいる画素データは、「Ｒ１」「Ｇ１」「Ｂ１」「Ｒ２」「Ｇ２」「Ｂ２」「Ｒ３」「Ｇ３」「Ｂ３」「Ｒ４」「Ｇ４」「Ｂ４」…と並び替えられながらデータ転送される。また、線順次でラインデータが出力されることにより、「Ｒ１」「Ｒ３」「Ｒ５」…「Ｒ２」「Ｒ４」「Ｒ６」…、「Ｇ１」「Ｇ３」「Ｇ５」…「Ｇ２」「Ｇ４」「Ｇ６」…、「Ｂ１」「Ｂ３」「Ｂ５」…「Ｂ２」「Ｂ４」「Ｂ６」…の順で並んでいる画素データは、「Ｒ１」「Ｒ２」「Ｒ３」「Ｒ４」「Ｒ５」「Ｒ６」…、「Ｇ１」「Ｇ２」「Ｇ３」「Ｇ４」「Ｇ５」「Ｇ６」…、「Ｂ１」「Ｂ２」「Ｂ３」「Ｂ４」「Ｂ５」「Ｂ６」…と並び替えられながらデータ転送される。なお、ＡＦＥ２７からのラインデータの転送先と、データ制御部２３ａによる画素データの並べ替えを行いながらのラインデータの転送先は、第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかのうち、ラインデータが保持されていない領域、すなわち未使用領域がデータ転送先としてＲＡＭ制御部２２ａにより設定される。

また、第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかに保持された、データ制御部２３ａにより画素データが並び替えられた後のラインデータは、ＲＡＭ制御部２２ａにより、１６バイトをデータ転送単位として、ラインデータの残りデータのデータサイズが１６バイトよりも小さくなるまで逐次Ｉ／Ｆ２９に読出されるように構成されている。

また、ＲＡＭ２２ｂにはラインデータのうちの残りデータを一時的に保持するバッファ２２ｂ４が構成されており、１６バイトのデータサイズよりも小さくなったことによりＩ／Ｆ２９に送信されなかった残りデータがデータ制御部２３ａによりバッファに一時的に格納される。そして、データ制御部２３ａは、画素データの並び替え時のデータ転送先としてＲＡＭ制御部２２ａにより設定された第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかに、画素データの並び替えが開始される前にバッファ２２ｂ４に保持された残りデータを転送するように構成されている。なお、ＲＡＭ制御部２２ａによるＩ／Ｆ２９へは１６バイトをデータ転送単位としてラインデータが転送されるため、バッファ２２ｂ４は少なくとも１５バイトのデータサイズのデータを一時的に保持可能に構成すればよい。また、本実施形態では、１６バイトのデータサイズを、ＡＦＥ２７からＲＡＭ２２ｂへのデータ転送およびＲＡＭ２２ｂからＩ／Ｆ２９へのデータ転送のデータ転送単位としてハードウェアとして固定した値として設定したが、データ転送単位としては１６バイトのデータサイズに限られず、２バイトのデータサイズ以上で任意にデータ転送単位を設定してハードウェアを設計することができる。

以上のように、キャリッジ３０、ミラー３３、集光レンズ３４、イメージセンサ３６、ＡＦＥ２７により本発明の「読取手段」が構成されている。また、ＲＡＭ制御部２２ａが本発明の「データ転送手段」、「データ読出手段」、「メモリ管理手段」として機能している。また、ＲＡＭ２２ｂに構成されたバッファ２２ｂ４が本発明の「バッファ手段」として機能している。また、ＣＰＵ２３に構成されたデータ制御部２３ａが本発明の「データ並び替え手段」、「バッファ手段」、「データ管理手段」として機能している。次に、図６ないし図９を参照して画素データの並び替えについて詳細に説明する。

図６は各ＣＣＤに設けられた１番目のフォトダイオード４１ａ１，４１ｂ１，…，４３ａ１，４３ｂ１，…，４５ａ１，４５ｂ１，…による画素データのＲＡＭ２２ｂへの書込みを示す概念図ある。図７は各ＣＣＤに設けられた２番目のフォトダイオード４１ａ２，４１ｂ２，…，４３ａ２，４３ｂ２，…，４５ａ２，４５ｂ２，…による画素データのＲＡＭ２２ｂへの書込みを示す概念図である。図８は次のラインデータのＲＡＭ２２ｂへの書込みと画素データの並び替えを示す概念図である。図９は次のラインの画素データの並び替えを示す概念図である。なお、本実施形態では、上記したように１ライン分のラインデータには、イメージセンサ３６の各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂから出力された「Ｒ」「Ｇ」「Ｂ」の３色分のラインデータが含まれている。しかしながら、以下では説明を簡単にするために、各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂのいずれか１つから出力された単色のラインデータの処理についてのみ説明を行うが、他の色のラインデータの処理は、以下で説明する処理と同様であるためその処理の説明は省略する。

図６に示すように、まず、ＲＡＭ制御部２２ａにより第１作業領域２２ｂ１が、ＡＦＥ２７から出力された１番目のフォトダイオード４１ａ１，４１ｂ１，…，４３ａ１，４３ｂ１，…，４５ａ１，４５ｂ１，…による画素データの転送先として設定される。そして、ＰＣ５０などからＩ／Ｆ２９を介して入力された読出範囲に相当する部分の画素データがＲＡＭ制御部２２ａにより第１作業領域に転送される。このとき、ＡＦＥ２７からＲＡＭ２２ｂへのデータ転送単位は１６バイトのデータサイズとして設定されている。したがって、転送されるすべての画素データのデータサイズが１６バイトの倍数の大きさとなるように、読出範囲の画素データと一緒に読出範囲以外の画素データも第１作業領域２２ｂ１へＲＡＭ制御部２２ａにより転送される。

次に、図７に示すように、ＡＦＥ２７から出力された２番目のフォトダイオード４１ａ２，４１ｂ２，…，４３ａ２，４３ｂ２，…，４５ａ２，４５ｂ２，…による画素データのうち、読出範囲に相当する部分の画素データがＲＡＭ制御部２２ａにより第１作業領域２２ｂ１に転送される。このとき、上記と同様に、転送されるすべての画素データのデータサイズが１６バイトの倍数の大きさとなるように、読出範囲の画素データと一緒に読出範囲以外の画素データも第１作業領域２２ｂ１へＲＡＭ制御部２２ａにより転送される。

続いて、図８に示すように、データ制御部２３ａによる画素データの並び替えにおける画素データの転送先として第２作業領域２２ｂ２が設定される。そして、データ制御部２３ａにより第１作業領域２２ｂに格納された画素データのうち、読出範囲に相当する画素データが、本来のフォトダイオード４１，４３，４５の並び順に並び替えられながら第２作業領域２２ｂ２に転送される。このとき、未使用領域である第３作業領域がＡＦＥ２７からの次のラインデータの転送先としてＲＡＭ制御部２２ａにより設定されて、上記した手順と同様にして、ＲＡＭ制御部２２ａによりＡＦＥ２７から画素データが第３作業領域２２ｂ３に転送される。

そして、図９に示すように、第２作業領域２２ｂ２に格納された並び替え後の画素データが、１６バイトをデータ転送単位として、残りデータのデータサイズが１６バイトよりも小さくなるまで逐次Ｉ／Ｆ２９にＲＡＭ制御部２２ａにより転送される。このとき、本実施形態では、並び替え後の画素データをＩ／Ｆ２９に転送することにより残りデータが生じるかどうかを、データ制御部２３ａによりＩ／Ｆ２９へのデータ転送に先立って算出するように構成されている。そして、残りデータが生じるときは、データ制御部２３ａは残りデータをＩ／Ｆ２９へのデータ転送に先立ってバッファ２２ｂ４に格納する。

一方、図８に示す並び替えが終了したことにより、第１作業領域２２ｂ１が未使用領域となるため、ＲＡＭ制御部２２ａは、第３作業領域２２ｂ３に格納された次のラインデータを構成する画素データのデータ制御部２３ａによる並べ替え時の画素データの転送先として設定する。このとき、データ制御部２３ａは、第３作業領域２２ｂ３に格納された画素データの並び替えに先立って、バッファ２２ｂ４に保持された前のラインの残りデータを第１作業領域２２ｂ１に格納するように構成されている。次に、図１０ないし図１２を参照して画像の読取処理について説明する。なお、上記した説明では省略したが、本実施形態では、一定の速度でキャリッジ３０を副走査方向に移動して画像を読取るように構成されている。このとき、ＡＦＥ２７から出力されたラインデータは、一旦、図示省略されたバッファに格納された後、ＲＡＭ２２ｂに格納される。このように構成すると、ＡＦＥ２７から逐次出力されるラインデータを一旦、図示省略されたバッファに格納することにより、ラインデータを構成する画素データの並び替え処理および画像データの外部機器への送信処理の速さが、スキャナ装置１０の画像読取速度（キャリッジ３０の移動速度）よりも遅い場合であっても、キャリッジ３０を停止させることなく画像を読取ることができる。また、図１０ないし図１２における各タイミングを示す時刻ｔの符号はそれぞれの図面において独立したものである。

＜画像の読取処理の第１例＞
図１０は画像の読取処理の一例を示すタイミングチャートであって、画像の主走査方向の読出範囲が比較的広い場合の例を示す図である。図１０の「読取ライン」に示すように、スキャナ装置１０はＬ１、Ｌ２、Ｌ３…各タイミングで各ラインのラインデータの読出し、すなわちＲＡＭ２２ａによるＡＦＥ２７からＲＡＭ２２ｂへのラインデータの転送が可能となるように構成されている。時刻ｔ＝ｔ０のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ１の転送先が第１作業領域２２ｂ１に設定されて、ラインデータＬ１が第１作業領域２２ｂ１に転送される。

次に、時刻ｔ＝ｔ１のタイミングで、ラインデータＬ１の第１作業領域２２ｂ１への転送が終了すれば、データ制御部２３ａによるラインデータＬ１を構成する画素データの並べ替えに伴う当該画素データの転送先として、第２作業領域２２ｂ２が設定されて並び替え処理が開始される。そして、時刻ｔ＝ｔ２のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ２の転送先が未使用領域である第３作業領域２２ｂ３に設定されて、ラインデータＬ２が第３作業領域２２ｂ３に転送される。続いて、時刻ｔ＝３のタイミングで、並び替え後のラインデータＬ１’のＲＡＭ制御部２２ａによる外部機器（Ｉ／Ｆ２９）へのＤＭＡ（Direct Memory Access）転送が開始されるとともに、データ制御部２３ａにより残りデータがバッファ２２ｂ４に格納される。また、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ３の転送先が未使用領域である第１作業領域２２ｂ１に設定されて、ラインデータＬ３が第１作業領域２２ｂ１に転送される。

次に、時刻ｔ＝ｔ４のタイミングで、並び替え後のラインデータＬ１’の外部機器へのＤＭＡ転送が終了するとともに、データ制御部２３ａによるラインデータＬ２を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第２作業領域２２ｂ２が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第２作業領域２２ｂ２に転送される。続いて、時刻ｔ＝ｔ５のタイミングで、並び替え後のラインデータＬ２’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送が開始されるとともに、データ制御部２３ａにより残りデータがバッファ２２ｂ４に格納される。また、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ４の転送先が未使用領域である第３作業領域２２ｂ３に設定されて、ラインデータＬ４が第３作業領域２２ｂ３に転送される。

次に、時刻ｔ＝ｔ６のタイミングで、並び替え後のラインデータＬ２’の外部機器へのＤＭＡ転送が終了するとともに、データ制御部２３ａによるラインデータＬ３を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第２作業領域２２ｂ２が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第２作業領域２２ｂ２に転送される。続いて、時刻ｔ＝ｔ７のタイミングで、並び替え後のラインデータＬ３’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送が開始されるとともに、データ制御部２３ａにより残りデータがバッファ２２ｂ４に格納される。また、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ５の転送先が未使用領域である第１作業領域２２ｂ１に設定されて、ラインデータＬ５が第１作業領域２２ｂ１に転送される。

次に、時刻ｔ＝ｔ８のタイミングで、並び替え後のラインデータＬ３’の外部機器へのＤＭＡ転送が終了するとともに、データ制御部２３ａによるラインデータＬ４を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第２作業領域２２ｂ２が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第２作業領域２２ｂ２に転送される。以下、画像読取が終了するまで同様の処理が繰返される。

＜画像の読取処理の第２例＞
図１１は画像の読取処理の一例を示すタイミングチャートであって、画像の主走査方向の読出範囲が比較的狭い場合の例を示す図である。図１１の「読取ライン」に示すように、スキャナ装置１０はＬ１、Ｌ２、Ｌ３…各タイミングで各ラインのラインデータの読出し、すなわちＲＡＭ２２ａによるＡＦＥ２７からＲＡＭ２２ｂへのラインデータの転送が可能となるように構成されている。時刻ｔ＝ｔ０のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ１の転送先が第１作業領域２２ｂ１に設定されて、ラインデータＬ１が第１作業領域２２ｂ１に転送される。

次に、時刻ｔ＝ｔ１のタイミングで、ラインデータＬ１の第１作業領域２２ｂ１への転送が終了すれば、データ制御部２３ａによるラインデータＬ１を構成する画素データの並べ替えに伴う当該画素データの転送先として、第２作業領域２２ｂ２が設定されて並び替え処理が開始される。そして、時刻ｔ＝ｔ２のタイミングで、並び替え後のラインデータＬ１’のＲＡＭ制御部２２ａによる外部機器（Ｉ／Ｆ２９）へのＤＭＡ転送が開始されるとともに、データ制御部２３ａにより残りデータがバッファ２２ｂ４に格納される。

次に、時刻ｔ＝ｔ３のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ２の転送先が未使用領域である第１作業領域２２ｂ１に設定されて、ラインデータＬ２が第１作業領域２２ｂ１に転送される。次に、時刻ｔ＝ｔ４のタイミングで、データ制御部２３ａによるラインデータＬ２を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第２作業領域２２ｂ２が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第２作業領域２２ｂ２に転送される。

そして、時刻ｔ＝ｔ５のタイミングで、並び替え後のラインデータＬ２’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送が開始され、残りデータがデータ制御部２３ａによりバッファ２２ｂ４に格納される。以下、画像読取が終了するまで同様の処理が繰返される。

＜画像の読取処理の第３例＞
図１２は画像の読取処理の一例を示すタイミングチャートであって、Ｉ／Ｆ２９を介した外部機器への画像データの転送速度が比較的遅い場合の例を示す図である。図１２の「読取ライン」に示すように、スキャナ装置１０はＬ１、Ｌ２、Ｌ３…各タイミングで各ラインのラインデータの読出し、すなわちＲＡＭ２２ａによるＡＦＥ２７からＲＡＭ２２ｂへのラインデータの転送が可能となるように構成されている。時刻ｔ＝ｔ０のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ１の転送先が第１作業領域２２ｂ１に設定されて、ラインデータＬ１が第１作業領域２２ｂ１に転送される。

次に、時刻ｔ＝ｔ１のタイミングで、ラインデータＬ１の第１作業領域２２ｂ１への転送が終了すれば、データ制御部２３ａによるラインデータＬ１を構成する画素データの並べ替えに伴う当該画素データの転送先として、第２作業領域２２ｂ２が設定されて並び替え処理が開始される。そして、時刻ｔ＝ｔ２のタイミングで、並び替え後のラインデータＬ１’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送が開始されるとともに、データ制御部２３ａにより残りデータがバッファ２２ｂ４に格納される。

次に、時刻ｔ＝ｔ３のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ２の転送先が未使用領域である第１作業領域２２ｂ１に設定されて、ラインデータＬ２が第１作業領域２２ｂ１に転送される。次に、時刻ｔ＝ｔ４のタイミングで、ラインデータＬ１の第１作業領域２２ｂ１への転送が終了すれば、データ制御部２３ａによるラインデータＬ２を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第３作業領域２２ｂ３が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第３作業領域２２ｂ３に転送される。

そして、時刻ｔ＝ｔ５のタイミングで、並び替え後のラインデータＬ２’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送の開始に先立って算出された残りデータが、データ制御部２３ａによりバッファ２２ｂ４に格納される。次に、時刻ｔ＝ｔ６のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ３の転送先が未使用領域である第１作業領域２２ｂ１に設定されて、ラインデータＬ３が第１作業領域２２ｂ１に転送される。そして、時刻ｔ＝ｔ７のタイミングで、並び替え後のラインデータＬ１’の外部機器へのＤＭＡ転送が終了するとともに、データ制御部２３ａによるラインデータＬ３を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第２作業領域２２ｂ２が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第２作業領域２２ｂ２に転送される。また、並び替え後のラインデータＬ２’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送が開始される。

次に、時刻ｔ＝ｔ８のタイミングで、並び替え後のラインデータＬ３’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送の開始に先立って算出された残りデータが、データ制御部２３ａによりバッファ２２ｂ４に格納される。続いて、時刻ｔ＝９のタイミングで、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ２の転送先が未使用領域である第１作業領域２２ｂ１に設定されて、ラインデータＬ４が第１作業領域２２ｂ１に転送される。そして、時刻ｔ＝ｔ１０のタイミングで、並び替え後のラインデータＬ３’の外部機器へのＤＭＡ転送が終了するとともに、データ制御部２３ａによるラインデータＬ４を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第３作業領域２２ｂ３が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第３作業領域２２ｂ３に転送される。また、並び替え後のラインデータＬ３’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送が開始される。

次に、時刻ｔ＝ｔ１１のタイミングで、並び替え後のラインデータＬ４’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送の開始に先立って算出された残りデータが、データ制御部２３ａによりバッファ２２ｂ４に格納される。また、ＲＡＭ制御部２２ａによりＡＦＥ２７からのラインデータＬ５の転送先が未使用領域である第１作業領域２２ｂ１に設定されて、ラインデータＬ５が第１作業領域２２ｂ１に転送される。そして、時刻ｔ＝ｔ１２のタイミングで、並び替え後のラインデータＬ４の外部機器へのＤＭＡ転送が終了するとともに、データ制御部２３ａによるラインデータＬ５を構成する画素データの並べ替えに伴う当該画素データの転送先として、未使用領域である第２作業領域２２ｂ２が設定される。このとき、並び替え処理の開始に先立って、データ制御部２３ａによりバッファ２２ｂ４に保持された残りデータが第２作業領域２２ｂ２に転送される。また、並び替え後のラインデータＬ５’のＲＡＭ制御部２２ａによる外部機器へのＤＭＡ転送が開始される。以下、画像読取が終了するまで同様の処理を繰返される。

以上のように、この実施形態では、ＡＦＥ２７から出力されたラインデータは、１６バイトをデータ転送単位として、ＲＡＭ制御部２２ａにより設定された第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかの領域に転送される。そして、ＲＡＭ制御部２２ａにより転送されたラインデータは、データ制御部２３ａにより、ラインデータを構成する画素データの並び順をラインセンサ３６Ｒ，３６Ｇ，３６Ｂに設けられたフォトダイオード４１，４３，４５の並び順に並び替えられながら、ＲＡＭ制御部２２ａにより設定された第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかに転送される。したがって、ＡＦＥ２７により出力されたラインデータのＲＡＭ２２ｂへのデータ転送単位が１６バイトとして予め定められているときであっても、ラインデータを構成する画素データの並び替えを行うことができる。

また、データ制御部２２ａによる画素データの並び替え時に、画像の副走査方向の次のラインデータの出力がＡＦＥ２７から開始されたときに、第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかにラインデータが保持されていない領域があれば、すなわち、未使用領域があれば、当該未使用領域がＲＡＭ制御部２２ａにより次のラインデータの転送先として設定されて、当該未使用領域に次のラインデータがＲＡＭ制御部２２ａにより転送される。また、第１ないし３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかにラインデータが保持されている状態であり、残りの作業領域の一方にＲＡＭ制御部２２ａによるラインデータの転送が行われているときに、残りの他方の作業領域が未使用であれば、当該未使用領域がＲＡＭ制御部２２ａによりデータ制御部２３ａによる画素データの並べ替え時のラインデータの転送先として設定されて、画素データが並べ替えが実行される。このように、第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかが未使用であれば、この未使用領域がＲＡＭ制御部２２ａによるラインデータの転送先か、データ制御部２３ａによる画素データの転送先として設定されるため、ＲＡＭ制御部２２ａによるラインデータの転送と、データ制御部２３ａによる画素データの並び替えとを同時に行うことができるため、非常に効率がよく、処理の高速化を図ることができる。

また、第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかに保持されたデデータ制御部２３ａよる並び替え後のラインデータは、ＲＡＭ制御部２２ａにより１６バイトをデータ転送単位として、ラインデータの残りデータのデータサイズが１６バイトよりも小さくなるまで逐次Ｉ／Ｆ２９に読出される。したがって、残りデータのデータサイズが１６バイトよりも小さくなれば、並べ替え後のラインデータのＩ／Ｆ２９への読出しを終えるため、データ転送単位である１６バイトよりもデータサイズが小さい残りデータが読出されることにより、残りデータと一緒にごみとなるデータがＩ／Ｆ２９を介してＰＣ５０などの外部機器に送信されるのを確実に防止できる。

また、残りデータは、バッファ２２ｂ４に一時的に保持されて、バッファ２２ｂ４に保持された残りデータは、データ制御部２３ａによる次のラインデータの並び替え時のデータ転送先としてＲＡＭ制御部２２ａにより設定された第１ないし第３作業領域２２ｂ１，２２ｂ２，２２ｂ３のいずれかに、データ制御部２３ａによる並び替えが開始される前に転送される。そして、データ制御部２３ａによる次のラインデータの並び替えが終了すれば、残りデータは、並び替え後のラインデータと一緒に、しかも、並び替え後のラインデータよりも先にＩ／Ｆ２９に読出されることとなる。したがって、ＲＡＭ２２ｂからＩ／Ｆ２９へのデータ転送単位が１６バイトとして予め定められているときであっても、Ｉ／Ｆ２９を介してＰＣ５０などの外部機器に送信される画像データ（ラインデータ）を、画素データを欠かすことなく精度の高い状態で、確実に外部機器に送信することができる。

なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記した実施形態では、カラー画像を読取り可能な画像読取装置を例に挙げて説明したが、１つのラインセンサを備えるモノクロ用の画像読取装置に本発明を適用してもよい。

また、上記した実施形態で説明した各ラインセンサ３６Ｒ，３６Ｇ，３６Ｂの電荷の蓄積時間、電荷の蓄積開始タイミングおよび電荷の読出しタイミングなどの設定は一例であって、上記した設定に限定されるものではない。これらの設定は、読出原稿の種類、フォトダイオード４１，４３，４５の感度、ＡＦＥ２７の処理速度および全体的な処理時間など、種々の条件に応じて最適な設定とすることができる。また上記した実施形態では、本発明の画像読取装置としてスキャナ装置１０を例に挙げて説明したが、本発明の画像読取装置としては、印刷装置を備えたマルチファンクションプリンタとしてもよいし、ＦＡＸ装置であってもよい。また、上記した実施形態では、ＲＡＭ２２ｂの一部の領域に本発明の「バッファ手段」として機能するバッファ２２ｂ４を構成したが、バッファ２２ｂ４をを構成するのはＲＡＭ２２ｂ上に限られず、残りデータを格納できればどのようにバッファ２２ｂ４を構成してもよい。例えば、ＣＰＵ２３が備えるキャッシュをバッファ２２ｂ４として利用してもよい。また、バッファ２２ｂ４を個別に制御ユニット２０に設ける構成でもよい。

本発明の画像読取装置の一実施形態であるスキャナ装置の構成を示す図。 図１のスキャナ装置の要部拡大図。 ＡＦＥの構成を示す図。 点順次による読取タイミングを示すタイミングチャート。 線順次による読取タイミングを示すタイミングチャート。 ラインデータのＲＡＭへの書込みを示す概念図。 ラインデータのＲＡＭへの書込みを示す概念図。 ラインデータのＲＡＭへの書込みと画素データの並び替えを示す概念図。 画素データの並び替えを示す概念図。 画像の読取処理の一例を示すタイミングチャート。 画像の読取処理の一例を示すタイミングチャート。 画像の読取処理の一例を示すタイミングチャート。

符号の説明

１０…スキャナ装置（画像読取装置）、２２ａ…ＲＡＭ制御部（データ転送手段、データ読出手段、メモリ管理手段）、２２ｂ…ＲＡＭ（画像メモリ）、２２ｂ１…第１作業領域、２２ｂ２…第２作業領域、２２ｂ３…第３作業領域、２２ｂ４…バッファ（バッファ手段）２３ａ…データ制御部（データ並び替え手段、バッファ手段、データ管理手段）、２７…ＡＦＥ（読取手段）、２９…Ｉ／Ｆ（データ送信手段）、３０…キャリッジ（読取手段）、３３…ミラー（読取手段）、３４…集光レンズ（読取手段）４１，４３，４５…フォトダイオード（光電変換素子）、３６…イメージセンサ（読取手段）、３６Ｒ，３６Ｇ，３６Ｂ…ラインセンサ

Claims (1)

1. 画像を読取ることにより取得した画像データをデータ送信手段を介して外部機器に送信する画像読取装置において、
   １画素を構成する光電変換素子が主走査方向にＮ（Ｎは２以上の自然数）個設けられたＣＣＤが前記主走査方向にＸ個（Ｘは自然数）並設されたラインセンサを少なくとも１つ有し、前記各ＣＣＤに設けられたｎ（ｎは自然数）番目の前記光電変換素子によるＸ個の画素データを出力し、（ｎ＋１）番目の前記光電変換素子によるＸ個の画素データを出力することを繰返すことにより形成されるラインデータを、前記ラインセンサにより前記主走査方向にほぼ直交する副走査方向に走査して前記画像を読取ることにより逐次出力する読取手段と、
   前記ラインデータを一時的に保持する第１作業領域と、前記ラインデータを一時的に保持する第２作業領域と、前記ラインデータを一時的に保持する第３作業領域とを有する画像メモリと、
   前記読取手段が出力した前記ラインデータを、Ｍ（Ｍは２以上の自然数）バイトをデータ転送単位として前記第１ないし第３作業領域のいずれかに選択的に転送するデータ転送手段と、
   前記データ転送手段により転送されて前記第１ないし第３作業領域のいずれかに保持された前記ラインデータを、前記ラインデータを構成する画素データの並び順を前記ラインセンサに設けられた前記光電変換素子の並び順に並び替えながら、前記第１ないし第３作業領域のいずれかに選択的に転送するデータ並び替え手段と、
   前記第１ないし第３作業領域のいずれかに保持された、前記データ並び替え手段による並び替え後の前記ラインデータを、Ｍバイトをデータ転送単位として、当該ラインデータの残りデータのデータサイズがＭバイトよりも小さくなるまで逐次前記データ送信手段に読出すデータ読出手段と、
   前記残りデータを一時的に保持するバッファ手段と、
   前記データ転送手段および前記データ並び替え手段それぞれによる前記ラインデータのデータ転送先として、前記第１ないし第３作業領域のいずれかのうち、前記ラインデータが保持されていない領域を設定するメモリ管理手段と、
   前記バッファ手段に保持された前記残りデータを、前記データ並び替え手段による並び替え時のデータ転送先として前記メモリ管理手段により設定された前記第１ないし第３作業領域のいずれかに、前記データ並び替え手段による並び替えが開始される前に転送するデータ管理手段と
   を備えたことを特徴とすることを特徴とする画像読取装置。

Images