JP4961819B2 - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4961819B2
JP4961819B2 JP2006121540A JP2006121540A JP4961819B2 JP 4961819 B2 JP4961819 B2 JP 4961819B2 JP 2006121540 A JP2006121540 A JP 2006121540A JP 2006121540 A JP2006121540 A JP 2006121540A JP 4961819 B2 JP4961819 B2 JP 4961819B2
Authority
JP
Japan
Prior art keywords
region
channel
field effect
effect transistor
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006121540A
Other languages
English (en)
Other versions
JP2007294704A (ja
Inventor
正成 藤森
富博 橋詰
正彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006121540A priority Critical patent/JP4961819B2/ja
Priority to KR1020070018469A priority patent/KR101296503B1/ko
Priority to TW096106823A priority patent/TW200805723A/zh
Priority to CNB2007100848218A priority patent/CN100559625C/zh
Priority to US11/733,794 priority patent/US7772622B2/en
Priority to EP07007441.4A priority patent/EP1850404B1/en
Publication of JP2007294704A publication Critical patent/JP2007294704A/ja
Application granted granted Critical
Publication of JP4961819B2 publication Critical patent/JP4961819B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Description

本発明は電界効果トランジスタ及びその製造方法に関し、特にチャネルを形成する有機半導体が有機分子の単結晶、又は多結晶であり、かつ、単結晶の方位がチャネル両端の電極を結ぶ方向に対し特定の方向を向いた構造を有すること、又は多結晶を構成する結晶粒がチャネル両端の電極を結ぶ方向に対し特定の方向に配向した構造を持つことを特徴とする電界効果トランジスタ及びその製造方法に関する。
代表的な薄型表示装置であるプラズマディスプレイパネル(PDP)や液晶ディスプレイ(LCD)は,ブラウン管ディスプレイで使用されていた電子銃を使用しない。これに代えて各画素を点灯させるために薄膜トランジスタ(TFT)をスイッチング素子として用いたことから大幅な薄型化を実現した。TFTにはアモルファスシリコンや多結晶シリコンをチャネルに用いた素子が使用されている。
有機EL(Electro Luminescence)素子はPDPやLCDが持つ寿命やコントラスト,応答性,消費電力などについての欠点を改善できる次世代ディスプレイ用の素子として注目されており,実用化に向けた研究が進められている。また、有機ELは有機物の薄膜素子でありPDPやLCDより更なる薄型化が進められる。更に原材料として軽量で可塑性を有する有機物を用いることから,壁掛けディスプレイやフレキシブルディスプレイの実現も可能であると考えられている。こうした長所を生かす為に、有機EL駆動用素子にも軽量で可塑性のある有機物でTFTを作る研究も活発に為されている。
有機物は有機溶媒等に溶解して室温付近で取り扱うことが可能な為,有機TFTの作製も溶液を用い,塗布や印刷によるプロセスで作製可能である期待が持たれている。塗布・印刷による製造は,シリコンデバイスで必須であった真空装置や高温での熱処理などが不要になり,製造コストの大幅な削減が実現できる。一方で,有機TFTはシリコンデバイスに比べトランジスタとしての性能が大幅に劣り,現状では実用化に至っていない。
有機分子はモノマーやオリゴマーの様に分子量の小さい有機分子(低分子)と、ポリマーに分類される分子量の大きな有機分子(高分子)に大別されるが,有機TFTもチャネルがどちらの有機分子で形成されるかにより2種類に分けられる。低分子をチャネルに使用する有機TFTは、有機分子の結晶性を良好に保つことが出来れば、チャネルを流れるキャリアの移動度を、少なくともアモルファスシリコンと同程度まで上げられることが実証されており、動作速度の速いTFTを得やすい特長を持つ。しかし、チャネルの形成には有機分子の真空蒸着を用いて形成する方法が一般的であり、製造コストを下げにくい欠点を持つ。一方、高分子をチャネルに使用する有機TFTは、製造に塗布・印刷プロセスを適用することが容易である為、製造コストを低減できる。しかし、チャネルを流れるキャリアの移動度は低分子をチャネルに使用する低分子有機TFTに比べ、せいぜい1/10程度の大きさのものしか実現できておらず、TFTの性能が低いという欠点を持つ。
有機TFTでは一般的にTFTの動作速度がシリコン系のTFTに比べ遅い、という課題がある。これはチャネルを流れるキャリアの移動度が小さいことが原因であり、チャネル内でのキャリアの散乱が大きな原因の一つであることが知られている。キャリアの散乱を低減する為、低分子ではチャネルを形成する結晶の結晶粒を大きくし、チャネル中をキャリアが伝導する時に通過する結晶粒界の数を少なくすることが広く行なわれる。チャネルに単結晶を用いることは、粒界の影響を排除できる為、最も望ましい。高分子の場合、チャネルを流れるキャリアと平行方向に高分子をできる限り伸張させることにより、高分子内でのキャリア散乱を低減することが一般的である。
可塑性のある表示装置を実現するためには、画素を駆動するスイッチ用TFTに加え,周辺回路にも可塑性を持たせる必要がある。画素駆動回路に使用するTFTは1(V・s/cm)程度より大きなキャリア移動度を有するものが要求されるが、現状でこの要求を満たすことが実証されている有機TFTは、分子量の小さな有機分子をチャネルに用いたTFTのみである。例えば、非特許文献1では、有機分子ルブレン(rubrene)の単結晶をチャネルに用いた有機TFTで15(cm/V・s)のキャリア移動度が得られている。また、非特許文献2では、高純度化した有機分子ペンタセン(pentacene)の単結晶に対し、室温で35(cm/V・s)のキャリア移動度が報告されている。しかし、こうした高い移動度は単結晶試料に対してのものであり、原料有機物の生成や単結晶育成,TFTの作製に特別な注意を払って得られるものである。低分子をチャネルに用いる場合の一般的な方法である真空蒸着により形成された有機分子の薄膜結晶ではチャネルに単結晶を形成することは難しい。また、TFTの製造に真空装置を使う為、コストや量産性の面で不利である。
このように有機TFTでは、アプリケーション側から要求される性能と、生産面から要求されるコスト及び量産性を両立できないという課題を有する。即ち、TFTの性能を上げ易い低分子からなる有機TFTは製造に真空蒸着プロセスを用いることが一般的であり、製造面で不利である。一方、製造コストを抑え易い、高分子からなる有機TFTは、TFTの性能が著しく低く、限られた用途にしか適用することができない。
こうした課題を解決する手段として、低分子を溶媒に溶解し、塗布することによりチャネルの半導体層を形成する方法がある。低分子のTFTへの適用例として最も代表的な有機分子であるペンタセンについては、例えば、非特許文献3及び4では、ペンタセン分子の前駆体を合成し、溶媒に対する溶解性を上げた溶液を用いて薄膜を形成する技術について報告している。また、非特許文献5では、ペンタセン分子を直接溶媒に溶解して塗布により薄膜を形成する技術についての記述がある。更に非特許文献2及び6にもペンタセン分子を有機溶媒に溶解する手順についての記述がある。これらの技術により低分子有機薄膜を真空装置を使わずに塗布により成膜することが可能であり,要求される性能を低コストで実現できる可能性が開ける。
サイエンス誌、第303巻、第1644項(2004年)(Science, 303, 1644(2004)) アプライドフィジクスレタース誌、第84巻、第3061項(2004年)(Applied Physics Letters, 84, 3061(2004)) ジャーナルオブアプライドフィシクス誌、第79巻、第2136項(1996年)(Journal of Applied Physics, 79, 2136(1996)) ジャーナルオブアメリカンケミカルソサイアティ誌、第124巻、第8812項、(2002)(Journal of American Chemical Society, 124, 8812(2002)). シンセティックメタルス誌,第153巻,第1項(2005年)(Synthetic Metals, 153, 1(2005)) ジャパニーズジャーナルオブアプライドフィジクス誌,第43巻,第2B号,第L315項(2004)(Japanese Journal of Applied Physics, 43, L315(2004)) 日経エレクトロニクス2002年6月17日号、pp.67−78 特開2004-119479号公報 特開2004-119479号広報 特開2003−229579号公報 特開2003−133691号公報 特開2003−80694号公報
この課題を簡潔に述べると次の通りである。
図1(a)は本発明の実施例に係る電界効果トランジスタの平面図を示す。基板16上に撥液性領域14、その内部にソース151、ドレイン152が設けられ、その間にチャネル領域となるべき部分(親液性領域)12が設けられ、領域12に半導体有機分子を有する溶液を供給して乾燥することにより、チャネルを形成する。
この実施例では、凹部20が設けられている。
本願発明者らが検討したところ、この凹部20を設けない(ソース151と領域12との境界を直線状にする)場合、溶液の乾燥方向を制御できないことがわかった。
このため、形成されるチャネルの特性に素子間のばらつきが生じる。このため、TFTのデバイス特性、デバイス間の特性の均一性、ひいては信頼性を向上させることは困難であるという課題がある。
しかし、上記塗布技術をもって課題が全て解決されるわけではない。即ち、塗布によりTFTのチャネル半導体層を形成する場合、半導体が形成される領域をチャネルに限定する必要があるが、非特許文献3,4及び5に記載があるような従来の技術だけではこの必要性を満たすことは出来ない。半導体層形成領域を限定する方法として、例えば特許文献1にある様な親撥液パターンを利用する技術が応用できる。この技術を用いれば、溶液を滴下する表面に親撥液パターンを形成しておき、親液パターン内のみに溶液を閉じ込めて半導体層形成領域を限定することが出来るが、次のような課題を解消することは出来ない。即ち,滴下した溶液が親液パターン内に限定できたとしても、溶液が乾燥する方向を制御することができない。このため、乾燥後生成される半導体結晶は素子毎にランダムに配向する。このため、素子間の特性のばらつきをもたらす。場合によっては、例えば溶液の半導体濃度が低い場合など、半導体膜は親液パターン内の一部のみに形成され、その位置は素子間でランダムに分布してしまう可能性がある。これは滴下した溶液が親液パターン内のどこで乾燥を開始し、どちらの方向に乾燥が進行し、最終的にどの位置で乾燥するかを制御できないことに起因する。即ち,乾燥後に形成される有機半導体結晶膜の位置が素子毎にランダムに決まってしまうからである。このことは基板を加熱して乾燥速度を上げようとする場合や溶解度を上げる為に溶液を加熱する場合により顕著に現れる。更に,形成される半導体結晶の粒の大きさや配向を制御することができない。従って、TFTのデバイス特性、デバイス間の特性の均一性、ひいては信頼性を向上させることは困難である。
本発明はこうした問題点に鑑みてなされたものである。
本発明の実施例の概略を述べると次の通りである。
図1(a)に示すように、例えば、ソース151とチャネル領域となるべき部分(親液性領域)12との境界線上に、例えば、凹部20を設ける。これにより溶液の乾燥方向を制御する。すると、ドレイン152とチャネル領域となるべき部分(親液性領域)12との境界線上の側から先に乾燥が進み、図3(a)〜(e)に示すように乾燥は進行する。これにより、図1(a)に示すように、チャネルとなる結晶粒11はソース151とドレイン152との延在する方向に細長く配向する。これにより、従来技術の問題点を改善することが可能となる。
本発明の要旨の一つは次の通りである。
基板上にパターニングしたゲート電極が設けられ、前記基板上および前記ゲート電極上にゲート絶縁膜が設けられ、
前記ゲート絶縁膜上にソース電極およびドレイン電極が離間して設けられ、
前記ソース電極と前記ドレイン電極との間にはチャネルとなるべき領域を有し、
その領域と、前記ソース電極又は前記ドレイン電極のいずれか一方との第1の境界線は直線状であり、
前記その領域と、前記ドレイン電極又は前記ソース電極のいずれか一方との第2の境界線は非直線状であり、かつ、前記第2の境界線は連続的又は不連続的であって、かつ、その境界部分は複数個の凹部を有し、
前記その領域表面は他の領域よりも高い親水性を有し、前記その領域の周囲領域は前記その領域よりも高い撥水性を有する部材を準備し、
前記その領域に半導体有機分子を含有した溶液を供給し、前記溶液を乾燥することを特徴とする電界効果トランジスタの製造方法。
本発明は、半導体有機分子を溶解させた溶液を滴下する半導体層形成領域の一部のパターン形状に特徴を付与することにより上記問題点を改善しようとするものである。半導体層形成領域のパターンは表面に対する親撥液性や段差により付与される。この特徴は滴下した溶液の形状に影響を及ぼし,結果として溶液の乾燥開始及び終了位置を規定し,生成される半導体膜の結晶成長方向を制御する。その結果,特定の結晶方位がチャネルを流れるキャリアの伝導方向に配向した、若しくは,前記キャリア移動方向に結晶粒サイズが大きく成長したチャネル層を得ることが可能となる。
以下,本明細書において,表面の,液体に対する親液性・撥液性について言及する場合,これらの特性は次の様に限定するものとする。即ち,撥液性を有する表面とは,使用する液体の表面に対する接触角が概ね70度以上となる表面のこと,親液性を有する表面とは,同じく使用する液体の表面に対する接触角が概ね40度以下となる表面のこと,である。
パターンに付与する特徴は,例えば図1(a)に示す様にチャネル領域の一部に付加した矩形状の親液領域でよい。固体表面に滴下された液体は,固体と液体を合わせた系の自由エネルギーが最少になるような形状をとるため,親液領域に滴下された溶液は親液領域表面が高い表面エネルギーを持つことからこれを溶液で覆い,相対的に表面エネルギーの低い溶液の液面を表面に出すことにより系のエネルギーを下げる。即ち,溶液は親液領域を濡らす様に領域内に広がる。乾燥は液面全体で生じ溶液の体積は減少していくが,親液パターンに付加した矩形状の親液領域を濡らし続けた方がエネルギー的に得であるため,溶液は乾燥に伴い矩形状の親液領域の付加された側へ移動し,反対側の矩形状の親液領域が無い側から乾燥が進行する。即ち,矩形状の親液領域の位置で乾燥する方向を制御することができる。結晶は溶液と表面の界面が走査する方向に成長するため,前記走査方向に配向した結晶を成長させることができる。また,結晶粒もこの方向に成長する為,結晶粒サイズをこの方向に大きく成長させることができる。
パターンに付与する特徴は,ここでは図1を例として説明したため矩形状の親液領域としたが,必ずしも矩形である必要はなく,直線状のソース/ドレイン電極−チャネル境界の一部にチャネル面積を増加させるような変化を付与することにより付与前に有していた何らかのチャネル形状の対称性を低下せしめ,溶液−固体表面の自由エネルギーに影響を及ぼし上記のような効果を生ずるものであれば,図3(a)から(h)に示す様に三角形,円形の一部,波形,それらの組み合わせ,その他,どのような形状でも構わない。また,このような非直線的な変化を付与するのも図3(a)〜(d)の様にソース電極もしくはドレイン電極とチャネルの境界のどちらか一方ではなく,図3(e)〜(h)に示す様に両方の境界のどちらか一方だけに付与する方法もある。
付与する位置により,溶液が乾燥する方向を制御することが可能である。付与する非直線的形状の特徴的な大きさとしては,図2中Lに関してはチャネルの特徴的な大きさであるチャネル長Lに対し,概ね5〜10%程度であれば良い。10%以上でも溶液の乾燥方向制御に関し、特に問題はない。但し、トランジスタの性能に影響が出ない程度にとどめる必要がある。Lに関してはLとほぼ同程度の大きさであれば問題はない。後述する実施例においてはチャネル長L及びチャネル幅Wは夫々数100μm,数10μmであり,L及びLは凡そ数μmから数10μmの大きさとなる。
本発明の実施例によれば、ソース/ドレインとチャネルとなるべき領域との境界部分に上記凹部を設けることにより、複数のTFT素子に対する半導体有機分子溶液の乾燥を制御できる。その結果,溶液から成長する有機分子結晶薄膜を形成する結晶粒の成長方向や配向を制御することが出来る。これにより、チャネルを流れるキャリアの移動度を向上させることが出来,また素子間のばらつきを少なくし信頼性を向上することが可能となる。液体から半導体有機分子結晶を成長させる場合、結晶の配向や成長方向の制御を安価に実現するには、半導体有機分子を溶解させた溶液の乾燥過程を制御する必要があり、この目的を安価に達成するには基板上に付与したパターン(例えば、上記凹部)を用いることが最も現実的である。この方法により、塗布法やインクジェット法を始めとする印刷法を用いて安価且つ容易に、キャリア移動度の大きな有機TFTを同一基板上に複数形成することが出来る。
本発明によれば、有機TFTのキャリア移動度を従来よりも大きくすることができる。
(実施例1)
図1(a)は本発明の実施例1に係るTFTの構造を模視的に示す平面図である。図1(b)はそのA−A位置における断面を示す。
図1(a)において、15,15はソース/ドレイン電極である。11は半導体有機分子結晶薄膜であり、高配向した結晶粒から成り、TFTのチャネル領域12を形成する。14は撥液性の高い領域で、12のチャネル領域は有機半導体によるチャネルを形成する前の段階で、その表面は親液性(撥液性が低い)の状態である。本発明は、後述するように、撥液性領域14で囲われた領域内の親液性領域12のパターンを利用して、親液性領域12に供給された半導体有機分子溶液の乾燥方向を規定し、成長する結晶の配向・結晶粒サイズを制御するものである。
図1(b)において、16は基板であり、その上面にゲート電極13が形成された後、絶縁膜17が形成される。絶縁膜17上に、図1(a)で説明した撥液性領域14および親液性領域12を形成する。この親液性領域12は、ゲート電極13と対応する位置になるよう自己整合的に位置合わせがなされる。チャネル領域表面の親液性を利用して、チャネル12に配向した半導体有機分子薄膜を形成した後、ソース/ドレイン電極15,15を形成する。ここで述べた処理手順については、後で、より具体的に説明する。
本発明では、ソース領域15又はドレイン電極15のいずれか一方と、チャネルとなるべき領域(親液領域)12との境界の少なくとも一部に、図1(a)に示すような凹部20を設ける点に特徴がある。図1(a)では凹部の平面形状は矩形(四角形)であるが,平面形状は矩形に限らず三角形や半円形、四角形(正方形、長方形を含む。)、又は波形などのいずれか少なくとも一つを用いることができる。
本実施例の場合、ソース領域15と親液領域12との境界(線)形状と、ドレイン電極15と親液領域12との境界(線)形状とが異なる形状であることが重要である。このように親液領域12の外周形状が単純な矩形形状ではなく、外周の一部に、例えば、凹部を設けることにより、親液領域内に滴下された液体の分布に対する安定性にも同様な異方性が生じ、乾燥過程でそのような分布を実現するよう液体の移動が生じる。結果として乾燥方向の異方性及び乾燥開始及び終了位置を規則的に決めることが出来る。
なお、上述の通り、親液領域内の溶液の乾燥方向、乾燥開始及び終了位置を制御できることが可能であれば、凹部の形状は上述の通り、任意の形状で良い。
図3(a)−(e)は、本発明における半導体有機分子を含む溶液の異方的な乾燥過程および高配向結晶の成長過程を説明する図である。ここで異方的とは、等方的に対する意味の単語である。溶液の乾燥方向が等方的ではなく、あるいは無秩序ではなくて、制御された状態をいう。
図3(a)に示すように、TFTパターンを形成するための親液性領域19を撥液性領域14で囲んだ部材を準備する。親液性領域19の両端にはソース電極部/ドレイン電極部が形成されているおり、その間にチャネル12が形成される。ソース/ドレイン電極表面も撥液性を付与されていることが望ましい。電極表面への撥液性の付与は,例えば電極に選択的に吸着する撥液性単分子層の形成により付与することができる。具体的には金,銀,プラチナ等を電極として用いることにより,これらの金属に選択的に吸着するチオールを末端に持つ種々の分子を用いることができる。
図3(b)に示すように、この親液性領域19に、吐出機構を使用して、半導体有機分子を溶解させた溶液23を供給する。基板は供給した溶液が親液性領域からはみ出ない様,水平に保つことが望ましい。部材を水平に保持することにより、この親液性領域19表面も水平となるように、部材を製造することが望ましい。吐出機構としては、例えばスポイトやマイクロピペットの様な先端に細い径の穴の開いたものや、金属製の針を用いたディスペンサー、インクジェットプリンタのインク吐出ヘッド等で良い。吐出機構には吐出位置を制御する機構及び吐出する溶液の吐出量を制御する機構があることが望ましい。使用する溶媒、撥液領域と親液性領域の撥液性の差によっては、吐出機構を用いず、基板全体を溶液の中に浸すことにより溶液を基板上に供給することも可能である。供給された溶液23は、親液性領域19の周辺部が撥液性で囲まれているため、親液性領域19内に留まる。撥液性領域14、親液性領域19の形成は公知の方法によれば良い。例えば撥液性を有する有機分子溶液を全面に塗布した後,所望のパターンを有するマスクを用いて紫外線照射することにより,照射領域のみ撥液性有機分子を分解し,パターニングすることができる。また,特許文献2にあるように,撥液性溶液を吐出機構により塗布して撥液パターンを形成する方法などがある。親撥液パターニングに加え、親液性領域19が周辺部に対して低くなるように段差を設けるとともに、周辺部を撥液性領域に加工するのが良い。
親液性領域19に供給された溶液23の乾燥は液体と気体が接する面全体で生じるが、図3(c)に示すように凹部の無い側から液量が減り、凹部を付加した側に残る液体が相対的に多くなる。これは、親液領域表面と液体からなる系の自由エネルギーを最少にするよう溶液が分布を変え、凹部のある方に移動することによる。凹部の無い、より対称性の高い形状を持つ親液領域の場合、液体の移動はエネルギーの利得に変化をもたらさないため、液体は乾燥過程で不特定の方向へ移動し,乾燥の始まる位置は不規則的に決まる。一方、凹部がある場合はこの領域を濡らした方が自由エネルギーの利得が大きい為、残存する液体は自ずと凹部のある方へと移動し、乾燥は凹部の無いほうから始まることになる。従って、乾燥の方向及び乾燥の開始と終点を安定に制御できる。溶液の乾燥により半導体有機分子の結晶が成長するため、結晶は凹部の無い方から凹部のある方に向かって成長する。乾燥が親液パターンの一方から進行し、自ずと他方へ到達する様、チャネルのいずれかの場所に凹部を配置することが必要である。
図3(d)に示すように、溶液23がチャネルの一方からもう一方へ向かい乾燥した結果、チャネル12には溶液23に溶解していた半導体有機分子11が、溶液の乾燥の進行方向に並行に配向されて成長する。即ち、チャネル12の長手方向(ソースとドレインとを結ぶ方向)に結晶粒径がより大きく成長した,ひいてはその方向に特定の結晶方位が揃った半導体有機分子結晶11を配置することができる。
(実施例2)
本実施例では可塑性を有する材料を用い、リソグラフィーに依らない、印刷や塗布などの方法で本発明のTFTを構成する方法について説明する。図4(a)−(f)は構成方法を具体的に説明する図である。図4(a), (b), (d)および(f)の左側の各図は右側の図のB−B’ 断面を示す。
図4(a)に示す様に、プラスチック基板61上に導電性インクを使用して図1に示すパターンのゲート電極62を印刷する。これを焼成し金属電極62を形成するが、基板にプラスチックを用いている為、その軟化温度に注意しなければならない。実施例2では、基板61に厚さ100μmの高耐熱高透明性ポリイミドシートを用いており、焼成温度は250℃程度まで上げられる。そのため、導電性インクに銀超微粒子分散水溶液を用いた場合に必要な焼成温度の200℃には十分耐えることができる。
基板61及びゲート電極62の上にポリメチルメタクリレート(PMMA)をスピン塗布し十分乾燥させ、ゲート絶縁膜63を形成する。ここではホットプレートを用い100度で10分乾燥を行った。更に,感光性薄膜64を形成する。実施例2ではポジレジストをスピン塗布し膜厚100nmの膜を得た。
次に、ソース/ドレイン電極を形成する為に撥液パターンを形成する。撥液膜としてパーフロロオクタンで0.1wt%まで希釈したフッ化アルキル系シランカップリング剤(ダイキン工業株式会社製。商品名はオプツール。)をスピン塗布し,図4(b)断面図に上向きの矢印で示すように、水銀ランプで紫外線をプラスチック基板61の面から照射する。実施例2で使用した感光性塗布膜の感光に必要な紫外線は波長365nmのi線なので、積層したゲート絶縁膜63(高分子膜−ポリメチルメタクリレート(PMMA)膜)へのダメージを避ける為、300nm以下の波長の紫外線はフィルタによりカットして照射することが望ましい。ゲート電極部には金属電極膜62が既に形成されている為、照射された紫外線はチャネル12に対応する領域を透過することが出来ず、ゲート電極部の撥水領域14に対応する領域及びソース/ドレイン電極部のみ感光性薄膜が感光する。30秒程度の照射後、感光性薄膜を現像することによりゲート電極部の撥水領域14に対応する領域とソース/ドレイン電極部の感光性薄膜64が除去され,その領域の撥水膜がリフトオフされる。こうしてチャネルに相当する領域に撥水膜65が形成される(図4(c))。ゲート電極と同様に導電性インクを用いてソース/ドレイン電極となる金属膜15,15を形成する(図6(d))。上記と同様にフッ化アルキル系シランカップリング剤をスピン塗布して撥液膜67を形成する(図6(d))。感光性薄膜の溶剤を用いてレジスト64を除去することによりチャネル領域の撥水膜65がリフトオフされ、図6(e)の様にチャネル以外の領域,即ち、ソース/ドレイン電極部に対応する領域67のみが撥液性を発現する。本実施例では感光性薄膜溶剤としてアセトンを用いた。
次にチャネルを形成する為、半導体有機分子を塗布する。ノズルの位置制御機構、溶液の吐出量制御機構、及び溶液の加熱機構の付いた吐出機を用い、窒素雰囲気下でチャネルに半導体有機分子の溶液を供給する。実施例2では非特許文献5にあるように溶媒にトリクロロベンゼンを用い、ペンタセンを0.1wt%分散後、200℃に加熱して溶解させたものを溶液として用いる。この溶液をノズルを通しておよそ3μリットル供給する。溶液の急激な温度低下による溶液中での結晶成長を防ぐ為、基板は170℃程度に加熱すると良い。供給された溶液はチャネルに設けた凹部のある側に向かって異方的に乾燥し、図4(f)の上面図(図4(f)の右側の図)中に示す様に前記方向に配向した半導体有機分子結晶薄膜68が形成される。こうして親水性の領域では半導体有機分子の層68が形成され、可塑性を有するTFTを、リソグラフィーを用いない、印刷・塗布等の安価な方法で構成できた。尚、半導体有機分子結晶膜形成後は、半導体層の酸化を防止する為、保護膜を形成するまで窒素ガスや不活性ガス雰囲気下に置くか、酸素含有気体中では可視光より短い波長の光を照射しない状態で保管することが望ましい。
実施例2では裏面露光を用いることによりゲート電極とチャネル及びソース/ドレイン電極を自己整合的に位置合わせすることが出来る。
実施例2において、基板にポリイミド、絶縁膜にPMMAを用いたが、これ以外にも基板にポリフェニルビニルを始めとする可塑性の各種プラスチック基板を、絶縁膜にもポリイミド、ポリビニルフェノール等を用いても何ら問題はない。また、可塑性を必要としない場合には、基板に無機の絶縁膜を用いることにより、印刷・塗布等の作製プロセスの選択肢が増加する利点を享受することができる。ゲート電極を形成した後、スピンオングラス(SOG)により絶縁膜を形成し、ポジレジストをスピンコートし水銀ランプを用いて裏面から紫外線を照射する。ゲート電極により遮光された領域以外のレジストは現像により溶解・除去されるため、レジストパターンはゲート電極と同じパターンとなる。この状態でフッ化アルキル系シランカップリング剤をスピン塗布する。続いて、アセトン等を用いてレジストを除去することによりフッ化アルキル系シランカップリング剤をリフトオフし、所望の撥液パターンを得る。この方法ではSOGの焼成に450℃程度の熱処理が必要であること、レジストの除去に有機溶媒を使うことから、基板その他に有機材料を用いている場合には使用することが出来ない。この方法は製造プロセスの手順数が少なくなることや、撥液膜形成の為に金属を必要としないという利点を有する。
(その他の実施例)
図1(b)では、チャネル12を構成する親液パターンに付加した突出部がソース/ドレイン電極の片側にのみ形成されている為、半導体有機分子結晶の配向方向はソース/ドレイン電極を結ぶ方向を向くが、本発明はそれに限るものではない。例えば付加する突出部をソースとドレイン電極の両側の上側若しくは下側どちらか一端に形成することにより、キャリアがチャネル中を流れる方向に対して垂直な方向を結晶の主配向方向とすることができる。同様にして、チャネル中のキャリア伝導方向に対して任意の方向に主配向面を有する結晶を成長させることが可能である。一般に結晶成長は容易成長軸方向に優先的に成長する傾向を持つため、溶液から成長する結晶粒も容易配向軸方向に成長する。このため、容易成長軸とキャリア移動度が最大になる結晶方位が一致しない場合、本実施例に記載する方法でキャリア移動度が最大になる結晶方位がソース/ドレインを結ぶ方向に一致するよう容易成長軸を制御することが出来る。
凹部(突出部)の形状は図1に示した様な矩形に限る必要は無い。親液性領域に供給された溶液が凹部を終点とした異方的乾燥をもたらすようなパターンであれば良い。このためには矩形以外に例えば三角形や半円、その他不規則な形状であっても目的は達せられる。
また、基板上に形成されたチャネルに対応する領域を周辺部より低く形成するとともに周辺部を撥液性領域とし、基板上に有機分子を含む溶液を供給し、チャネル部の一部に付加された突出部で制御される方向に前記供給された溶液を異方的に乾燥させ、前記溶液中の前記有機分子を前記チャネルに対応する領域に配向させて成長させるものとしても良い。
また、半導体有機分子溶液の供給は、上述したマイクロピペットに代表されるノズルによる方法に限らず、例えば特許文献3、特許文献4あるいは特許文献5に開示されるようなインクジェットプリンタを用いた方法が適用可能である。また、電極や配線を形成する方法として、例えば非特許文献7に記載されているような、インクジェット、メッキ、印刷などの所謂直接描画法を用いて製造する方法が近年活発に研究されているが、これらの技術と本発明による技術を組み合わせることにより、従来のフォトリソグラフィーを用いる方法に比べて電子素子をはじめとする電気回路を安価に形成できる利点が期待できる。
実施例2では、撥液膜材料としてフッ化アルキル系シランカップリング剤を用いたが、少なくとも一部にフッ素基で終端された炭素鎖を有する撥液性分子であれば他の材料でもよく、例えば特開2001−278874号公報に開示される、側鎖にフッ素置換基を持つパーフルオロオキセタン等のオキセタン誘導体でもよい。この他、フッ素系表面活性剤によらない撥液膜も用いることが出来る。この場合、選択肢の増加という利点をもたらすが、半導体有機分子溶液に対して撥液性は低下する傾向がある。また、実施例2では、ソース/ドレイン電極を形成した後、前記ソース/ドレイン電極上に撥液膜としてフッ化アルキル系シランカップリング剤を塗布したが、ソース/ドレイン電極形成に金超微粒子分散水溶液を用いて電極を金で形成することにより、撥液膜として末端にチオール基を有するチオール系撥液膜を用いることが出来る。この場合、ソース/ドレイン電極とチャネル半導体膜の間の接触抵抗を低く抑えることが出来るという利点がある。
(応用例)
本発明の実施例に係るTFTを駆動回路に用いたアクディブマトリックス型表示素子の画素ユニット作製例を示す。
図5Aは本発明のTFTを駆動回路に用いた場合の、3×3の画素ユニットに対するアクディブマトリックス型表示素子駆動回路の等価回路図である。
616は走査線駆動回路で走査線614に所定の周期で信号を与える。617はデータ線駆動回路でデータ線615に画像データ信号を与える。611は、これらの回路で選択的に駆動される画素ユニットである。各画素ユニット611は、画素613及び画素選択TFT612及び関係する配線から構成されている。本実施例では液晶駆動用アクティブマトリクス型表示素子駆動回路を例として挙げる為、画素613は等価的にキャパシタンスとして表されている。より画素数の多いディスプレイの場合でも、アクティブマトリクス型であるため、画素ユニットを増やすだけでよい。
図5Bは、図5Aの具体的な構成例を示す図である。各画素ユニットの作製方法は実施例2に記載した方法と同様である。以下、概要を説明する。
まず、ポリイミドシート基板に走査線614のパターンを有する金属配線を印刷成形する。配線幅は50μmとする。走査線614は画素選択TFT612のゲート電極も兼ねる。図5Bでは各画素の周囲を走査線614が取り囲む配置になっており、各画素間は616に示す部分で接続されている。走査線614形成後、PMMAにより絶縁膜を形成し、画素選択TFT612のチャネル形成に先立ちデータ線615の配線パターンを作製する。
応用例では感光性薄膜としてi線感光型撥液膜を塗布する。この状態で裏面からi線を照射することにより走査線パターン上のみを撥液性とすることが出来る。走査機構及び加熱機構、滴下量調整機能の付いた吐出機で導電性インクを塗布しデータ線615のパターンを形成する。導電性インクとしては金微粒子分散水溶液を用いる。この時、616に示す領域で走査線がデータ線パターンを横切っているが、616部の走査線幅をデータ線幅に対して狭く設計しておくことにより、616部の走査線上に塗布した導電性インクは途切れずに連続した直線を形成する。引き続いて画素に対応する領域613に前記導電性インクを供給し、画素対向電極を形成する。ここで表面、即ち基板と反対側からi線を照射し走査線上のi線感光型撥液膜を除去する。末端にチオール基を有するチオール系撥液SAM膜に基板を浸漬し、データ線615及び画素対向電極613の金薄膜上にチオール系撥液膜を形成する。実施例2に示す方法と同様にして半導体有機分子薄膜を形成することにより画素選択TFT612が形成できる。本応用例においても裏面露光を用いてゲート電極及びチャネル、ソース/ドレイン電極を自己整合的に配置することができる。
最上層にポリイミドを塗布・焼成することにより保護膜を形成できる。その後、公知の方法により画素領域に液晶膜を形成後、ITO塗料等を用いてITO膜を形成して上部電極とすれば、画素及びその駆動回路を形成することができる。これに図5Aに示す様に走査線駆動回路616、データ線駆動回路617を適宜構成すればアクティブマトリクス型表示素子を構成できる。
本応用例においては絶縁膜形成にPMMA、データ線616の形成に導電性インクを用いるなど、印刷や塗布による製法を用いたため、フォトリソグラフィー法に比べ、製造コストの大幅な低減及び製造ステップの大幅な削減が可能である。印刷・塗布法を用いる場合、各配線パターンの位置合わせ誤差はリソグラフィー法に比べ大きくなってしまうが、画像素子制御回路に要求される位置合わせ誤差は、論理回路などに求められる位置合わせ誤差に比べ要求が大分緩和される為、インクジェットでの位置合わせ誤差の30μm程度であれば問題はない。印刷・塗布製法の代わりに通常の半導体素子作製工程で用いられる真空中での成膜法を用いることができることは言うまでもない。通常の半導体素子作製工程を用いることにより、各配線パターンの位置合わせが精密に行える利点がある。
本発明の実施例によれば、チャネルを形成する半導体有機分子の結晶を必要な方向に高配向させることができるので、キャリア移動度の大きなTFTを製造することが可能である。また、本発明ではチャネルの形成に液体を利用するもので、塗布法やインクジェット法により製造可能であることから、容易且つ安価にTFTを製造可能である。
本発明の実施例によれば、可塑性を有する基板を用い上記の塗布・印刷技術を適用することによりフレキシブルな表示装置駆動回路を形成できるようになることが期待される。
本発明の実施例によれば、チャネルを構成する半導体有機分子薄膜が高配向した高性能の有機TFTが提供される。
(a)は本発明の実施例により形成されるTFTの典型的な構造を示す平面図、(b)はそのA−A位置において矢印方向に見た断面図である。 (a)−(h)は本発明の実施例により形成されるTFTのソース/ドレイン電極とチャネル境界に付与される非直線的形状の例を模式的に示す図である。 (a)−(e)は、本発明の実施例における半導体有機分子溶液の異方的乾燥を自発的に生じさせることにより、高配向した半導体有機分子結晶薄膜が溶液から成長する過程を模式的に示す図である。 (a)−(f)は、本発明の実施例による印刷・塗布法を用いてTFTを形成具体例を示す図である。 本発明の実施例のTFTを駆動回路に用いた3×3の画素ユニットのアクディブマトリックス型表示素子の等価回路図である。 図5Aの画素ユニットの具体的な構成例を示す図である。
符号の説明
11…半導体有機分子結晶薄膜、12…チャネル、13…ゲート電極、14…撥液領域、15…ソース/ドレイン電極、16…基板、17…絶縁膜、20…親液領域の吐出部,23…半導体有機分子溶液、61…基板,62…ゲート電極,63…ゲート絶縁膜,64…感光性薄膜,65…撥液膜,67…撥液膜,68…半導体有機分子薄膜,611…画素ユニット、612…画素選択TFT、613…画素(キャパシタンス)、614…走査線、615…データ線、616…走査線駆動回路、617…データ線駆動回路。

Claims (19)

  1. 基板上にパターニングしたゲート電極が設けられ、前記基板上および前記ゲート電極上にゲート絶縁膜が設けられ、
    前記ゲート絶縁膜上にソース電極およびドレイン電極が離間して設けられ、
    前記ソース電極と前記ドレイン電極との間にはチャネルとなるべき領域を有し、
    その領域と、前記ソース電極又は前記ドレイン電極のいずれか一方との第1の境界線は直線状であり、
    前記その領域と、前記ドレイン電極又は前記ソース電極のいずれか一方との第2の境界線は非直線状であり、かつ、前記第2の境界線は連続的又は不連続的であって、かつ、その境界部分は複数個の凹部を有し、
    前記その領域表面は他の領域よりも高い親水性を有し、前記その領域の周囲領域は前記その領域よりも高い撥水性を有する部材を準備し、
    前記その領域に半導体有機分子を含有した溶液を供給し、前記溶液を乾燥することを特徴とする電界効果トランジスタの製造方法。
  2. 前記凹部の幾何学的形状は、四角形、三角形、半円形又は波形のいずれか少なくとも一つを有することを特徴とする請求項1記載の電界効果トランジスタの製造方法。
  3. 前記チャネルとなるべき領域内の前記溶液が前記第1の境界線側から先に乾燥させることに前記凹部は寄与することを有することを特徴とする請求項1記載の電界効果トランジスタの製造方法。
  4. 前記部材を容器内の前記溶液に浸し、その後、前記部材を前記容器から出す工程を有することを特徴とする請求項1記載の電界効果トランジスタの製造方法。
  5. 前記チャネルとなるべき領域内の前記溶液が乾燥して結晶粒となることにより、前記結晶粒がチャネルを構成することを特徴とする請求項1記載の電界効果トランジスタの製造方法。
  6. 前記チャネルとなるべき領域表面は平面的にみて、前記ソース電極および前記ドレイン電極を含む固体で囲むように形成され、前記領域表面はその周辺部に比べて親液性が相対的に高く、前記周辺部は前記領域表面に比べて撥液性が相対的に高いことを特徴とする請求項1記載の電界効果トランジスタの製造方法。
  7. 前記チャネルとなるべき領域表面は平面的にみて、前記ソース電極および前記ドレイン電極を含む周辺領域よりも低い位置にあることを特徴とする請求項1記載の電界効果トランジスタの製造方法。
  8. 基板上にゲート電極が設けられ、前記基板上および前記ゲート電極上にゲート絶縁膜が設けられ、
    前記ゲート絶縁膜上にソース電極およびドレイン電極が離間して設けられ、
    前記ソース電極と前記ドレイン電極との間にはチャネルとなるべき領域を有し、
    その領域と、前記ソース電極との第1の境界線は、第1の直線状の部分と第1の非直線状の部分を有し、
    前記その領域と、前記ドレイン電極との第2の境界線は、第2の直線状の部分と第2の非直線状の部分を有し、
    前記第1および第2の境界線の前記第1および第2の非直線状の部分は連続的又は不連続的であって、かつ、その境界部分は複数個の凹部を有し、
    前記その領域の前記第1および第2の境界線に対して平行方向の前記その領域の中心線に対して、前記第1および第2の非直線状の部分はほぼ対称な位置にあり、
    前記その領域表面は他の領域よりも高い親水性を有し、前記その領域の周囲領域は前記その領域よりも高い撥水性を有する部材を準備し、
    前記その領域に半導体有機分子を含有した溶液を供給し、前記溶液を乾燥することを特徴とする電界効果トランジスタの製造方法。
  9. 前記凹部の幾何学的形状は、四角形、三角形、半円形又は波形のいずれか少なくとも一つを有することを特徴とする請求項8記載の電界効果トランジスタの製造方法。
  10. 前記チャネルとなるべき領域内の前記溶液が前記第1の境界線側から先に乾燥させることに前記凹部は寄与することを有することを特徴とする請求項8記載の電界効果トランジスタの製造方法。
  11. 前記部材を容器内の前記溶液に浸し、その後、前記部材を前記容器から出す工程を有することを特徴とする請求項8記載の電界効果トランジスタの製造方法。
  12. 前記チャネルとなるべき領域内の前記溶液が乾燥して結晶粒となることにより、前記結晶粒がチャネルを構成することを特徴とする請求項8記載の電界効果トランジスタの製造方法。
  13. 前記チャネルとなるべき領域表面は平面的にみて、前記ソース電極および前記ドレイン電極を含む固体で囲むように形成され、前記領域表面はその周辺部に比べて親液性が相対的に高く、前記周辺部は前記領域表面に比べて撥液性が相対的に高いことを特徴とする請求項8記載の電界効果トランジスタの製造方法。
  14. 前記チャネルとなるべき領域表面は平面的にみて、前記ソース電極および前記ドレイン電極を含む周辺領域よりも低い位置にあることを特徴とする請求項8記載の電界効果トランジスタの製造方法。
  15. 前記第1の境界線上には、第1の直線状の部分と第1の非直線状の部分とが一つずつあり、前記第2の境界線上には、第2の直線状の部分と第2の非直線状の部分とが一つずつあることを特徴とする請求項8記載の電界効果トランジスタの製造方法。
  16. 基板上にゲート電極を有し、
    前記基板上および前記ゲート電極上にゲート絶縁膜を有し、
    前記ゲート絶縁膜上に互いに離間したソース電極およびドレイン電極を有し、
    前記ソース電極と前記ドレイン電極との間にはチャネルとなるべき領域を有し、
    その領域と、前記ソース電極又は前記ドレイン電極のいずれか一方との第1の境界線は直線状であり、
    前記その領域と、前記ドレイン電極又は前記ソース電極のいずれか一方との第2の境界線は非直線状であり、かつ、前記第2の境界線は連続的又は不連続的であって、かつ、その境界部分は複数個の凹部を有し、
    前記その領域表面は他の領域よりも高い親水性を有し、前記その領域の周囲領域は前記その領域よりも高い撥水性を有する部材を有し、
    前記その領域上に半導体有機分子を有するチャネルを有することを特徴とする電界効果トランジスタ。
  17. 前記凹部の幾何学的形状は、四角形、三角形、半円形又は波形のいずれか少なくとも一つを有することを特徴とする請求項16記載の電界効果トランジスタ。
  18. 前記チャネルとなるべき領域表面は平面的にみて、前記ソース電極および前記ドレイン電極を含む固体で囲むように設けられ、前記領域表面はその周辺部に比べて親液性が相対的に高く、前記周辺部は前記領域表面に比べて撥液性が相対的に高いことを特徴とする請求項16記載の電界効果トランジスタ。
  19. 前記チャネルとなるべき領域表面は平面的にみて、前記ソース電極および前記ドレイン電極を含む周辺領域よりも低い位置にあることを特徴とする請求項16記載の電界効果トランジスタ。
JP2006121540A 2006-04-26 2006-04-26 電界効果トランジスタ及びその製造方法 Expired - Fee Related JP4961819B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006121540A JP4961819B2 (ja) 2006-04-26 2006-04-26 電界効果トランジスタ及びその製造方法
KR1020070018469A KR101296503B1 (ko) 2006-04-26 2007-02-23 전계 효과 트랜지스터 및 그 제조 방법
TW096106823A TW200805723A (en) 2006-04-26 2007-02-27 Field effect transistor and method of fabricating the same
CNB2007100848218A CN100559625C (zh) 2006-04-26 2007-02-27 场效应晶体管及其制造方法
US11/733,794 US7772622B2 (en) 2006-04-26 2007-04-11 Field effect transistor and manufacturing method thereof
EP07007441.4A EP1850404B1 (en) 2006-04-26 2007-04-11 Field effect transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006121540A JP4961819B2 (ja) 2006-04-26 2006-04-26 電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007294704A JP2007294704A (ja) 2007-11-08
JP4961819B2 true JP4961819B2 (ja) 2012-06-27

Family

ID=38254922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006121540A Expired - Fee Related JP4961819B2 (ja) 2006-04-26 2006-04-26 電界効果トランジスタ及びその製造方法

Country Status (6)

Country Link
US (1) US7772622B2 (ja)
EP (1) EP1850404B1 (ja)
JP (1) JP4961819B2 (ja)
KR (1) KR101296503B1 (ja)
CN (1) CN100559625C (ja)
TW (1) TW200805723A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296289B2 (en) 2018-06-01 2022-04-05 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same and thin film transistor panel and electronic device

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731738B1 (ko) * 2005-03-30 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터, 평판표시장치 및 그 제조방법
JP5103957B2 (ja) * 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
US7888169B2 (en) * 2007-12-26 2011-02-15 Organicid, Inc. Organic semiconductor device and method of manufacturing the same
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2009302441A (ja) * 2008-06-17 2009-12-24 Konica Minolta Holdings Inc 有機tft
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
GB2469507B (en) * 2009-04-16 2011-05-04 Cambridge Display Tech Ltd Organic thin film transistors
JP5397921B2 (ja) * 2009-10-02 2014-01-22 国立大学法人大阪大学 有機半導体膜の製造方法
US7948016B1 (en) * 2009-11-03 2011-05-24 3M Innovative Properties Company Off-center deposition of organic semiconductor in an organic semiconductor device
FR2956669A1 (fr) * 2010-02-23 2011-08-26 Commissariat Energie Atomique Procede de cristallisation de materiaux
KR101668097B1 (ko) 2010-03-12 2016-10-24 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법
KR20130110151A (ko) * 2010-08-23 2013-10-08 소니 주식회사 유기 박막의 형성 방법 및 형성 장치, 및 유기 디바이스의 제조 방법
GB2490165A (en) * 2011-04-21 2012-10-24 Cpi Innovation Services Ltd Organic thin film transistor with crystal grain variation compensated by shape of source and drain electrodes
JP5741832B2 (ja) * 2011-04-27 2015-07-01 大日本印刷株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
FR2974945B1 (fr) * 2011-05-04 2013-06-28 Commissariat Energie Atomique Procede de cristallisation orientee de materiaux
CN103503124B (zh) 2011-06-21 2016-06-01 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件及其制造方法、以及有机el显示装置
WO2012176231A1 (ja) 2011-06-21 2012-12-27 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機el表示素子、および有機el表示装置
JP5950251B2 (ja) * 2011-09-09 2016-07-13 国立研究開発法人物質・材料研究機構 有機半導体単結晶形成方法
CN103907178A (zh) * 2011-11-04 2014-07-02 索尼公司 有机半导体元件的制造方法、有机半导体元件、有机单晶体薄膜的成长方法、有机单晶体薄膜、电子设备及有机单晶体薄膜组
JP2013098487A (ja) * 2011-11-04 2013-05-20 Sony Corp 有機半導体素子の製造方法、有機半導体素子および電子機器
JPWO2013073086A1 (ja) 2011-11-14 2015-04-02 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
WO2013073089A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
WO2013073088A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
WO2013073090A1 (ja) * 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機el表示素子、および有機el表示装置
JP5868757B2 (ja) * 2012-03-28 2016-02-24 株式会社東芝 薄膜トランジスタとその製造方法及び表示装置
JP6263118B2 (ja) 2012-06-12 2018-01-17 株式会社ダイセル 有機トランジスタ製造用溶剤又は溶剤組成物
CN102881828A (zh) * 2012-10-10 2013-01-16 上海交通大学 一种短沟道有机薄膜晶体管的制备方法
CN104737279B (zh) * 2012-10-19 2017-07-04 株式会社尼康 薄膜形成装置及薄膜形成方法
JP6229924B2 (ja) * 2013-04-26 2017-11-15 国立研究開発法人物質・材料研究機構 大面積ドメイン有機半導体結晶膜の作成方法及び大面積ドメイン有機半導体結晶膜
JP6259390B2 (ja) * 2014-12-11 2018-01-10 富士フイルム株式会社 有機トランジスタの製造方法、有機トランジスタ
CN106356453B (zh) * 2016-09-29 2018-12-21 合肥工业大学 一种基于非对称结构的有机半导体薄膜取向制备方法和表征方法
CN108305938B (zh) * 2017-01-12 2020-03-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109698192B (zh) * 2017-10-23 2021-01-22 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN108417715A (zh) * 2018-03-05 2018-08-17 长春工业大学 一种结晶性溶剂调控的结晶性有机薄膜晶体管的制备方法
CN110310964B (zh) * 2018-03-27 2021-11-16 北京赛特超润界面科技有限公司 一种可控图案化电学器件的制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322738B2 (ja) * 1993-12-08 2002-09-09 株式会社半導体エネルギー研究所 半導体装置及び集積回路ならびに表示装置
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2001278874A (ja) 2000-03-31 2001-10-10 Daikin Ind Ltd フッ素化オキセタン誘導体及びその製造法
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列
JP2003133691A (ja) 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003229579A (ja) 2001-11-28 2003-08-15 Konica Corp 電界効果トランジスタ及びその製造方法
WO2004027889A1 (ja) * 2002-09-19 2004-04-01 Daikin Industries, Ltd. パターン表面をテンプレートとして用いる材料とその製法
JP4340428B2 (ja) 2002-09-20 2009-10-07 国立大学法人京都大学 半導体装置およびその製造方法
JP3821079B2 (ja) 2002-09-24 2006-09-13 セイコーエプソン株式会社 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器並びに非接触型カード媒体
JP2004158530A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Ind Co Ltd 導電性有機分子薄膜を有する素子
JP4400138B2 (ja) * 2003-08-08 2010-01-20 セイコーエプソン株式会社 配線パターンの形成方法
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ,表示装置、およびその製造方法
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
KR100731738B1 (ko) * 2005-03-30 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터, 평판표시장치 및 그 제조방법
JP4996846B2 (ja) * 2005-11-22 2012-08-08 株式会社日立製作所 電界効果トランジスタ及びその製造方法
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
KR101264723B1 (ko) * 2007-10-29 2013-05-15 엘지디스플레이 주식회사 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296289B2 (en) 2018-06-01 2022-04-05 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same and thin film transistor panel and electronic device

Also Published As

Publication number Publication date
CN101064362A (zh) 2007-10-31
EP1850404A3 (en) 2012-09-19
CN100559625C (zh) 2009-11-11
TWI364124B (ja) 2012-05-11
JP2007294704A (ja) 2007-11-08
TW200805723A (en) 2008-01-16
KR101296503B1 (ko) 2013-08-13
US20070252229A1 (en) 2007-11-01
KR20070105840A (ko) 2007-10-31
EP1850404A2 (en) 2007-10-31
US7772622B2 (en) 2010-08-10
EP1850404B1 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
JP4961819B2 (ja) 電界効果トランジスタ及びその製造方法
JP4996846B2 (ja) 電界効果トランジスタ及びその製造方法
JP4865999B2 (ja) 電界効果トランジスタの作製方法
JP4149507B2 (ja) 電子回路構成部材のマウント方法およびマウント装置
JP4163250B2 (ja) 異方性形状部材のマウント方法
WO2014176845A1 (zh) 有机薄膜的喷墨打印方法
JP2005310962A (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
US7960718B2 (en) Printable thin-film transistor for flexible electronics
US8329504B2 (en) Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
JP4539032B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP4816209B2 (ja) 膜パターン形成方法及びデバイスの製造方法
JP5453793B2 (ja) 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP2008010454A (ja) 金属配線形成方法
JP2008010455A (ja) 金属配線形成方法
JP2005093691A (ja) 薄膜パターンの形成方法及び電気光学装置及び電子機器
JP6202714B2 (ja) 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法
JP2008258206A (ja) 有機半導体素子の製造方法
JP2008010456A (ja) 金属配線形成方法及び焼成炉
JP2006287069A (ja) 半導体装置の製造方法、および電子機器の製造方法
JP2008284459A (ja) 溶液塗布用パターン製膜用マスクとその製造方法、パターン膜の製造方法、有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees