JP4951632B2 - 集積回路を製造する方法 - Google Patents

Description

本発明は、集積回路を製造する方法であって、
第１面および第２面を有する半導体ウエハを設ける工程と、
第１面の領域の少なくとも一つの規定されたウエハ部の下方にウエハキャビティを生成する工程と、
規定されたウエハ部に回路構造を生成する工程と、
半導体ウエハから規定されたウエハ部を解除する工程であって、ウエハ部は、ウェブ状接続部を経てのみ残りの半導体ウエハ上に保持されるようにして、１工程シーケンスで解放され、かつウェブ状接続部は、第２工程シーケンスで分断される工程とを含む方法に関する。

そのような方法は、下記特許文献１から公知である。
より特定的には、本発明は、集積電子回路を備えるいわゆるチップを製造する方法に関し、チップおよびチップ材料は、それぞれ非常に薄い。本発明によるチップは、１００μｍよりかなり薄い厚さ、有利にはほぼ５０μｍ以下の厚さ、かつさらにより好ましくはほぼ２０μｍの厚さを有してもよい。そのような薄型チップは、いわゆる３Ｄチップを製造するのによく適しており、各々集積回路を備える複数の薄型チップは、上下に積み重ねられる。さらに、そのような薄型チップは、例えばプラスチックフィルム等の可撓性キャリア材料上で用いることができるように、薄い材料厚さの結果としてある可撓性を有する。

集積回路を備えるそのような薄型チップを製造する一つの可能性は、まず第一に例えば５００μｍから８００μｍまでの厚さを有する半導体ウエハ上に集積回路を製造することにある。集積回路が製造された後、半導体ウエハの後面は、機械的および／または化学的工程によって侵食される。典型的に複数の集積回路を搭載する半導体ウエハは、次に、チップを形成するために分割されなければならない。このことは、従来、のこ引き、研磨による分離、切断、またはスクライビングおよび破壊によってなされる。半導体ウエハを分割して、チップを形成する一つの方法は、下記特許文献２に記載されている。

公知の手順には、ウエハ材料のかなりの部分が侵食の結果として失われるという欠点がある。さらに、のこ引き、研磨による分離等に利用可能な十分な空間があるように、ウエハ上の個々のチップ間に比較的大きな距離を提供する必要がある。典型的な距離は、この場合、およそ１５０μｍである。これすべては、薄型集積回路、すなわち、１５０μｍ未満の材料厚さを有するチップの製造費に不利な影響を及ぼす。

冒頭に挙げた下記特許文献１は、まず第一に複数の垂直トレンチが、異方性エッチング工程を用いて半導体ウエハの第１面で生成される方法を記載している。その後、開かれた第１面は、エピタキシャル層を用いて再び閉じられ、かつ半導体ウエハは、熱処理（アニーリング）される。その目的は、それによって第１面の下方に個々の閉鎖チャネルを形成することである。隠れたチャネルの垂直入口は、次にさらなる異方性エッチング工程で生成される。チャネルおよび垂直入口の内壁には、その後酸化工程を用いて酸化物層が設けられる。チャネルおよび垂直入口は、第１面でウエハ部を取り囲み、該部分には、回路構造が次に従来の方法で生成される。その後、酸化物層は、ウエハ部がその下側のウェブ状接続部を経てのみウエハの残りに接続されるように、さらなるエッチング工程を用いてチャネルおよび垂直入口で除去される。これらの接続部は、残りの半導体ウエハから上方にウエハ部を引き抜くことによって破壊され、ねじれ移動も提案されている。本方法は、１０μｍ未満の厚さを有するチップを製造することができるよう意図されている。

本公知の方法では、深部に位置する酸化物層をウエハ部の下方に生成することおよび該酸化物層を後で選択的にエッチアウトすることは、複雑でありかつ困難である。しかも、本方法には、ウェブ状接続部の形成が、多種多様に変動することがある個々の工程パラメータに大きく依存しているという欠点がある。したがって、正確に規定された特性を有するウェブ状接続部の形成は、不可能ではないにしても、極めて困難である。ウェブ状接続部が厚すぎることが判明するならば、チップが解除される過程で損傷するというかなりの危険性がある。ウェブ状接続部が薄すぎることが判明するならば、回路構造の生成に必要な安定性が欠けている。したがって、ウェブ状接続部の再現性および工程の信頼性を、仮にあったとしても、非常に高い費用でのみ保証することができる。

下記非特許文献１は、さまざまなエッチング工程を用いてのみシリコン材料からマイクロメカニカルセンサ、すなわち傾斜計を解除することを開示している。この場合、ＳＯＩウエハ（絶縁体上シリコン）は、出発材料として役立つ。傾斜センサを解除するために、トレンチおよび正孔は、ウエハ材料の前面および後面の両方からエッチングされる。さらに、半導体材料にある酸化物層は、フッ化水素酸蒸気を前面および後面の正孔を通して半導体ウエハの内部に導入することによって部分的にエッチアウトされる。

下記特許文献３は、可撓性基板に該基板を曲げることによって固定された薄型チップを解除する方法を記載している。下記特許文献４は、基板からチップを分離する方法であって、該チップの下方の領域がレーザによって加熱される方法を開示している。
下記特許文献５は、いわゆる擬似基板を用いてチップを除去することを記載している。
最後に、多孔質シリコンの生成および使用は、先行技術において公知である。下記特許文献６は、膜センサを製造する方法であって、炭化珪素または窒化珪素の薄層を、多孔質シリコンの領域上に被着する方法を開示している。多孔質結晶シリコンは、その後アンモニアを用いて犠牲材料として除去される。結果として、キャビティは、炭化珪素または窒化珪素の膜層の下方に生じ、該キャビティは、センサ膜を残りの基板から熱的に減結合する。

単結晶シリコンからなる自由に懸垂された膜を持つ圧電式圧力センサを製造する類似の方法は、下記非特許文献２に記載されている。本方法において、第１段階では、ｐドープシリコン基板には、浅いｎドープ領域および深いｎ⁺ドープ領域が設けられる。浅いｎドープ領域は、ｐドープシリコン基板の面で格子構造を形成する。格子構造の下方のｐドープシリコン基板は、その後多孔質シリコンに変換される。このために、ｎドープ格子領域の下方のｐドープ基板の領域は、濃縮フッ化水素酸内で下方侵食される。次の焼結工程は、焼結多孔質シリコンが、格子構造の下方でキャビティを形成するという効果がある。エピタキシャル層は、その後格子構造の上方で塗布され、該エピタキシャル層は、圧力センサのセンサ膜を形成する。多孔質シリコンを用いて形成されるキャビティは、このようにして再び閉鎖される。

さらに、多孔質シリコンは、ＳＯＩウエハを生成するために用いることができるいわゆるＥＬＴＲＡＮ工程（エピタキシャル層転写）で用いられる。手順は、下記非特許文献３に記載されている。
国際公開第２００５／１０４２２３号パンフレット 独国特許出願第４０２９９７３号明細書 米国特許第６，１６５，８１３号明細書 米国特許第６，５２１，０６８号明細書 特開平２００２−２９９５００号公報 独国特許出願第１９７５２２０８号明細書 Overstolz et al., "A Clean Wafer-Scale Chip-Release Process without Dicing Based on Vapor Phase Etching", 17th IEEE International Conference on Micro Electro Mechanical Systems, January 2004, Pages 717 to 720 Armbruster et al., "Surface Micromachining of Monocrystalline Silicon Membranes Using a Silicon Micro Grid on Sintered Porous Silicon", Technical Digest of Eurosensors XVIII, Rome, September 12 to 15, 2004, Pages 22/23 T. Yonehara and K. Sakaguchi, "ELTRAN; Novel SOI-Wafer Technology", JSAP International No.4, July 2001

こういう背景において、本発明の目的は、薄型集積回路チップを、費用効率よくかつ高品質および高歩留まりで製造する代わりの方法を提供することである。

本発明の一態様によれば、本目的は、導入部で述べた種類の方法を用いて達成され、ウエハキャビティは、第１面の領域にｐドープシリコンからなる基板ウエハを設けることによって生成され、ｐドープシリコンは、規定されたウエハ部の領域では、陽極エッチング工程を用いて複数の孔を有する多孔質シリコンに変換され、かつ多孔質シリコンは、その後熱処理され、その過程で孔は、第１面で再び少なくとも実質的に閉じ、これに必要な材料は、多孔質シリコンのより深部に位置する層から生じる。

好ましくは、複数のウエハキャビティは、このようにして半導体ウエハの第１面の領域に生成され、個々のウエハキャビティは、外側壁によって互いに分離される。よって、複数のウエハ部が形成され、それぞれのウエハキャビティは、該ウエハ部の各々の下方に位置する。回路構造は、好ましくは、同一のまたは異なる回路構造を有する複数の薄型チップを共通の工程サイクルで生成することができるように、各規定されたウエハ部に生成される。

本発明のさらなる態様にしたがって、本目的は、少なくとも第１材料層および第２材料層を有する半導体材料に形成される回路構造を備える集積回路を用いて達成され、第１および第２材料層は互いに上下に配置され、回路構造は、本質的に第１材料層に形成され、かつ分断されたウェブ状接続部の残りは、第２材料層の領域に配置され、第２材料層は、熱処理されたｐドープ多孔質シリコンを含む。

新規方法には、個々のウエハキャビティを、非常に高い再現性および工程信頼性を持って生成することができるという利点があり、それによって薄型チップの製造において高い歩留まりが可能になる。さらに、分断前に個々の規定されたウエハ部を保持するウェブ状接続部を、非常に正確に寸法入れしかつ位置決めすることができる。このことは、ウエハ部の横周縁部のウェブ状接続部および規定されたウエハ部の下方のウェブ状接続部の両方に当てはまる。後者は、導入部で引用した上記特許文献１から原理上公知であるように、別途解放されるウエハ部を残りの半導体ウエハ上に下向きに柱状に支持している。それに記載されている手順とは対照的に、好ましい例示的な実施形態に基づいて以下に説明するように、本発明によって、非常に簡単な方法でかつ高い再現性でウエハキャビティ内に深部に位置する垂直ウェブ状接続部を生成することができる。さらに、新規方法が、フューチャチップの懸垂に関してかなりより柔軟であるように、ウェブ状接続部の縦、横および両方の変形例を、同じ技術を用いてかつ共通の工程シーケンスで生成することができる。したがって、フューチャチップの「懸垂」を、横周縁部におよび／または規定されたウエハ部の下方に比較的正確に規定された寸法を有するウェブ状接続部を任意に配置することによって、次の工程ステップに関してよりよく最適化することができる。このように、解除工程においてウエハの安定性およびチップの破断行動を最適化することが可能である。

したがって、全体としては、新規方法によって、薄型集積回路の十分に制御可能で、費用効率の高い、かつ高品質の製造が可能になる。したがって、上記の目的が完全に達成される。
本発明の改良形態では、規定されたウエハ部の下方のウエハキャビティは、閉鎖ウエハキャビティとして生成される。

本改良形態では、ウエハキャビティは、外側に向かって閉鎖され、その結果半導体ウエハに隠れる。外部からキャビティへの意図的な入口は存在しない。そのようなキャビティには、半導体ウエハを、キャビティにもかかわらず貯蔵しておくことができるという利点があり、それによって製造工程を、さらに合理化しかつさらにより費用効率を高くすることができる。

全製造工程中にウエハキャビティを閉鎖キャビティとして形成するならば、このことが汚染物のキャビティへの侵入を防ぐので、特に好ましい。陽極エッチング工程中の孔の形成を陽極電流および作用時間によっては変動させることができるので、本好ましい改良形態を、多孔質シリコンを用いて十分実現することができる。言い換えると、ウエハキャビティは、この場合多孔質半導体材料によって常に被覆される。多孔質半導体材料は孔を有するが、これらの孔は、孔径に対して比較的広範囲にわたって広がる空間的に非常に狭い開口部を表している。したがって、実質的に閉じられたカバーは、キャビティの上方に位置する。本改良形態によって、回路構造を生成するのに利用可能な半導体材料がさらに高品質であるように、キャビティの上方に非常に均一な面がもたらされる。したがって、本改良形態によって、歩留まりをさらに大きくすることができるようになる。

さらなる改良形態では、多孔質シリコンは、規定されたウエハ部の面積範囲に対応する面積範囲を有する。
本改良形態では、ウエハキャビティは、規定されたウエハ部が半導体ウエハの残りの上方に「浮遊する」ような程度まで横方向に延びている規定されたウエハ部の下方に生成される。キャビティおよびウエハ部の面積範囲は、実質的に同一である。これに代わるものとして、その横方向の面積範囲が、規定されたウエハ部よりかなり大きいウエハキャビティを生成することもできる。好ましい改良形態は、比較すると、一層大きな安定性を有し、このことは歩留まりのさらなる向上の一因となる。

さらなる改良形態では、複数の局所ｎドープ領域は、基板ウエハのｐドープシリコンに、ｐドープシリコンが陽極エッチング工程を用いて多孔質シリコンに変換される前に生成される。
本改良形態は、ｎドープ領域が陽極エッチング工程の過程で攻撃されないので特に好ましい。したがって、ウエハキャビティの寸法およびウェブ状接続部の位置および寸法を、本改良形態において非常に正確に設定することができる。

さらなる改良形態では、取り囲まれたｐドープファセットを持つｎドープ格子構造を第１面で形成する第１グループの帯状ｎドープ領域が生成される。好ましくは、ｐドープファセットは、規定されたウエハ部の面積範囲に対応する側面積範囲を有する、すなわちｐドープファセットは、回路構造を持ち上げるための規定されたウエハ部を形成する。
帯状領域がキャビティ間の仕切りとして働くので、隠れたウエハキャビティの大きさを、これらの改良形態を用いて非常に正確に設定することができる。さらに、効率的な面積の利用を得るために利用可能なウエハ面を最適に細分することができるように、ウエハ部間の横方向距離を、そのような帯状ｎ型領域を用いて設定することができる。より幅広い帯状領域により、隠れたキャビティにもかかわらず、例えばウエハ面の安定性を増すことができる。より狭い領域によって、面積の特に効率的な利用が可能になる。ｎドープ領域を、公知のマスキング法を用いて非常に正確に形成することができるので、本改良形態によって、ウエハを非常に正確に細分することができるようになる。

さらなる改良形態では、第２グループの点状ｎドープ領域が生成され、少なくとも一つの点状ｎドープ領域は、規定されたウエハ部の領域に配置される。好ましくは、少なくとも一つの点状ｎドープ領域は、各ファセットに配置される。
本改良形態によって、規定されたウエハ部の下側に非常に正確なウェブ状接続部を形成することが可能になる。下側のそのような垂直ウェブは、キャビティの上方の材料の著しいたわみを防ぎまたは少なくとも減じる。したがって、本改良形態によって、工程シーケンスの非常に柔軟な実施および回路構造の生成中のウエハ部の安定した懸垂も可能になる。

さらなる改良形態では、好ましくは半導体ウエハに対して同心円状に配置される少なくとも一つの輪状ｎドープ領域が生成され、点状ｎドープ領域は、輪状ｎドープ領域内で実質的に均一に分布される。
本改良形態によって、固定ファセットまたは細分を実施することなく、半導体ウエハの全面上に垂直ウェブ状接続部を準備することが可能になる。輪状ｎドープ領域内にあるウエハの全面を自由に懸垂させることができるので、ユーザには、フューチャチップのチップ面積を個々に決定する可能性が与えられる。したがって、異なるチップ面積を有するチップさえ、ウエハ上に個々に生成することができる。

さらなる改良形態では、熱処理の後、エピタキシャル層は、多孔質シリコンに塗布され、回路構造は、少なくとも主にエピタキシャル層に生成される。好ましくは、回路構造は、エピタキシャル層に完全に配置される。
本発明の好ましい改良形態では、エピタキシャル層は、半導体ウエハの全面上の全面積にわたって生成され、よってその結果、一方では隠れたキャビティを有する半導体ウエハが生じ、かつ他方では非常に均一な、好ましくは単結晶の面が生じる。そのような面は、高い歩留まりを持つ回路構造の実質的に故障のない生成を容易にするので有利である。ウエハの面での半導体材料の欠陥は、歩留まりを減じる工程故障の危険性を含む。発明の好ましい改良形態では、エピタキシャル層は、上記特許文献１の方法に対して著しい利点となる実質的な平面上に生成される。

さらなる改良形態では、回路構造が生成された後、規定されたウエハ部は、ウェブ状接続部がウエハ部の横周縁部に生じるようにして解放される。好ましくは、規定されたウエハ部は、ウエハ部の側面でウエハの深部までトレンチをエッチングすることによって、好ましくは異方性エッチング工程を用いて規定される。
横ウェブ状接続部には、規定されたウエハ部をせん断力を用いて残りの半導体ウエハから容易に破壊して取り外すことができるという利点がある。この場合、規定されたウエハ部の回路構造への損傷の危険性は比較的低い。さらに、ウェブ状接続部と回路構造が生成される面積領域との間の横方向距離の選択を通して、自由に選択可能な「安全マージン」を確立することができるが、このことは、簡単な方法で歩留まりのさらなる向上の一因となる。しかも、横ウェブ状接続部は、チップの下側を大部分均一に形成することができるように、チップの横周縁部へのブレイクポイントをずらすが、このことは薄型チップを積み重ねるのに有利である。

さらなる改良形態では、ウエハ部は、半導体ウエハの[１００]方向または[１１０]方向に配置され、かつウェブ状接続部は、ウエハ部の角部または横端縁に配置される。
本改良形態は、半導体ウエハの破壊行動が結晶格子に対する破断端縁の位置によって異なるので好ましい。本改良形態によって、横ウェブ状接続部を分断するのに必要な力を最小にすることが可能になり、それによって望ましくない損傷の危険性がさらに最小にされる。

さらなる改良形態では、ｐドープシリコンは、規定されたウエハ部の領域では、陽極エッチング工程を用いて、複数の細孔を有する多孔質シリコンからなる上方層および複数の大孔を有する下方層に変換される。
層の侵入深さおよび孔径を、例えば、陽極として用いられる基板ウエハまでフッ化水素酸溶液を流れるその電流の電流密度を変化させることによって、多孔質領域の生成中に変化させることができる。大孔下方層（より深部に位置する）および細孔上方層（より上層に位置する）を生成することによって、半導体ウエハの頂側面が完全に開かれる必要なく隠れたウエハキャビティを形成することが可能である。このことは、より高い材料品質を、このように半導体ウエハの面で生じさせることができるので有利である。したがって、歩留まりをさらに大きくすることができる。

さらなる改良形態では、第１面に上方層および下にある下方層を有する基板ウエハが提供され、上方層は、下方層より高濃度のｐドープシリコンである。多孔質シリコンは、有利には、より高濃度のｐドープ上方層に形成され、一方、より弱くｐドープされた下方層は、支持基板材料としてのみ役立つ。
改良形態は、ウエハキャビティの形成の結果として必然的に生じる材料応力を、異なるドープを用いて補償することができるので有利である。そのような材料応力による破断損傷を、異なるドーピングを用いて避けることができる。

さらなる改良形態では、規定されたウエハ部が解除された後、残りの半導体ウエハは、研削され、かつさらなる集積回路の製造のための基板ウエハとして設けられる。
本改良形態は、それによって半導体材料の効率的な利用が可能になるので特に有利である。したがって、本改良形態によって、集積回路を備える薄型チップの特に費用効率の高い製造がもたらされる。

上述した特徴および以下でなお説明すべき特徴を、それぞれ特定した組合せでのみならず、本発明の範囲を逸脱することなく、他の組合せでまたは単独で用いることができるのは言うまでもない。

本発明の実施形態を、図に示し、かつ以下の説明でより詳細に説明する。
図１では、半導体ウエハを、参照番号１０で表記する。半導体ウエハ１０は、第１面１２および対向第２（下方）面１４を有する。図１（ａ）に図示するように、半導体ウエハ１０は、半導体材料内に隠れている複数のキャビティ１６を有する。キャビティ１６は、ウエハ部１８が該キャビティ１６の上方に「懸垂」形で支持されるように、第１面１２の下方に配置される。

本発明の第１の実施形態では、そのような半導体ウエハ１０が提供される図１（ａ）。その後、それぞれの回路構造が、キャビティ１６の上方のウエハ部１８に従来の方法で生成される。これらの回路構造を、図１（ｂ）では参照番号２０を用いて模式的に示す。本実施形態では、該回路構造は、ウエハ材料の結晶格子に対して[１００]方向または[１１０]方向にある。回路構造２０を持つウエハ部１８は、次に半導体ウエハ１０から解除される集積回路を備えたフューチャチップを形成する。

図示した実施形態では、この解除は、複数のトレンチ２２が半導体ウエハ１０の面１２内にエッチングされることによってなされ、個々のトレンチ２２は、ウェブ状領域２４によって互いに分離される。好ましい実施形態では、トレンチ２２は、半導体ウエハ１０の面１２上に格子状に分布され、かつ該トレンチは、垂直および水平トレンチのパターンを形成する。垂直および水平トレンチ２２が出会うところに、エッチアウトされなかったウェブ状領域２４が残っている。４つのトレンチは、いずれの場合にも、集積回路構造２０を持つウエハ部１８を取り囲む。よって、ここで各ウエハ部１８は、その４つの角部においてのみウェブ状接続部２４によって保持される。その代わりに、ウエハ部１８を、各ウエハ部１８の角部でなく、例えばウエハ部１８の横端縁の中央に配置されるウェブ状接続部を経て保持することもできる。個々のウエハ部１８の横周縁部のウェブ状接続部２４に加えて、図２、図５および図６を参照して以下で説明するように、個々のウエハ部の下側にウェブ状接続部を設けることも可能である。新規方法によって、規定されたウエハ部１８の下方にのみ、その横周縁部にのみ、または底部および横周縁部の両方とを組み合わせて、任意にウェブ状接続部を配置することも可能になる。

図１（ｃ）に示すように、個々のウエハ部１８を、トレンチ２２の格子蓋から破壊して取り外すことができ、かつ集積半導体構造を備えるチップ２６は、このようにして得られる。
図２は、図１による半導体ウエハ１０を製造するための好ましい実施形態を示す。図２（ａ）に従って、まず第一に、単結晶の、弱くｐドープされたシリコンからなる基板ウエハ３２が提供される。図２（ｂ）に従って、基板ウエハ３２には、その頂側面に、より高濃度のｐドープシリコンからなる上方層３４が設けられる。本実施形態では、このことは、公知の方法で基板ウエハ３２の頂側面にさらなるドーピング原子を設けることによってなされ、該ドーピング密度はこの場合ほぼ１０¹⁸であってもよい。基板ウエハ３２は、より高いｐ型ドーピングを有する上方層３４およびより弱いｐ型ドーピングを有する下方層３６を有する。さらに、ｎドープ領域３８，４０は、上方層３４に形成される。好ましくは、ここではｎ⁺ドープ領域が含まれ、すなわち領域３８，４０には高濃度のｎ型ドーピング原子が与えられる。領域３８，４０を、例えばイオン注入または従来のマスク技術を用いる他の方法等の公知の方法によって形成することができる。

図２（ｃ）に従って、多孔質層４２，４４は、その後高濃度ｐドープ層３４に生成される。このために、本実施形態では、基板ウエハ３２は、フッ化水素酸およびアルコールからなる溶液に、電流が基板ウエハまで該溶液を流れることができるように、陽極として通される。この結果として、多孔質シリコンは、上方層３４の領域に生じ、電流密度を変化させることによって孔径を変化させることができる。本実施形態では、細孔層４２は、基板ウエハの面に生成され、かつ大孔層４０は、下部に生成される。これらの層の生成のより詳細な説明は、導入部において述べた上記非特許文献２に含まれており、該刊行物を、多孔質シリコン層の生成に関して本願に引用して援用する。

図２（ｄ）に従って、多孔質層４２，４４を持つウエハは、次に、例えばほぼ１１００度の熱処理４５を受け。この結果は、上方層４２が実質的に均一な単結晶層４２’に再び変換されるように、上方細孔層４２の孔が再び少なくとも実質的に閉じるということである。その下には層４４’があり、その孔径は、それをまだ材料層と呼べない程度まで大きくなっている。大孔層４４’は、次に図１に参照番号１６で表記するキャビティを形成する。底部に位置する基板材料に上方層４２’を接続する分離ウェブ（ここでは図示せず）が、該キャビティ内に残っていてもよい。そのようなウェブは、キャビティ１６を生成する際の工程変動および実施上の制限の結果であってもよい。さらに、垂直接続ウェブは、図５および６を参照して実施例に基づき以下でさらに詳細に説明するように、ｎドープ領域４０を用いて目標とする方法で生成することができる。

図２（ｆ）に従って、次の工程は、さらなる層４８を層４２’の面に被覆層として塗布することを含む。本実施形態では、フューチャ回路部品に適しているドーピングを有する単結晶エピタキシャル層を含み、該エピタキシャル層は、層４２’を含むウエハの全面上に成長する。ドーピングは、ｎ型またはｐ型であってもよい。この結果、半導体ウエハ１０が、図１に従う工程ステップ１０のための出発材料として設けられる。

図２（ｆ）からわかるように、キャビティ４４’は、キャビティ４４’の側面境界を実質的に形成する横方向に位置するｎドープ領域３８間に延びている。キャビティ４４’の側面積範囲を、ここではＷで表記する。本実施形態では、キャビティ４４’は、図１（ａ）〜１（ｃ）に図示するように、矩形のかつ好ましくは少なくともほぼ正方形のベース領域を有する。よって、視方向の深部へのキャビティ４４’の側面積範囲は、同様にＷである。

図３からわかるように、ｎドープ領域３８は、ウエハ１０全体にわたって帯状に延びている。この場合、帯状領域３８，３８’がファセット５０を形成するように、いずれの場合にも互いに直交して延びている第１グループの帯状ｎドープ領域３８および第２グループのｎドープ帯状領域３８’を有する。各ファセット５０の側面積範囲は、ウエハ１０の面の下方のキャビティ４４’に対応する。点状ｎドープ領域４０は、キャビティ内に配置されてもよく（配置されなくてもよく）、かつキャビティ４４’の形成後、残りの自由に懸垂されたウエハ部のための点状垂直支持接続部としての機能を果たしてもよい。

図１および図２を合わせて考慮するとわかるように、キャビティ１６の側面積範囲Ｗは、回路構造２２が生成されるウエハ部１８の側面積範囲にほぼ対応している。したがって、多孔質層４２，４４の側面積範囲は、後のチップ２６のチップ面積も決定する。言い換えると、多孔質層４２，４４の側面積範囲は、フューチャチップの面積にほぼ等しい。
図４は、チップ２６を解除するための好ましい実施形態を示す。この場合、チップ２６は、チップ２６（より正確には、ウェブ状接続部２４上にまだ懸垂されているウエハ部１８）を真空によって吸い上げる把持具５２を用いて把持される。上方からの圧力を通して（矢印５４）、ウェブ状接続部２４は、個々のチップ２６がキャビティ内に下方に押し付けられることによって破壊される。チップ２６を、その後把持具５２を用いて上方に取り除くことができ、かつさらに処理することができる。あるいはまたはさらに、チップ２６は、引張力および／またはねじり力によってウエハ１０から破壊して取り外されてもよい。把持具は、好ましくは、ＳＭＤ部品の取り扱いのために用いられるようなピックアンドプレース器具である。

図１および図２に図示する方法の利点には、残りの半導体ウエハ１０を、すべてのチップ２６が除去された後再利用することができるということがある。このために、残ったウェブ領域２４（図４（ｄ））を持つ半導体ウエハ１０は、その頂側面上で研削されかつ研磨されるが、このことを図４（ｅ）では参照番号５６で記号的に示す。この結果、（やや薄い）基板ウエハ３２を、図２の工程シーケンスで再び用いることができる。

図４に図示するように、把持具５２は、個々のチップ２６を実質的にまとめて把持する。よって、把持具５２は、その下方把持面積５８の領域では、チップ２６の側面積範囲とほぼ同じにされている。その結果、把持具５２は、高感度チップ２６を確実に保持することができる。半導体ウエハ１０から破壊して取り外す過程での損傷の危険性は、さらに最小にされる。

図５は、ウエハ１０からの部分的な抜粋を横断面図で示す。図５の図示は、対応して切り取ったウエハ１０の電子顕微鏡記録自体を十分な品質で再生することができないので、該記録からコピーしたものである。しかしながら、特性を観察するために、図５の図示は、厳密には一定の縮尺に従っているとはいえない。同じ参照符号は、前と同じ要素を示す。

図５からわかるように、上にある層４２’と下にある基板材料３２との間で比較的はっきりとした分離を形成する隠れたキャビティ４４'を、説明した手順を用いて生成することができる。ｎドープ領域、ここでは領域４０は、陽極エッチング工程においては攻撃されないので、キャビティ４４’はそのようなｎドープ領域で終わる。ｎドープ領域が局所点型範囲を有するならば、このようにして局所ウェブ状基準点が生じ、それを経てエピタキシャル層４８が支持基板材料３２上に支持される。

対照的に、ｎドープ領域が半導体ウエハ１０を通って帯状に延びているならば、隣接するキャビティ４４’を互いに分離し、よって図３に図示するようなファセットを形成する外側境界壁が生じる。
図６は、集積回路構造を備えるチップ２６からの部分抜粋を示し、該チップは新規方法にしたがって生成された。図５との比較でわかるように、チップ２６は、局所ウェブ状接続部４０を破壊することによって下にある基板材料３２から分離された。チップ２６は、結果として、本質的にエピタキシャル層４８によって形成される第１上方材料層を有する。好ましい実施形態では、回路構造２０は、この材料層で実施される。第２下方材料層４２’が下に配置され、該層４２は、材料濃縮によって再び実質的に閉鎖されたようなそれより前の細孔層４２によって本質的に形成される。層４２’の下側には、まず第一にｎドープ領域３８，４０の領域の破壊点に生じるある起伏または粗さがある。

図７は、ウエハの周縁部６４でほぼ同心円状に配置される輪状ｎドープ領域６２を持つ基板ウエハ３２’の平面図を示す。複数の局所点状ｎドープ領域４０は、輪状ｎドープ領域６２内で実質的に均一に分布される。この基板ウエハの場合に、多孔質シリコンが次に生成されるならば、ウエハ領域全体の大部分にわたって延びている連続閉鎖キャビティが生じる。該キャビティ内では、点状ｎドープ領域４０は、垂直支持点を形成し、それによって多孔質層４２’が下向きに支持される。そのようなウエハによって、ユーザがそのチップ２６の面積範囲を個々にかつ可変的に構成することが可能になる。したがって、基板ウエハ３２’は、在庫管理に特に適している。ユーザは、次に、図１に示すような垂直トレンチ２２を用いて、個々のチップ面積を細分することができる。点状ｎドープ領域４０の垂直支持点のため、この場合、横ウェブ状接続部２４なしですますこともできる。しかしながら、横ウェブ状接続部２４を、チップ領域のさらに安定な懸垂を得るために、トレンチ２２をエッチングする際にさらに残すこともできる。

新規方法の好ましい実施形態を説明する簡略化された図を示す。 規定されたウエハ部の下方にウエハキャビティを生成するのに用いられる工程シーケンスを説明するための簡略化された図を示す。 新規方法を用いて処理される半導体ウエハの模式的平面図を示す。 新規方法の好ましい変形例におけるチップの分離の模式図を示す。 半導体ウエハの図３からの抜粋を横断面で示す。 集積回路を備える分離チップの一部を、図５と類似の横断面で示す。 図３と類似の半導体ウエハの模式平面図を示し、大きいキャビティが輪状境界壁内に設けられる。

Claims (15)

1. 集積回路（２６）を製造する方法であって、
   第１面および第２面（１２，１４）を有する半導体ウエハ（１０）を設ける工程と、
   前記第１面（１２）の領域の少なくとも一つの規定されたウエハ部（１８）の下方にウエハキャビティ（１６；４４’）を生成する工程と、
   前記ウエハ部（１８）に回路構造（２０）を生成する工程と、
   前記半導体ウエハ（１０）から前記ウエハ部（１８）を解除する工程であって、前記ウエハ部（１８）は、ウェブ状接続部（２４）を介して、前記半導体ウエハ（１０）上に保持されるようにして、第１工程シーケンスで解放され、かつ前記ウェブ状接続部（２４）は、第２工程シーケンスで分断される工程とを含み、
   前記第１面（１２）には、格子の交点を除いて格子状の溝部（２２）が形成され、該格子の交点には前記ウェブ状接続部（２４）が配置され、前記ウエハ部（１８）は、前記格子状の溝部（２２）によって区画され、
   前記ウエハキャビティ（１６；４４’）は、まず前記第１面（１２）の前記領域にｐドープシリコン（３４）からなる基板ウエハ（３２）を設けることによって生成され、前記ｐドープシリコン（３４）は、前記ウエハ部（１８）の領域では、陽極エッチング工程を用いて、複数の孔を有する多孔質シリコン（４２，４４）に変換され、かつ前記多孔質シリコン（４２，４４）は、その後熱処理（４５）され、その過程で前記複数の孔は、前記第１面（１２）で再び少なくとも実質的に閉じ、このために必要とされる材料は、前記多孔質シリコンのより深部に位置する層（４４）から供給される、方法。
2. 前記ウエハ部（１８）の下方の前記ウエハキャビティは、閉鎖ウエハキャビティ（１６；４４）として生成される、請求項１に記載の方法。
3. 前記多孔質シリコンは、前記ウエハ部（１８）の面積範囲に対応する面積範囲（Ｗ）を有する、請求項１または請求項２に記載の方法。
4. 前記基板ウエハ（３２）の前記ｐドープシリコン（３４）に、複数のｎドープ領域（３８，４０）が、前記ｐドープシリコン（３４）が前記陽極エッチング工程を用いて多孔質シリコン（４２，４４）に変換される前に生成される、請求項１〜請求項３のいずれか１項に記載の方法。
5. 第１グループの帯状ｎドープ領域（３８）が生成され、該領域は、前記第１面でｐドープファセット（５０）を取り囲むｎドープ格子構造（３８，３８’）を形成する、請求項４に記載の方法。
6. 前記回路構造（２０）が生成された後、前記ウエハ部（１８）は、前記ウェブ状接続部（２４）が前記ウエハ部（１８）の横周縁部に残るようにして解放される、請求項１〜請求項５のいずれか１項に記載の方法。
7. 前記ウエハ部（１８）は、前記半導体ウエハ（１０）の［１００］方向または［１１０］方向に配置され、かつ前記ウェブ状接続部（２４）は、前記ウエハ部（１８）の角部または横端縁に配置される、請求項１〜請求項６のいずれか１項に記載の方法。
8. 集積回路（２６）を製造する方法であって、
   第１面および第２面（１２，１４）を有する半導体ウエハ（１０）を設ける工程と、
   前記第１面（１２）の領域の少なくとも一つの規定されたウエハ部（１８）の下方にウエハキャビティ（１６；４４’）を生成する工程と、
   前記ウエハ部（１８）に回路構造（２０）を生成する工程と、
   前記半導体ウエハ（１０）から前記ウエハ部（１８）を解除する工程であって、前記ウエハ部（１８）は、前記ウエハキャビティ（１６；４４’）の中に形成された点状ウェブ状接続部（４０）を介して、前記半導体ウエハ（１０）上に保持されるようにして、第１工程シーケンスで解放され、かつ前記点状ウェブ状接続部（４０）は第２工程シーケンスで分断される工程とを含み、
   前記ウエハキャビティ（１６；４４’）は、まず前記第１面（１２）の前記領域にｐドープシリコン（３４）からなる基板ウエハ（３２）を設けることによって生成され、前記ｐドープシリコン（３４）は、前記ウエハ部（１８）の領域では、陽極エッチング工程を用いて、複数の孔を有する多孔質シリコン（４２，４４）に変換され、かつ前記多孔質シリコン（４２，４４）は、その後熱処理（４５）され、その過程で前記複数の孔は、前記第１面（１２）で再び少なくとも実質的に閉じ、このために必要とされる材料は、前記多孔質シリコンのより深部に位置する層（４４）から供給されることを特徴とする方法。
9. 前記基板ウエハ（３２）の前記ｐドープシリコン（３４）に、複数のｎドープ領域（４０）が、前記ｐドープシリコン（３４）が前記陽極エッチング工程を用いて多孔質シリコン（４２，４４）に変換される前に生成されることを特徴とする、請求項８に記載の方法。
10. 第２グループの点状ｎドープ領域（４０）が生成され、少なくとも一つの点状ｎドープ領域は、前記ウエハ部（１８）の前記点状ウェブ状接続部（４０）に配置されることを特徴とする、請求項８または請求項９に記載の方法。
11. 前記基板ウエハ（３２）に対して同心円状に配置される輪状ｎドープ領域（６２）が生成され、前記点状ｎドープ領域（４０）は、前記輪状ｎドープ領域（６２）内に実質的に均一に分布されることを特徴とする、請求項８に記載の方法。
12. エピタキシャル層（４８）が、前記熱処理（４５）の後、前記多孔質シリコン（４６）に堆積され、前記回路構造（２０）は、その大部分が前記エピタキシャル層（４８）に生成されることを特徴とする、請求項１〜請求項１１のいずれか１項に記載の方法。
13. 前記ｐドープシリコン（３４）は、前記ウエハ部（１８）の前記領域では、前記陽極エッチング工程を用いて、複数の細孔を有する多孔質シリコンからなる上方層（４２）および複数の大孔を有する下方層（４４）に変換されることを特徴とする、請求項１〜請求項１２のいずれか１項に記載の方法。
14. 前記基板ウエハ（３２）は、前記第１面（１２）で、上方層（３４）および下にある下方層（３６）を有し、前記上方層（３４）は、前記下方層（３６）より高濃度のｐドープシリコンであることを特徴とする、請求項１〜請求項１３のいずれか１項に記載の方法。
15. 前記ウエハ部（１８）が解除された後、前記残りの半導体ウエハ（１０）は、研削され、かつさらなる集積回路（２６）の製造のための基板ウエハ（３２）として設けられることを特徴とする、請求項１〜請求項１４のいずれか１項に記載の方法。

Images