JP4946372B2 - フィルタ回路とこれを用いた受信装置及び電子機器 - Google Patents

Description

本発明は、アクティブフィルタが搭載されたフィルタ回路とこれを用いた受信装置及び電子機器に関するものである。

以下、従来のフィルタ回路について図９を用いて説明する。図９は、従来のフィルタ回路１のブロック図である。

図９において、従来のフィルタ回路１は、例えば、順に直列接続された１次のパッシブフィルタ２と、２次のアクティブフィルタ３、２次のアクティブフィルタ４と、２次のアクティブフィルタ５とを備える。

従来の受信装置（図示せず）は、このような７次の急峻なフィルタ回路を搭載することにより、希望周波数帯に隣接する周波数帯に妨害波が存在する場合において高い受信品質を確保していた。

なお、この出願の発明に関する先行技術文献情報としては、例えば、非特許文献１が知られている。
谷口研二著「ＣＭＯＳアナログ回路入門」ＣＱ出版社、２００５年１月１日（Ｐ２２５−Ｐ２５８）

上記従来のフィルタ回路を搭載した受信装置において、受信周波数帯に隣接する周波数帯に妨害波が存在しない場合にも、アクティブフィルタ３，４，５の電源がオンされているので、大電力を消費するという問題があった。

そこで本発明のフィルタ回路は、消費電力を低減することを目的とする。

上記目的を達成するために、本発明のフィルタ回路は、Ｎ次のアクティブフィルタと、このＮ次のアクティブフィルタの少なくとも一部を短絡するか否かを切替えるスイッチ回路と、このスイッチ回路によって前記Ｎ次のアクティブフィルタの少なくとも一部が短絡された場合、前記Ｎ次のアクティブフィルタの少なくとも一部を電源オフに制御する電源制御回路とを備え、前記Ｎ次のアクティブフィルタは受動素子の定数を制御する受動素子制御回路を備え、前記受動素子制御回路は、前記電源制御回路によって電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能する様に切替え接続する。

上記構成により、本発明のフィルタ回路を搭載した受信装置において、希望周波数帯から所定範囲内の周波数帯に妨害波が存在しない場合、使用する必要のないＮ次のアクティブフィルタの少なくとも一部の電源をオフにすることができる。その結果、フィルタ回路の消費電力を低減することができる。また、電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能するように切替え接続することにより、フィルタ回路を小型化することができる。

（実施の形態１）
以下、本発明における実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１におけるフィルタ回路のブロック図である。

図１において、フィルタ回路６は、例えば、順に直列接続された１次のパッシブフィルタ７と、２次のアクティブフィルタ８と、２次のアクティブフィルタ９と、２次のアクティブフィルタ１０とを備える。

また、フィルタ回路６は、アクティブフィルタ８とアクティブフィルタ９との間に接続されたスイッチ１１と、アクティブフィルタ９とアクティブフィルタ１０との間に接続されたスイッチ１２と、スイッチ１１とアクティブフィルタ９とスイッチ１２に対し並列に接続されたスイッチ１３と、これらスイッチ１１とスイッチ１２とスイッチ１３とを制御することによって、アクティブフィルタ９を短絡するか否かを切替えるスイッチ回路１４とを備える。即ち、フィルタ回路６は、スイッチ回路１４によって、５次のフィルタ回路として機能する場合と７次のフィルタ回路として機能する場合とで切替可能な構成である。

さらに、フィルタ回路６は、アクティブフィルタ９に接続されアクティブフィルタ９の電源オンオフを制御する電源制御回路１５を備える。この電源制御回路１５は、スイッチ回路１４によってアクティブフィルタ９が短絡された場合、アクティブフィルタ９を電源オフに制御し、スイッチ回路１４によってアクティブフィルタ９が他の回路に接続された場合、アクティブフィルタ９を電源オンに制御する。

上記構成により、このフィルタ回路６を搭載した受信装置（図示せず）において、希望周波数帯に隣接する周波数帯に妨害波が存在しない場合、使用する必要のないアクティブフィルタ９の電源をオフにすることができる。その結果、フィルタ回路６の消費電力を低減することができる。

また、フィルタ回路６は、パッシブフィルタ７，アクティブフィルタ８，９，１０が有する抵抗やキャパシタからなる受動素子の定数を制御する受動素子制御回路１６を備える。これにより、アクティブフィルタ９が短絡されている場合と短絡されていない場合とのそれぞれにおいて、パッシブフィルタ７，アクティブフィルタ８，９，１０の受動素子の定数を最適値にする。

尚、スイッチ回路１４によって短絡されると共に電源制御回路１５によって電源オフされるアクティブフィルタ９の次数はいくつでも構わない。

また、スイッチ１１又はスイッチ１２は無くとも構わないが、ある方が望ましい。これは、アクティブフィルタ９が短絡された場合、アクティブフィルタ９の受動素子および能動素子がアクティブフィルタ８の負荷として接続されることによる影響を軽減できる。

次に、フィルタ回路６の回路構成について、図２を用いて説明する。図２は、図１における点ＡＢ間の回路図である。図２において、アクティブフィルタ８又は９内の受動素子切替回路１７，１８，１９，２０，２１は、図３に示す様に、キャパシタからなる第１受動素子２２と、この第１受動素子２２に並列に接続されスイッチ２４により接続と非接続とを切替え可能なキャパシタからなる第２受動素子２３とを有する。そして、フィルタ回路６が５次の場合と７次の場合の各々において、受動素子制御回路１６は、第２受動素子２３を開放するか否かでアクティブフィルタ８又は９の受動素子の定数を最適値に制御する。このように、受動素子切替回路１７，１８，１９，２０，２１を図３に示す構成にすることにより、第２受動素子２３の容量は、フィルタ回路６が７次の場合における定数の最適値とフィルタ回路６が５次の場合における定数の最適値の差分で済む。これにより、アクティブフィルタ８，９を小型化することができる。その結果、フィルタ回路６を小型化することができる。

尚、第１受動素子２２と第２受動素子２３とは直列に接続され、受動素子制御回路１６は、第２受動素子２３を短絡するか否かによって受動素子の定数を制御しても良い。この場合、第１受動素子２２と第２受動素子２３は、抵抗から構成される。この構成においても、第２受動素子２３の抵抗値は、フィルタ回路６が７次の場合における定数の最適値とフィルタ回路６が５次の場合における定数の最適値の差分で済む。これにより、アクティブフィルタ８，９を小型化することができる。

また、図２において、アクティブフィルタ９内の受動素子切替回路２５は、図４に示す様に、キャパシタからなる受動素子２６がアクティブフィルタ８の受動素子として機能する場合とアクティブフィルタ９の受動素子として機能する場合と切替可能な構成である。即ち、アクティブフィルタ９が電源オフされると共にスイッチ１１，１２がオフされスイッチ１３がオンされる場合は、受動素子２６がアクティブフィルタ８の受動素子として機能するように受動素子切替回路２５内のスイッチが制御される。一方、アクティブフィルタ９が電源オンされると共にスイッチ１１，１２がオンされスイッチ１３がオフされる場合は、受動素子２６がアクティブフィルタ８の受動素子として機能するように受動素子切替回路２５内のスイッチが制御される。これにより、アクティブフィルタ８内の受動素子切替回路１８における受動素子を小容量化することができる。

尚、アクティブフィルタ９の受動素子切替回路２５とアクティブフィルタ８の受動素子切替回路１８とは隣接して配置されていることが望ましい。これにより、両者を繋ぐ配線を短くすることができる。その結果、配線の寄生容量を小さくすることができ、フィルタ回路６の特性劣化を抑制することができる。

以上、アクティブフィルタ８，９の回路構成を説明したが、アクティブフィルタ１０も同様の回路構成である。尚、パッシブフィルタ７は、例えば図５に示すように、直列接続された抵抗２７とシャントに接地接続されたキャパシタ２８とを有する。

次に、アクティブフィルタ８，９，１０の受動素子の定数の最適値の一例について、（表１）から（表５）を用いて具体的に説明する。

（表１）は、フィルタ回路６が５次または７次の場合の、各々のフィルタ７,８,９,１０における抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の定数（単位はｋΩ）である。（表２）は、フィルタ回路６が７次の場合の、各々のフィルタ７,８,９,１０におけるキャパシタＣ１，Ｃ２，Ｃ３の定数（単位はｐＦ）である。（表３）は、フィルタ回路６が５次の場合の、各々のフィルタ７,８,９,１０におけるキャパシタＣ１，Ｃ２,Ｃ３の定数（単位はｐＦ）である。（表４）は、アクティブフィルタ８内の受動素子２６をアクティブフィルタ９の受動素子として流用しない場合の、各々のフィルタ７,８,９,１０におけるキャパシタＣ１,Ｃ２,Ｃ３の第１受動素子２２と第２受動素子２３の定数（単位はｐＦ）である。（表５）は、アクティブフィルタ８内の受動素子２６をアクティブフィルタ９の受動素子として流用する場合の、各々のフィルタ７,８,９,１０におけるキャパシタＣ１,Ｃ２,Ｃ３の第１受動素子２２と第２受動素子２３の定数（単位はｐＦ）である。尚、キャパシタＣ１，Ｃ２，Ｃ３及び抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、各々図２及び図５に示した受動素子である。（表４）と（表５）とを比較することにより、フィルタ回路６がアクティブフィルタ８内の受動素子２６をアクティブフィルタ９の受動素子として機能させる構成である場合に、アクティブフィルタ８内の第２受動素子２３が小容量化することが分かる。

以下、実施の形態１におけるフィルタ回路６を搭載した電子機器について、図６を用いて説明する。図６において、フィルタ回路６を搭載した電子機器２９は、アンテナ３０と、このアンテナ３０から出力された信号を選局する受信装置３１と、この受信装置３１から出力された信号を復号する信号処理部３２と、この信号処理部３２から出力された信号を表示する表示部３３とを備える。そして、受信装置３１は、アンテナ３０から出力された信号を増幅する増幅器３４と、この増幅器３４から出力された信号を中間周波数に変換する混合器３５とを備え、実施の形態１のフィルタ回路６は、この混合器３５の出力側に接続されている。そして、このフィルタ回路６の他の入力側にフィルタ回路６のスイッチ回路１４と電源制御回路１５と受動素子制御回路１６とを制御する制御部３６が接続されている。

以下、フィルタ回路６を搭載した電子機器２９の動作について図７（ａ）と図７（ｂ）を用いて説明する。

図７（ａ）は、デジタル放送波のチャンネルとアナログ放送波のチャンネルが隣接している場合のスペクトル図である。デジタル放送波はセグメントに分かれており、電子機器２９は、少なくとも１つ以上のセグメントを受信することにより、情報を得ることができる。電子機器２９にはデジタル放送波とアナログ放送波が混合されて入力される。入力された信号は混合器３５で中間周波数に変換され、フィルタ回路６で希望セグメント以外の信号が抑圧される。図７（ｂ）は、図７（ａ）に示す希望セグメントＡ受信時と希望セグメントＢ受信時における、混合器３５から出力された希望周波数帯と妨害波周波数の関係図である。図７（ｂ）に示す様に、希望セグメントＢ受信時には、希望周波数帯から所定範囲以内に妨害波周波数が存在し、希望セグメントＡ受信時には、希望周波数帯から所定範囲内に妨害波が存在しない。そのため、制御部３６は、希望セグメントＢ受信時には、フィルタ回路６を７次に設定し、希望セグメントＡ受信時には、フィルタ回路６を５次に設定する。フィルタ回路６の次数設定方法は上記説明の通りである。即ち、制御部３６は、希望周波数帯に応じて、スイッチ回路１４と電源制御回路１５と受動素子制御回路１６とを制御することにより、希望周波数帯から所定範囲内に妨害波が存在しない場合、使用する必要のないアクティブフィルタ９の電源をオフにする。これにより、フィルタ回路６の消費電力が低減し、その結果、電子機器２９の消費電力を低減することができる。

制御部３６は、例えばチャンネル情報を保持する記憶装置（図示せず）を備え、設定されたチャンネルおよびセグメントに応じて、この記憶装置のチャンネル情報をもとに希望周波数帯から所定範囲内に妨害波が存在するか否かを判定し、スイッチ回路１４と電源制御回路１５と受動素子制御回路１６とを制御する。この記憶装置で保持するチャンネル情報は通信機能又はリムーバブルメディアなどで書き換えることにより、常に最新の情報を保持することができる。また、受信する場所により、放送局およびチャンネル配置が違うため、電子機器２９は、ＧＰＳなどの位置情報取得装置（図示せず）を備えることにより、自動で地域を設定可能とする構成であることが望ましい。これにより、制御部３６は、移動中でもスムーズにスイッチ回路１４と電源制御回路１５と受動素子制御回路１６とを制御することができる。

なお、アナログ放送への影響を低減するため、デジタル放送の送信電力は段階的に上げられており、これに伴い、放送局間で送信電力の差が大きくなっている。それがＤ／Ｕ比（Ｄｅｓｉｒｅ／Ｕｎｄｅｓｉｒｅ）が大きくなる原因となっているが、アナログ放送が停波した後は放送局間の送信電力の差が小さくなり、Ｄ／Ｕ比も小さくなると考えられる。そこで、アナログ放送が停波した後、制御部３６は、スイッチ回路１４と電源制御回路１５と受動素子制御回路１６とを制御し、使用する必要のないアクティブフィルタ９の電源をオフにするように制御しても良い。これにより、フィルタ回路６の消費電力が低減し、その結果、電子機器２９の消費電力を低減することができる。

また、受信装置３１は、フィルタ回路６の出力側に接続され妨害波レベルを検出する検出器（図示せず）を備え、制御部３６が、この検出器が検出した妨害波レベルに応じてスイッチ回路６と電源制御回路１５と受動素子制御回路１６とを制御しても良い。即ち、制御部３６は、妨害波レベルが所定値以上の場合、アクティブフィルタ９を機能させる。一方、妨害波レベルが所定レベルより小さい場合、使用する必要のないアクティブフィルタ９を短絡させる。これにより、フィルタ回路６の消費電力が低減し、その結果、電子機器２９の消費電力を低減することができる。

尚、上記説明において、フィルタ回路６は、パッシブフィルタとアクティブフィルタを組み合わせた構成にしているが、全てアクティブフィルタで構成されていても良い。

（実施の形態２）
以下、実施の形態２のフィルタ回路について、図８を用いて説明する。図８は、実施の形態２におけるフィルタ回路６のブロック図である。

図８において、フィルタ回路６が、Ｎ次のアクティブフィルタ８，９に並列接続されたＭ次のアクティブフィルタ３７を備える点が実施の形態１と相違する。尚、Ｎ＞Ｍとする。このとき、スイッチ回路１４は、Ｎ次のアクティブフィルタ８，９とＭ次のアクティブフィルタ３７とを切替え接続すると共に、電源制御回路１５は、Ｎ次のアクティブフィルタ８，９とＭ次のアクティブフィルタ３７のうちスイッチ回路１４によって開放された一方の電源をオフに制御する。尚、受動素子制御回路１６は、パッシブフィルタ７とアクティブフィルタ１０の受動素子の定数をフィルタ回路６の次数に基づいて切替える。この構成により、希望周波数帯から所定範囲内の周波数帯に妨害波が存在しない場合、次数の小さい一方のアクティブフィルタ３７を使用し、次数の大きい他方のアクティブフィルタ８，９の電源をオフにする。その結果、フィルタ回路６の消費電力を低減することができる。

本発明のフィルタ回路は、消費電力を低減することができ、チューナ及び携帯端末等の電子機器に利用することができる。

本発明の実施の形態１におけるフィルタ回路のブロック図 同フィルタ回路における点ＡＢ間の回路図 同フィルタ回路における受動素子切替回路の回路図 同フィルタ回路における受動素子切替回路の回路図 同フィルタ回路におけるパッシブフィルタの回路図 同フィルタ回路を搭載した電子機器のブロック図 （ａ）（ｂ）は、同フィルタ回路における希望周波数帯と妨害波周波数の関係図 本発明の実施の形態２におけるフィルタ回路のブロック図 従来のフィルタ回路のブロック図

符号の説明

６ フィルタ回路
７ パッシブフィルタ
８ アクティブフィルタ
９ アクティブフィルタ
１０ アクティブフィルタ
１１、１２、１３ スイッチ
１４ スイッチ回路
１５ 電源制御回路
１６ 受動素子制御回路
１７、１８、１９、２０、２１、２５ 受動素子切替回路

Claims (12)

1. 複数のアクティブフィルタが接続されたＮ次のアクティブフィルタと、
   このアクティブフィルタの少なくとも一つを短絡するか否かを切替えるスイッチ回路と、
   このスイッチ回路によって短絡されたアクティブフィルタを電源オフに制御する電源制御回路とを備え、
   前記Ｎ次のアクティブフィルタは受動素子の定数を制御する受動素子制御回路を備え、
   前記受動素子制御回路は、
   前記電源制御回路によって電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能する様に切替え接続するフィルタ回路。
2. Ｎ次のアクティブフィルタと、
   このＮ次のアクティブフィルタに並列接続されたＭ次のアクティブフィルタと、
   前記Ｎ次のアクティブフィルタと前記Ｍ次のアクティブフィルタとを切替え接続するスイッチ回路と、
   前記Ｎ次のアクティブフィルタとＭ次のアクティブフィルタのうち前記スイッチ回路によって開放された一方の電源をオフに制御する電源制御回路とを備え、
   前記Ｎ次のアクティブフィルタは受動素子の定数を制御する受動素子制御回路を備え、
   前記受動素子制御回路は、
   前記電源制御回路によって電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能する様に切替え接続するフィルタ回路。
3. 前記アクティブフィルタの少なくとも一つの前後に接続されたスイッチと、これらスイッチ及び前記アクティブフィルタの少なくとも一つに対し並列に接続されたスイッチとを有する請求項１に記載のフィルタ回路。
4. 前記アクティブフィルタは、第１受動素子と、この第１受動素子に並列に接続された第２受動素子とを有し、
   前記受動素子制御回路は、前記第２受動素子を開放するか否かによって前記受動素子の定数を制御する請求項１または請求項２に記載のフィルタ回路。
5. 前記アクティブフィルタは、第１受動素子と、この第１受動素子に直列に接続された第２受動素子とを有し、
   前記受動素子制御回路は、前記第２受動素子を短絡するか否かによって前記受動素子の定数を制御する請求項１または請求項２に記載のフィルタ回路。
6. 前記電源オフされたアクティブフィルタの受動素子と前記電源オンされたアクティブフィルタの受動素子とは隣接して配置された請求項１または請求項２に記載のフィルタ回路。
7. 混合器と、この混合器の出力側に接続されたフィルタ回路とを備え、
   前記フィルタ回路は、
   複数のアクティブフィルタが接続されたＮ次のアクティブフィルタと、
   このアクティブフィルタの少なくとも一つを短絡するか否かを切替えるスイッチ回路と、
   このスイッチ回路によって短絡されたアクティブフィルタを電源オフに制御する電源制御回路とを備え、
   前記Ｎ次のアクティブフィルタは受動素子の定数を制御する受動素子制御回路を備え、
   前記受動素子制御回路は、
   前記電源制御回路によって電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能する様に切替え接続し、
   希望周波数帯に応じて前記スイッチ回路と前記電源制御回路とを制御する受信装置。
8. 混合器と、この混合器の出力側に接続されたフィルタ回路とを備え、
   前記フィルタ回路は、
   Ｎ次のアクティブフィルタと、
   このＮ次のアクティブフィルタに並列接続されたＭ次のアクティブフィルタと、
   前記Ｎ次のアクティブフィルタと前記Ｍ次のアクティブフィルタとを切替え接続するスイッチ回路と、
   前記Ｎ次のアクティブフィルタと前記Ｍ次のアクティブフィルタのうち前記スイッチ回路によって開放された一方の電源をオフに制御する電源制御回路とを備え、
   前記Ｎ次のアクティブフィルタは受動素子の定数を制御する受動素子制御回路を備え、
   前記受動素子制御回路は、
   前記電源制御回路によって電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能する様に切替え接続し、
   希望周波数帯に応じて前記スイッチ回路と前記電源制御回路とを制御する受信装置。
9. 混合器と、この混合器の出力側に接続されたフィルタ回路と、このフィルタ回路の出力側に接続され妨害波レベルを検出する検出器とを備え、
   前記フィルタ回路は、
   複数のアクティブフィルタが接続されたＮ次のアクティブフィルタと、
   このアクティブフィルタの少なくとも一つを短絡するか否かを切替えるスイッチ回路と、
   このスイッチ回路によって短絡されたアクティブフィルタを電源オフに制御する電源制御回路とを備え、
   前記Ｎ次のアクティブフィルタは受動素子の定数を制御する受動素子制御回路を備え、
   前記受動素子制御回路は、
   前記電源制御回路によって電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能する様に切替え接続し、
   前記検出器が検出した妨害波レベルに応じて前記スイッチ回路と前記電源制御回路とを制御する受信装置。
10. 混合器と、この混合器の出力側に接続されたフィルタ回路と、このフィルタ回路の出力側に接続され妨害波レベルを検出する検出器とを備え、
    前記フィルタ回路は、
    Ｎ次のアクティブフィルタと、
    このＮ次のアクティブフィルタに並列接続されたＭ次のアクティブフィルタと、
    前記Ｎ次のアクティブフィルタと前記Ｍ次のアクティブフィルタとを切替え接続するスイッチ回路と、
    前記Ｎ次のアクティブフィルタと前記Ｍ次のアクティブフィルタのうち前記スイッチ回路によって開放された一方の電源をオフに制御する電源制御回路とを備え、
    前記Ｎ次のアクティブフィルタは受動素子の定数を制御する受動素子制御回路を備え、
    前記受動素子制御回路は、
    前記電源制御回路によって電源オフされたアクティブフィルタの受動素子を、電源オンされたアクティブフィルタの受動素子として機能する様に切替え接続し、
    前記検出器が検出した妨害波レベルに応じて前記スイッチ回路と前記電源制御回路とを制御する受信装置。
11. アナログ放送の停波に伴い、前記スイッチ回路によって開放されたアクティブフィルタの電源をオフにするように制御する請求項７から請求項１０のいずれか１つに記載の受信装置。
12. 請求項７から請求項１０のいずれか１つに記載された受信装置が搭載された電子機器。

Images