JP4945360B2 - 設計装置、設計方法及びプログラム - Google Patents
設計装置、設計方法及びプログラム Download PDFInfo
- Publication number
- JP4945360B2 JP4945360B2 JP2007196228A JP2007196228A JP4945360B2 JP 4945360 B2 JP4945360 B2 JP 4945360B2 JP 2007196228 A JP2007196228 A JP 2007196228A JP 2007196228 A JP2007196228 A JP 2007196228A JP 4945360 B2 JP4945360 B2 JP 4945360B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- processing
- data
- data path
- message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
、回路設計のためのハードウェアの一連の処理の流れがビヘイビアレベルで記述された複数のコマンドを、それぞれ制御に関する動作が記述された制御系ビヘイビアと、データ処理に関する動作が記述されたデータ系ビヘイビアとに分離するコマンド分離部と、各前記コマンドの前記データ系ビヘイビアを1又は複数のビヘイビアに統合する統合部と、各前記コマンドの前記制御系ビヘイビアと、各前記コマンドの前記データ系ビヘイビアの1又は複数を統合してなる前記ビヘイビアとをそれぞれ高位合成処理する高位合成処理部と、を備え、前記コマンド分離部は、ハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する処理内容の1構文を示す処理ノード及びハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する状態遷移処理の条件文を示す遷移条件ノードをそれぞれ字句分割した処理ノードトークン及び遷移条件ノードトークンに基づいて、当該コマンドを前記制御系ビヘイビアと前記データ系ビヘイビアとに分離することを特徴とする。
前記コンピュータが備える統合部により、各前記コマンドの前記データ系ビヘイビアを1又は複数のビヘイビアに統合する第2のステップと、前記コンピュータが備える高位合成処理部により、各前記コマンドの前記制御系ビヘイビアと、各前記コマンドの前記データ系ビヘイビアの1又は複数を統合してなる前記ビヘイビアとをそれぞれ高位合成処理する第3のステップと、からなる処理を実行させる設計プログラムであって、前記第1のステップでは、前記コマンド分離部が、ハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する処理内容の1構文を示す処理ノード及びハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する状態遷移処理の条件文を示す遷移条件ノードをそれぞれ字句分割した処理ノードトークン及び遷移条件ノードトークンに基づいて、当該コマンドを前記制御系ビヘイビアと前記データ系ビヘイビアとに分離することを特徴とする。
図1において、1は全体として本実施の形態によるLSI設計装置を示す。このLSI設計装置1は、ストレージ装置用途のLSIの設計に適したものであり、コンピュータ本体2、操作端末3及びディスプレイ4から構成される。
(2−1)本実施の形態によるLSI設計手法の概要
図2は、従来のRTLを用いたLSI設計手法の概要を示す。このLSI設計手法では、状態遷移図でなる制御論理30及びデータパスでなるデータパス論理31を人手で作成する。そしてこのような作業により得られたRTLで記述されたHDLのソースコードを、論理合成ツール32を用いてネットリスト33に変換する。
図13は、データパスシェアプログラム14(図1)のモジュール構成を示している。データパスシェアプログラム14は、データパスシェア制御部80を最上位階層として、その下位階層に初期テーブル生成部81、データパス追出し設定部82及びデータパス階層生成部83が存在する。これら初期テーブル生成部81、データパス追出し設定部82及びデータパス階層生成部83は、必要時にデータパスシェア制御部80により呼び出される。
図14は、データパスシェアプログラム14が管理する内部テーブルの関連を示している。この図14からも明らかなように、本実施の形態によるLSI設計装置1の場合、内部テーブルとしてローカル変数テーブル90、入力メッセージテーブル91、出力メッセージテーブル92、処理ノードテーブル93、処理ノードトークンテーブル94、遷移条件ノードテーブル95及び遷移条件ノードトークンテーブル96を備える。これら内部テーブルの関連性については、図31〜図34において説明する。
(2−4−1)データパスシェア処理の流れ
図24は、図5について上述した本実施の形態によるLSI設計手法を用いた設計作業において、高位合成の前処理として行なわれるデータパスシェア処理(SP3)に関するLSI設計装置1のCPU11(図1)の具体的な処理内容を示している。
ここで、CPU11は、図24について上述したデータパスシェア処理のステップSP10に進むと図25に示す初期テーブル生成処理を開始し、まず、ローカル変数テーブル90(図15)を初期化する(SP20)。具体的には、CPU11は、設計データベース18から各コマンド階層について設定されたローカル変数の定義情報を収集し、これをローカル変数テーブル90に展開する。この際、CPU11は、ローカル変数テーブル90の各レコードのデータパス追出しフラグを一律に「TRUE」に設定する。
一方、CPU11は、この後、図24について上述したデータパスシェア処理のステップSP11に進むと図29に示すデータパス追出し設定処理を開始し、まず、入力メッセージ初期化部84(図13)に基づいて、入力メッセージテーブル91の各レコードについてメッセージ属性及びデータパス追出しフラグを設定する(SP30)。
他方、CPU11は、図24について上述したデータパスシェア処理のステップSP12に進むと、データパス階層生成部83(図13)を呼び出し、このデータパス階層生成部83と、当該データパス階層生成部83の下位階層に存在する処理ノード統合部87(図13)、入力メッセージ再構成部88(図13)及び出力メッセージ再構成部89(図13)とに基づいて、図35に示すデータパス階層生成処理を実行する。
以上のように本実施の形態によるLSI設計装置1では、高位合成処理の前処理として各コマンド34を制御系ビヘイビアとデータ系ビヘイビアとに分離するため、カウンタ回路や比較器などの制御系資源と、データレジスタやアドレスレジスタ、データ演算器などのデータ系資源とが分離されて設計される。かくするにつき、最終的に得られる回路構造の可読性や保守性を高め、品質の高い回路設計を行なうことができる。
なお上述の実施の形態においては、本発明をストレージ用途のLSIの設計に適したLSI設計装置1に適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の回路設計に用いる設計装置に広く適用することができる。
Claims (4)
- 回路を設計するための設計装置において、
回路設計のためのハードウェアの一連の処理の流れがビヘイビアレベルで記述された複数のコマンドを、それぞれ制御に関する動作が記述された制御系ビヘイビアと、データ処理に関する動作が記述されたデータ系ビヘイビアとに分離するコマンド分離部と、
各前記コマンドの前記データ系ビヘイビアを1又は複数のビヘイビアに統合する統合部
と、
各前記コマンドの前記制御系ビヘイビアと、各前記コマンドの前記データ系ビヘイビア
の1又は複数を統合してなる前記ビヘイビアとをそれぞれ高位合成処理する高位合成処理部と、
を備え、
前記コマンド分離部は、
ハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する処理内容の1構文を示す処理ノード及びハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する状態遷移処理の条件文を示す遷移条件ノードをそれぞれ字句分割した処理ノードトークン及び遷移条件ノードトークンに基づいて、当該コマンドを前記制御系ビヘイビアと前記データ系ビヘイビアとに分離する
ことを特徴とする設計装置。 - 前記コマンド分離部は、
予め設定されたメッセージの属性判定仕様に基づいて各前記コマンドを前記制御系ビヘイビアと前記データ系ビヘイビアとに分離する
ことを特徴とする請求項1に記載の設計装置。 - コンピュータが備えるコマンド分離部により、回路設計のためのハードウェアの一連の処理の流れがビヘイビアレベルで記述された複数のコマンドを、それぞれ制御に関する動作が記述された制御系ビヘイビアと、データ処理に関する動作が記述されたデータ系ビヘイビアとに分離する第1のステップと、
前記コンピュータが備える統合部により、各前記コマンドの前記データ系ビヘイビアを1又は複数のビヘイビアに統合する第2のステップと、
前記コンピュータが備える高位合成処理部により、各前記コマンドの前記制御系ビヘイビアと、各前記コマンドの前記データ系ビヘイビアの1又は複数を統合してなる前記ビヘイビアとをそれぞれ高位合成処理する第3のステップと、
からなる処理を実行させる設計プログラムであって、
前記第1のステップでは、前記コマンド分離部が、
ハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する処理内容の1構文を示す処理ノード及びハードウェア記述言語を用いて記述された動作処理のうち前記コマンドが実行する状態遷移処理の条件文を示す遷移条件ノードをそれぞれ字句分割した処理ノードトークン及び遷移条件ノードトークンに基づいて、当該コマンドを前記制御系ビヘイビアと前記データ系ビヘイビアとに分離する
ことを特徴とする設計プログラム。 - 前記第1のステップでは、
予め設定されたメッセージの属性判定仕様に基づいて各前記コマンドを前記制御系ビヘイビアと前記データ系ビヘイビアとに分離する
ことを特徴とする請求項3に記載の設計プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196228A JP4945360B2 (ja) | 2007-07-27 | 2007-07-27 | 設計装置、設計方法及びプログラム |
US11/970,568 US7904856B2 (en) | 2007-07-27 | 2008-01-08 | Arrangement handling commands as control system behaviors and data system behaviors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007196228A JP4945360B2 (ja) | 2007-07-27 | 2007-07-27 | 設計装置、設計方法及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009032086A JP2009032086A (ja) | 2009-02-12 |
JP2009032086A5 JP2009032086A5 (ja) | 2010-04-15 |
JP4945360B2 true JP4945360B2 (ja) | 2012-06-06 |
Family
ID=40296475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007196228A Expired - Fee Related JP4945360B2 (ja) | 2007-07-27 | 2007-07-27 | 設計装置、設計方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7904856B2 (ja) |
JP (1) | JP4945360B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010052754A1 (en) * | 2008-11-06 | 2010-05-14 | Hitachi, Ltd. | Device, method, and computer program for lsi design, and lsi |
AU2013299562C1 (en) * | 2012-08-08 | 2017-11-30 | Shockwave Medical, Inc. | Shockwave valvuloplasty with multiple balloons |
US9128724B2 (en) * | 2012-08-28 | 2015-09-08 | International Business Machines Corporation | Configuring assembly of a system using supplied architectural artifacts |
US9645807B2 (en) | 2012-08-28 | 2017-05-09 | International Business Machines Corporation | Automated deployment of a configured system into a computing environment |
JP2016122299A (ja) * | 2014-12-24 | 2016-07-07 | 富士通株式会社 | ステートマシン分割プログラム、情報処理装置およびステートマシン分割方法 |
US10896272B2 (en) | 2017-02-07 | 2021-01-19 | Mitsubishi Electric Corporation | High-level synthesis device, high-level synthesis method, and computer readable medium |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3129883B2 (ja) * | 1993-07-12 | 2001-01-31 | 松下電器産業株式会社 | レジスタ転送レベル設計支援装置 |
JPH11102381A (ja) * | 1997-09-29 | 1999-04-13 | Matsushita Electric Ind Co Ltd | アーキテクチャ動作合成装置、アーキテクチャ動作合成方法、プロセッサの設計方法およびプロセッサのアーキテクチャ動作記述方法 |
US6145117A (en) * | 1998-01-30 | 2000-11-07 | Tera Systems Incorporated | Creating optimized physical implementations from high-level descriptions of electronic design using placement based information |
JP3765923B2 (ja) * | 1998-02-26 | 2006-04-12 | シャープ株式会社 | ハードウェア合成方法およびハードウェア合成装置並びにハードウェア合成プログラムを記録した記録媒体 |
JP3370304B2 (ja) * | 2000-01-28 | 2003-01-27 | シャープ株式会社 | 高位合成システム、高位合成方法、および、高位合成方法の実施に使用される記録媒体 |
JP3852741B2 (ja) * | 2000-10-31 | 2006-12-06 | シャープ株式会社 | 高位合成方法および高位合成装置 |
US6728945B1 (en) * | 2001-02-26 | 2004-04-27 | Cadence Design Systems, Inc. | Behavioral level observability analysis and its applications |
JP4082653B2 (ja) * | 2001-11-15 | 2008-04-30 | 松下電器産業株式会社 | 高位合成方法および高位合成装置 |
JP2005173648A (ja) * | 2003-12-05 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 高位合成方法及び高位合成装置 |
US7257802B2 (en) * | 2003-12-29 | 2007-08-14 | Mentor Graphics Corporation | Method and system for hardware accelerated verification of digital circuit design and its testbench |
US7260798B2 (en) * | 2003-12-29 | 2007-08-21 | Mentor Graphics Corporation | Compilation of remote procedure calls between a timed HDL model on a reconfigurable hardware platform and an untimed model on a sequential computing platform |
US7305650B1 (en) * | 2004-06-21 | 2007-12-04 | C2 Design Automation | Data path synthesis apparatus and method for optimizing a behavioral design description being processed by a behavioral synthesis tool |
JP2006285865A (ja) * | 2005-04-04 | 2006-10-19 | Nec Electronics Corp | レジスタ転送レベル記述と動作記述間の対応関係特定方法、装置及びプログラム |
JP2007042085A (ja) | 2005-06-27 | 2007-02-15 | Interdesign Technologies Inc | 開発支援プログラム、開発支援装置および記憶媒体 |
-
2007
- 2007-07-27 JP JP2007196228A patent/JP4945360B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-08 US US11/970,568 patent/US7904856B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009032086A (ja) | 2009-02-12 |
US7904856B2 (en) | 2011-03-08 |
US20090031276A1 (en) | 2009-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945360B2 (ja) | 設計装置、設計方法及びプログラム | |
ES2676739T3 (es) | Sistema y procedimiento para enlace dinámico de controles y comandos de interfaz de usuario | |
US8549353B2 (en) | Batch processing error handling modes | |
EP2343641B1 (en) | Applying rules to data | |
US7190363B2 (en) | Method and system for processing graphics simulation data | |
EP2343644A1 (en) | Transformation of data between hierarchical data formats | |
EP2354925A1 (en) | Creation of form-based applications | |
US7971178B1 (en) | System to merge custom and synthesized digital integrated circuit design data | |
JP2007087215A (ja) | ハードウェアモデルの変換処理に用いられるデータ構造、コンピュータプログラム、方法、及びシステム | |
US8527254B2 (en) | Simulator engine development system and simulator engine development method | |
EP2357554A1 (en) | Processing collections of data items | |
EP2343653A2 (en) | Generating and monitoring data items | |
JP4204039B2 (ja) | 動作合成システム、動作合成方法、制御プログラム、可読記録媒体、論理回路の製造方法および論理回路 | |
JP2007102631A (ja) | 論理回路設計支援装置およびこれを用いた論理回路設計支援方法 | |
US6772402B2 (en) | Failure path grouping method, apparatus, and computer-readable medium | |
US7207015B1 (en) | Translation of an electronic integrated circuit design into hardware | |
JP2020160650A (ja) | 高位合成方法、高位合成装置、及び高位合成システム | |
JP3373641B2 (ja) | テスト系列生成装置 | |
JP4308300B2 (ja) | 画像データ処理装置及び方法 | |
JP5049804B2 (ja) | Vliwプロセッサ自動生成方法及び自動生成プログラム | |
US6035112A (en) | Cell library generating method and apparatus | |
JPH06332711A (ja) | データ処理システムにおけるオブジェクト管理処理方式 | |
US8566758B2 (en) | Data dependency managing apparatus, design data dependency managing method and program | |
US20060129368A1 (en) | Object-oriented interface to RTL model signals | |
Bulakh et al. | An Academic Framework for IC Physical Design Algorithms Development |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120305 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |