JP4945063B2 - アクティブマトリクス型表示装置 - Google Patents

Description

本発明は、表示装置に係り、特にはアクティブマトリクス型表示装置に関する。

近年、有機エレクトロ・ルミネッセンス（以下、ＥＬという）表示装置は、その軽量、薄型、高輝度という特徴により、携帯電話に代表される携帯用情報機器などのディスプレイとして注目を集めている。典型的な有機ＥＬ表示装置では、書込期間において書き込んだ映像信号に対応した大きさの駆動電流が、それに続く発光期間において有機ＥＬ素子に流れ続けるように、各画素にメモリ性を付与している。すなわち、アクティブマトリクス駆動方式を採用している。

ところで、この有機ＥＬ表示装置では、映像信号に対応して駆動電流Ｉdの大きさを制御する駆動制御素子（駆動用トランジスタ）の閾値電圧Ｖthが画素間でばらつくのに起因して、表示ムラが発生することがある。この問題に対しては、各画素に閾値キャンセル回路を設けて駆動用トランジスタの特性を補正することが提案されている（以下の特許文献１を参照のこと）。

この回路によると、駆動電流Ｉdに閾値Ｖthが与える影響を最小とすることができる。したがって、画素間で駆動用トランジスタの閾値Ｖthがばらついていたとしても、そのようなばらつきが有機ＥＬ素子に供給する駆動電流Ｉdに与える影響を低減することができる。

しかしながら、この技術では、或る行に対して特性補正動作及び書込動作を行った後に次の行に対して特性補正動作及び書込動作を行うという方法を採用している。すなわち、一水平走査期間内に特性補正動作と書込動作との双方を行っている。そのため、特性補正動作と書込動作との双方に十分な時間を割り当てることが難しく、その結果、表示ムラが十分には解消されないという問題がある。
米国特許第６，２２９，５０６号明細書

本発明の目的は、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能な表示装置を提供することにある。

本発明の一側面によると、走査信号線と、前記走査信号線と交差した映像信号線と、前記走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、前記画素のそれぞれは、制御端子と第１電源端子に接続された第１端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動電流制御素子と、前記第１端子と前記制御端子との間に接続された第１キャパシタと、入力端子が前記映像信号線に接続されるとともにその導通状態が前記走査信号線を介して供給される走査信号に応じて切り替わる選択用スイッチと、前記選択用スイッチの出力端子と前記制御端子との間に接続された第２キャパシタと、前記第２端子と前記制御端子との間に接続された補正用スイッチと、入力端子が前記第２端子に接続された出力制御用スイッチと、前記出力制御用スイッチの出力端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する発光素子としての表示素子とを備え、書込期間においては、前記映像信号線から前記選択用スイッチを介して前記第２キャパシタの前記選択用スイッチ側の端子に映像信号を供給する書込動作を行い、前記書込期間に続く有効表示期間においては、前記選択用スイッチ及び前記補正用スイッチを非導通状態とし且つ前記出力制御用スイッチを導通状態として前記駆動電流を前記表示素子に流し、前記書込期間に先立つ補正期間においては、前記出力制御用スイッチを非導通状態とし且つ前記補正用スイッチを導通状態とし、この状態で、前記映像信号線から前記選択用スイッチを介して前記第２キャパシタの前記選択用スイッチ側の端子にリセット信号を供給して、前記駆動電流制御素子の特性を反映した補正信号を前記制御端子に供給することを含む特性補正動作を行い、前記特性補正動作と前記書込動作とのそれぞれを前記画素の行毎に順次行うとともに、前記特性補正動作を行っている前記画素の前記選択用スイッチ及び前記補正用スイッチの少なくとも一方を非導通状態とする分離期間を、前記補正期間内であって前記リセット信号の供給開始時よりも後に設け、或る行の前記画素に対する前記分離期間内にそれよりも前の行の前記画素に対して前記書込動作を行うように構成されたことを特徴とするアクティブマトリクス型表示装置が提供される。

分離期間には、特性補正動作を行っている画素の補正用スイッチを導通状態としたまま選択用スイッチを非導通状態としてもよい。

或いは、分離期間には、特性補正動作を行っている画素の選択用スイッチ及び補正用スイッチの双方を非導通状態としてもよい。この場合、特性補正期間のそれぞれにおいては、分離期間の後に、映像信号線から供給される信号を映像信号からリセット信号へと切り替えるとともに特性補正動作を行っている画素の選択用スイッチ及び補正用スイッチの双方を再び導通状態としてもよい。さらに、この場合、画素のそれぞれの選択用スイッチ及び補正用スイッチは、同一の制御線を介して供給される制御信号により導通状態が制御されてもよい。
また、表示素子は有機ＥＬ素子であってもよい。

本発明によると、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能な表示装置が提供される。

以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様または類似する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。なお、ここでは、一例として、有機ＥＬ表示装置を描いている。

この有機ＥＬ表示装置１は、有機ＥＬパネル２と、有機ＥＬパネル２の表示動作を制御するコントローラ３とを備えている。

有機ＥＬパネル２は、例えば１７型ＸＧＡの表示領域を有しており、ガラス板等の光透過性及び絶縁性を有する支持基板４上でマトリクス状に配列した複数の画素ＰＸと、これら画素ＰＸの行に沿って延在した複数本の走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃと、これら画素ＰＸの行と略直交する方向に延在した複数本の映像信号線ＤａｔａＮと、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃのそれぞれを順次駆動する走査信号線ドライバＹＤＲと、映像信号線ＤａｔａＮを駆動する映像信号線ドライバＸＤＲとを備えている。

各画素ＰＸは、発光素子として自己発光素子である有機ＥＬ素子ＯＬＥＤを備えるとともに、駆動電流制御回路と特性補正回路とを備えている。

駆動電流制御回路は、駆動電流制御素子ＴＲと、選択用スイッチＳＷ１と、キャパシタＣ１とを備えている。ここでは、一例として、駆動電流制御素子ＴＲにｐチャネル薄膜トランジスタ（以下、ＴＦＴという）を使用するとともに、選択用スイッチＳＷ１にｎチャネルＴＦＴを使用している。これらＴＦＴは、例えば、その活性層に多結晶シリコン膜を用いたものであり、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲを構成するＴＦＴと同一工程で形成され得る。

駆動電流制御素子ＴＲは、一対の電源端子ＶＤＤ，ＶＳＳ間で有機ＥＬ素子ＯＬＥＤと直列に接続されている。駆動電流制御素子ＴＲは、その制御端子と電源端子ＶＤＤとの間の電圧に対応した大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに対して出力する。

選択用スイッチＳＷ１は、映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間に接続されている。すなわち、選択用スイッチＳＷ１は、そのソースが映像信号線ＤａｔａＮに接続され、ドレインが後述のキャパシタＣ２を介して駆動電流制御素子ＴＲの制御端子に接続され、ゲートが対応する走査信号線ＳｃａｎＭａに接続されている。選択用スイッチＳＷ１は、映像信号線ＤａｔａＮとキャパシタＣ２の選択用スイッチＳＷ１側の端子との間の導通／非導通を走査信号線ＳｃａｎＭａを介して供給される第１走査信号に応じて切り替える。

キャパシタＣ１は、電源端子ＶＤＤと駆動電流制御素子ＴＲの制御端子との間に接続されている。キャパシタＣ１は、駆動電流制御素子ＴＲの制御端子と電源端子ＶＤＤとの間の電圧を所定期間ほぼ一定に保持する役割を果たす。

具体的には、選択用スイッチＳＷ１は、書込動作に対応して走査信号線ドライバＹＤＲから走査信号線ＳｃａｎＭａを介して供給される第１走査信号により映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間を導通状態とした際に、映像信号線ドライバＸＤＲから映像信号線ＤａｔａＮを介して供給される信号，例えば映像信号Ｖsig(＝０〜４Ｖ)，をノードＡに出力する。駆動電流制御素子ＴＲは、選択用スイッチＳＷ１が出力する映像信号Ｖsigに対応した大きさの駆動電流Ｉdを有機ＥＬ素子ＯＬＥＤに供給する。

なお、選択用スイッチＳＷ１は、特性補正動作に対応して走査信号線ドライバＹＤＲから走査信号線ＳｃａｎＭｂを介して供給される第２走査信号により駆動電流制御素子ＴＲの制御端子と出力端子の間を導通状態とした際には、映像信号線ドライバＸＤＲから映像信号線ＤａｔａＮを介して供給されるリセット信号Ｖrst（＝８Ｖ）をノードＡに出力する。また、電源端子ＶＤＤ，ＶＳＳは、例えば、＋１０Ｖ及び０Ｖの電位にそれぞれ設定される。

特性補正回路は、ここでは閾値キャンセル回路であり、補正用スイッチＳＷ２と、出力制御用スイッチＳＷ３と、キャパシタＣ２とを備えている。なお、ここでは、一例として、補正用スイッチＳＷ２及び出力制御用スイッチＳＷ３に、ｐチャネルＴＦＴを使用している。

補正用スイッチＳＷ２は、駆動電流制御素子ＴＲの出力端子と制御端子との間に接続されている。補正用スイッチＳＷ２は、駆動電流制御素子ＴＲの出力端子と制御端子との間の導通／非導通を走査信号線ＳｃａｎＭｂを介して供給される第２走査信号に応じて切り替える。

出力制御用スイッチＳＷ３は、駆動電流制御素子ＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間に直列接続されている。出力制御用スイッチＳＷ３は、駆動電流制御素子ＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間の導通／非導通を走査信号線ＳｃａｎＭｃを介して供給される第３走査信号に応じて切り替える。

キャパシタＣ２は、選択用スイッチＳｗ１と駆動電流制御素子ＴＲの制御端子との間に接続されている。キャパシタＣ２は、ノードＡ，Ｂ間での電荷の移動を防ぐとともにノードＡの電位変化に対応したノードＢの電位変化を可能としている。

有機ＥＬ素子ＯＬＥＤは、赤、緑、または青のルミネセンス性有機化合物を含む薄膜である発光層を含んだ有機物層を陰極と陽極との間に介在させた構造を有している。有機ＥＬ素子ＯＬＥＤは、有機物層に電子及び正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。

なお、有機薄膜層は、陽極バッファ層、発光層、陰極バッファ層の３層を積層した構造や、これらを機能的に複合した２層あるいは単層構造であってもよい。

コントローラ３は、有機ＥＬパネル２の外部に配置されるプリント基板上に形成され、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲの動作を制御する。コントローラ３は、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査信号線ドライバＹＤＲ及び映像信号線駆ドライバＸＤＲに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバＸＤＲに供給する。

映像信号線ドライバＸＤＲは、各水平走査期間において、水平走査制御信号の制御のもとで、デジタル映像信号をアナログ形式に変換するとともに、それにより得られる映像信号Ｖsigを複数の映像信号線ＤａｔａＮに対して並列的に供給する。また、映像信号線ドライバＸＤＲは、各水平走査期間において、水平走査制御信号の制御のもとで、リセット信号Ｖrstを複数の映像信号線ＤａｔａＮに対して並列的に供給する。

走査信号線ドライバＹＤＲは、垂直走査制御信号の制御のもとで、各表示期間（＝１フレーム期間＋垂直ブランキング期間＝補正期間＋書込期間＋有効表示期間）において、例えば、第１接続期間、分離期間、第２接続期間＋書込期間、有効表示期間に対応して選択用スイッチＳｗ１をオン状態→オフ状態→オン状態→オフ状態のように変化させる第１走査信号を複数本の走査信号線ＳｃａｎＭａに順次供給する。なお、この例では、補正期間は、リセット期間と閾値キャンセル期間との和に等しい。また、この例では、第１接続期間はリセット期間と閾値キャンセル期間の始めの一部との和であり、第２接続期間は閾値キャンセル期間の終わりの一部であり、分離期間は第１接続期間及び第２接続期間との間に設けられる期間（閾値キャンセル期間の中間の期間）であって、特性補正動作中に一時画素と対応映像信号線とを電気的に切り離す期間である。さらに、ここでは、第１接続期間に対応して選択用スイッチＳｗ１をオン状態とするレベルの第１走査信号の或る走査信号線Ｓｃａｎ（ｍ−１）ａへの供給を開始してから次の走査信号線Ｓｃａｎｍａへの供給を開始するまでの期間を１水平走査期間（１Ｈ）と定める。

各行の選択用スイッチＳＷ１は、それに対応する走査信号線ＳｃａｎＭａから供給される第１走査信号により、１表示期間につき１回のみの第１接続期間、第２接続期間、及び書込期間に映像信号線ＤａｔａＮとノードＡとの間を導通させ、他の期間は非導通とする。駆動電流制御素子ＴＲは、選択用スイッチＳＷ１の導通状態にある書込期間に映像信号線ＤａｔａＮを介して供給される映像信号Ｖsigに対応した駆動電流Ｉdを、書込期間に続く有効表示期間（発光期間）において有機ＥＬ素子ＯＬＥＤに供給する。これら映像信号Ｖsigは、映像信号の更新周期である１表示期間毎に更新される。

また、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに関して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、例えば、第１接続期間、分離期間、第２接続期間、書込期間＋有効表示期間に対応して補正用スイッチＳｗ２をオン状態→オフ状態→オン状態→オフ状態のように変化させる第２走査信号を、複数本の走査信号線ＳｃａｎＭｂに順次供給する。各行の補正用スイッチＳＷ２は、それに対応する走査信号線ＳｃａｎＭｂから供給される第２走査信号により、１表示期間につき１回のみの第１接続期間及び第２接続期間に駆動電流制御素子ＴＲの出力端子と制御端子との間を導通させ、他の期間は非導通とする。

さらに、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに関して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、例えば、リセット期間、閾値キャンセル期間＋書込期間、有効表示期間に対応して出力制御用スイッチＳＷ３をオン状態→オフ状態→オン状態のように変化させる第３走査信号を、複数本の走査信号線ＳｃａｎＭｃに順次供給する。各行の出力制御用スイッチＳＷ３は、それに対応する走査信号線ＳｃａｎＭｃから供給される第３走査信号により、１表示期間につき１回のみのリセット期間及び有効表示期間に駆動電流制御素子ＴＲと有機ＥＬ素子ＯＬＥＤとの間を導通させ、他の期間は非導通とする。

図２は、図１に示す表示装置１の画素ＰＸの等価回路図である。
上述のように、各画素ＰＸは、有機ＥＬ素子ＯＬＥＤ及び駆動電流制御回路に加え、特性補正回路を備えている。また、駆動電流制御回路は、駆動電流制御素子ＴＲと選択用スイッチＳＷ１とキャパシタＣ１とを備えており、特性補正回路は、補正用スイッチＳＷ２と出力制御用スイッチＳＷ３とキャパシタＣ２とを備えている。これらスイッチＳＷ１乃至ＳＷ３は、書込期間に先立つ補正期間において、駆動電流制御素子ＴＲの制御電圧をこの駆動電流制御素子ＴＲの閾値電圧Ｖthとほぼ等しいレベルに初期化するために図３に示す関係でオン／オフされる。

図３は、図２に示す画素ＰＸの駆動方法の一例を示す図である。
図３に示すように、補正期間はリセット期間と閾値キャンセル期間とを含んでいる。なお、この例では、補正期間内に分離期間は設けていない。

リセット期間では、駆動電流制御素子ＴＲの入力端子と制御端子との間の電圧をその閾値電圧Ｖthより大きくなるよう設定する。具体的には、スイッチＳＷ１乃至ＳＷ３をオン状態とする。また、リセット期間では、映像信号線ドライバＸＤＲから各映像信号線ＤａｔａＮにリセット信号Ｖrstを供給する。この動作により、ノードＡの電位は選択用スイッチＳＷ１を介して供給されるリセット信号Ｖrstにより上昇し、ノードＢ及びＣの電位は補正用スイッチＳＷ２を介して流れる放電電流により低下する。

これに続く閾値キャンセル期間では、スイッチＳＷ１，ＳＷ２をオン状態に維持したまま、出力制御用スイッチＳＷ３をオフ状態に設定する。これにより、ノードＢの電位は、補正用スイッチＳＷ２を介して流れる充電電流によって駆動電流制御素子ＴＲの閾値電圧Ｖthとほぼ等しいレベルにまで上昇する。なお、この際、キャパシタＣ２のノードＡ側の電極には、リセット信号Ｖrstが供給されている。

書込期間では、選択用スイッチＳＷ１をオン状態とし、スイッチＳＷ２及びＳＷ３をオフ状態とする。これにより、ノードＡには、選択用スイッチＳＷ１を介して供給されるリセット信号Ｖrstに代わり、映像信号Ｖsigが選択用スイッチＳＷ１を介して供給される。その結果、ノードＢの電位は、閾値電圧Ｖthと映像信号Ｖsigとの和にほぼ等しくなる。

有効表示期間では、出力制御用スイッチＳＷ３をオン状態とし、スイッチＳＷ１，ＳＷ２をオフ状態とする。これにより、駆動電流Ｉdが出力制御用スイッチＳＷ３を介して有機ＥＬ素子ＯＬＥＤに供給される。ここで、駆動電流Ｉdは、リセット信号Ｖrstと映像信号Ｖsigとの電位差により決定されることになり、駆動電流制御素子ＴＲの閾値電圧Ｖthが画素ＰＸ間でばらついていたとしても、そのようなばらつきが駆動電流Ｉdに与える影響を排除することができる。

さて、本態様では、この表示装置１を以下に説明するように駆動する。
図４は、図１に示す表示装置１で利用可能な駆動方法の一例を示すタイミングチャートである。なお、図４に示す参照符号Ｃｌｋａ，Ｃｌｋｂはクロック信号を示し、Ｓｔａｒｔａ，Ｓｔａｒｔｂはスタート信号を示し、Ｖｉｄｅｏは映像信号を示しており、これらは何れもコントローラ３が出力する信号である。また、図４に示す参照符号ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃは、それぞれ、走査信号線ドライバＹＤＲが走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃに出力する走査信号を示している。

走査信号線ドライバＹＤＲは、スタート信号Ｓｔａｒｔａ及びクロック信号Ｃｌｋａから各水平走査期間に対応した１水平期間の幅（Ｔｗ−Ｓｔａｒｔａ）の第１パルスを生成するシフトレジスタと、スタート信号Ｓｔａｒｔｂ及びクロック信号Ｃｌｋａから１水平走査期間の整数倍の幅（Ｔｗ−Ｓｔａｒｔｂ）の第２パルスを生成するシフトレジスタとを備えている。走査信号線ドライバＹＤＲは、第１及び第２パルスとクロック信号Ｃｌｋｂとから第１走査信号を生成し、これを第１走査信号線ＳｃａｎＭａに順次出力する。また、走査信号線ドライバＹＤＲは、第１及び第２パルスとクロック信号Ｃｌｋｂとから第２走査信号を生成し、これを第２走査信号線ＳｃａｎＭｂに順次出力する。さらに、走査信号線ドライバＹＤＲは、第１及び第２パルスとクロック信号Ｃｌｋｃとから第３走査信号を生成し、これを第３走査信号線ＳｃａｎＭｃに順次出力する。

具体的には、走査信号線ドライバＹＤＲは、リセット期間では、第１走査信号線ＳｃａｎＭａに選択レベル（ここではＨｉｇｈレベル）の第１走査信号を供給するとともに、第２及び第３走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃに選択レベル（ここではＬｏｗレベル）の第２及び第３走査信号をそれぞれ供給する。

閾値キャンセル期間では、走査信号線ドライバＹＤＲは、まず、第１走査信号線ＳｃａｎＭａに選択レベル（ここではＨｉｇｈレベル）の第１走査信号を供給し、第２走査信号線ＳｃａｎＭｂに選択レベル（ここではＬｏｗレベル）の第２走査信号を供給し、第３走査信号線ＳｃａｎＭｃには非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給する。なお、この期間とリセット期間との和は第１接続期間である。

次に、走査信号線ドライバＹＤＲは、第３走査信号線ＳｃａｎＭｃに非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給したまま、第１走査信号線ＳｃａｎＭａに非選択レベル（ここではＬｏｗレベル）の第１走査信号を供給し、第２走査信号線ＳｃａｎＭｂに非選択レベル（ここではＨｉｇｈレベル）の第２走査信号を供給する。この期間は、分離期間（補正休止期間）である。

その後、走査信号線ドライバＹＤＲは、第３走査信号線ＳｃａｎＭｃに非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給したまま、再度、第１走査信号線ＳｃａｎＭａに選択レベル（ここではＨｉｇｈレベル）の第１走査信号を供給し、第２走査信号線ＳｃａｎＭｂに選択レベル（ここではＬｏｗレベル）の第２走査信号を供給する。この期間は、第２接続期間である。

補正期間に続く書込期間では、走査信号線ドライバＹＤＲは、第１走査信号線ＳｃａｎＭａに選択レベル（ここではＨｉｇｈレベル）の第１走査信号を供給するとともに、第２及び第３走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃに非選択レベル（ここではＨｉｇｈレベル）の第２及び第３走査信号をそれぞれ供給する。

有効表示（発光）期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｃにＬｏｗレベルの走査信号を供給し、走査信号線ＳｃａｎＭｂにＨｉｇｈレベルの走査信号を供給する。

本態様では、或る行の画素ＰＸへの特性補正動作（＝リセット動作＋閾値キャンセル動作）を開始してから終了するまでの間に、それよりも前の行の画素ＰＸに対して書込動作を行う。そして、典型的には、或る行の画素ＰＸに対して特性補正動作を行う補正期間と次の行の画素に対して特性補正動作を行う補正期間とを部分的に重ね合わせる。こうすると、或る行の画素ＰＸへの特性補正動作と書込動作との双方を完了した後に次の行の画素ＰＸへの特性補正動作を開始する場合に比べ、有効表示（発光）期間を十分に長く設定しつつ（有効表示期間が１表示期間に占める割合は５０％以上であることが望ましい）、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。

また、本態様では、補正期間に分離期間を設け、或る行の画素ＰＸを映像信号線ＤａｔａＮから分離している間に、それよりも前の行の画素ＰＸに対する書込動作を実施する。そのため、リセット信号Ｖrstを供給するためのリセット信号線を別途設けることなく、或る行の画素ＰＸに対して特性補正動作を行う補正期間とそれよりも前の行の画素ＰＸに対して書込動作を行う書込期間とを重ね合わせることができる。したがって、配線数の増加を伴うことなく、有効表示期間を十分に長く設定しつつ、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。

このように、本態様によると、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。また、本態様によると、これを実現するうえで配線数の増加を伴うことがない。したがって、本態様によると、比較的少ない配線数で、駆動電流制御回路の特性の画素ＰＸ間でのばらつきに起因した表示ムラを十分に解消することができる。

図４を参照して説明した駆動方法には様々な変形が可能である。これについては、図５及び図６を参照しながら説明する。

図５は、図１に示す表示装置１で利用可能な駆動方法の例を示す図である。図５は、図１に示す表示装置１で利用可能な駆動方法の他の例を示す図である。

図５及び図６には、（Ｍ−１）行目の画素ＰＸとＭ行目の画素ＰＸとについて、補正期間、書込期間、有効表示期間におけるスイッチＳＷ１乃至ＳＷ３の導通状態を描いている。なお、図中、「ＯＮ／ＯＦＦ」はそのスイッチがオン状態及びオフ状態の何れでもよいことを示している。また、「映像信号／リセット信号」の欄に記載した「ＲＳＴ」は映像信号線ＤａｔａＮにはリセット信号Ｖrstが供給されていることを示しており、「ＶｉｄｅｏＭ」は映像信号線ＤａｔａＮにはＭ行目の画素ＰＸに対応した映像信号Ｖsigが供給されていることを示している。

図５に示すように、映像信号線ＤａｔａＮに（Ｍ−１）行目の画素ＰＸに対応した映像信号Ｖsig，すなわちＶｉｄｅｏＭ−１，を供給している間、Ｍ行目の画素ＰＸでは補正用スイッチＳＷ２はオン状態としていてもよい。すなわち、図４を参照しながら説明した例では、分離期間において閾値キャンセル動作を中断したが、分離期間に閾値キャンセル動作を継続することもできる。この場合も、先に説明したのと同様の効果を得ることができる。

また、図５に示す駆動方法では、映像信号線ＤａｔａＮに（Ｍ−１）行目の画素ＰＸに対応した映像信号Ｖsig，すなわちＶｉｄｅｏＭ−１，を供給している間、Ｍ行目の画素ＰＸでは選択用スイッチＳＷ１をオフ状態としたが、図６に示すように、その間、Ｍ行目の画素ＰＸの選択用スイッチＳＷ１はオン状態としてもよい。すなわち、図６に示すように、映像信号線ＤａｔａＮに（Ｍ−１）行目の画素ＰＸに対して書込動作を実施している間、Ｍ行目の画素ＰＸで補正用スイッチＳＷ２をオフ状態とすれば、その間にＭ行目の画素ＰＸの選択用スイッチＳＷ１をオン状態としても、先に説明したのと同様の効果を得ることができる。

以上説明したように、図４を参照して説明した駆動方法には様々な変形が可能である。

また、上述した駆動方法は、図１に示したのとは異なる回路構成を有する表示装置でも利用可能である。

図７は、本態様の一変形例に係る表示装置を概略的に示す平面図である。なお、ここでは、一例として、有機ＥＬ表示装置を描いている。また、図８は、図７に示す表示装置１で利用可能な駆動方法の一例を示すタイミングチャートである。

図７に示す表示装置１は、第２走査信号線ＳｃａｎＭｂを備えておらず、各画素ＰＸにおいて、選択用スイッチＳＷ１として補正用スイッチＳＷ２と導電型が同一のＴＦＴ，ここではｐチャネルＴＦＴ，を使用するとともに、補正用スイッチＳＷ２の制御端子であるゲートが第１走査信号線ＳｃａｎＭａに接続されていること以外は図１に示す表示装置１と同様の構造を有している。この表示装置１は、図８に示すように、第２走査信号を生成せず、第１走査信号の信号レベルを逆転させたこと以外は、図４を参照しながら説明したのと同様の方法により駆動することができる。

図７に示す表示装置１では、補正用スイッチＳＷ２の制御端子であるゲートを第１走査信号線ＳｃａｎＭａに接続することにより、第２走査信号線ＳｃａｎＭｂを省略している。そのため、図１の表示装置１に比べ、より少ない配線数で、有効表示期間を十分に長く設定しつつ、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。

なお、本発明は、上述の態様に限定されず、その要旨を逸脱しない範囲でさらに変形可能である。例えば、先の態様では、画素に特定の回路構成を採用したが、画素には他の回路構成を採用してもよい。例えば、スイッチＳＷ１乃至ＳＷ３としては、ｎチャネルＴＦＴを使用してもよく或いはｐチャネルＴＦＴを使用してもよい。また、それらスイッチＳＷ１乃至ＳＷ３としてトランスミッションゲート等の他のスイッチング素子を使用してもよい。

また、先の態様では、特性補正回路が駆動電流制御素子ＴＲの閾値電圧Ｖthのばらつき補正を行うものである場合について説明したが、特性補正回路は、駆動電流制御回路の特性のばらつきを補正するものであれば、駆動電流制御素子ＴＲの閾値電圧Ｖthのばらつき補正を行うものでなくてもよい。

また、上述の態様では、映像信号の書き込みを１画素行ずつ行うものについて説明したが、これに限定されず、複数行ずつ同時に書き込みを行ってもよい。

さらに、上述の態様では、映像信号のデジタル−アナログ変換を基板４上に形成した映像信号線ドライバＸＤＲで行う場合について説明したが、この変換は有機ＥＬパネル２の外部で行ってもよい。

また、映像信号線ドライバＸＤＲはアナログ映像信号を時分割で対応する映像信号線ＤａｔａＮに供給するものであってもよい。そして、更に、有機ＥＬ素子ＯＬＥＤに供給する電源電圧は発光色毎に設定してもよい。

また、上述の態様では画素を構成するトランジスタとしてその活性層に多結晶ポリシリコンを用いるものについて説明したが、アモルファスシリコンを用いるものであってもよい。特に、アモルファスシリコンを用いる場合には補正期間の確保が重要となってくるため、本発明を適用することが望ましい。

さらに、上述の態様では表示素子として有機ＥＬ素子ＯＬＥＤを使用した有機ＥＬ表示装置１について説明したが、流れる電流の大きさに応じて光学特性が変化するものであれば他の表示素子を使用してもよい。すなわち、先の技術は有機ＥＬ表示装置以外の表示装置，例えば発光ダイオード表示装置や電界放出表示装置などのように自己発光素子を備えた表示装置，にも適用可能である。

各画素ＰＸにおけるスイッチ数の増加や配線数の増加が許容される場合には、以下に説明する技術でも、有効表示期間を十分に長く設定しつつ、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。

図９は、参考例に係る表示装置を概略的に示す平面図である。なお、ここでは、一例として、有機ＥＬ表示装置を描いている。

この有機ＥＬ表示装置１は、有機ＥＬパネル２と、有機ＥＬパネル２の表示動作を制御するコントローラ３とを備えている。

有機ＥＬパネル２は、例えば１７型ＸＧＡの表示領域を有しており、ガラス板等の光透過性絶縁基板４上でマトリクス状に配列した複数の画素ＰＸと、これら画素ＰＸの行に沿って延在した複数本の走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃと、これら画素ＰＸの行と略直交する方向に延在した複数本の映像信号線ＤａｔａＮと、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃのそれぞれを順次駆動する走査信号線ドライバＹＤＲと、映像信号線ＤａｔａＮを駆動する映像信号線ドライバＸＤＲとを備えている。また、この有機ＥＬパネル２には、映像信号線ＤａｔａＮから独立したリセット信号線ＲＳＴが、画素列に沿った方向，すなわち映像信号線ＤａｔａＮと略平行な方向，に設けられている。

各画素ＰＸは、発光素子として自己発光素子である有機ＥＬ素子ＯＬＥＤを備えるとともに、駆動電流制御回路と特性補正回路とを備えている。

駆動電流制御回路は、駆動電流制御素子ＴＲと、選択用スイッチＳＷ１と、キャパシタＣ１とを備えている。ここでは、一例として、駆動電流制御素子ＴＲにｐチャネルＴＦＴを使用するとともに、選択用スイッチＳＷ１にｎチャネルＴＦＴを使用している。これらＴＦＴは、例えば、その活性層に多結晶シリコン膜を用いたものであり、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲを構成するＴＦＴと同一工程で形成され得る。

駆動電流制御素子ＴＲは、一対の電源端子ＶＤＤ，ＶＳＳ間で有機ＥＬ素子ＯＬＥＤと直列に接続されている。駆動電流制御素子ＴＲは、その制御端子と電源端子ＶＤＤとの間の電圧に対応した大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに対して出力する。

選択用スイッチＳＷ１は、映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間に接続されている。すなわち、選択用スイッチＳＷ１は、そのソースが映像信号線ＤａｔａＮに接続され、ドレインが後述のキャパシタＣ２を介して駆動電流制御素子ＴＲの制御端子に接続され、ゲートが対応する走査信号線ＳｃａｎＭａに接続されている。選択用スイッチＳＷ１は、映像信号線ＤａｔａＮとキャパシタＣ２の選択用スイッチＳＷ１側の端子との間の導通／非導通を走査信号線ＳｃａｎＭａを介して供給される第１走査信号に応じて切り替える。

キャパシタＣ１は、電源端子ＶＤＤと駆動電流制御素子ＴＲの制御端子との間に接続されている。キャパシタＣ１は、駆動電流制御素子ＴＲの制御端子と電源端子ＶＤＤとの間の電圧を所定期間ほぼ一定に保持する役割を果たす。

具体的には、選択用スイッチＳＷ１は、書込動作に対応して走査信号線ドライバＹＤＲから走査信号線ＳｃａｎＭａを介して供給される第１走査信号により映像信号線ＤａｔａＮと駆動電流制御素子ＴＲの制御端子との間を導通状態とした際に、映像信号線ドライバＸＤＲから映像信号線ＤａｔａＮを介して供給される信号，例えば映像信号Ｖsig(＝０〜４Ｖ)，をノードＡに出力する。駆動電流制御素子ＴＲは、選択用スイッチＳＷ１が出力する映像信号Ｖsigに対応した大きさの駆動電流Ｉdを有機ＥＬ素子ＯＬＥＤに供給する。なお、電源端子ＶＤＤ，ＶＳＳは、例えば、＋１０Ｖ及び０Ｖの電位にそれぞれ設定される。

特性補正回路は、ここでは閾値キャンセル回路であり、補正用スイッチＳＷ２と、出力制御用スイッチＳＷ３と、リセットスイッチＳＷ４と、キャパシタＣ２とを備えている。なお、ここでは、一例として、補正用スイッチＳＷ２、出力制御用スイッチＳＷ３、リセットスイッチＳＷ４に、ｐチャネルＴＦＴを使用している。

リセットスイッチＳＷ４は、リセット信号Ｖrst（＝８Ｖ）を供給するリセット信号線ＲＳＴと駆動電流制御素子ＴＲの制御端子との間に接続されている。すなわち、リセットスイッチＳＷ４は、そのソースがリセット信号線ＲＳＴに接続され、ドレインがキャパシタＣ２を介して駆動電流制御素子ＴＲの制御端子に接続され、ゲートが走査信号線ＳｃａｎＭｂに接続されている。リセットスイッチＳＷ４は、リセット信号線ＲＳＴとキャパシタＣ２の選択用スイッチＳＷ１側の端子との間の導通／非導通を走査信号線ＳｃａｎＭｂを介して供給される第２走査信号に応じて切り替える。

補正用スイッチＳＷ２は、駆動電流制御素子ＴＲの出力端子と制御端子との間に接続されている。補正用スイッチＳＷ２は、駆動電流制御素子ＴＲの出力端子と制御端子との間の導通／非導通を走査信号線ＳｃａｎＭｂを介して供給される第２走査信号に応じて切り替える。

出力制御用スイッチＳＷ３は、駆動電流制御素子ＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間に直列接続されている。出力制御用スイッチＳＷ３は、駆動電流制御素子ＴＲの出力端子と有機ＥＬ素子ＯＬＥＤとの間の導通／非導通を走査信号線ＳｃａｎＭｃを介して供給される第３走査信号に応じて切り替える。

キャパシタＣ２は、選択用スイッチＳｗ１と駆動電流制御素子ＴＲの制御端子との間に接続されている。キャパシタＣ２は、ノードＡ，Ｂ間での電荷の移動を防ぐとともにノードＡの電位変化に対応したノードＢの電位変化を可能としている。

有機ＥＬ素子ＯＬＥＤは、赤、緑、または青のルミネセンス性有機化合物を含む薄膜である発光層を含んだ有機物層を陰極と陽極との間に介在させた構造を有している。有機ＥＬ素子ＯＬＥＤは、有機物層に電子及び正孔を注入しこれらを再結合させることにより励起子を生成させ、この励起子の失活時に生じる光放出により発光する。

なお、有機薄膜層は、陽極バッファ層、発光層、陰極発光層の３層を積層した構造や、これらを機能的に複合した２層あるいは単層構造であってもよい。

コントローラ３は、有機ＥＬパネル２の外部に配置されるプリント基板上に形成され、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲの動作を制御する。コントローラ３は、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生し、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査信号線ドライバＹＤＲ及び映像信号線駆ドライバＸＤＲに供給するとともに、水平及び垂直走査タイミングに同期してデジタル映像信号を映像信号線ドライバＸＤＲに供給する。

映像信号線ドライバＸＤＲは、各水平走査期間において、水平走査制御信号の制御のもとで、デジタル映像信号をアナログ形式に変換するとともに、それにより得られる映像信号Ｖsigを複数の映像信号線ＤａｔａＮに対して並列的に供給する。

走査信号線ドライバＹＤＲは、垂直走査制御信号の制御のもとで、各表示期間（＝１フレーム期間＋垂直ブランキング期間＝補正期間＋書込期間＋有効表示期間）において、例えば、リセット期間＋閾値キャンセル期間、書込期間、有効表示期間に対応して選択用スイッチＳｗ１をオフ状態→オン状態→オフ状態のように変化させる第１走査信号を複数本の走査信号線ＳｃａｎＭａに順次供給する。なお、この例では、補正期間は、リセット期間と閾値キャンセル期間との和に等しい。また、ここでは、走査信号線ＳｃａｎＭａに供給する第１走査信号が、第１接続期間に対応して選択用スイッチＳｗ１オン状態とするレベルへと変化してから、再度、第１接続期間に対応して選択用スイッチＳｗ１オン状態とするレベルへと変化するまでの期間を１水平走査期間（１Ｈ）と定める。

各行の選択用スイッチＳＷ１は、それに対応する走査信号線ＳｃａｎＭａから供給される第１走査信号により、１表示期間につき１回のみの書込期間に映像信号線ＤａｔａＮとノードＡとの間を導通させ、他の期間は非導通とする。駆動電流制御素子ＴＲは、選択用スイッチＳＷ１の導通状態にある書込期間に映像信号線ＤａｔａＮを介して供給される映像信号Ｖsigに対応した駆動電流Ｉdを、書込期間に続く有効表示期間（発光期間）において有機ＥＬ素子ＯＬＥＤに供給する。これら映像信号Ｖsigは、映像信号の更新周期である１表示期間毎に更新される。

また、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに対して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、例えば、補正期間及び書込期間＋有効表示期間に対応して補正用スイッチＳＷ２及びリセットスイッチＳＷ４をオン状態→オフ状態のように変化させる第２走査信号を、複数本の走査信号線ＳｃａｎＭｂに順次供給する。各行の補正用スイッチＳＷ２は、それに対応する走査信号線ＳｃａｎＭｂから供給される第２走査信号により、１表示期間につき１回のみの補正期間に駆動電流制御素子ＴＲの出力端子と制御端子との間を導通させ、他の期間は非導通とする。同様に、各行のリセットスイッチＳＷ４は、それに対応する走査信号線ＳｃａｎＭｂから供給される第２走査信号により、１表示期間につき１回のみの補正期間にリセット信号線ＲＳＴとノードＡとの間を導通させ、他の期間は非導通とする。

さらに、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａに対して説明したのと同様に、垂直走査制御信号の制御のもとで、各表示期間において、例えば、リセット期間、閾値キャンセル期間＋書込期間、有効表示期間に対応して出力制御用スイッチＳＷ３をオン状態→オフ状態→オン状態のように変化させる第３走査信号を、複数本の走査信号線ＳｃａｎＭｃに順次供給する。各行の出力制御用スイッチＳＷ３は、それに対応する走査信号線ＳｃａｎＭｃから供給される第３走査信号により、１表示期間につき１回のみのリセット期間及び有効表示期間に駆動電流制御素子ＴＲと有機ＥＬ素子ＯＬＥＤとの間を導通させ、他の期間は非導通とする。

図１０は、図９に示す表示装置１の画素ＰＸの等価回路図である。
上述のように、各画素ＰＸは、有機ＥＬ素子ＯＬＥＤ及び駆動電流制御回路に加え、特性補正回路を備えている。また、駆動電流制御回路は、駆動電流制御素子ＴＲと選択用スイッチＳＷ１とキャパシタＣ１とを備えており、特性補正回路は、補正用スイッチＳＷ２と出力制御用スイッチＳＷ３とリセットスイッチＳＷ４とキャパシタＣ２とを備えている。これらスイッチＳＷ２乃至ＳＷ４は、書込期間に先立つ補正期間において、駆動電流制御素子ＴＲの制御電圧をこの駆動電流制御素子ＴＲの閾値電圧Ｖthとほぼ等しいレベルに初期化するために図１１に示す関係でオン／オフされる。

図１１は、図１０に示す画素ＰＸの駆動方法の一例を示す図である。
図１１に示すように、補正期間はリセット期間と閾値キャンセル期間とを含んでいる。

リセット期間では、駆動電流制御素子ＴＲの入力端子と制御端子との間の電圧をその閾値電圧Ｖthより大きくなるよう設定する。具体的には、選択用スイッチＳＷ１をオフ状態とし、スイッチＳＷ２乃至ＳＷ４をオン状態とする。この動作により、ノードＡの電位はリセットスイッチＳＷ４を介して供給されるリセット信号Ｖrstにより上昇し、ノードＢ及びＣの電位は補正用スイッチＳＷ２を介して流れる放電電流により低下する。

これに続く閾値キャンセル期間では、選択用スイッチＳＷ１をオフ状態に維持したまま、出力制御用スイッチＳＷ３をオフ状態に設定する。これにより、ノードＢの電位は、補正用スイッチＳＷ２を介して流れる充電電流によって駆動電流制御素子ＴＲの閾値電圧Ｖthとほぼ等しいレベルにまで上昇する。なお、この際、キャパシタＣ２のノードＡ側の電極には、リセット信号Ｖrstが供給されている。

書込期間では、選択用スイッチＳＷ１をオンＮ状態とし、スイッチＳＷ２乃至ＳＷ４をＯＦＦ状態とする。これにより、ノードＡには、リセットスイッチＳＷ４を介して供給されるリセット信号Ｖrstに代わり、映像信号Ｖsigが選択用スイッチＳＷ１を介して供給される。その結果、ノードＢの電位は、閾値電圧Ｖthと映像信号Ｖsigとの和にほぼ等しくなる。

有効表示期間では、出力制御用スイッチＳＷ３をＯＮ状態とし、スイッチＳＷ１，ＳＷ２，ＳＷ４をＯＦＦ状態とする。これにより、駆動電流Ｉdが出力制御用スイッチＳＷ３を介して有機ＥＬ素子ＯＬＥＤに供給される。ここで、駆動電流Ｉdは、リセット信号Ｖrstと映像信号Ｖsigとの電位差により決定されることになり、駆動電流制御素子ＴＲの閾値電圧Ｖthが画素ＰＸ間でばらついていたとしても、そのようなばらつきが駆動電流Ｉdに与える影響を排除することができる。

さて、本参考例では、この表示装置１を以下に説明するように駆動する。
図１２は、図９に示す表示装置１で利用可能な駆動方法の一例を示すタイミングチャートである。なお、図１２に示す参照符号Ｃｌｋａ，Ｃｌｋｂはクロック信号を示し、Ｓｔａｒｔａ，Ｓｔａｒｔｂはスタート信号を示し、Ｖｉｄｅｏは映像信号を示しており、これらは何れもコントローラ３が出力する信号である。また、図１２に示す参照符号ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃは、それぞれ、走査信号線ドライバＹＤＲが走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂ，ＳｃａｎＭｃに出力する走査信号を示している。

走査信号線ドライバＹＤＲは、スタート信号Ｓｔａｒｔａ及びクロック信号Ｃｌｋａから各水平走査期間に対応した１水平期間の幅（Ｔｗ−Ｓｔａｒｔａ）の第１パルスを生成して順次次段に転送するとともに各段の第１パルスを第１走査信号として対応する走査信号線へ出力するシフトレジスタと、スタート信号Ｓｔａｒｔｂ及びクロック信号Ｃｌｋａから各水平走査捜査期間に対応した１水平走査期間の整数倍の幅（Ｔｗ−Ｓｔａｒｔｂ）の第２パルスを生成して順次次段に転送するとともに各段の第２パルスを第２走査信号として対応する走査信号線へ出力するシフトレジスタとを備えている。走査信号線ドライバＹＤＲは、第１パルスを第１走査信号として第１走査信号線ＳｃａｎＭａに順次出力し、第２パルスを第２走査信号として第２走査信号線ＳｃａｎＭｂに順次出力する。さらに、走査信号線ドライバＹＤＲは、第２パルスとクロック信号Ｃｌｋｂとから第３走査信号を生成し、これを第３走査信号線ＳｃａｎＭｃに順次出力する。

具体的には、走査信号線ドライバＹＤＲは、リセット期間では、走査信号線ＳｃａｎＭａを非選択レベル（ここではＬｏｗレベル），ＳｃａｎＭｂ，ＳｃａｎＭｃを選択レベル（ここではＬｏｗレベル）の走査信号を供給する。閾値キャンセル期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｂにＬｏｗレベルの走査信号を供給し、走査信号線ＳｃａｎＭｃに非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給する。書込期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａを選択レベル（ここではＨｉｇｈレベル），ＳｃａｎＭｂ，ＳｃａｎＭｃを非選択レベル（ここではＨｉｇｈレベル）の走査信号を供給する。有効表示（発光）期間では、走査信号線ドライバＹＤＲは、走査信号線ＳｃａｎＭａ，ＳｃａｎＭｃにＬｏｗレベルの走査信号を供給し、走査信号線ＳｃａｎＭｂにＨｉｇｈレベルの走査信号を供給する。

本参考例では、走査信号線ドライバＹＤＲは、或る行の画素ＰＸへの特性補正動作（＝リセット動作＋閾値キャンセル動作）を開始してから１水平周期のｎ倍（ｎは１以上の整数）だけ経過後に、次の行の画素ＰＸへの特性補正動作を開始する。すなわち、或る行の画素ＰＸに対して書込動作を行う書込期間と次の行の画素に対して特性補正動作を行う補正期間とを少なくとも部分的に重ね合わせる。こうすると、或る行の画素ＰＸへの特性補正動作と書込動作との双方を完了した後に次の行の画素ＰＸへの特性補正動作を開始する場合に比べ、有効表示（発光）期間を十分に長く設定しつつ（有効表示期間が１表示期間に占める割合は５０％以上であることが望ましい）、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。

また、本参考例では、映像信号Ｖsigを供給するための映像信号線ＤａｔａＮとは別に、リセット信号Ｖrstを供給するためのリセット信号線ＲＳＴを設けている。このようにリセット信号Ｖrstを供給するための配線を映像信号Ｖsigを供給するための配線から独立させると、発光動作から特性補正動作への移行の際に、配線容量に起因してリセット信号ＶrstのノードＡへの供給が遅延するのを防止することができる。すなわち、本参考例によれば、リセット信号Ｖrstの供給に映像信号Ｖsigを供給するための映像信号線ＤａｔａＮを併用した場合とは異なり、画素ＰＸの動作を発光動作から特性補正動作へと切り替えると、ノードＡの電位は速やかにリセット信号Ｖrstと等しいレベルへと変化する。そのため、本参考例によれば、ノードＡの電位が安定化するまでに比較的長い時間を要することに起因して駆動電流制御素子ＴＲの制御電圧を完全に初期化できないという状況になり難い。

このように、本参考例によると、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。加えて、本参考例によると、発光動作から特性補正動作への切り替えの際にノードＡの電位は速やかにリセット信号Ｖrstと等しいレベルへと変化させることができる。したがって、本参考例によると、駆動電流制御回路の特性の画素ＰＸ間でのばらつきに起因した表示ムラを十分に解消することができる。

なお、補正期間は、有機ＥＬパネルのサイズや精細度等により適宜設定されるが、本態様クラスの有機ＥＬパネルにおいては５０μｓｅｃ以上とすることが望ましい。ここでは、書込期間（すなわち１水平周期）は２１μｓｅｃ程度に設定するのに対し、補正期間は５０μｓｅｃ程度であり、１水平周期の長さよりも補正期間を長く設定する場合がある。したがって、本参考例では、図１２に示すように、或る行の画素ＰＸに対して特性補正動作を行う補正期間と次の行の画素ＰＸに対して特性補正動作を行う補正期間とを部分的に重ね合わせることにより、複数の水平走査周期にわたって特性補正を行なうことができ、発光時間を削減することなく十分な補正期間を得ることができる。

また、本参考例においては、リセット信号線ＲＳＴを画素列に沿った方向、つまり映像信号線ＤａｔａＮに平行な方向に沿って設けている。このような構造によると、選択画素行に対する特性補正動作時に、その画素行に含まれる画素ＰＸに対して別々のリセット信号線ＲＳＴからリセット信号Ｖｒｓｔを供給することができる。この場合、リセット信号の供給を画素行に沿った方向で供給する場合と比較して、１配線に集中させることなく、リセット信号線ＲＳＴの配線本数分で分割することができるので、リセット信号線ＲＳＴ内での電圧降下の発生を抑制することができる。そして、この電圧降下に起因して発生する画素間のクロストークを改善し、より均一な画像表示が可能となる。特に、画素数が増大し、走査線数が多くなった場合にも良好な表示動作を行うことが可能となる。

なお、先に参考例として説明した技術は、図９に示す表示装置１や図１２に示す駆動方法に限定されず、様々に変形可能である。

例えば、図９に示す映像信号線ドライバＸＤＲからリセット信号Ｖrstを供給可能な構造の代わりに、図１３に示すようにリセット信号Ｖrstをリセット信号供給端子ＲＥＳＥＴから供給可能な構造を採用してもよい。リセット信号を供給する回路をＰＣＢ上に形成することにより、アレイ基板の製造歩留まりを向上させることができる。また、アレイ基板の非表示領域である額縁部の面積を低減し、狭額縁化を達成することができる。また、リセット信号の調整を容易に行うことが可能となる。

また、図１４に示すように、リセット信号線ＲＳＴを画素行に沿った方向、つまり走査信号線ＤａｔａＮと平行に配置してもよい。このような構造を採用した表示装置１は、上述したのと同様の方法により駆動することができる。

さらに、図１５に示すようにリセット信号線ＲＳＴを画素行に平行に配置するとともに、隣接する画素行間でリセット信号線ＲＳＴを共用させることも可能である。こうすると、画素行の配列方向に配列した配線の数を削減することができ、特に配線が形成された基板側を表示面とする有機ＥＬ表示装置においては、発光の取り出し効率をより向上させることが可能となる。

詳しく説明すると、リセット信号線ＲＳＴを画素行と平行に配置し、例えば、走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃのうち偶数番目の行に位置したものを省略するとともに、偶数行目の行の画素ＰＸ２とその上の行の画素ＰＸ１との間で走査信号線ＳｃａｎＭｂ，ＳｃａｎＭｃ（ここではＭは奇数）及びリセット信号線ＲＳＴを共用する。なお、画素ＰＸ１，ＰＸ２の回路構成は画素ＰＸの回路構成と同様である。

この構造によると、リセット信号Ｖrst並びに第２及び第３走査信号を供給するために必要な配線数及び表示領域内で配線が占有する面積を低減することができる。したがって、表示装置１の大型化及び高精細化が容易になる。

なお、図１５に示す構造を採用した場合、画素ＰＸ１，ＰＸ２への特性補正動作は２行毎に行われ、書込動作は１行毎に行われる。具体的には、図１６に示すように、２ｎ行目（ｎは自然数）の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とに対して特性補正動作が同時に行われ、それらへの特性補正動作が完了した後に、２（ｎ＋１）行目の画素ＰＸ２と２（ｎ＋１）−１行目の画素ＰＸ１とに対して特性補正動作が同時に行われる。また、２ｎ行目の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とへの特性補正動作が完了後、２（ｎ＋１）行目の画素ＰＸ２と２（ｎ＋１）−１行目の画素ＰＸ１とに対する特性補正動作と並行して、２ｎ行目の画素ＰＸ２と２ｎ−１行目の画素ＰＸ１とに対して１行毎に書込動作が順次行われる。

このように、本参考例では、２ｎ行目の画素ＰＸ２に対する特性補正動作と２ｎ−１行目の画素ＰＸ１に対する特性補正動作とを同時に行う。加えて、本参考例では、２ｎ行目の画素ＰＸ２に対する補正期間と２ｎ−１行目の画素ＰＸ１に対する書込期間とは重ね合わせないが、２ｎ行目の画素ＰＸ２に対する補正期間と２ｎ＋１行目の画素ＰＸ１に対する書込期間とは重ね合わせる。したがって、特性補正動作と書込動作との双方に十分な時間を割り当てることができる。また、本参考例では、図９、図１３及び図１４に示した例と同様に、映像信号Ｖsigを供給するための映像信号線ＤａｔａＮとは別にリセット信号Ｖrstを供給するためのリセット信号線ＲＳＴを設けているため、発光動作から特性補正動作への切り替えの際にノードＡの電位を速やかにリセット信号Ｖrstと等しいレベルへと変化させることができる。したがって、本参考例でも、上述の参考例で説明したのとほぼ同等の効果が得られる。

また、図１７に示すように、リセット信号線ＲＳＴは、電源端子ＶＤＤに接続した配線と共通化してもよい。

この構造によると、リセット信号線ＲＳＴを有機ＥＬ素子ＯＬＥＤと電源端子ＶＤＤとを接続する配線の一部と共用できるため、表示領域内で配線が占有する面積を低減することができる。但し、この構造では、リセット信号Ｖrstは電源電圧ＶＤＤと等しくなるため、映像信号Ｖsigの最大値が電源電圧ＶＤＤにほぼ等しい必要がある。

また、図１８に示すように、リセット信号線ＲＳＴを格子状に配置し、互いに交差したリセット信号線ＲＳＴ同士をそれらの交差部で接続してもよい。

このような構造によると、上述の参考例で説明したのと同様の効果を得ることができる。加えて、この構造によると、リセット信号の供給を表示面内に格子状に配置した配線から行うため、リセット信号線ＲＳＴにおける電圧降下をさらに抑制することができる。そのため、これらリセット信号線ＲＳＴ間で生じる電圧降下のばらつきが一層低減され、また、電圧降下が発生したとしても、クロストークとして視認されるのを抑制でき、さらに均一な表示が可能となる。

以上説明したように、或る行の画素ＰＸに対して書込動作を行う書込期間と次の行の画素に対して特性補正動作を行う補正期間とを少なくとも部分的に重ね合わせると、特性補正動作と書込動作との双方に十分な時間を割り当てることが可能となる。また、画素への映像信号の供給とリセット信号の供給とをそれぞれ独立した配線で行うと、例えば、大型化により負荷が増大した場合或いは高精細化により水平走査期間を短縮せざるを得ない場合であっても、十分な補正期間を確保することができる。さらに、同時に特性補正動作を行う複数の画素に複数本の配線からリセット信号を供給した場合には、電圧降下を抑制できるため、より均一な表示が可能となる。

なお、上記の参考例に係る技術は、さらに変形が可能である。例えば、先の参考例では、画素ＰＸに特定の回路構成を採用したが、画素ＰＸには他の回路構成を採用してもよい。例えば、スイッチＳＷ１乃至ＳＷ４としては、ｎチャネルＴＦＴを使用してもよく或いはｐチャネルＴＦＴを使用してもよい。また、それらスイッチＳＷ１乃至ＳＷ４としてトランスミッションゲート等の他のスイッチング素子を使用してもよい。例えば、リセットスイッチＳＷ４としてトランスミッションゲートを使用し、先に説明したのとは逆極性の第２走査信号によりリセットスイッチＳＷ４のオン／オフを制御してもよい。

また、先の参考例では、特性補正回路が駆動電流制御素子ＴＲの閾値電圧Ｖthのばらつき補正を行うものである場合について説明したが、特性補正回路は、駆動電流制御回路の特性のばらつきを補正するものであれば、駆動電流制御素子ＴＲの閾値電圧Ｖthに限定したばらつき補正するものでなくてもよい。

また、図１５に示す構造では、２行の画素ＰＸ１，ＰＸ２で１本のリセット信号線ＲＳＴを共用しているが、３行以上の画素で１本のリセット信号線ＲＳＴを共用してもよい。

また、上述の参考例では、映像信号の書き込みを１画素行ずつ行うものについて説明したが、これに限定されず、複数行ずつ同時に書き込みを行ってもよい。

さらに、上述の参考例では、補正用スイッチＳＷ２及びリセットスイッチＳＷ４を共通の走査信号線ＳｃａｎＭｂを用いて制御する場合について説明したが、それらのオン／オフは独立した走査信号線を用いて制御してもよい。このように制御することにより、さらに動作を安定させ、表示品位を向上させることが可能となる。

また、上述の参考例では、映像信号のデジタル−アナログ変換をガラス基板上に形成された映像信号線ドライバＸＤＲで行う場合について説明したが、この変換は有機ＥＬパネル２の外部で行ってもよい。

また、映像信号線ドライバＸＤＲはアナログ映像信号を時分割で対応する映像信号線ＤａｔａＮに供給するものであってもよい。そして、更に、有機ＥＬ素子へ供給する電源電圧を発光色毎に設定してもよい。

また、上述の参考例では画素を構成するトランジスタとしてその活性層に多結晶ポリシリコンを用いるものについて説明したが、アモルファスシリコンを用いるものであってもよい。特に、アモルファスシリコンを用いる場合には補正期間の確保が重要となってくるため、上記の参考例に係る技術を適用することが望ましい。

さらに、上述の参考例では表示素子として有機ＥＬ素子ＯＬＥＤを使用した有機ＥＬ表示装置１について説明したが、流れる電流の大きさに応じて光学特性が変化するものであれば他の表示素子を使用してもよい。すなわち、先の技術は有機ＥＬ表示装置以外の表示装置，例えば発光ダイオード表示装置や電界放出表示装置などのように自己発光素子を備えた表示装置，にも適用可能である。

本発明の一態様に係る表示装置を概略的に示す平面図。 図１に示す表示装置の画素の等価回路図。 図２に示す画素の駆動方法の一例を示す図。 図１に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。 図１に示す表示装置で利用可能な駆動方法の例を示す図。 図１に示す表示装置で利用可能な駆動方法の他の例を示す図。 図１の形態の一変形例に係る表示装置を概略的に示す平面図。 図７に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。 参考例に係る表示装置を概略的に示す平面図。 図９に示す表示装置の画素の等価回路図。 図１０に示す画素の駆動方法の一例を示す図。 図９に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。 図９に示す形態の一変形例に係る表示装置を概略的に示す平面図。 図９に示す形態の一変形例に係る表示装置を概略的に示す平面図。 図９に示す形態の一変形例に係る表示装置を概略的に示す平面図。 図１５に示す表示装置で利用可能な駆動方法の一例を示すタイミングチャート。 図９に示す形態の一変形例に係る表示装置を概略的に示す平面図。 図９に示す形態の一変形例に係る表示装置を概略的に示す平面図。

符号の説明

１…有機ＥＬ表示装置、２…有機ＥＬパネル、３…コントローラ、４…光透過性絶縁基板、ＰＸ…画素、ＰＸ１…画素、ＰＸ２…画素、ＹＤＲ…走査信号線ドライバ、ＸＤＲ…映像信号線ドライバ、ＳｃａｎＭａ…走査信号線、ＳｃａｎＭｂ…走査信号線、ＳｃａｎＭｃ…走査信号線、ＤａｔａＮ…映像信号線、ＲＳＴ…リセット信号線、ＯＬＥＤ…有機ＥＬ素子、ＴＲ…駆動電流制御素子、ＳＷ１…選択用スイッチ、ＳＷ２…補正用スイッチ、ＳＷ３…出力制御用スイッチ、ＳＷ４…リセットスイッチ、Ｃ１…キャパシタ、Ｃ２…キャパシタ、ＶＤＤ…電源端子、ＶＳＳ…電源端子、ＲＥＳＥＴ…リセット信号供給端子、Ａ…ノード、Ｂ…ノード、Ｃ…ノード。

Claims (4)

1. 走査信号線と、前記走査信号線と交差した映像信号線と、前記走査信号線と前記映像信号線との交差部近傍に配置された画素とを具備し、
   前記画素のそれぞれは、制御端子と第１電源端子に接続された第１端子とそれらの間の電圧に対応した大きさで駆動電流を出力する第２端子とを備えた駆動電流制御素子と、前記第１端子と前記制御端子との間に接続された第１キャパシタと、入力端子が前記映像信号線に接続されるとともにその導通状態が前記走査信号線を介して供給される走査信号に応じて切り替わる選択用スイッチと、前記選択用スイッチの出力端子と前記制御端子との間に接続された第２キャパシタと、前記第２端子と前記制御端子との間に接続された補正用スイッチと、入力端子が前記第２端子に接続された出力制御用スイッチと、前記出力制御用スイッチの出力端子と第２電源端子との間に接続されるとともに流れる電流の大きさに応じて光学特性が変化する発光素子としての表示素子とを備え、
   書込期間においては、前記映像信号線から前記選択用スイッチを介して前記第２キャパシタの前記選択用スイッチ側の端子に映像信号を供給する書込動作を行い、
   前記書込期間に続く有効表示期間においては、前記選択用スイッチ及び前記補正用スイッチを非導通状態とし且つ前記出力制御用スイッチを導通状態として前記駆動電流を前記表示素子に流し、
   前記書込期間に先立つ補正期間においては、前記出力制御用スイッチを非導通状態とし且つ前記補正用スイッチを導通状態とし、この状態で、前記映像信号線から前記選択用スイッチを介して前記第２キャパシタの前記選択用スイッチ側の端子にリセット信号を供給して、前記駆動電流制御素子の特性を反映した補正信号を前記制御端子に供給することを含む特性補正動作を行い、
   前記特性補正動作と前記書込動作とのそれぞれを前記画素の行毎に順次行うとともに、前記特性補正動作を行っている前記画素の前記選択用スイッチ及び前記補正用スイッチの少なくとも一方を非導通状態とする分離期間を、前記補正期間内であって前記リセット信号の供給開始時よりも後に設け、或る行の前記画素に対する前記分離期間内にそれよりも前の行の前記画素に対して前記書込動作を行うように構成されたことを特徴とするアクティブマトリクス型表示装置。
2. 前記分離期間には前記特性補正動作を行っている前記画素の前記補正用スイッチを導通状態としたまま前記選択用スイッチを非導通状態とすることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
3. 前記分離期間には前記特性補正動作を行っている前記画素の前記選択用スイッチ及び前記補正用スイッチの双方を非導通状態とし、
   前記補正期間のそれぞれにおいては前記分離期間の後に前記映像信号線から供給される信号を前記映像信号から前記リセット信号へと切り替えるとともに前記特性補正動作を行っている前記画素の前記選択用スイッチ及び前記補正用スイッチの双方を再び導通状態とすることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
4. 前記画素のそれぞれの前記選択用スイッチ及び前記補正用スイッチは同一の制御線を介して供給される制御信号により導通状態が制御されることを特徴とする請求項３に記載のアクティブマトリクス型表示装置。

Images