JP4944547B2

JP4944547B2 - Image display device and manufacturing method or driving method thereof

Info

Publication number: JP4944547B2
Application number: JP2006235837A
Authority: JP
Inventors: 親知高杉
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2006-08-31
Filing date: 2006-08-31
Publication date: 2012-06-06
Anticipated expiration: 2026-08-31
Also published as: JP2008058637A

Description

本発明は、画像表示装置及びその製造方法または駆動方法に関するものである。 The present invention relates to an image display device and a manufacturing method or a driving method thereof.

従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。 Conventionally, there has been proposed an image display device using an organic EL (Electroluminescence) element having a function of generating light by recombination of holes and electrons injected into a light emitting layer.

この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（ＯｒｇａｎｉｃＬｉｇｈｔＥｍｉｔｔｉｎｇＤｉｏｄｅ：以下「ＯＬＥＤ」という）などを有する複数の画素が行列状に配置された構成を有しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。 In this type of image display device, for example, a thin film transistor (hereinafter referred to as “TFT”) formed of amorphous silicon, polycrystalline silicon, or the like, or an organic light emitting diode (Organic Light Emitting Diode): (Hereinafter referred to as “OLED”) has a configuration in which a plurality of pixels are arranged in a matrix, and the luminance of each pixel is controlled by setting an appropriate current value for each pixel.

ところで、画像表示装置を製造する際には、画素回路の画質検査を行なうことが多いが、かかる検査を行なうためには検査回路が必要である。ところが、かかる検査回路が大型化すると、それに応じて画像表示装置が大型化してしまい、小型化の要求に対応することが困難となる場合があるという問題がある。 By the way, when manufacturing an image display device, an image quality inspection of a pixel circuit is often performed, but an inspection circuit is necessary to perform such an inspection. However, when such an inspection circuit is enlarged, the image display apparatus is accordingly enlarged, and there is a problem that it may be difficult to meet the demand for downsizing.

本発明は、上記に鑑みてなされたものであって、画素回路に対する検査を行うことができる画像表示装置及びその製造方法、並びにその駆動方法を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide an image display device capable of inspecting a pixel circuit, a manufacturing method thereof, and a driving method thereof.

上述した課題を解決し、目的を達成するため、本発明にかかる画像表示装置は、Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両者間の電気的接続を制御する複数のスイッチング手段と、前記各画素回路群に対応する前記スイッチング手段の駆動を共通に制御するための制御信号を供給する複数の制御線と、前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、を備えたことを特徴とする。 In order to solve the above-described problems and achieve the object, an image display device according to the present invention includes a plurality of pixel circuits grouped into N (N is a natural number of 2 or more) pixel circuit groups, and the pixel circuits. A plurality of power lines connected in common to each group and individually controlled for each pixel circuit group; a plurality of first auxiliary power lines provided corresponding to each pixel circuit group; the power line; A plurality of switching means interposed between the first auxiliary power lines and controlling the electrical connection between them, and a control signal for commonly controlling the driving of the switching means corresponding to each pixel circuit group A plurality of control lines to be supplied and a test pad connected directly and commonly to the plurality of first auxiliary power lines are provided.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記各画素回路は、発光手段と、該発光手段の発光を制御する駆動手段と、を備え、前記スイッチング手段及び前記駆動手段は薄膜トランジスタにより構成され、前記スイッチング手段のチャネル幅は、前記駆動手段のチャネル幅よりも小さいことを特徴とする。 In the image display device according to the next invention, in the above invention, each of the pixel circuits includes a light emitting unit and a driving unit that controls light emission of the light emitting unit, and the switching unit and the driving unit are The channel width of the switching means is smaller than the channel width of the driving means.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第１補助電源線に対して交差するように形成され、前記第１補助電源線に対して電気的に接続される第２補助電源線をさらに備えたことを特徴とする。 The image display device according to the next invention is the second invention, wherein the image display device is formed so as to intersect the first auxiliary power line and is electrically connected to the first auxiliary power line. An auxiliary power line is further provided.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記電源線と前記第１補助電源線の線幅が略等しいことを特徴とする。 The image display apparatus according to the next invention is characterized in that, in the above invention, the power supply line and the first auxiliary power supply line have substantially the same width.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第１補助電源線の線幅が前記電源線の線幅よりも大きいことを特徴とする。 The image display device according to the next invention is characterized in that, in the above invention, a line width of the first auxiliary power line is larger than a line width of the power line.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記第１補助電源線の線幅が前記第２補助電源線の線幅よりも大きいことを特徴とする。 The image display device according to the next invention is characterized in that, in the above invention, the line width of the first auxiliary power line is larger than the line width of the second auxiliary power line.

また、つぎの発明にかかる画像表示装置は、上記の発明において、前記画素回路を制御する駆動ＩＣを更に備え、前記第１補助電源線は、一端側に前記駆動ＩＣが、他端側に前記検査用パッドがそれぞれ接続されていることを特徴とする。 The image display device according to a next invention further includes a drive IC for controlling the pixel circuit in the above invention, wherein the first auxiliary power line has the drive IC on one end side and the drive IC on the other end side. The inspection pads are connected to each other.

また、つぎの発明にかかる画像表示装置の製造方法は、Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、を備えた画像表示装置を準備するステップと、前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、前記検査用パッドより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路の検査を行なうステップと、を備えたことを特徴とする。 According to a second aspect of the present invention, there is provided a method of manufacturing an image display device, wherein a plurality of pixel circuits grouped into N (N is a natural number of 2 or more) pixel circuit groups are connected in common to each pixel circuit group. A plurality of power lines controlled individually for each pixel circuit group, a plurality of first auxiliary power lines provided corresponding to each pixel circuit group, the power lines, and the first auxiliary power lines. An image display device comprising: a plurality of switching means that are interposed between the plurality of switching means for controlling electrical connection between both power supply lines; and a test pad that is directly connected to the plurality of first auxiliary power supply lines in common. Preparing the plurality of switching means to electrically connect the power supply line and the first auxiliary power supply line by the plurality of switching means, and from the inspection pad, Multiple first complements Power line, the plurality of through the switching means and the plurality of power lines supplying power to the plurality of pixel circuits, characterized by comprising the steps of: performing a test of the pixel circuits.

また、つぎの発明にかかる画像表示装置の製造方法は、上記の発明において、前記画素回路の検査を行なった後に、前記画素回路に電気的に接続され、前記画素回路の駆動を制御する駆動ＩＣを実装するステップを更に備えたことを特徴とする。 According to another aspect of the present invention, there is provided a method of manufacturing an image display device according to the above invention, wherein the pixel circuit is inspected and then electrically connected to the pixel circuit to control driving of the pixel circuit. Is further included.

また、つぎの発明にかかる画像表示装置の駆動方法は、Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記電源線および前記第１補助電源線の少なくとも一方に接続される駆動ＩＣを備えた画像表示装置を準備するステップと、前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、前記駆動ＩＣより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路を駆動するステップと、を備えたことを特徴とする。 The image display device driving method according to the next invention is commonly connected to a plurality of pixel circuits grouped into N (N is a natural number of 2 or more) pixel circuit groups, and to each pixel circuit group. A plurality of power lines controlled individually for each pixel circuit group, a plurality of first auxiliary power lines provided corresponding to each pixel circuit group, the power lines, and the first auxiliary power lines. An image display device is provided that includes a plurality of switching means that are interposed therebetween and that control electrical connection between both power supply lines, and a drive IC that is connected to at least one of the power supply line and the first auxiliary power supply line. A step of turning on the plurality of switching means in order to electrically connect the power supply line and the first auxiliary power supply line by the plurality of switching means; auxiliary Source lines, said plurality of through the switching means and the plurality of power lines supplying power to the plurality of pixel circuits, characterized by comprising the steps of: driving the pixel circuit.

本発明によれば、画素回路の検査を行なう検査回路の構成を小型化し、画像表示装置の大型化を抑制することができる。また、本発明によれば、補助電源線を設けているため、電源線に生じる電圧降下量を低減させ、クロストークの発生を抑制できる高画質の画像表示装置を実現できる。 According to the present invention, the configuration of the inspection circuit that inspects the pixel circuit can be reduced in size, and the increase in the size of the image display apparatus can be suppressed. Further, according to the present invention, since the auxiliary power supply line is provided, it is possible to realize a high-quality image display device that can reduce the amount of voltage drop generated in the power supply line and suppress the occurrence of crosstalk.

本発明にかかる画像表示装置を説明する前に、順次発光方式にて駆動される画像表示装置の基本的な構成および、その動作について説明する。 Before describing the image display device according to the present invention, the basic configuration and operation of an image display device driven by a sequential light emission method will be described.

（画像表示装置に関する基礎技術）
図１は、順次発光方式にて駆動される画像表示装置の１画素に対応する画素回路の構成例を示す図である。同図に示す画素回路は、有機発光素子ＯＬＥＤ、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、容量Ｃｓと画像信号線１４との電気的接続を制御するスイッチングトランジスタＴ１、電源線１０と容量Ｃｓとの電気的接続を制御するスイッチングトランジスタＴ２を備えて構成される。このような画素回路は、画像表示装置の表示部にマトリックス状に配列されている。 (Basic technology for image display devices)
FIG. 1 is a diagram illustrating a configuration example of a pixel circuit corresponding to one pixel of an image display device that is sequentially driven by a light emission method. The pixel circuit shown in the figure includes an organic light emitting element OLED, a drive transistor Td, a threshold voltage detection transistor Tth, a switching transistor T1 that controls electrical connection between the capacitor Cs and the image signal line 14, a power supply line 10 and a capacitor Cs. The switching transistor T2 is configured to control the electrical connection. Such pixel circuits are arranged in a matrix on the display unit of the image display device.

図１において、駆動トランジスタＴｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するための素子である。また、閾値電圧検出用トランジスタＴｔｈは、オン状態となったときに、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続する。その結果、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流が流れ、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が閾値電圧Ｖｔｈに近づくこととなる。 In FIG. 1, the drive transistor Td is an element for controlling the amount of current flowing through the organic light emitting element OLED in accordance with the potential difference applied between the gate electrode and the source electrode. Further, the threshold voltage detection transistor Tth electrically connects the gate electrode and the drain electrode of the drive transistor Td when turned on. As a result, current flows from the gate electrode of the drive transistor Td toward the drain electrode until the potential difference between the gate electrode and the source electrode of the drive transistor Td reaches the threshold voltage Vth of the drive transistor Td, and the gate electrode / source of the drive transistor Td The potential difference between the electrodes approaches the threshold voltage Vth.

有機発光素子ＯＬＥＤは、アノード層と、カソード層と、アノード層及びカソード層の間に介在され、有機材料からなる発光層とを少なくとも備えた構造を有している。アノード層及びカソード層の材料としては、ＡｌまたはＡｌ及びＮｄとの合金、その他のＡｌ合金、Ｃｕ、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）、Ｍｇ，Ｃａ，Ａｌ，ＩＺＯ等の金属材料が用いられ、例えば、アノード層としてＡｌが、カソード層としてＭｇ及びＣａの積層体が用いられる。また、発光層の材料としては、フタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機材料が用いられる。このような有機発光素子ＯＬＥＤは、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。 The organic light emitting device OLED has a structure including at least an anode layer, a cathode layer, and a light emitting layer that is interposed between the anode layer and the cathode layer and made of an organic material. As the material of the anode layer and the cathode layer, metal materials such as Al or alloys of Al and Nd, other Al alloys, Cu, ITO (Indium Tin Oxide), Mg, Ca, Al, IZO are used. Al is used as the anode layer, and a laminate of Mg and Ca is used as the cathode layer. As the material for the light emitting layer, organic materials such as phthalocyanine, trisaluminum complex, benzoquinolinolato, and beryllium complex are used. Such an organic light emitting device OLED has a function of generating light by recombination of holes and electrons injected into the light emitting layer.

駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２は、例えば、薄膜トランジスタ（ＴＦＴ）により構成されている。なお、以下に参照される各図面において、各薄膜トランジスタのチャネル（Ｎ型またはＰ型）については、Ｎ型、Ｐ型のいずれのタイプを用いてもよい。 The drive transistor Td, the threshold voltage detection transistor Tth, the switching transistor T1, and the switching transistor T2 are configured by, for example, thin film transistors (TFTs). In each drawing referred to below, the channel (N-type or P-type) of each thin film transistor may be either N-type or P-type.

また、図１に示す画素回路は、電源線１０、Ｔｔｈ制御線１１、マージ線１２、走査線１３および画像信号線１４などの制御線を備えている。電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴ２に電圧を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈを制御するための信号を供給する。マージ線１２は、スイッチングトランジスタＴ２を制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴ１を制御するための信号を供給する。画像信号線１４は、有機発光素子ＯＬＥＤの発光輝度に対応する画像信号を供給する。 The pixel circuit shown in FIG. 1 includes control lines such as a power supply line 10, a Tth control line 11, a merge line 12, a scanning line 13, and an image signal line 14. The power supply line 10 supplies a voltage to the drive transistor Td and the switching transistor T2. The Tth control line 11 supplies a signal for controlling the threshold voltage detection transistor Tth. The merge line 12 supplies a signal for controlling the switching transistor T2. The scanning line 13 supplies a signal for controlling the switching transistor T1. The image signal line 14 supplies an image signal corresponding to the light emission luminance of the organic light emitting element OLED.

なお、図１では、有機発光素子ＯＬＥＤのアノード層側をグラウンド線に、カソード層側を電源線１０にそれぞれ接続するようにしているが、有機発光素子ＯＬＥＤのアノード層側を電源線１０に、カソード層側をグラウンド線にそれぞれ接続しても良いし、あるいは、有機発光素子ＬＥＤの両側に電源線を接続し、両電源線の電位を変動させてもよい。 In FIG. 1, the anode layer side of the organic light emitting element OLED is connected to the ground line, and the cathode layer side is connected to the power line 10. However, the anode layer side of the organic light emitting element OLED is connected to the power line 10. The cathode layer side may be connected to the ground line, or power lines may be connected to both sides of the organic light emitting element LED to vary the potentials of both power lines.

図２は、図１における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。なお、同２においては、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１、有機発光素子ＯＬＥＤ自体が有する素子容量Ｃｏｌｅｄ、および電源線やマージ線以外の制御線などの回路要素の図示を省略している。 FIG. 2 is a diagram illustrating a pixel circuit group including a plurality of pixel circuits in the image display apparatus in FIG. In FIG. 2, illustration of circuit elements such as a threshold voltage detection transistor Tth, a switching transistor T1, an element capacitance Coled of the organic light emitting element OLED itself, and a control line other than the power supply line and the merge line is omitted. .

電源線１０やマージ線１２等の制御線は画素回路群に共通に接続されており、その一端側が駆動ＩＣ３０に接続されている。そして、駆動ＩＣ３０によって電源線１０やマージ線１２等の制御線の電位が制御されている。 Control lines such as the power supply line 10 and the merge line 12 are commonly connected to the pixel circuit group, and one end thereof is connected to the drive IC 30. The drive IC 30 controls the potentials of control lines such as the power supply line 10 and the merge line 12.

つぎに、図２に示す画素回路群の動作について、図３を参照して説明する。図３は、図２に示す各画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。図３において、“ｎ”および“ｎ＋１”は、図２における各画素回路群を識別する行番号を示す。なお、図３に示すシーケンスは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の４つの期間を１サイクルとし、各行毎にサイクルがずれている。また、１サイクルの期間内における各画素回路群の動作は各行で同一であるため、ここでは、第ｎ行の画素回路群に着目し、その動作を説明する。 Next, the operation of the pixel circuit group shown in FIG. 2 will be described with reference to FIG. FIG. 3 is a diagram showing an example of a control sequence in the case where the pixel circuit groups shown in FIG. In FIG. 3, “n” and “n + 1” indicate row numbers for identifying the pixel circuit groups in FIG. In the sequence shown in FIG. 3, the four periods of the preparation period, the threshold voltage detection period, the writing period, and the light emission period are defined as one cycle, and the cycle is shifted for each row. In addition, since the operation of each pixel circuit group in each cycle is the same in each row, here, the operation will be described by focusing on the pixel circuit group in the nth row.

まず、準備期間では、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとされ、電源線１０（ｎ）→駆動トランジスタＴｄ→有機発光素子ＯＬＥＤという経路で電流が流れ、有機発光素子ＯＬＥＤに電荷が蓄積される。 First, in the preparation period, the threshold voltage detection transistor Tth is turned off, the switching transistor T1 is turned off, the driving transistor Td is turned on, and the switching transistor T2 is turned on. The power supply line 10 (n) → the driving transistor Td → the organic light emitting element OLED. A current flows through the path, and charges are accumulated in the organic light emitting element OLED.

つぎの閾値電圧検出期間では、スイッチングトランジスタＴ１がオフ、スイッチングトランジスタＴ２がオン、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。また、容量Ｃｓおよび有機発光素子ＯＬＥＤに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、理論的には、駆動トランジスタＴｄがオフとされるため、結果的に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。 In the next threshold voltage detection period, the switching transistor T1 is turned off, the switching transistor T2 is turned on, the threshold voltage detection transistor Tth is turned on, and the gate electrode and the drain electrode of the drive transistor Td are connected. Further, the electric charge accumulated in the capacitor Cs and the organic light emitting element OLED is discharged, and a current flows through a path of the driving transistor Td → the power supply line 10 (n). When the gate-source voltage Vgs of the drive transistor Td reaches the threshold voltage Vth, the drive transistor Td is theoretically turned off, and as a result, the threshold voltage Vth of the drive transistor Td is detected. .

つぎの書き込み期間では、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなり、さらに画像信号線１４よりデータ電位（−Ｖｄａｔａ）が容量Ｃｓに供給される。その結果、有機発光素子ＯＬＥＤに蓄積された電荷が放電され、有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴｔｈ→容量Ｃｓという経路で電流が流れ、駆動トランジスタＴｄのゲート電位を所望電位に変化させる。 In the next writing period, the switching transistor T1 is turned on, the switching transistor T2 is turned off, and a data potential (−Vdata) is supplied from the image signal line 14 to the capacitor Cs. As a result, the electric charge accumulated in the organic light emitting element OLED is discharged, a current flows through the path of the organic light emitting element OLED → the threshold voltage detecting transistor Tth → the capacitance Cs, and the gate potential of the driving transistor Td is changed to a desired potential.

つぎの発光期間では、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなり、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。 In the next light emission period, the driving transistor Td is turned on, the threshold voltage detection transistor Tth is turned off, the switching transistor T1 is turned off, and a current flows through the path of the organic light emitting element OLED → the driving transistor Td → the power supply line 10 (n). The organic light emitting element OLED emits light.

（検査回路に関する関連技術）
上述のような画像表示装置を製造する際には、通常、画質検査を行なう。かかる画質検査を行なうための検査回路としては、例えば、図４に示す検査回路がある。この検査回路は、電源線入力パッド２０、マージ線入力パッド２２、検査制御パッド２５などの各検査パッドを有している（他の制御線にかかる検査パッドの図示は省略）。マージ線入力パッド２２は、スイッチングトランジスタＴｍを介してマージ線１２と接続される。電源線入力パッド２０は、スイッチングトランジスタＴｓを介して電源線１０と接続される。検査制御パッド２５は、スイッチングトランジスタＴｍ，Ｔｓの各ゲート電極に接続される。 (Related technologies related to inspection circuits)
When manufacturing the image display apparatus as described above, an image quality inspection is usually performed. As an inspection circuit for performing such image quality inspection, for example, there is an inspection circuit shown in FIG. This test circuit has test pads such as a power supply line input pad 20, a merge line input pad 22, and a test control pad 25 (illustration of test pads for other control lines is omitted). The merge line input pad 22 is connected to the merge line 12 via the switching transistor Tm. The power supply line input pad 20 is connected to the power supply line 10 via the switching transistor Ts. The inspection control pad 25 is connected to each gate electrode of the switching transistors Tm and Ts.

図５は、図４に示す検査回路を用いて画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。図５に示すように、制御シーケンスそのものは、図３に示した制御シーケンスと同様である。すなわち、検査時においては、電源線１０への制御信号は電源線入力パッド２０から入力され、マージ線１２への制御信号はマージ線入力パッド２２から入力され、Ｔｔｈ制御線１１への制御信号はＴｔｈ制御線入力パッド２１から入力され、走査線１３への制御信号は走査線入力パッド２３から入力される。また、スイッチングトランジスタＴｓ，Ｔｍを導通させるために検査制御パッド２５が高電位（ＶｇＨ）とされる。さらに、画像信号電位（−Ｖｄａｔａ）は、画像信号線１４から入力される。 FIG. 5 is a diagram illustrating an example of a control sequence in a case where an image quality inspection is performed on a pixel circuit group using the inspection circuit illustrated in FIG. As shown in FIG. 5, the control sequence itself is the same as the control sequence shown in FIG. That is, at the time of inspection, a control signal to the power supply line 10 is input from the power supply line input pad 20, a control signal to the merge line 12 is input from the merge line input pad 22, and a control signal to the Tth control line 11 is Input from the Tth control line input pad 21, and a control signal to the scanning line 13 is input from the scanning line input pad 23. Further, the inspection control pad 25 is set to a high potential (VgH) in order to make the switching transistors Ts and Tm conductive. Further, the image signal potential (−Vdata) is input from the image signal line 14.

つぎに、図４に示す検査回路の問題点について説明する。 Next, problems of the inspection circuit shown in FIG. 4 will be described.

マージ線１２にはスイッチングトランジスタＴ２を制御する制御信号が供給されるが、該制御信号の供給によってマージ線１２に流れる電流量は小さいため、各マージ線１２に接続されるスイッチングトランジスタＴｍに流れる電流量は小さい。したがって、スイッチングトランジスタＴｍ₁はスイッチングトランジスタＴ２と同様の大きさのＴＦＴを用いることができる。 The merge line 12 is supplied with a control signal for controlling the switching transistor T2, but since the amount of current flowing through the merge line 12 is small due to the supply of the control signal, the current flowing through the switching transistor Tm connected to each merge line 12 The amount is small. Accordingly, the switching transistor Tm ₁ can be a TFT having the same size as the switching transistor T 2.

一方、電源線１０には、電源線１０に接続される駆動トランジスタＴｄ（Ｔｄ₁₁,…,Ｔｄ₁₂,…,Ｔｄ₁₃）に流れる電流の総和が流れるため、電源線１０に接続されるスイッチングトランジスタＴｓには大きな電流が流れる。それ故、スイッチングトランジスタＴｓは、電流容量の大きなＴＦＴで構成する必要がある。 On the other hand, since the sum total of the currents flowing through the drive transistors Td (Td ₁₁ ,..., Td ₁₂ ,..., Td ₁₃ ) connected to the power line 10 flows in the power line 10, the switching transistors connected to the power line 10. A large current flows through Ts. Therefore, the switching transistor Ts needs to be configured with a TFT having a large current capacity.

ところが、ＴＦＴの電流容量を増大させるためには、ＴＦＴのチャネル幅を広げる必要がある。例えば各行に１００個の画素回路を配置した場合には、スイッチングトランジスタＴｓは駆動トランジスタＴｄの数に応じたチャネル幅を有している必要がある。しかしながら、このような巨大なＴＦＴを画素回路の周辺部に配置すると、画像表示装置自体が大型化するという課題が発生する。 However, in order to increase the current capacity of the TFT, it is necessary to widen the channel width of the TFT. For example, when 100 pixel circuits are arranged in each row, the switching transistor Ts needs to have a channel width corresponding to the number of drive transistors Td. However, when such a huge TFT is arranged in the periphery of the pixel circuit, there arises a problem that the image display device itself is increased in size.

本願発明者は、図４に示す画素回路の構成および作用に着目し、種々の検討を行うことによって、以下に示すような画像表示装置を見出すに至った。そこで、以下に、本発明にかかる画像表示装置の好適な実施の形態について詳細に説明する。なお、各行の電源線１０が互いに接続され、全電源線１０に対する電圧制御が同時に行なわれる場合、画像表示装置は全発光素子を同じタイミングで発光させる一括発光方式で駆動されることとなる。このような場合は、複数の電源線１０を個別に制御する必要がないため、電源線１０と電源線入力パッド２０との間にスイッチングトランジスタを介在させる必要がなく、上記課題は発生しない。 The inventors of the present application have found an image display device as shown below by paying attention to the configuration and operation of the pixel circuit shown in FIG. 4 and conducting various studies. Accordingly, preferred embodiments of the image display apparatus according to the present invention will be described in detail below. When the power supply lines 10 of each row are connected to each other and voltage control is performed on all the power supply lines 10 at the same time, the image display device is driven by a collective light emission method in which all the light emitting elements emit light at the same timing. In such a case, since it is not necessary to individually control the plurality of power supply lines 10, there is no need to interpose a switching transistor between the power supply line 10 and the power supply line input pad 20, and the above problem does not occur.

（実施の形態１）
＜画像表示装置の全体構成＞
本発明の実施の形態１に係る画像表示装置について図を用いて詳細に説明する。ここでは、基本的に、図１〜図５とは異なる構成について主に説明し、共通する構成については同一符号を付して示し、その説明を省略する。 (Embodiment 1)
<Overall configuration of image display device>
An image display apparatus according to Embodiment 1 of the present invention will be described in detail with reference to the drawings. Here, basically, configurations different from those shown in FIGS. 1 to 5 will be mainly described, and common configurations will be denoted by the same reference numerals, and description thereof will be omitted.

図６は、本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。また図７は、図６における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。図７は、図２の場合と同様に、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１および有機発光素子ＯＬＥＤ自体が有する素子容量Ｃｏｌｅｄならびに電源線およびマージ線以外の制御線などの回路要素の図示を省略している。 FIG. 6 is a diagram illustrating a configuration of a pixel circuit corresponding to one pixel of the image display device according to the first embodiment of the present invention. FIG. 7 is a diagram illustrating a pixel circuit group including a plurality of pixel circuits in the image display apparatus in FIG. As in the case of FIG. 2, FIG. 7 shows circuit elements such as a threshold voltage detection transistor Tth, a switching transistor T1, and an element capacitance Coled included in the organic light emitting element OLED itself and control lines other than the power supply line and the merge line. Omitted.

本実施形態においては、図１〜５を用いて説明した画像表示装置とは異なり、電源線１０に加えて、補助電源線１６を設け、この補助電源線１６と電源線１０との間にスイッチングトランジスタＴ３を設けている。また、スイッチングトランジスタＴ３のゲート電極には電源制御線１８が接続される。また、各電源線１０、各補助電源線１６、各電源制御線１８およびマージ線１２は、その一端側が駆動ＩＣ３０に接続されている。 In the present embodiment, unlike the image display apparatus described with reference to FIGS. 1 to 5, an auxiliary power line 16 is provided in addition to the power line 10, and switching is performed between the auxiliary power line 16 and the power line 10. A transistor T3 is provided. The power control line 18 is connected to the gate electrode of the switching transistor T3. Each power supply line 10, each auxiliary power supply line 16, each power supply control line 18, and the merge line 12 are connected to the drive IC 30 at one end side.

つぎに、図７に示す画素回路群の動作について、図８を参照して説明する。なお、各画素回路群の動作は、基本的には略同一であるため、第ｎ行の画素回路群に着目し、その動作を説明する。 Next, the operation of the pixel circuit group shown in FIG. 7 will be described with reference to FIG. Since the operation of each pixel circuit group is basically the same, the operation will be described by paying attention to the pixel circuit group in the nth row.

図８は、図７に示す画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。 FIG. 8 is a diagram showing an example of a control sequence in the case where the pixel circuit groups shown in FIG.

本実施形態における制御シーケンスは、電源制御線１８を制御するシーケンス（電源制御線１８（ｎ）、電源制御線１８（ｎ＋１））と、補助電源線１６を制御するシーケンス（補助電源線１６（ｎ）、補助電源線１６（ｎ＋１））とが付加されている点が図３に示したシーケンスと異なっており、補助電源線１６は、準備期間〜発光期間までの全期間において、略一定の電位（本実施形態ではマイナス電位（−Ｖ_DD））に維持される。その他については、基本的に、図３に示したシーケンスと同様である。 The control sequence in this embodiment includes a sequence for controlling the power control line 18 (power control line 18 (n), power control line 18 (n + 1)) and a sequence for controlling the auxiliary power line 16 (auxiliary power line 16 (n 3) is different from the sequence shown in FIG. 3 in that the auxiliary power line 16 (n + 1)) is added. The auxiliary power line 16 has a substantially constant potential during the entire period from the preparation period to the light emission period. (In this embodiment, it is maintained at a negative potential (−V _DD )). Others are basically the same as the sequence shown in FIG.

準備期間では、電源線１０（ｎ）が高電位（Ｖｐ）、マージ線１２（ｎ）が高電位（ＶｇＨ）、Ｔｔｈ制御線１１（ｎ）が低電位（ＶｇＬ）、走査線１３（ｎ）が低電位（ＶｇＬ）、電源制御線１８（ｎ）がオフ電位（−ＶｇＬ）とされる。この制御により、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオン、スイッチングトランジスタＴ３がオフとなり、電源線１０（ｎ）→駆動トランジスタＴｄ→有機発光素子ＯＬＥＤという経路で電流が流れ、有機発光素子ＯＬＥＤに電荷が蓄積される。なお、この準備期間で有機発光素子ＯＬＥＤに電荷を蓄積する理由は、閾値電圧検出期間に駆動トランジスタＴｄのゲート電極・ソース電極間電圧を閾値電圧に近づける際に、有機発光素子ＯＬＥＤを駆動トランジスタＴｄのドレイン電極・ソース電極間に流す電流の供給源として作用させるためである。 In the preparation period, the power supply line 10 (n) is at a high potential (Vp), the merge line 12 (n) is at a high potential (VgH), the Tth control line 11 (n) is at a low potential (VgL), and the scanning line 13 (n). Is at a low potential (VgL), and the power supply control line 18 (n) is at an off potential (−VgL). By this control, the threshold voltage detection transistor Tth is turned off, the switching transistor T1 is turned off, the driving transistor Td is turned on, the switching transistor T2 is turned on, and the switching transistor T3 is turned off. The power supply line 10 (n) → driving transistor Td → organic A current flows through a path called the light emitting element OLED, and charges are accumulated in the organic light emitting element OLED. The reason for accumulating charges in the organic light emitting element OLED in this preparation period is that the organic light emitting element OLED is connected to the driving transistor Td when the gate electrode-source electrode voltage of the driving transistor Td is brought close to the threshold voltage in the threshold voltage detection period. This is to act as a supply source of current flowing between the drain electrode and the source electrode.

つぎの閾値電圧検出期間では、電源線１０（ｎ）がゼロ電位（０Ｖ）、マージ線１２（ｎ）が高電位（ＶｇＨ）、Ｔｔｈ制御線１１（ｎ）が高電位（ＶｇＨ）、走査線１３（ｎ）が低電位（ＶｇＬ）、電源制御線１８（ｎ）がオフ電位（−ＶｇＬ）とされる。この制御により、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。また、容量Ｃｓおよび有機発光素子ＯＬＥＤに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０（ｎ）という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート電極・ソース電極間電圧Ｖｇｓが閾値電圧Ｖｔｈに達すると、理論的には、駆動トランジスタＴｄがオフとされるため、結果的に、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。 In the next threshold voltage detection period, the power supply line 10 (n) is zero potential (0V), the merge line 12 (n) is high potential (VgH), the Tth control line 11 (n) is high potential (VgH), and the scanning line. 13 (n) is set to a low potential (VgL), and the power supply control line 18 (n) is set to an off potential (−VgL). By this control, the threshold voltage detection transistor Tth is turned on, and the gate electrode and the drain electrode of the drive transistor Td are connected. Further, the electric charge accumulated in the capacitor Cs and the organic light emitting element OLED is discharged, and a current flows through a path of the driving transistor Td → the power supply line 10 (n). When the gate-source voltage Vgs of the drive transistor Td reaches the threshold voltage Vth, the drive transistor Td is theoretically turned off, and as a result, the threshold voltage Vth of the drive transistor Td is detected. Is done.

つぎの書き込み期間では、電源線１０（ｎ）がゼロ電位、マージ線１２（ｎ）が低電位（ＶｇＬ）、Ｔｔｈ制御線１１（ｎ）が高電位（ＶｇＨ）、走査線１３（ｎ）が高電位（ＶｇＨ）、電源制御線１８（ｎ）がオフ電位（−ＶｇＬ）、画像信号線１４がデータ電位（−Ｖｄａｔａ）とされる。この制御により、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなる。その結果、有機発光素子ＯＬＥＤに蓄積された電荷が放電され、有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴｔｈ→容量Ｃｓという経路で電流が流れ、駆動トランジスタＴｄのゲート電極を所望電位に設定することができる。 In the next writing period, the power supply line 10 (n) is zero potential, the merge line 12 (n) is low potential (VgL), the Tth control line 11 (n) is high potential (VgH), and the scanning line 13 (n) is The high potential (VgH), the power supply control line 18 (n) is set to the off potential (−VgL), and the image signal line 14 is set to the data potential (−Vdata). By this control, the switching transistor T1 is turned on and the switching transistor T2 is turned off. As a result, the charge accumulated in the organic light emitting element OLED is discharged, a current flows through the path of the organic light emitting element OLED → the threshold voltage detecting transistor Tth → the capacitor Cs, and the gate electrode of the driving transistor Td is set to a desired potential. Can do.

つぎの発光期間では、電源線１０（ｎ）がマイナス電位（−Ｖ_DD）、マージ線１２（ｎ）が高電位（ＶｇＨ）、Ｔｔｈ制御線１１（ｎ）が低電位（ＶｇＬ）、走査線１３（ｎ）が低電位（ＶｇＬ）、電源制御線１８（ｎ）がオン電位（０Ｖ）とされる。この制御により、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、スイッチングトランジスタＴ３がオンとなる。その結果、有機発光素子ＯＬＥＤから電源線１０（ｎ）及び補助電源線１６（ｎ）に電流が流れ、有機発光素子ＯＬＥＤが発光する。 In the next light emission period, the power supply line 10 (n) is a negative potential (−V _DD ), the merge line 12 (n) is a high potential (VgH), the Tth control line 11 (n) is a low potential (VgL), and the scanning line. 13 (n) is set to a low potential (VgL), and the power supply control line 18 (n) is set to an on potential (0 V). By this control, the drive transistor Td is turned on, the threshold voltage detection transistor Tth is turned off, the switching transistor T1 is turned off, and the switching transistor T3 is turned on. As a result, a current flows from the organic light emitting element OLED to the power supply line 10 (n) and the auxiliary power supply line 16 (n), and the organic light emitting element OLED emits light.

＜検査回路＞
図９は、実施の形態１にかかる検査回路及び画素回路群を示す図である。図９に示す検査回路は、画素回路群の周辺部に配置されており、電源線入力パッド２０、マージ線入力パッド２２、検査制御パッド２５、電源制御線入力パッド２６などの各検査パッドを有している（他の制御線にかかる検査パッドの図示は省略）。マージ線入力パッド２２は、例えばＴＦＴであるスイッチングトランジスタＴｍを介してマージ線１２と接続され、マージ線に供給される制御信号が入力される。また、検査制御パッド２５は、図４と同様に、スイッチングトランジスタＴｖ，Ｔｍの各ゲート電極に接続され、これらのトランジスタの駆動を制御するための信号が検査時に入力される。 <Inspection circuit>
FIG. 9 is a diagram illustrating the inspection circuit and the pixel circuit group according to the first embodiment. The inspection circuit shown in FIG. 9 is disposed in the periphery of the pixel circuit group, and has inspection pads such as a power supply line input pad 20, a merge line input pad 22, a test control pad 25, and a power supply control line input pad 26. (The illustration of the test pads for other control lines is omitted). The merge line input pad 22 is connected to the merge line 12 via a switching transistor Tm, which is a TFT, for example, and receives a control signal supplied to the merge line. Similarly to FIG. 4, the inspection control pad 25 is connected to the gate electrodes of the switching transistors Tv and Tm, and a signal for controlling the driving of these transistors is input during the inspection.

一方、電源線入力パッド２０は、複数の補助電源線１６に対して共通に接続され、電源線入力パッド２０と補助電源線１６とはＴＦＴを介さずに直接接続される。この電源線入力パッド２０が接続される補助電源線１６には、検査時に大きな電流が流れるものの、補助電源線１６と電源線入力パッド２０とはＴＦＴを介さずに接続されているため、サイズの大きなＴＦＴが存在せず、検査回路の構成を簡略化することができる。その結果、画像表示装置が大型化することを良好に防止できる。 On the other hand, the power supply line input pad 20 is connected in common to the plurality of auxiliary power supply lines 16, and the power supply line input pad 20 and the auxiliary power supply line 16 are directly connected without passing through the TFT. Although a large current flows through the auxiliary power line 16 to which the power line input pad 20 is connected during the inspection, the auxiliary power line 16 and the power line input pad 20 are connected without passing through the TFT. There is no large TFT, and the configuration of the inspection circuit can be simplified. As a result, it is possible to favorably prevent the image display device from becoming large.

さらに、電源制御線入力パッド２６は、例えばＴＦＴであるスイッチングトランジスタＴｖを介して電源制御線１８と接続され、スイッチングトランジスタＴｖの駆動を制御するための信号が検査時に入力される。このような検査パッドは、補助電源線１６の他端側に設けられているため、駆動ＩＣ３０の実装前であっても、検査時において検査パッドを介して補助電源線１６やマージ線１２に電力を供給できる。マージ線１２に流れる電流は小さいため、マージ線１２に接続されるスイッチングトランジスタＴｍは、駆動トランジスタＴｄやスイッチングトランジスタＴ３よりも小さなチャネル幅を有するＴＦＴを用いることができる。 Further, the power supply control line input pad 26 is connected to the power supply control line 18 via a switching transistor Tv, for example, a TFT, and a signal for controlling the driving of the switching transistor Tv is input at the time of inspection. Since such a test pad is provided on the other end side of the auxiliary power supply line 16, even before the driving IC 30 is mounted, power is supplied to the auxiliary power supply line 16 and the merge line 12 via the test pad during the test. Can supply. Since the current flowing through the merge line 12 is small, the switching transistor Tm connected to the merge line 12 can be a TFT having a smaller channel width than the drive transistor Td and the switching transistor T3.

また、スイッチングトランジスタＴ３は発光時に電源線１０と補助電源線１６とを接続する機能を有していればよく、駆動トランジスタＴｄのように画像信号線に供給されるデータ電位に応じてゲート−ソース間に印加される電圧を可変する必要もない。したがって、スイッチングトランジスタＴ３は、発光期間において充分大きなゲート−ソース間電圧を供給することができるので、駆動トランジスタＴｄのチャネル幅よりも小さなチャネル幅を有するＴＦＴを用いても、駆動トランジスタＴｄと同程度の低抵抗を実現することができるというメリットがある。 The switching transistor T3 only needs to have a function of connecting the power supply line 10 and the auxiliary power supply line 16 at the time of light emission. Like the drive transistor Td, the switching transistor T3 has a gate-source according to the data potential supplied to the image signal line. There is no need to vary the voltage applied between them. Therefore, since the switching transistor T3 can supply a sufficiently large gate-source voltage during the light emission period, even if a TFT having a channel width smaller than the channel width of the driving transistor Td is used, it is about the same as the driving transistor Td. There is an advantage that low resistance can be realized.

図１０は、図９に示す画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。図１０に示すように、制御シーケンスそのものは、図８に示した制御シーケンスと同様である。すなわち、検査時において、電源線１０への電力供給は電源線入力パッド２０から入力され、マージ線１２への制御信号はマージ線入力パッド２２から入力され、Ｔｔｈ制御線１１への制御信号はＴｔｈ制御線入力パッド２１から入力され、走査線１３への制御信号は走査線入力パッド２３から入力される。また、スイッチングトランジスタＴｖ，Ｔｍを導通させるために検査制御パッド２５が高電位（ＶｇＨ）とされ、スイッチングトランジスタＴｖを介してスイッチングトランジスタＴ３を導通させるために電源制御線入力パッド２６が高電位（ＶｇＨ）とされる。さらに、画像信号電位（−Ｖｄａｔａ）は、画像信号線１４から入力される。 FIG. 10 is a diagram illustrating an example of a control sequence in a case where an image quality inspection is performed on the pixel circuit group illustrated in FIG. As shown in FIG. 10, the control sequence itself is the same as the control sequence shown in FIG. That is, at the time of inspection, the power supply to the power supply line 10 is input from the power supply line input pad 20, the control signal to the merge line 12 is input from the merge line input pad 22, and the control signal to the Tth control line 11 is Tth. A control signal is input from the control line input pad 21 and a control signal to the scanning line 13 is input from the scanning line input pad 23. Further, the inspection control pad 25 is set to a high potential (VgH) in order to make the switching transistors Tv and Tm conductive, and the power supply control line input pad 26 is set to a high potential (VgH) in order to make the switching transistor T3 conductive through the switching transistor Tv. ). Further, the image signal potential (−Vdata) is input from the image signal line 14.

かかる制御によって、検査時において、全ての画素回路に対して電源線入力パッド２０や補助電源線１６を介して電力が供給され、有機発光素子ＯＬＥＤの発光状態を検査することができる。そして、有機発光素子ＯＬＥＤの発光状態に特に問題が無い場合は、駆動ＩＣが実装され、画像表示装置が完成することとなる。 With such control, at the time of inspection, power is supplied to all the pixel circuits via the power supply line input pad 20 and the auxiliary power supply line 16, and the light emitting state of the organic light emitting element OLED can be inspected. And when there is no problem in particular in the light emission state of the organic light emitting element OLED, a drive IC will be mounted and an image display apparatus will be completed.

＜クロストークの低減＞
図９に示す画素回路は、電源線に流れる電流が各行ごとに相違することによって生ずるクロストークの問題を改善する効果もある。そこで、以下、図１１および図１２の図面を参照して、かかるクロストークの問題およびその改善効果について説明する。図１１は、従来技術の画素回路に生ずるクロストークの問題を説明するための図であり、図１２は、行方向に生ずるクロストークの改善効果を説明するための図である。 <Reducing crosstalk>
The pixel circuit shown in FIG. 9 also has an effect of improving the problem of crosstalk caused by a difference in current flowing through the power supply line for each row. Therefore, the problem of such crosstalk and the improvement effect thereof will be described below with reference to the drawings of FIG. 11 and FIG. FIG. 11 is a diagram for explaining the problem of crosstalk that occurs in the pixel circuit of the prior art, and FIG. 12 is a diagram for explaining the effect of improving the crosstalk that occurs in the row direction.

図１１では、図２に示した画素回路に対して、図１２では、図７に示した画素回路に対して、それぞれ電源線１０が有する配線抵抗（Ｒ₁₁,…,Ｒ₁₂,…,Ｒ₁₃,Ｒ₂₁,…,Ｒ₂₂,…,Ｒ₂₃）と、発光時に駆動トランジスタＴｄから駆動ＩＣ３０に流れ込む電流の向きと、各画素回路の有機発光素子ＯＬＥＤに流れる所望の電流値と、駆動トランジスタＴｄと電源線１０との接続部における電位とを図示している。図１２では、補助電源線１６が有する配線抵抗（Ｒｕ₁₁,…,Ｒｕ₁₂,…,Ｒｕ₂₁,…,Ｒｕ₂₂）についても表示している。なお、図１１及び図１２に示された電流値は、各画素回路の有機発光素子ＯＬＥＤに流れる所望の電流値を示しており、実際に流れる電流値とは異なる。 11, the wiring resistances (R ₁₁ ,..., R ₁₂ ,..., R) of the power supply line 10 are different from those of the pixel circuit shown in FIG. ₁₃ , R ₂₁ ,..., R ₂₂ ,..., R ₂₃ ), the direction of the current flowing from the driving transistor Td into the driving IC 30 during light emission, the desired current value flowing through the organic light emitting element OLED of each pixel circuit, and the driving transistor A potential at a connection portion between Td and the power supply line 10 is illustrated. In FIG. 12, wiring resistances (Ru ₁₁ ,..., Ru ₁₂ ,..., Ru ₂₁ ,..., Ru ₂₂ ) included in the auxiliary power supply line 16 are also displayed. Note that the current values shown in FIGS. 11 and 12 indicate desired current values that flow through the organic light emitting elements OLED of the pixel circuits, and are different from the actual current values that flow.

図１１のような画素回路においては、通常、有機発光素子ＯＬＥＤの発光時に電源線１０に大きな電流が流れると、電源線１０には配線抵抗による電圧降下が生ずる。このため、容量Ｃｓに同一のデータ信号電位を与えたとき、すなわち有機発光素子ＯＬＥＤに流すべき所望の電流値を同じ値に設定したとしても、有機発光素子ＯＬＥＤに実際に流れる電流値は異なる。例えば上段部右側の画素回路Ｐ１３におけるＶｄｓと上段部中央の画素回路Ｐ１２におけるＶｄｓとでは、画素回路Ｐ１２におけるＶｄｓの方が小さいため、同一のデータ信号電位を容量Ｃｓに与えた場合でも、上段部中央の画素回路Ｐ１２に流れる電流の方が小さくなる。この電流差は、行方向のクロストーク（白画像の横方向に黒い帯が見える現象）として視認される。 In the pixel circuit as shown in FIG. 11, normally, when a large current flows through the power supply line 10 when the organic light emitting element OLED emits light, a voltage drop due to wiring resistance occurs in the power supply line 10. For this reason, even when the same data signal potential is applied to the capacitor Cs, that is, even if the desired current value to be passed through the organic light emitting element OLED is set to the same value, the current value actually flowing through the organic light emitting element OLED is different. For example, the Vds in the pixel circuit P13 on the right side of the upper stage and the Vds in the pixel circuit P12 in the center of the upper stage are smaller in the Vds in the pixel circuit P12. Therefore, even when the same data signal potential is applied to the capacitor Cs, The current flowing through the center pixel circuit P12 is smaller. This current difference is visually recognized as crosstalk in the row direction (a phenomenon in which a black band is seen in the horizontal direction of the white image).

一方、図１２における画素回路においては、有機発光素子ＯＬＥＤの発光時に駆動トランジスタＴｄに流れる電流は、電源線１０と補助電源線１６の両者に分けて流れるため、電源線１０に生じる電圧降下が小さくなり、図１１に示す画素回路と比べて、行方向のクロストークを小さくすることができる。 On the other hand, in the pixel circuit in FIG. 12, the current flowing through the drive transistor Td when the organic light emitting element OLED emits light is divided into both the power supply line 10 and the auxiliary power supply line 16, so that the voltage drop generated in the power supply line 10 is small. Thus, the crosstalk in the row direction can be reduced as compared with the pixel circuit shown in FIG.

なお、電源線１０と補助電源線１６の線幅については、両者間で線幅が異なっていても良いが、例えば、電源線１０と補助電源線１６の間でほぼ等しくすれば(両者の線幅の差が±５％の範囲内)、従来の画素回路では電源線１０のみに流れていた電流を、電源線１０と補助電源線１６の両者でほぼ２分することができるので、駆動ＩＣに流すことのできる最大電流値のスペックを低減することができる。 The line widths of the power supply line 10 and the auxiliary power supply line 16 may be different from each other. For example, if the power supply line 10 and the auxiliary power supply line 16 are substantially equal (both lines) Since the difference in width is within a range of ± 5%), the current flowing only in the power supply line 10 in the conventional pixel circuit can be almost divided into two by both the power supply line 10 and the auxiliary power supply line 16, so that the driving IC It is possible to reduce the specification of the maximum current value that can be flowed through.

一方、電源線１０よりも補助電源線１６の線幅を大きくすれば、電源線１０よりも補助電源線１６に流れる電流が大きくなるため、電源線１０に生じる電圧降下量をより小さくすることができる。その結果、行方向のクロストークをさらに小さくすることができる。 On the other hand, if the line width of the auxiliary power supply line 16 is made larger than that of the power supply line 10, the current flowing through the auxiliary power supply line 16 becomes larger than that of the power supply line 10, so that the amount of voltage drop generated in the power supply line 10 can be made smaller. it can. As a result, the crosstalk in the row direction can be further reduced.

（実施の形態２）
＜画像表示装置の全体構成＞
本発明の実施の形態２に係る画像表示装置について図を用いて詳細に説明する。ここでは、基本的に、実施の形態１５とは異なる構成について主に説明し、共通する構成については同一符号を付して示し、その説明を省略する。 (Embodiment 2)
<Overall configuration of image display device>
An image display apparatus according to Embodiment 2 of the present invention will be described in detail with reference to the drawings. Here, basically, the configuration different from that of the fifteenth embodiment will be mainly described, and the common configuration will be denoted by the same reference numeral, and the description thereof will be omitted.

図１３は、本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。図６に示した実施の形態１にかかる画素回路では、駆動トランジスタＴｄに流れた電流が流れ込む電源線とは異なる補助電源線（第１の補助電源線）を設けるようにしていたが、この実施の形態の画素回路では、第１の補助電源線１６に加えて、列方向の画素回路間を接続する第２の補助電源線１７を隣接する画素回路間に備え、第１及び第２の補助電源線16,17が両者の交差領域で電気的に接続される。この第２の補助電源線１７は、電源線１０および第１の補助電源線１６に対して直交するように配置されている。 FIG. 13 is a diagram illustrating a configuration example of a pixel circuit corresponding to one pixel of the image display device according to the second embodiment of the present invention. In the pixel circuit according to the first embodiment shown in FIG. 6, an auxiliary power supply line (first auxiliary power supply line) different from the power supply line through which the current flowing through the drive transistor Td flows is provided. In the pixel circuit of this form, in addition to the first auxiliary power line 16, a second auxiliary power line 17 that connects the pixel circuits in the column direction is provided between adjacent pixel circuits, and the first and second auxiliary power lines 16 are provided. The power supply lines 16 and 17 are electrically connected at the intersection region between the two. The second auxiliary power line 17 is arranged so as to be orthogonal to the power line 10 and the first auxiliary power line 16.

つぎに、図１３に示す画素回路の動作について、図１４を参照して説明する。図１４は、図１３の画素回路に基づいて構成した画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。 Next, the operation of the pixel circuit shown in FIG. 13 will be described with reference to FIG. FIG. 14 is a diagram showing an example of a control sequence in the case where the pixel circuit group configured based on the pixel circuit of FIG.

本実施形態における基本的なシーケンスは、図８に示した実施の形態１のシーケンスと同様に、準備期間、閾値電圧検出期間、書き込み期間および発光期間の４つの期間を１サイクルとしているが、第１の補助電源線１６および第２の補助電源線１７は、準備期間〜発光期間までの全期間において、略一定の電位（−Ｖ_DD）に維持される。なお、補助電源線１６，１７に供給される電位は、略一定に維持すればよいので、駆動ＩＣを介して供給する必要はなく、検査用パッドを介して供給するようにしてもよい。 The basic sequence in the present embodiment is similar to the sequence in the first embodiment shown in FIG. 8, and the four periods of the preparation period, the threshold voltage detection period, the writing period, and the light emission period are one cycle. The one auxiliary power line 16 and the second auxiliary power line 17 are maintained at a substantially constant potential (−V _DD ) during the entire period from the preparation period to the light emission period. Note that the potential supplied to the auxiliary power supply lines 16 and 17 need only be maintained substantially constant. Therefore, the potential need not be supplied via the driving IC, and may be supplied via the inspection pad.

また、準備期間〜書き込み期間については、図８に示した実施の形態１にかかる画像表示装置の制御シーケンスと同一である。 Further, the preparation period to the writing period are the same as the control sequence of the image display apparatus according to the first embodiment shown in FIG.

発光期間では、電源線１０がマイナス電位（−Ｖ_DD）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、電源制御線１８がオン電位（０Ｖ）とされる。この制御により、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、スイッチングトランジスタＴ３がオンとなり、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→スイッチングトランジスタＴ３→補助電源線１６→補助電源線１７という経路に電流が流れ、有機発光素子ＯＬＥＤが発光する。 In the light emission period, the power supply line 10 is negative potential (−V _DD ), the merge line 12 is high potential (VgH), the Tth control line 11 is low potential (VgL), the scanning line 13 is low potential (VgL), and the power supply control line 18 is set to an ON potential (0 V). By this control, the driving transistor Td is turned on, the threshold voltage detection transistor Tth is turned off, the switching transistor T1 is turned off, and the switching transistor T3 is turned on. The organic light emitting element OLED → the driving transistor Td → the power line 10 and the organic light emitting element OLED → A current flows through a path of the driving transistor Td → the switching transistor T3 → the auxiliary power supply line 16 → the auxiliary power supply line 17, and the organic light emitting element OLED emits light.

図１５は、実施の形態２にかかる検査回路及び画素回路群の構成を示す図である。図１５に示すように、基本的な構成は、実施の形態１にかかる画像表示装置と同様である。 FIG. 15 is a diagram illustrating a configuration of the inspection circuit and the pixel circuit group according to the second embodiment. As shown in FIG. 15, the basic configuration is the same as that of the image display apparatus according to the first embodiment.

＜クロストークの低減＞
ところで、実施の形態１では、画像表示装置の行方向に生ずるクロストークの問題を改善することができる画素回路として、図９に示す画素回路を例に挙げて説明してきた。一方、図１３に示す画素回路は、行方向のみならず列方向に生ずるクロストークの問題を改善する効果もある。そこで、以下、図１６の図面を参照し、かかるクロストークの改善効果について説明する。なお、図１６は、行方向および列方向に生ずるクロストークの改善効果を説明するための図である。 <Reducing crosstalk>
In the first embodiment, the pixel circuit shown in FIG. 9 has been described as an example of a pixel circuit that can improve the problem of crosstalk that occurs in the row direction of the image display device. On the other hand, the pixel circuit shown in FIG. 13 has an effect of improving the problem of crosstalk that occurs not only in the row direction but also in the column direction. Therefore, the crosstalk improvement effect will be described below with reference to FIG. FIG. 16 is a diagram for explaining the effect of improving the crosstalk generated in the row direction and the column direction.

図１６では、図１３の画素回路に基づいて構成した画素回路群の構成図に対して、電源線１０が有する配線抵抗（Ｒ₁₁,…,Ｒ₁₂,…,Ｒ₁₃,Ｒ₂₁,…,Ｒ₂₂,…,Ｒ₂₃）、第１の補助電源線１６が有する配線抵抗（Ｒｕ₁₁,…,Ｒｕ₁₂,…,Ｒｕ₂₁,…,Ｒｕ₂₂）および第２の補助電源線１７が有する配線抵抗（Ｒｖ₁₁,…,Ｒｖ₁₂,…,Ｒｖ₁₃,Ｒｖ₂₁,…,Ｒｖ₂₂,…,Ｒｖ₂₃）を各画素回路ごとに示している。また、図１６では、発光時に駆動トランジスタＴｄから駆動ＩＣ３０に流れ込む電流の向きと、各画素回路の駆動トランジスタＴｄに流れる所望の電流値や駆動トランジスタＴｄのソース電極の電位などを図示している。 In FIG. 16, the wiring resistance (R ₁₁ ,..., R ₁₂ ,..., R ₁₃ , R ₂₁ ,... Of the power supply line 10 is compared with the configuration diagram of the pixel circuit group configured based on the pixel circuit of FIG. _{_{R 22, ..., R 23)}} , wiring resistance first auxiliary power supply line 16 has _{_{(Ru 11, ..., Ru 12}} , ..., Ru 21, ..., the wiring having the Ru ₂₂₎ and a second auxiliary power supply line 17 Resistance (Rv ₁₁ ,..., Rv ₁₂ ,..., Rv ₁₃ , Rv ₂₁ ,..., Rv ₂₂ ,..., Rv ₂₃ ) is shown for each pixel circuit. FIG. 16 illustrates the direction of current flowing from the drive transistor Td to the drive IC 30 during light emission, the desired current value flowing to the drive transistor Td of each pixel circuit, the potential of the source electrode of the drive transistor Td, and the like.

本実施形態においても、実施の形態１と同様に、電源線１０において生じる電圧降下量を小さくすることができる。 Also in the present embodiment, the amount of voltage drop that occurs in the power supply line 10 can be reduced as in the first embodiment.

しかも、実施の形態２においては、第２の補助電源線１７やスイッチングトランジスタＴ３を通じて、各行の第１の補助電源線１６同士および電源線１０同士が電気的に接続されているため、行方向のみならず列方向に対するクロストークの発生を実施の形態１よりも改善することができる。 Moreover, in the second embodiment, since the first auxiliary power supply lines 16 and the power supply lines 10 in each row are electrically connected through the second auxiliary power supply line 17 and the switching transistor T3, only in the row direction. In other words, the occurrence of crosstalk in the column direction can be improved as compared with the first embodiment.

また、隣接する画素回路間に発生する各電源線間の電位差は、行方向に比べて列方向の方が小さいため、第１の補助電源線１６に流れる電流よりも第２の補助電源線１７に流れる電流は小さい。それ故、第２の補助電源線１７の線幅を第１の補助電源線１６の線幅より小さくした場合であっても、隣接する列方向の画素回路間に発生する電源線間の電位差を小さくすることができる。 Further, the potential difference between the power supply lines generated between adjacent pixel circuits is smaller in the column direction than in the row direction, so that the second auxiliary power supply line 17 is smaller than the current flowing in the first auxiliary power supply line 16. The current flowing through is small. Therefore, even when the line width of the second auxiliary power supply line 17 is smaller than the line width of the first auxiliary power supply line 16, the potential difference between the power supply lines generated between the pixel circuits in the adjacent column direction is reduced. Can be small.

＜画素回路の平面構成＞
図１７は、実施の形態２にかかる画像表示装置における画素回路の概略平面図である。図１７に示す概略配置図では、任意の画素回路群の中から、行方向に配列された３つの画素を抽出して示している。なお、図１７は、第２補助電極線１７を省略している。 <Plane configuration of pixel circuit>
FIG. 17 is a schematic plan view of a pixel circuit in the image display apparatus according to the second embodiment. In the schematic layout shown in FIG. 17, three pixels arranged in the row direction are extracted from an arbitrary pixel circuit group. In FIG. 17, the second auxiliary electrode line 17 is omitted.

図１７に示す各画素は、図示を省略した素子基板上に形成されたゲート層４１〜４７、チャネル層５１〜５５およびソース／ドレイン（以下「Ｓ／Ｄ」と略記）層５６〜６１などを備えて構成される。また、Ｓ／Ｄ層５９の上部には平坦化膜（図示省略）が形成され、該平坦化膜には図示のように穴６２が形成されている。また、ゲート層４２，４５，４７上には絶縁膜（図示省略）が被着され、該絶縁膜には図示のように穴６３，６４，６５がそれぞれ形成されている。 Each pixel shown in FIG. 17 includes gate layers 41 to 47, channel layers 51 to 55, source / drain (hereinafter abbreviated as “S / D”) layers 56 to 61 formed on an element substrate (not shown), and the like. It is prepared for. Further, a planarizing film (not shown) is formed on the S / D layer 59, and a hole 62 is formed in the planarizing film as illustrated. An insulating film (not shown) is deposited on the gate layers 42, 45, and 47, and holes 63, 64, and 65 are formed in the insulating film as shown.

本実施形態においては、各トランジスタＴｔｈ，Ｔｄ，Ｔ１，Ｔ２，Ｔ３は、ボトムゲート型の薄膜トランジスタである。閾値電圧検出用トランジスタＴｔｈは、ゲート層４１、チャネル層５１、およびＳ／Ｄ層５９，６０を含んで構成されている。また、駆動トランジスタＴｄは、ゲート層４２、チャネル層５２、およびＳ／Ｄ層５６，６０を含んで構成されている。スイッチングトランジスタＴ１は、ゲート層４４、チャネル層５４、およびＳ／Ｄ層５７，５８を含んで構成されている。スイッチングトランジスタＴ２は、ゲート層４３、チャネル層５３、およびＳ／Ｄ層５６，５７を含んで構成されている。スイッチングトランジスタＴ３は、ゲート層４６、チャネル層５５、およびＳ／Ｄ層５６，６１を含んで構成されている。また、容量Ｃｓは、ゲート層４２とＳ／Ｄ層５７を電極として用いている。 In the present embodiment, the transistors Tth, Td, T1, T2, and T3 are bottom-gate thin film transistors. The threshold voltage detection transistor Tth includes a gate layer 41, a channel layer 51, and S / D layers 59 and 60. The driving transistor Td includes a gate layer 42, a channel layer 52, and S / D layers 56 and 60. The switching transistor T1 includes a gate layer 44, a channel layer 54, and S / D layers 57 and 58. The switching transistor T2 includes a gate layer 43, a channel layer 53, and S / D layers 56 and 57. The switching transistor T3 includes a gate layer 46, a channel layer 55, and S / D layers 56 and 61. The capacitor Cs uses the gate layer 42 and the S / D layer 57 as electrodes.

また、Ｔｔｈ制御線１１はゲート層４１によって構成され、マージ線１２はゲート層４３によって構成され、走査線１３はゲート層４４によって構成され、電源線１０はゲート層４５によって構成され、電源制御線１８はゲート層４６によって構成され、補助電源線１６はゲート層４７によって構成されている。画像信号線１４は、Ｓ／Ｄ層５８によって構成されている。 The Tth control line 11 is constituted by the gate layer 41, the merge line 12 is constituted by the gate layer 43, the scanning line 13 is constituted by the gate layer 44, the power supply line 10 is constituted by the gate layer 45, and the power supply control line. Reference numeral 18 denotes a gate layer 46, and the auxiliary power supply line 16 includes a gate layer 47. The image signal line 14 is configured by an S / D layer 58.

なお、不図示の有機発光素子ＯＬＥＤとＳ／Ｄ層６０とは、平坦化膜に形成される貫通穴６２を介して接続される。同様に、ゲート層４２とＳ／Ｄ層５９とは、絶縁膜に形成される貫通穴６３を介して接続される。電源線１０を形成するゲート層４５とＳ／Ｄ層５６とは、絶縁膜に形成される貫通穴６４を介して接続される。第１の補助電源線１６を形成するゲート層４７とＳ／Ｄ層６１とは、絶縁膜に形成される貫通穴６５を介して接続される。 Note that the organic light emitting element OLED (not shown) and the S / D layer 60 are connected through a through hole 62 formed in the planarization film. Similarly, the gate layer 42 and the S / D layer 59 are connected through a through hole 63 formed in the insulating film. The gate layer 45 forming the power supply line 10 and the S / D layer 56 are connected via a through hole 64 formed in the insulating film. The gate layer 47 forming the first auxiliary power supply line 16 and the S / D layer 61 are connected through a through hole 65 formed in the insulating film.

また、図１７の概略配置図上では図示を省略しているが、第２の補助電源線１７は、例えば画像信号線と同様にＳ／Ｄ層に設けることができる。この場合、第２の補助電源線１７を第１の補助電源線１６に接続する場合には、例えばゲート層４７とＳ／Ｄ層６１とを接続する場合のように、ゲート層４７上の絶縁膜に形成される穴を介して接続すればよい。 Although not shown in the schematic layout diagram of FIG. 17, the second auxiliary power line 17 can be provided in the S / D layer, for example, in the same manner as the image signal line. In this case, when the second auxiliary power supply line 17 is connected to the first auxiliary power supply line 16, for example, as in the case of connecting the gate layer 47 and the S / D layer 61, the insulation on the gate layer 47 is insulated. What is necessary is just to connect through the hole formed in a film | membrane.

順次発光方式にて駆動される画像表示装置の１画素に対応する画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit corresponding to 1 pixel of the image display apparatus driven by a sequential light emission system. 図１における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。FIG. 2 is a diagram showing a pixel circuit group including a plurality of pixel circuits in the image display device in FIG. 1. 図２に示す画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。FIG. 3 is a diagram illustrating an example of a control sequence in a case where light emission control is sequentially performed on the pixel circuit group illustrated in FIG. 2 by a light emission method. 画質検査を行うための検査回路および画素回路群（従来構成）を示す図である。It is a figure which shows the test | inspection circuit and pixel circuit group (conventional structure) for performing an image quality test | inspection. 図４に示す画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。FIG. 5 is a diagram illustrating an example of a control sequence when an image quality inspection is performed on the pixel circuit group illustrated in FIG. 4. 本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit corresponding to 1 pixel of the image display apparatus concerning Embodiment 1 of this invention. 図６における画像表示装置において、複数の画素回路で構成される画素回路群を示す図である。FIG. 7 is a diagram illustrating a pixel circuit group including a plurality of pixel circuits in the image display device in FIG. 6. 図７に示す画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。It is a figure which shows an example of the control sequence in the case of carrying out light emission control of the pixel circuit group shown in FIG. 7 by a light emission system sequentially. 実施の形態１にかかる検査回路及び画素回路群を示す図である。FIG. 2 is a diagram illustrating an inspection circuit and a pixel circuit group according to the first embodiment. 図９に示す画素回路群に対して画質検査を行う場合の制御シーケンスの一例を示す図である。It is a figure which shows an example of the control sequence in the case of performing an image quality test | inspection with respect to the pixel circuit group shown in FIG. 従来技術の画素回路に生ずるクロストークの問題を説明するための図である。It is a figure for demonstrating the problem of the crosstalk which arises in the pixel circuit of a prior art. 行方向に生ずるクロストークの改善効果を説明するための図である。It is a figure for demonstrating the improvement effect of the crosstalk which arises in a row direction. 本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成例を示す図である。It is a figure which shows the structural example of the pixel circuit corresponding to 1 pixel of the image display apparatus concerning Embodiment 2 of this invention. 図１３の画素回路に基づいて構成した画素回路群を順次発光方式で発光制御する場合の制御シーケンスの一例を示す図である。It is a figure which shows an example of the control sequence in the case of performing light emission control of the pixel circuit group comprised based on the pixel circuit of FIG. 13 by a light emission system sequentially. 実施の形態２にかかる検査回路および画素回路群を示す図である。FIG. 3 is a diagram illustrating an inspection circuit and a pixel circuit group according to a second embodiment. 行方向および列方向に生ずるクロストークの改善効果を説明するための図である。It is a figure for demonstrating the improvement effect of the crosstalk which arises in a row direction and a column direction. 実施の形態２にかかる画像表示装置の画素回路の概略平面図である。FIG. 6 is a schematic plan view of a pixel circuit of an image display device according to a second embodiment.

符号の説明Explanation of symbols

１０電源線
１１Ｔｔｈ制御線
１２マージ線
１３走査線
１４画像信号線
１６第１の補助電源線
１７第２の補助電源線
１８電源制御線
２０電源線入力パッド
２１制御線入力パッド
２２マージ線入力パッド
２３走査線入力パッド
２５検査制御パッド
２６電源制御線入力パッド
３０駆動ＩＣ
ＯＬＥＤ有機発光素子
Ｃｏｌｅｄ素子容量
Ｃｓ容量
Ｔｄ駆動トランジスタ
Ｔｔｈ閾値電圧検出用トランジスタ
Ｔ１，Ｔ２，Ｔ３，Ｔｓ，Ｔｍ，Ｔｖスイッチングトランジスタ Reference Signs List 10 power line 11 Tth control line 12 merge line 13 scanning line 14 image signal line 16 first auxiliary power line 17 second auxiliary power line 18 power control line 20 power line input pad 21 control line input pad 22 merge line input pad 23 Scan Line Input Pad 25 Inspection Control Pad 26 Power Control Line Input Pad 30 Drive IC
OLED Organic light emitting element Coled element capacity Cs capacity Td drive transistor Tth threshold voltage detection transistor T1, T2, T3, Ts, Tm, Tv switching transistor

Claims

Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、
前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、
前記各画素回路群に対応して設けられる複数の第１補助電源線と、
前記電源線と前記第１補助電源線との間に介在され、両者間の電気的接続を制御する複数のスイッチング手段と、
前記各画素回路群に対応する前記スイッチング手段の駆動を共通に制御するための制御信号を供給する複数の制御線と、
前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、
を備えたことを特徴とする画像表示装置。 A plurality of pixel circuits grouped into N (N is a natural number of 2 or more) pixel circuit groups;
A plurality of power supply lines connected in common to each pixel circuit group and individually controlled for each pixel circuit group;
A plurality of first auxiliary power lines provided corresponding to each of the pixel circuit groups;
A plurality of switching means interposed between the power supply line and the first auxiliary power supply line to control electrical connection therebetween;
A plurality of control lines for supplying control signals for commonly controlling the driving of the switching means corresponding to the pixel circuit groups;
A test pad connected directly and commonly to the plurality of first auxiliary power lines;
An image display device comprising:

前記各画素回路は、発光手段と、該発光手段の発光を制御する駆動手段と、を備え、
前記スイッチング手段及び前記駆動手段は薄膜トランジスタにより構成され、
前記スイッチング手段のチャネル幅は、前記駆動手段のチャネル幅よりも小さいことを特徴とする請求項１に記載の画像表示装置。 Each pixel circuit includes a light emitting unit and a driving unit that controls light emission of the light emitting unit,
The switching means and the driving means are constituted by thin film transistors,
The image display device according to claim 1, wherein a channel width of the switching unit is smaller than a channel width of the driving unit.

前記第１補助電源線に対して交差するように形成され、前記第１補助電源線に対して電気的に接続される第２補助電源線をさらに備えたことを特徴とする請求項１または２に記載の画像表示装置。 3. The apparatus according to claim 1, further comprising a second auxiliary power line that is formed so as to intersect the first auxiliary power line and is electrically connected to the first auxiliary power line. The image display device described in 1.

前記電源線と前記第１補助電源線の線幅が略等しいことを特徴とする請求項１〜３のいずれか１項に記載の画像表示装置。 The image display device according to claim 1, wherein line widths of the power supply line and the first auxiliary power supply line are substantially equal.

前記第１補助電源線の線幅が前記電源線の線幅よりも大きいことを特徴とする請求項１〜３のいずれか１項に記載の画像表示装置。 The image display device according to claim 1, wherein a line width of the first auxiliary power line is larger than a line width of the power line.

前記第１補助電源線の線幅が前記第２補助電源線の線幅よりも大きいことを特徴とする請求項３に記載の画像表示装置。 The image display device according to claim 3 , wherein a line width of the first auxiliary power supply line is larger than a line width of the second auxiliary power supply line.

前記画素回路を制御する駆動ＩＣを更に備え、
前記第１補助電源線は、一端側に前記駆動ＩＣが、他端側に前記検査用パッドがそれぞれ接続されていることを特徴とする請求項１〜６のいずれか１項に記載の画像表示装置。 A drive IC for controlling the pixel circuit;
7. The image display according to claim 1, wherein the first auxiliary power line is connected to the driving IC on one end side and the inspection pad on the other end side. apparatus.

Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記複数の第１補助電源線に対して共通に直接接続される検査用パッドと、を備えた画像表示装置を準備するステップと、
前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、
前記検査用パッドより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路の検査を行なうステップと、を備えたことを特徴とする画像表示装置の製造方法。 A plurality of pixel circuits grouped into N (N is a natural number of 2 or more) pixel circuit groups, and a plurality of power supplies connected in common to each pixel circuit group and individually controlled for each pixel circuit group Lines, a plurality of first auxiliary power lines provided corresponding to the pixel circuit groups, and the power lines and the first auxiliary power lines, and controlling electrical connection between the power lines. Preparing an image display device comprising: a plurality of switching means; and an inspection pad connected directly and commonly to the plurality of first auxiliary power lines;
Setting the plurality of switching means on to electrically connect the power line and the first auxiliary power line by the plurality of switching means;
Supplying power to the plurality of pixel circuits through the plurality of first auxiliary power lines, the plurality of switching means, and the plurality of power lines from the inspection pad, and inspecting the pixel circuits; A method of manufacturing an image display device, comprising:

前記画素回路の検査を行なった後に、前記画素回路に電気的に接続され、前記画素回路の駆動を制御する駆動ＩＣを実装するステップを更に備えたことを特徴とする請求項８に記載の画像表示装置の製造方法。 9. The image according to claim 8, further comprising a step of mounting a driving IC that is electrically connected to the pixel circuit and controls driving of the pixel circuit after the inspection of the pixel circuit. Manufacturing method of display device.

Ｎ個（Ｎは２以上の自然数）の画素回路群にグループ分けされる複数の画素回路と、前記画素回路群毎に共通に接続され、前記画素回路群毎に個別に制御される複数の電源線と、前記各画素回路群に対応して設けられる複数の第１補助電源線と、前記電源線と前記第１補助電源線との間に介在され、両電源線間の電気的接続を制御する複数のスイッチング手段と、前記電源線および前記第１補助電源線の少なくとも一方に接続される駆動ＩＣを備えた画像表示装置を準備するステップと、
前記複数のスイッチング手段によって前記電源線と前記第１補助電源線とを電気的に接続するために前記複数のスイッチング手段をオンに設定するステップと、
前記駆動ＩＣより前記複数の第１補助電源線、前記複数のスイッチング手段および前記複数の電源線を介して前記複数の画素回路に電力を供給し、前記画素回路を駆動するステップと、を備えたことを特徴とする画像表示装置の駆動方法。 A plurality of pixel circuits grouped into N (N is a natural number of 2 or more) pixel circuit groups, and a plurality of power supplies connected in common to each pixel circuit group and individually controlled for each pixel circuit group Lines, a plurality of first auxiliary power lines provided corresponding to the pixel circuit groups, and the power lines and the first auxiliary power lines, and controlling electrical connection between the power lines. Preparing an image display device comprising a plurality of switching means, and a driving IC connected to at least one of the power supply line and the first auxiliary power supply line;
Setting the plurality of switching means on to electrically connect the power line and the first auxiliary power line by the plurality of switching means;
Supplying power from the driving IC to the plurality of pixel circuits via the plurality of first auxiliary power lines, the plurality of switching means, and the plurality of power lines, and driving the pixel circuits. An image display device driving method characterized by the above.