JP2011164231A - Matrix circuit substrate for display panel, display panel, and method of manufacturing the same - Google Patents

Matrix circuit substrate for display panel, display panel, and method of manufacturing the same Download PDF

Info

Publication number
JP2011164231A
JP2011164231A JP2010024873A JP2010024873A JP2011164231A JP 2011164231 A JP2011164231 A JP 2011164231A JP 2010024873 A JP2010024873 A JP 2010024873A JP 2010024873 A JP2010024873 A JP 2010024873A JP 2011164231 A JP2011164231 A JP 2011164231A
Authority
JP
Japan
Prior art keywords
fuse
protection element
display panel
electrostatic protection
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010024873A
Other languages
Japanese (ja)
Inventor
Kenichi Tajika
健一 田鹿
Hiroshi Shiromizu
博 白水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010024873A priority Critical patent/JP2011164231A/en
Publication of JP2011164231A publication Critical patent/JP2011164231A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a matrix circuit substrate for a display panel, a display panel structure, and a method of manufacturing them, with which an electrostatic protection element can be efficiently and precisely repaired, without the need for additional repairing devices. <P>SOLUTION: The display panel 1 includes: the substrate; a circuit display part which includes a plurality of gate wires 13 and a plurality of source wires 14 disposed on the substrate; an ESD protection element connected to the gate wires 14 or the source wires 13; a short ring 12 which is connected to the ESD protection element and used as a short-circuit destination of a display circuit part; a fuse which is inserted in series between the ESD protection element and the short ring 12 or between the ESD and the display circuit part and can be disconnected by a current flow; and a heater which heats the fuse when the fuse is disconnected. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、表示パネル用マトリクス回路基板、表示パネル及びそれらの製造方法に関し、特に静電気保護素子を有する表示パネル用マトリクス回路基板、表示パネル及びそれらの製造方法に関する。   The present invention relates to a matrix circuit substrate for a display panel, a display panel, and a manufacturing method thereof, and more particularly to a matrix circuit substrate for a display panel having an electrostatic protection element, a display panel, and a manufacturing method thereof.

近年の表示装置の高品位化への需要に伴い、薄型で低消費電力の表示パネルとして、液晶表示パネルや有機エレクトロルミネッセンス（ＥＬ）表示パネルが注目されている。これらの表示パネルは、２次元に配列された複数の画素を備える。   With the recent demand for higher-quality display devices, liquid crystal display panels and organic electroluminescence (EL) display panels have attracted attention as thin and low power consumption display panels. These display panels include a plurality of pixels arranged two-dimensionally.

例えば、アクティブマトリクス型の有機ＥＬ表示パネルでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）、駆動トランジスタのゲート、及び補償回路などが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号等を駆動トランジスタ、保持容量素子及び補償回路に入力し、その駆動トランジスタ及び保持容量素子及び補償回路によって有機ＥＬ素子の発光輝度及び発光タイミングを制御する。このアクティブマトリクス回路の構成により、アクティブマトリクス型の有機ＥＬ表示パネルでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。   For example, in an active matrix organic EL display panel, a thin film transistor (TFT) is provided at the intersection of a plurality of scanning lines and a plurality of data lines, and a storage capacitor element (capacitor) and a driving transistor are provided in the TFT. A gate, a compensation circuit, and the like are connected. Then, the TFT is turned on through the selected scanning line, and a data signal or the like from the data line is input to the driving transistor, the holding capacitor element and the compensation circuit, and the organic EL element emits light by the driving transistor, the holding capacitor element and the compensation circuit. Control brightness and light emission timing. With this active matrix circuit configuration, the active matrix organic EL display panel can emit the organic EL element until the next scanning (selection). Therefore, the luminance of the display is reduced even if the duty ratio is increased. There is no such thing.

しかしながら、アクティブマトリクス型の有機ＥＬ表示パネルは、各製造工程において外部測定機器や外付けＩＣ回路などが接続される際に、当該表示パネルまたはその製造途中段階であるマトリクス回路基板に静電気が流入して画素回路が静電破壊されるケースがある。   However, in an active matrix organic EL display panel, static electricity flows into the display panel or a matrix circuit substrate in the middle of its manufacture when an external measuring device or an external IC circuit is connected in each manufacturing process. In some cases, the pixel circuit is electrostatically damaged.

そこで、特許文献１では、画素回路に含まれる各素子が製造時に静電破壊されることを低減し、表示パネルの画質を低下させることのない有機ＥＬ装置が開示されている。   Therefore, Patent Document 1 discloses an organic EL device that reduces the electrostatic breakdown of each element included in the pixel circuit during manufacturing and does not deteriorate the image quality of the display panel.

図６は、特許文献１に記載された従来の有機ＥＬ装置の構成を模式的に示した図である。同図に記載された有機ＥＬ装置５００は、単位画素回路５２０及びダミー単位回路５２８を含む素子表示領域５１４と、その周縁に形成されたＸ側保護回路５１１ａ及びＹ側保護回路５１１ｂとを備える。   FIG. 6 is a diagram schematically showing a configuration of a conventional organic EL device described in Patent Document 1. In FIG. The organic EL device 500 shown in the figure includes an element display region 514 including a unit pixel circuit 520 and a dummy unit circuit 528, and an X-side protection circuit 511a and a Y-side protection circuit 511b formed on the periphery thereof.

素子表示領域５１４には、単位画素回路５２０がマトリクス状に配置されており、素子表示領域５１４の周縁部には有機ＥＬ素子５２９を備えていないダミー単位回路５２８が配置されている。   In the element display region 514, unit pixel circuits 520 are arranged in a matrix, and a dummy unit circuit 528 that does not include the organic EL element 529 is arranged at the periphery of the element display region 514.

Ｘ側保護回路５１１ａは、データ線５２４の途中に設けられ、ロジック電源配線５１６及び５１７に電気的に接続されたダイオードＥＳＤ１、及び、電流供給線５２５の途中に設けられ、ロジック電源配線５１６及び５１７に電気的に接続されたダイオードＥＳＤ２を備える。ダイオードＥＳＤ１及びＥＳＤ２は、データ線５２４及び電流供給線５２５で発生した静電気をロジック電源配線５１６及び５１７に放出し、単位画素回路５２０に含まれる駆動ＴＦＴ５２３及びスイッチング用ＴＦＴ５２２が静電破壊されることを低減する。例えば、ロジック電源配線５１６に設定された電位より高電位である静電気が電流供給線５２５に発生した場合には、ダイオードＤｂを介して静電気が高電位のロジック電源配線５１６に放出され、ロジック電源配線５１７に設定された電位より低電位である静電気が電流供給線５２５に発生した場合には、ダイオードＤａを介して静電気が低電位のロジック電源配線５１７に放出される。したがって、静電保護回路ＥＳＤ２は、電流供給線５２５で発生した静電気に起因する不慮の電圧が駆動ＴＦＴ５２３に印加されることを抑制することができ、駆動ＴＦＴ５２３が静電破壊されることを低減することができる。また、静電保護回路ＥＳＤ２は、電流供給線５２５を流れる駆動電流に対して電気抵抗として機能しないことから有機ＥＬ素子５２９の発光を妨げることがない。一方、データ線５２４の途中に抵抗素子５１２が設けられており、単位画素回路５２０をより確実に静電気から保護することが可能である。   The X-side protection circuit 511a is provided in the middle of the data line 524 and is provided in the middle of the diode ESD1 electrically connected to the logic power supply wirings 516 and 517 and the current supply line 525, and the logic power supply wirings 516 and 517. A diode ESD2 electrically connected to The diodes ESD1 and ESD2 discharge static electricity generated in the data line 524 and the current supply line 525 to the logic power supply lines 516 and 517, and the driving TFT 523 and the switching TFT 522 included in the unit pixel circuit 520 are electrostatically destroyed. To reduce. For example, when static electricity having a potential higher than the potential set in the logic power supply wiring 516 is generated in the current supply line 525, the static electricity is discharged to the logic power supply wiring 516 having a high potential through the diode Db. When static electricity having a potential lower than the potential set at 517 is generated in the current supply line 525, the static electricity is discharged to the logic power supply wiring 517 having a low potential through the diode Da. Therefore, the electrostatic protection circuit ESD2 can suppress an unexpected voltage caused by static electricity generated in the current supply line 525 from being applied to the driving TFT 523, and can reduce the electrostatic breakdown of the driving TFT 523. be able to. In addition, since the electrostatic protection circuit ESD2 does not function as an electric resistance with respect to the drive current flowing through the current supply line 525, it does not hinder the light emission of the organic EL element 529. On the other hand, a resistance element 512 is provided in the middle of the data line 524, so that the unit pixel circuit 520 can be more reliably protected from static electricity.

このように、静電保護回路ＥＳＤ１〜ＥＳＤ４によれば、有機ＥＬ素子５２９を発光さ
せる際に必要な各種電流の流れを阻害することなく、電流供給線５２５及びデータ線５２４で発生した静電気から、単位画素回路５２０を保護することが可能であると共に、有機ＥＬパネルの表示品質を確保している。 As described above, according to the electrostatic protection circuits ESD1 to ESD4, the static electricity generated in the current supply line 525 and the data line 524 can be obtained without hindering the flow of various currents necessary for causing the organic EL element 529 to emit light. The unit pixel circuit 520 can be protected and the display quality of the organic EL panel is ensured.

なお、走査線５２６及び５２７の途中に設けられロジック電源配線５１６及び５１７に電気的に接続された静電保護回路ＥＳＤ５及びＥＳＤ６についても、静電保護回路ＥＳＤ１〜ＥＳＤ４と同様の構成により、走査線５２６及び５２７で発生した静電気から、単位画素回路５２０を保護することが可能である。   The electrostatic protection circuits ESD5 and ESD6 that are provided in the middle of the scanning lines 526 and 527 and are electrically connected to the logic power supply wirings 516 and 517 have the same configuration as that of the electrostatic protection circuits ESD1 to ESD4. The unit pixel circuit 520 can be protected from static electricity generated at 526 and 527.

特開２００８−２８２０２９号公報JP 2008-282029 A

従来の有機ＥＬ装置や液晶表示装置において、特許文献１に記載されたような静電保護機能を有するには、上述したようにマトリクス上に配置された単位画素回路に対応した複数のデータ線、電流供給線及び走査線ごとに静電保護回路が配置される必要がある。よって、高画素化や大面積化により表示パネル中の静電保護素子数が増加し、これに伴い製造工程途中において、不良の静電保護素子の発生が想定される。特に、静電保護回路を構成するダイオードがショート不良である場合、データ線、電流供給線及び走査線からの電気信号が単位画素回路に正確に供給されなくなり、表示パネルの画質が低下してしまうという問題が生じる。特許文献１に記載された有機ＥＬ装置に代表される、静電保護機能を有する従来の有機ＥＬ装置や液晶表示装置では、ショート不良のダイオードについて、目視で不良箇所を特定した後、レーザー照射などにより当該ダイオードを回路から分離する工程が必要となる。   In a conventional organic EL device or liquid crystal display device, in order to have an electrostatic protection function as described in Patent Document 1, a plurality of data lines corresponding to unit pixel circuits arranged on a matrix as described above, An electrostatic protection circuit needs to be arranged for each current supply line and each scanning line. Therefore, the number of electrostatic protection elements in the display panel is increased due to the increase in the number of pixels and the area, and accordingly, it is assumed that defective electrostatic protection elements are generated during the manufacturing process. In particular, when a diode constituting the electrostatic protection circuit has a short circuit failure, electrical signals from the data line, current supply line, and scanning line are not accurately supplied to the unit pixel circuit, and the image quality of the display panel is degraded. The problem arises. In a conventional organic EL device or liquid crystal display device having an electrostatic protection function, represented by the organic EL device described in Patent Document 1, a defective portion is visually identified for a short-circuited diode, and then laser irradiation or the like is performed. Therefore, a step of separating the diode from the circuit is required.

しかしながら、上述した分離工程を実施するには、別途レーザーリペア装置が必要となり、また、人為的な修理作業による作業効率の低下及び回路分離精度の低下という課題を有する。   However, in order to carry out the separation step described above, a separate laser repair device is required, and there are problems of a reduction in work efficiency due to an artificial repair work and a reduction in circuit separation accuracy.

本発明は、上記の課題に鑑みてなされたものであり、別途修理装置を必要とせず、静電気保護素子を高効率かつ正確に修理することが可能な表示パネル用マトリクス回路基板及び表示パネルの構造ならびにそれらの製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and does not require a separate repair device, and the structure of the display panel matrix circuit substrate and the display panel capable of repairing the electrostatic protection element with high efficiency and accuracy. An object of the present invention is to provide a production method thereof.

上記目的を達成するために、本発明の一態様に係る表示パネル用マトリクス回路基板は、基板と、前記基板上に配置された表示回路部と、前記基板上に配置され、前記表示回路部と電気的に接続された静電気保護素子と、前記基板の周縁領域に配置され、前記静電気保護素子と電気的に接続され、前記静電気保護素子の導通により前記表示回路部の短絡先となるショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入された、電流を流すことにより切断可能なヒューズと、前記ヒューズを切断する際に当該ヒューズを加熱するヒーターと、を具備することを特徴とする。   In order to achieve the above object, a matrix circuit substrate for a display panel according to an aspect of the present invention includes a substrate, a display circuit unit disposed on the substrate, a display circuit unit disposed on the substrate, An electrically connected electrostatic protection element, a short ring disposed in a peripheral region of the substrate, electrically connected to the electrostatic protection element, and serving as a short-circuit destination of the display circuit unit due to conduction of the electrostatic protection element; A fuse inserted in series between the electrostatic protection element and the short ring, or between the electrostatic protection element and the display circuit unit, and capable of being cut by passing a current, and when cutting the fuse And a heater for heating the fuse.

本発明の表示パネル用マトリクス回路基板及び表示パネルの構造ならびにそれらの製造方法によれば、静電気保護素子を介して接続された表示回路とショートリングとの電流パス上に設けられたヒューズを、ヒーター加熱及び切断電流により周辺回路に損傷を与えることなく選択的に切断できる。よって、上記ヒューズの切断に際して別途修理装置を必要とせず、静電気保護素子をパネル回路またはショートリングから高効率に分離することが可能となる。   According to the structure of the matrix circuit substrate for display panel and the display panel of the present invention and the manufacturing method thereof, the fuse provided on the current path between the display circuit connected via the electrostatic protection element and the short ring is used as a heater. The cutting can be selectively performed without damaging the peripheral circuit by the heating and cutting current. Therefore, it is possible to separate the electrostatic protection element from the panel circuit or the short ring with high efficiency without requiring a separate repair device when cutting the fuse.

本発明の一態様にかかる表示パネルの電気的な構成を示すブロック図である。FIG. 11 is a block diagram illustrating an electrical configuration of a display panel according to one embodiment of the present invention. （ａ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す上面図である。（ｂ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す断面図である。（ｃ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の等価回路図である。FIG. 5A is a top view illustrating a structure of fuses and heater wires of a display panel according to one embodiment of the present invention. FIG. 5B is a cross-sectional view illustrating a structure of fuses and heater wires of the display panel according to one embodiment of the present invention. (C) is an equivalent circuit diagram of the fuse and heater wire of the display panel according to one embodiment of the present invention. 本発明の実施の形態に係る表示パネルにおける短絡不良を解消するためのシステムブロック図である。It is a system block diagram for eliminating the short circuit defect in the display panel according to the embodiment of the present invention. 本発明の実施の形態に係る表示パネルにおける短絡不良を解消するための製造方法を説明する動作フローチャートである。It is an operation | movement flowchart explaining the manufacturing method for eliminating the short circuit defect in the display panel which concerns on embodiment of this invention. 本発明の表示パネルを内蔵した薄型フラットＴＶの外観図である。It is an external view of a thin flat TV incorporating the display panel of the present invention. 特許文献１に記載された従来の有機ＥＬ装置の構成を模式的に示した図である。It is the figure which showed typically the structure of the conventional organic electroluminescent apparatus described in patent document 1. FIG.

本発明の一態様に係る表示パネル用マトリクス回路基板は、基板と、前記基板上に配置された表示回路部と、前記基板上に配置され、前記表示回路部と電気的に接続された静電気保護素子と、前記基板の周縁領域に配置され、前記静電気保護素子と電気的に接続され、前記静電気保護素子の導通により前記表示回路部の短絡先となるショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入された、電流を流すことにより切断可能なヒューズと、前記ヒューズを切断する際に当該ヒューズを加熱するヒーターと、を具備するものである。   A matrix circuit substrate for a display panel according to one embodiment of the present invention includes a substrate, a display circuit portion disposed on the substrate, and an electrostatic protection disposed on the substrate and electrically connected to the display circuit portion. An element, a short ring disposed in a peripheral region of the substrate, electrically connected to the electrostatic protection element, and serving as a short-circuit destination of the display circuit unit by conduction of the electrostatic protection element; and the electrostatic protection element and the short circuit A fuse inserted in series between the ring or between the electrostatic protection element and the display circuit unit, which can be cut by flowing current, and a heater that heats the fuse when the fuse is cut; Are provided.

ショートリングに接続された静電気保護素子のショート不良により、駆動回路から表示回路部へ正確に電気信号が供給されなくなり、表示パネルが正確に検査されない、または、表示パネルの画質が低下してしまうという問題が生じる。上述したショート不良のダイオードについては、従来は、目視で不良箇所を特定した後、レーザー照射などにより当該ダイオードをパネル回路から分離していた。   Due to a short circuit failure of the electrostatic protection element connected to the short ring, the electrical signal is not accurately supplied from the drive circuit to the display circuit unit, and the display panel is not accurately inspected, or the image quality of the display panel is deteriorated. Problems arise. With respect to the above-described short defective diode, conventionally, after visually identifying the defective portion, the diode is separated from the panel circuit by laser irradiation or the like.

本態様によると、ヒーターによってヒューズを加熱すると、ヒューズの電気抵抗が増大する。このようにしてヒューズの電気抵抗が増大している間に、予め定められた電流を当該ヒューズに流すことで当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく、当該ヒューズのみをより確実に切断することができる。さらに、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して、静電気保護素子を表示回路部またはショートリングから高効率に分離することが可能となる。   According to this aspect, when the fuse is heated by the heater, the electrical resistance of the fuse increases. In this way, while the electrical resistance of the fuse is increasing, by passing a predetermined current through the fuse, only the relevant fuse is damaged without damaging the surrounding wiring and circuit elements connected to the fuse. Can be cut more reliably. Furthermore, there is no need for a separate repair device such as a laser repair device, and it is possible to divert the electrostatic protection device from the display circuit section or short ring with high efficiency by using an electrical inspection device used during the manufacturing process. It becomes.

また、本発明の一態様に係る表示パネル用マトリクス回路基板は、請求項１に記載の表示パネル用マトリクス回路基板において、前記表示回路部は、マトリクス状に配置された、複数の走査線と複数のデータ線とを備え、前記静電気保護素子は、前記複数の走査線及び複数のデータ線のうちの少なくとも一方の各々に対して、少なくとも１つずつ電気的に接続されて設けられており、前記ヒューズは、前記静電気保護素子に対して、少なくとも１つずつ設けられており、前記ヒーターは、ジュール熱によって２以上の前記ヒューズを共通して加熱できるように形成されているヒーター線である。   The display panel matrix circuit substrate according to one aspect of the present invention is the display panel matrix circuit substrate according to claim 1, wherein the display circuit portion includes a plurality of scanning lines and a plurality of scanning lines arranged in a matrix. Each of the plurality of scanning lines and the plurality of data lines, and the electrostatic protection element is provided so as to be electrically connected to each of at least one of the plurality of scanning lines and the plurality of data lines. At least one fuse is provided for the electrostatic protection element, and the heater is a heater wire formed so that two or more fuses can be heated in common by Joule heat.

本態様によると、上記ヒューズは、静電気保護素子に対して少なくとも１つずつ設けられているので、不良の静電気保護素子ごとに上記ヒューズを切断することが可能となる。また、ヒーターは、当該ヒーターに電流が流れることにより２以上のヒューズを共通して加熱できるように形成されているので、ヒューズごとに別個のヒーターが設けられている場合と比較して、当該ヒューズにジュール熱を発生させるための消費電力を低減することが可能となる。   According to this aspect, since at least one fuse is provided for the electrostatic protection element, it is possible to cut the fuse for each defective electrostatic protection element. In addition, since the heater is formed so that two or more fuses can be heated in common by current flowing through the heater, the fuse is compared with a case where a separate heater is provided for each fuse. It is possible to reduce the power consumption for generating Joule heat.

また、本発明の一態様に係る表示パネル用マトリクス回路基板は、請求項２に記載の表示パネル用マトリクス回路基板において、前記ヒューズは、絶縁膜を介して、前記ヒーター線の上方または下方に積層されている金属線であり、前記ヒューズと前記ヒーター線とは交叉している。   The display panel matrix circuit substrate according to one aspect of the present invention is the display panel matrix circuit substrate according to claim 2, wherein the fuse is stacked above or below the heater line with an insulating film interposed therebetween. The fuse and the heater wire cross each other.

本態様によると、上記ヒューズ、絶縁層及びヒーター線は積層構造により形成されているので、ヒューズの加熱効率を高くでき消費電力を低減できる。また、上記ヒューズは、表示回路部、静電気保護素子、及びショートリングを電気的に接続する配線と同じ金属材料で形成できるので、当該ヒューズを形成するための製造工程を簡略化できる。   According to this aspect, since the fuse, the insulating layer, and the heater wire are formed in a laminated structure, the heating efficiency of the fuse can be increased and the power consumption can be reduced. Moreover, since the fuse can be formed of the same metal material as the wiring that electrically connects the display circuit portion, the electrostatic protection element, and the short ring, the manufacturing process for forming the fuse can be simplified.

また、本発明の一態様に係る表示パネル用マトリクス回路基板は、請求項３に記載の表示パネル用マトリクス回路基板において、前記ヒューズの線幅は、前記表示回路部、前記静電気保護素子及び前記ショートリングの間を電気的に接続する配線の幅よりも狭い。   The display panel matrix circuit substrate according to one aspect of the present invention is the display panel matrix circuit substrate according to claim 3, wherein the line width of the fuse is determined by the display circuit portion, the electrostatic protection element, and the short circuit. It is narrower than the width of the wiring that electrically connects the rings.

本態様によると、上記ヒューズの抵抗は、前記表示回路部と前記静電気保護素子と前記ショートリングとを電気的に接続する配線の抵抗より高く設定できるので、当該配線と同じ線幅を有するヒューズと比較して、より小さな切断電流にてヒューズを確実に切断することが可能となる。よって、製造時の消費電力の低減が図られるとともに、当該ヒューズに接続された周辺の配線や回路素子が切断電流によりダメージを受けることを回避できる。   According to this aspect, since the resistance of the fuse can be set higher than the resistance of the wiring that electrically connects the display circuit unit, the electrostatic protection element, and the short ring, the fuse having the same line width as the wiring, In comparison, it is possible to reliably cut the fuse with a smaller cutting current. Therefore, power consumption during manufacturing can be reduced, and damage to peripheral wiring and circuit elements connected to the fuse due to the cutting current can be avoided.

また、本発明の一態様に係る表示パネルは、請求項２〜４のいずれか１項に記載の表示パネル用マトリクス回路基板と、前記マトリクス回路基板における、前記複数の走査線と前記複数のデータ線との交差部に配置された発光画素とを含むものである。   A display panel according to an aspect of the present invention includes a display panel matrix circuit substrate according to any one of claims 2 to 4, and the plurality of scanning lines and the plurality of data in the matrix circuit substrate. And a light emitting pixel disposed at an intersection with the line.

本発明の表示パネル用マトリクス回路基板の構成は、当該基板上に配置された複数の発光画素を含む表示パネルにも適用できる。例えば、上記表示パネルにおいて静電気保護素子が不良となった場合には、ヒーターを加熱して当該不良の静電気保護素子に対応して挿入されたヒューズに切断電流を流すことにより、当該ヒューズのみを切断することが可能である。また、表示回路部とショートリングとを電気的に遮断した状態とすることで表示パネルを表示動作させる場合には、表示動作時までに、ヒーターを加熱して全てのヒューズに切断電流を流すことにより、全てのヒューズを切断しておくことが可能である。   The configuration of the matrix circuit substrate for display panel of the present invention can also be applied to a display panel including a plurality of light emitting pixels arranged on the substrate. For example, when an electrostatic protection element becomes defective in the display panel, only the fuse is disconnected by heating the heater and passing a cutting current through the fuse inserted corresponding to the defective electrostatic protection element. Is possible. In addition, when the display panel is operated by electrically disconnecting the display circuit section and the short ring, the heater is heated and a cutting current is supplied to all the fuses before the display operation. Thus, it is possible to cut all the fuses.

よって、上記ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみをより確実に切断することができる。さらに、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して、静電気保護素子を表示回路またはショートリングから高効率に分離することが可能となる。   Therefore, it is possible to more reliably cut only the fuse without damaging peripheral wiring and circuit elements connected to the fuse. In addition, there is no need for a separate repair device such as a laser repair device, and it is possible to divert the electrostatic protection element from the display circuit or short ring with high efficiency by using an electrical inspection device used during the manufacturing process. Become.

また、本発明の一態様に係る表示パネルは、請求項５に記載の表示パネルにおいて、上記発光画素は、有機エレクトロルミネッセンス素子を含む。   Moreover, the display panel which concerns on 1 aspect of this invention is a display panel of Claim 5, The said light emitting pixel contains an organic electroluminescent element.

また、本発明の一態様に係る表示パネル用マトリクス回路基板の製造方法は、基板上に配置された表示回路部と、当該表示回路部と電気的に接続された静電気保護素子と、当該静電気保護素子と電気的に接続されたショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入されたヒューズと、当該ヒューズを切断する際に前記ヒューズを加熱するヒーターとを備える表示パネル用マトリクス回路基板の製造方法であって、前記ヒーターによって、前記ヒューズを加熱する加熱ステップと、前記ヒューズに切断電流を流して、前記ヒューズを切断する切断ステップと、を含むものである。   In addition, a method for manufacturing a matrix circuit substrate for a display panel according to one embodiment of the present invention includes a display circuit portion disposed on a substrate, an electrostatic protection element electrically connected to the display circuit portion, and the electrostatic protection A short ring electrically connected to an element, a fuse inserted in series between the electrostatic protection element and the short ring, or between the electrostatic protection element and the display circuit unit, and cutting the fuse And a heater for heating the fuse when the fuse is heated, the heating step of heating the fuse by the heater, and a cutting current flowing through the fuse, And a cutting step for cutting.

本態様の表示パネル用マトリクス回路基板の製造方法によると、表示パネルの製造工程において静電気保護素子が不良となった場合には、ヒーターを加熱して当該不良の静電気保護素子に対応して挿入されたヒューズに切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを確実に切断することが可能である。また、表示回路部とショートリングとを電気的に遮断した状態とすることにより表示パネルを表示動作させる場合には、表示動作時までに、ヒーターを加熱して全てのヒューズに切断電流を流すことにより、全てのヒューズに接続された周辺の配線や回路素子に損傷を与えることなく全てのヒューズを確実に切断することが可能である。また、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して、静電気保護素子を表示回路部またはショートリングから高効率に分離することが可能となる。   According to the display circuit matrix circuit board manufacturing method of this aspect, when an electrostatic protection element becomes defective in the display panel manufacturing process, the heater is heated and inserted corresponding to the defective electrostatic protection element. By passing a cutting current through the fuse, it is possible to reliably cut only the fuse without damaging peripheral wiring and circuit elements connected to the fuse. In addition, when the display panel is operated by electrically disconnecting the display circuit section and the short ring, the heater is heated and a cutting current is supplied to all the fuses before the display operation. Thus, it is possible to reliably cut all the fuses without damaging peripheral wiring and circuit elements connected to all the fuses. In addition, there is no need for a separate repair device such as a laser repair device, and it is possible to divert the electrostatic protection element from the display circuit section or short ring with high efficiency by using an electrical inspection device used during the manufacturing process. It becomes.

また、本発明の一態様に係る表示パネル用マトリクス回路基板の製造方法は、さらに、前記加熱ステップの前に、全ての前記静電気保護素子のうち、正常でない静電気保護素子を特定する特定ステップを含み、前記切断ステップでは、正常でない静電気保護素子に対応して挿入されたヒューズのみに前記切断電流を流す。   In addition, the method for manufacturing a matrix circuit substrate for a display panel according to an aspect of the present invention further includes a specifying step of specifying an abnormal electrostatic protection element among all the electrostatic protection elements before the heating step. In the cutting step, the cutting current is supplied only to the fuse inserted corresponding to the abnormal electrostatic protection element.

本態様によると、予め正常でない静電気保護素子を特定しているので、表示パネルの製造工程において正常でない静電気保護素子に対応して挿入されたヒューズにのみ切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを効率よく切断することが可能である。   According to this aspect, since the electrostatic protection element that is not normal is specified in advance, it is connected to the fuse by flowing a cutting current only to the fuse that is inserted corresponding to the electrostatic protection element that is not normal in the manufacturing process of the display panel. It is possible to efficiently cut only the fuse without damaging the peripheral wiring and circuit elements.

（実施の形態）
本実施の形態における表示パネル用マトリクス回路基板及び表示パネルは、基板上に配置された表示回路部と、表示回路部と接続された静電気保護素子と、静電気保護素子と接続されたショートリングと、静電気保護素子とショートリングとの間に直列挿入されたヒューズと、ヒューズを切断する際に当該ヒューズを加熱するヒーターとを備える。これにより、ヒーター加熱により電気抵抗が増大したヒューズに、予め定められた電流を流すことで当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく、当該ヒューズのみをより確実に切断することができる。さらに、別途レーザーリペア装置のような修理装置を必要とせず、静電気保護素子を表示回路部またはショートリングから高効率に分離することが可能となる。 (Embodiment)
The display panel matrix circuit substrate and the display panel according to the present embodiment include a display circuit unit disposed on the substrate, an electrostatic protection element connected to the display circuit unit, a short ring connected to the electrostatic protection element, A fuse inserted in series between the electrostatic protection element and the short ring, and a heater for heating the fuse when the fuse is cut. As a result, by passing a predetermined current through a fuse whose electrical resistance has been increased by heating the heater, only the fuse can be disconnected more reliably without damaging peripheral wiring and circuit elements connected to the fuse. can do. Furthermore, it is possible to separate the electrostatic protection element from the display circuit portion or the short ring with high efficiency without requiring a separate repair device such as a laser repair device.

以下、本発明の実施の形態について、図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、本発明の一態様にかかる表示パネルの電気的な構成を示すブロック図である。同図における表示パネル１は、表示パネル用マトリクス回路基板と複数の発光画素３０とを備える。上記表示パネル用マトリクス回路基板は、ショートリング１２と、ゲート配線１３と、ソース配線１４と、ゲート側ＥＳＤ保護素子１５と、ソース側ＥＳＤ保護素子１６と、ゲート側ヒューズ１７と、ソース側ヒューズ１８と、ヒーター線１９とを備える。   FIG. 1 is a block diagram illustrating an electrical configuration of a display panel according to one embodiment of the present invention. The display panel 1 in the figure includes a display panel matrix circuit substrate and a plurality of light emitting pixels 30. The matrix circuit substrate for the display panel includes a short ring 12, a gate wiring 13, a source wiring 14, a gate side ESD protection element 15, a source side ESD protection element 16, a gate side fuse 17, and a source side fuse 18. And a heater wire 19.

発光画素３０は、表示パネル用マトリクス基板上であって、ゲート配線１３とソース配線１４との交差部に配置されている。全ての発光画素３０は、ｍ行×ｎ列のマトリクス状に配置された表示部１１を構成している。また、発光画素３０は、図示していないが、例えば、ゲート電極がゲート配線１３に接続され、ドレイン電極がソース配線１４に接続された選択トランジスタと、ゲート電極が当該選択トランジスタのソース電極に接続された駆動トランジスタと、アノード電極が当該駆動トランジスタのソース電極に接続された有機ＥＬ素子とを有する。この構成により、正電圧のゲート信号が印加されたゲート配線１３に接続された発光画素３０に、検査電圧または映像信号電圧がソース配線１４から供給されることにより、有機ＥＬ素子が発光動作を行う。   The light emitting pixels 30 are arranged on the matrix substrate for the display panel at the intersection of the gate wiring 13 and the source wiring 14. All the light emitting pixels 30 constitute the display unit 11 arranged in a matrix of m rows × n columns. Although not shown, the light emitting pixel 30 has, for example, a selection transistor in which the gate electrode is connected to the gate wiring 13 and the drain electrode is connected to the source wiring 14, and the gate electrode is connected to the source electrode of the selection transistor. And an organic EL element having an anode electrode connected to the source electrode of the drive transistor. With this configuration, an inspection voltage or a video signal voltage is supplied from the source wiring 14 to the light emitting pixels 30 connected to the gate wiring 13 to which a positive voltage gate signal is applied, whereby the organic EL element performs a light emitting operation. .

ゲート配線１３は、基板上にｍ本平行に配置され、それぞれ、ゲートドライバ用端子１３１と、発光画素３０に接続されている。これにより、ゲート配線１３は、正のゲート信号電圧（例えば、＋１０Ｖ）を、一画素行に属する各発光画素３０へ供給する（アクティブになる）ことにより、当該各発光画素３０へ検査電圧または映像信号電圧を書き込むタイミングを供給する機能を有する。また、ゲート配線１３は、負のゲート信号電圧（例えば、−６．５Ｖ）を、一画素行に属する各発光画素３０へ供給する（非アクティブになる）ことにより、当該各発光画素３０へ検査電圧または映像信号電圧を書き込まないタイミングを供給する機能を有する。ここで、上記ゲート信号電圧をゲート配線１３に供給する回路としては、ゲートドライバ用端子１３１に接続されたゲートドライバやアレイ電気検査機が相当する。   The gate wirings 13 are arranged in parallel on the substrate, and are connected to the gate driver terminals 131 and the light emitting pixels 30, respectively. As a result, the gate wiring 13 supplies a positive gate signal voltage (for example, + 10V) to each light emitting pixel 30 belonging to one pixel row (becomes active), whereby an inspection voltage or an image is supplied to each light emitting pixel 30. It has a function of supplying timing for writing a signal voltage. Further, the gate wiring 13 inspects each light emitting pixel 30 by supplying a negative gate signal voltage (for example, −6.5 V) to each light emitting pixel 30 belonging to one pixel row (becomes inactive). It has a function of supplying a timing at which no voltage or video signal voltage is written. Here, the circuit for supplying the gate signal voltage to the gate wiring 13 corresponds to a gate driver connected to the gate driver terminal 131 or an array electrical inspection machine.

ソース配線１４は、基板上にｎ本平行に配置され、ゲート配線１３と直交する方向に配置されたデータ線であり、それぞれ、ソースドライバ用端子１４１と、発光画素３０に接続されている。これにより、ソース配線１４は、アクティブとなった発光画素行に対し、検査電圧または映像信号電圧（例えば、０Ｖ以上）を供給する機能を有する。ここで、上記映像信号電圧または検査電圧をソース配線１４に供給する回路としては、ソースドライバ用端子１４１に接続されたソースドライバやアレイ電気検査機が相当する。   The source wirings 14 are data lines arranged in parallel on the substrate and arranged in a direction orthogonal to the gate wirings 13, and are connected to the source driver terminals 141 and the light emitting pixels 30, respectively. Thereby, the source wiring 14 has a function of supplying an inspection voltage or a video signal voltage (for example, 0 V or more) to the activated light emitting pixel row. Here, the circuit for supplying the video signal voltage or the inspection voltage to the source wiring 14 corresponds to a source driver connected to the source driver terminal 141 or an array electrical inspection machine.

ゲート配線１３及びソース配線１４は、表示回路部を構成する。なお、表示パネル１の製造工程における途中段階である表示パネル用マトリクス基板には、ゲート配線１３及びソース配線１４に発光画素３０が接続されていない場合がある。   The gate line 13 and the source line 14 constitute a display circuit unit. Note that the display panel matrix substrate which is an intermediate stage in the manufacturing process of the display panel 1 may not have the light emitting pixels 30 connected to the gate wiring 13 and the source wiring 14 in some cases.

ショートリング１２は、基板の周縁領域に配置され、ゲート側ＥＳＤ保護素子１５またはソース側ＥＳＤ保護素子１６を介して、全てのゲート配線１３及びソース配線１４を短絡する機能を有する短絡線であり、図示していないが接地されている。ショートリング１２は、例えば、金属などの低抵抗体で構成される。   The short ring 12 is a short-circuit line that is disposed in the peripheral region of the substrate and has a function of short-circuiting all the gate lines 13 and the source lines 14 through the gate-side ESD protection element 15 or the source-side ESD protection element 16. Although not shown, it is grounded. The short ring 12 is made of, for example, a low resistance material such as metal.

ゲート側ＥＳＤ保護素子１５は、ゲート配線１３とショートリング１２との間の接続された静電気保護素子であり、ダイオード１５１及び１５２で構成されている。ダイオード１５１及び１５２は、順方向が互いに逆向きとなるように並列接続されている。これにより、ゲート側ＥＳＤ保護素子１５は、表示パネル用マトリクス基板の各製造工程において、外部測定機器や外付けＩＣ回路などがゲートドライバ用端子１３１に接続される際に、ゲートドライバ用端子１３１から静電気が流入して発光画素３０などの画素回路が静電破壊されることを防止することが可能となる。例えば、ダイオード１５１の閾値電圧より高電圧である静電気がゲートドライバ用端子１３１から流入した場合には、ダイオード１５１を介して正電荷がショートリング１２に放出される。一方、ダイオード１５２の閾値電圧より絶対値が大きい負電圧を有する静電気がゲートドライバ用端子１３１から流入した場合には、ダイオード１５１を介して負電荷がショートリング１２に放出される。ダイオード１５１及び１５２は、例えば、ダイオード接続された薄膜トランジスタにより構成される。   The gate-side ESD protection element 15 is an electrostatic protection element connected between the gate wiring 13 and the short ring 12, and includes diodes 151 and 152. The diodes 151 and 152 are connected in parallel so that the forward directions are opposite to each other. Thus, the gate-side ESD protection element 15 is connected to the gate driver terminal 131 when an external measuring device or an external IC circuit is connected to the gate driver terminal 131 in each manufacturing process of the display panel matrix substrate. It is possible to prevent static electricity from flowing in and causing pixel circuits such as the light emitting pixels 30 to be electrostatically destroyed. For example, when static electricity having a voltage higher than the threshold voltage of the diode 151 flows from the gate driver terminal 131, positive charges are discharged to the short ring 12 through the diode 151. On the other hand, when static electricity having a negative voltage whose absolute value is larger than the threshold voltage of the diode 152 flows from the gate driver terminal 131, negative charges are discharged to the short ring 12 through the diode 151. The diodes 151 and 152 are constituted by, for example, diode-connected thin film transistors.

ソース側ＥＳＤ保護素子１６は、ソース配線１４とショートリング１２との間の接続された静電気保護素子であり、ダイオード１６１及び１６２で構成されている。ダイオード１６１及び１６２は、順方向が互いに逆向きとなるように並列接続されている。これにより、ソース側ＥＳＤ保護素子１６は、表示パネル用マトリクス基板の各製造工程において、外部測定機器や外付けＩＣ回路などがソースドライバ用端子１４１に接続される際に、ソースドライバ用端子１４１から静電気が流入して発光画素３０などの画素回路が静電破壊されることを防止することが可能となる。例えば、ダイオード１６１の閾値電圧より高電圧である静電気がソースドライバ用端子１４１から流入した場合には、ダイオード１６１を介して正電荷がショートリング１２に放出される。一方、ダイオード１６２の閾値電圧より絶対値が大きい負電圧を有する静電気がソースドライバ用端子１４１から流入した場合には、ダイオード１６１を介して負電荷がショートリング１２に放出される。ダイオード１６１及び１６２は、例えば、ダイオード接続された薄膜トランジスタにより構成される。   The source side ESD protection element 16 is an electrostatic protection element connected between the source line 14 and the short ring 12, and includes diodes 161 and 162. The diodes 161 and 162 are connected in parallel so that the forward directions are opposite to each other. Thus, the source-side ESD protection element 16 is connected to the source driver terminal 141 when an external measuring device or an external IC circuit is connected to the source driver terminal 141 in each manufacturing process of the display panel matrix substrate. It is possible to prevent static electricity from flowing in and causing pixel circuits such as the light emitting pixels 30 to be electrostatically destroyed. For example, when static electricity having a voltage higher than the threshold voltage of the diode 161 flows from the source driver terminal 141, positive charges are discharged to the short ring 12 through the diode 161. On the other hand, when static electricity having a negative voltage whose absolute value is larger than the threshold voltage of the diode 162 flows from the source driver terminal 141, negative charges are discharged to the short ring 12 through the diode 161. The diodes 161 and 162 are constituted by, for example, diode-connected thin film transistors.

ゲート側ヒューズ１７は、ゲート側ＥＳＤ保護素子１５とショートリング１２との間に直列挿入されており、予め定められた切断電流を流すことにより切断可能なヒューズである。ゲート側ヒューズ１７は、ゲート配線１３ごとに配置されている。ゲート側ヒューズ１７の構造については、図２を用いて後述する。   The gate-side fuse 17 is inserted in series between the gate-side ESD protection element 15 and the short ring 12, and is a fuse that can be cut by flowing a predetermined cutting current. The gate-side fuse 17 is disposed for each gate wiring 13. The structure of the gate side fuse 17 will be described later with reference to FIG.

ソース側ヒューズ１８は、ソース側ＥＳＤ保護素子１６とショートリング１２との間に直列挿入されており、予め定められた切断電流を流すことにより切断可能なヒューズである。ソース側ヒューズ１８は、ソース配線１４ごとに配置されている。ソース側ヒューズ１８の構造については、図２を用いて後述する。なお、上記切断電流は、ＥＳＤ保護素子の閾値電圧以上の電圧を印加することにより流れる電流であり、例えば、数ミリアンペアレベルである。   The source side fuse 18 is a fuse which is inserted in series between the source side ESD protection element 16 and the short ring 12 and can be cut by flowing a predetermined cutting current. The source side fuse 18 is disposed for each source wiring 14. The structure of the source side fuse 18 will be described later with reference to FIG. The cutting current is a current that flows when a voltage equal to or higher than the threshold voltage of the ESD protection element is applied, and is, for example, a few milliampere level.

表示パネル用マトリクス基板の製造工程において、全てのゲート側ＥＳＤ保護素子１５及びソース側ＥＳＤ保護素子１６のうち少なくともいずれか一本が短絡不良となっている場合、アレイ電気検査機や駆動回路から表示回路部へ正確に電気信号が供給されなくなる。これにより、表示パネルの正確な検査が不可能となる、または、表示画質が低下してしまうという問題が生じる。よって、上記短絡不良の原因となっている短絡パスを切断する必要がある。この場合に、例えば、ゲートドライバ用端子１３１またはソースドライバ用端子１４１からショートリング１２に上記切断電流を流すことにより、ゲート側ヒューズ１７またはソース側ヒューズ１８が切断される。これにより、ゲート配線１３とショートリング１２との間の短絡パス、及び、ソース配線１４とショートリング１２との間の短絡パスが消滅するので、検査工程における表示テストや出荷後の表示動作を正確に実行することが可能となる。   When at least one of all the gate side ESD protection elements 15 and the source side ESD protection elements 16 has a short circuit failure in the manufacturing process of the matrix substrate for the display panel, display is performed from the array electrical inspection machine or the drive circuit. The electric signal is not accurately supplied to the circuit unit. As a result, there arises a problem that an accurate inspection of the display panel becomes impossible or display image quality is deteriorated. Therefore, it is necessary to cut the short-circuit path that causes the short-circuit failure. In this case, for example, the gate-side fuse 17 or the source-side fuse 18 is cut by passing the cutting current from the gate driver terminal 131 or the source driver terminal 141 to the short ring 12. As a result, the short-circuit path between the gate line 13 and the short ring 12 and the short-circuit path between the source line 14 and the short ring 12 disappear, so that the display test in the inspection process and the display operation after shipment can be performed accurately. Can be executed.

なお、ゲート側ヒューズ１７は、ゲート側ＥＳＤ保護素子１５とゲート配線１３との間に直列挿入されていてもよく、同様に、ソース側ヒューズ１８は、ソース側ＥＳＤ保護素子１６とソース配線１４との間に直列挿入されていてもよい。   The gate-side fuse 17 may be inserted in series between the gate-side ESD protection element 15 and the gate wiring 13. Similarly, the source-side fuse 18 includes the source-side ESD protection element 16, the source wiring 14, and the like. May be inserted in series.

ヒーター線１９は、基板上であってショートリング１２を囲むように配置されており、ジュール熱により全てのゲート側ヒューズ１７及びソース側ヒューズ１８を共通して加熱するリング状のヒーターである。ヒーター線１９によってヒューズが加熱されると、ヒューズの電気抵抗が増大する。このようにしてヒューズの電気抵抗が増大している間に、短絡不良であるゲート側ＥＳＤ保護素子１５及びソース側ＥＳＤ保護素子１６に対応して直列挿入されたヒューズに対して、上記切断電流を当該ヒューズに流すことで当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく、当該ヒューズのみをより確実に切断することができる。   The heater wire 19 is a ring-shaped heater that is disposed on the substrate so as to surround the short ring 12 and commonly heats all the gate-side fuses 17 and the source-side fuses 18 by Joule heat. When the fuse is heated by the heater wire 19, the electrical resistance of the fuse increases. Thus, while the electrical resistance of the fuse is increasing, the cutting current is applied to the fuse inserted in series corresponding to the gate-side ESD protection element 15 and the source-side ESD protection element 16 having a short circuit failure. By flowing through the fuse, it is possible to more reliably cut only the fuse without damaging peripheral wiring and circuit elements connected to the fuse.

なお、ヒーター線１９は、全てのゲート側ヒューズ１７及びソース側ヒューズ１８を共通して加熱するヒーターでなくてもよく、ヒューズごとに個別のヒーター線が配置されていてもよい。また、複数のヒューズごとに個別のヒーター線が配置されていてもよい。   The heater line 19 may not be a heater that heats all the gate-side fuses 17 and the source-side fuses 18 in common, and an individual heater line may be arranged for each fuse. In addition, individual heater wires may be arranged for each of the plurality of fuses.

次に、上記ヒューズ及びヒーター線１９の構造について、図２を用いて説明する。   Next, the structure of the fuse and heater wire 19 will be described with reference to FIG.

図２（ａ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す上面図である。また、図２（ｂ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す断面図である。また、図２（ｃ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の等価回路図である。   FIG. 2A is a top view illustrating a structure of fuses and heater wires of the display panel according to one embodiment of the present invention. FIG. 2B is a cross-sectional view illustrating the structure of the fuse and the heater wire of the display panel according to one embodiment of the present invention. FIG. 2C is an equivalent circuit diagram of fuses and heater wires of the display panel according to one embodiment of the present invention.

図２（ａ）及び図２（ｂ）に示すように、基板２１上にヒーター線１９が形成され、ヒーター線１９の上に、絶縁膜２０を介してソース側ヒューズ１８が形成されている。基板２１は、特に限定されないが、ガラス、樹脂からなるフレキシブル基板、または、シリコン基板が用いられる。絶縁膜２０は、特に限定されないが、シリコン酸化膜（ＳｉＯｘ）、または、シリコン窒化膜（ＳｉＮ）などが用いられる。   As shown in FIGS. 2A and 2B, the heater line 19 is formed on the substrate 21, and the source-side fuse 18 is formed on the heater line 19 via the insulating film 20. The substrate 21 is not particularly limited, but a flexible substrate made of glass or resin, or a silicon substrate is used. The insulating film 20 is not particularly limited, but a silicon oxide film (SiOx), a silicon nitride film (SiN), or the like is used.

ヒーター線１９は、特に限定されないが、積層されたニッケル（Ｎｉ）及びクロム（Ｃｒ）の合金をフォトリソグラフィーによりリング状に細線化することにより形成される。   The heater wire 19 is not particularly limited, but is formed by thinning a laminated alloy of nickel (Ni) and chromium (Cr) into a ring shape by photolithography.

ソース側ヒューズ１８は、ソース配線１４やソース側ヒューズ１８に接続された配線と同じ材料で構成され、ソース側ヒューズ１８に接続された配線よりも細線化されており、絶縁膜２０を介して、ヒーター線１９と交叉している。ソース側ヒューズ１８は、特に限定されないが、電気抵抗率が小さい材料を用いることが好ましく、例えば銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、鉄（Ｆｅ）、白金（Ｐｔ）、タングステン（Ｗ）のうちのいずれかの金属、これらの金属の合金、またはそれらを積層したものが用いられる。   The source-side fuse 18 is made of the same material as the source wiring 14 and the wiring connected to the source-side fuse 18, and is thinner than the wiring connected to the source-side fuse 18. Crosses the heater wire 19. The source side fuse 18 is not particularly limited, but it is preferable to use a material having a low electrical resistivity. For example, silver (Ag), aluminum (Al), nickel (Ni), chromium (Cr), molybdenum (Mo), copper Any one of (Cu), iron (Fe), platinum (Pt), and tungsten (W), an alloy of these metals, or a laminate of them is used.

上記構成により、ソース側ヒューズ１８は、ヒーター線１９により加熱され、周囲の配線と比較して電気抵抗が高くなる。この状態で、予め定められた切断電流をショートリング１２とソースドライバ用端子１４１との間に流すことにより、ソース側ヒューズ１８がヒーター線１９により加熱されない場合に必要とされる切断電流よりも小さな電流で、周辺の配線や回路素子に損傷を与えることなく、ソース側ヒューズ１８のみをより確実に切断することができる。   With the above configuration, the source-side fuse 18 is heated by the heater wire 19 and has an electric resistance higher than that of the surrounding wiring. In this state, by passing a predetermined cutting current between the short ring 12 and the source driver terminal 141, the cutting current required when the source-side fuse 18 is not heated by the heater wire 19 is smaller. Only the source-side fuse 18 can be more reliably cut without damaging peripheral wiring and circuit elements with current.

また、上記構成によれば、ソース側ヒューズ１８、絶縁膜２０及びヒーター線１９は積層構造により形成され、ソース側ヒューズ１８及びヒーター線１９は交叉しているので、ソース側ヒューズ１８の加熱効率を高くでき消費電力を低減できる。また、ソース側ヒューズ１８は、表示回路部、ソース側ＥＳＤ保護素子１６、及びショートリング１２を電気的に接続する配線と同じ金属材料で形成できるので、当該ヒューズを形成するための製造工程を簡略化できる。   Further, according to the above configuration, the source side fuse 18, the insulating film 20 and the heater line 19 are formed in a laminated structure, and the source side fuse 18 and the heater line 19 cross each other. Higher power consumption can be reduced. Further, since the source side fuse 18 can be formed of the same metal material as the wiring that electrically connects the display circuit portion, the source side ESD protection element 16, and the short ring 12, the manufacturing process for forming the fuse is simplified. Can be

また、上記ヒューズは、表示回路部とソース側ＥＳＤ保護素子１６とショートリング１２とを電気的に接続する配線より細線化されていることで、当該配線よりも電気抵抗が高く設定されているので、当該配線と同じ線幅を有するヒューズと比較して、より小さな切断電流にてヒューズを切断することが可能となる。よって、製造時の消費電力の低減が図られるとともに、当該ヒューズに接続された周辺の配線や回路素子が切断電流によりダメージを受けることを回避できる。   Further, since the fuse is made thinner than the wiring that electrically connects the display circuit portion, the source side ESD protection element 16 and the short ring 12, the electrical resistance is set higher than the wiring. As compared with a fuse having the same line width as the wiring, the fuse can be cut with a smaller cutting current. Therefore, power consumption during manufacturing can be reduced, and damage to peripheral wiring and circuit elements connected to the fuse due to the cutting current can be avoided.

ゲート側ヒューズ１７の構造及びヒーター線１９との配置関係は、図２（ａ）〜図２（ｃ）で説明したソース側ヒューズ１８と同様である。よって、ゲート側ヒューズ１７は、ソース側ヒューズ１８と同様の機能及び効果を有する。   The structure of the gate-side fuse 17 and the arrangement relationship with the heater wire 19 are the same as those of the source-side fuse 18 described with reference to FIGS. Therefore, the gate side fuse 17 has the same function and effect as the source side fuse 18.

なお、ゲート側ヒューズ１７及びソース側ヒューズ１８は、それぞれ、ゲート側ヒューズ１７に接続された配線及びソース側ヒューズ１８に接続された配線よりも細線化されていなくてもよい。ゲート側ヒューズ１７及びソース側ヒューズ１８は、ヒーター線１９による加熱により生じた高抵抗化の効果のみにより、適切な切断電流にて切断されることが可能である。   Note that the gate-side fuse 17 and the source-side fuse 18 may not be made thinner than the wiring connected to the gate-side fuse 17 and the wiring connected to the source-side fuse 18, respectively. The gate-side fuse 17 and the source-side fuse 18 can be cut with an appropriate cutting current only by the effect of increasing the resistance caused by heating by the heater wire 19.

また、ゲート側ヒューズ１７及びソース側ヒューズ１８は、それぞれ、絶縁膜２０を介して、ヒーター線１９の下方に配置されてもよい。この場合にも、ゲート側ヒューズ１７及びソース側ヒューズ１８は、ヒーター線１９による加熱により生じた高抵抗化の効果により、適切な切断電流にて切断されることが可能である。   Further, the gate-side fuse 17 and the source-side fuse 18 may each be disposed below the heater line 19 with the insulating film 20 interposed therebetween. Also in this case, the gate-side fuse 17 and the source-side fuse 18 can be cut with an appropriate cutting current due to the effect of increasing the resistance caused by heating by the heater wire 19.

次に、本発明の表示パネル用マトリクス回路基板及び表示パネルにおいて、電気検査機を活用して、静電気保護素子の短絡不良を解消する製造方法を説明する。   Next, in the matrix circuit substrate for display panel and the display panel of the present invention, a manufacturing method for eliminating the short circuit failure of the electrostatic protection element using an electric inspection machine will be described.

図３は、本発明の実施の形態に係る表示パネルにおける短絡不良を解消するためのシステムブロック図である。同図に記載されたように、本発明の実施の形態に係る表示パネル１の製造方法では、既に製造工程時に各発光画素の表示動作検査機として接続されているアレイ電気検査機４０を利用する。アレイ電気検査機４０は、ゲート信号源４１とソース信号源４２とを備える。ゲート信号源４１は、複数の電源ユニットと切替えスイッチとを有し、通常使用状態では、接続されたゲート配線１３に対し、行順次に電流及び電圧を供給する。また、ソース信号源４２は、複数の電源ユニットと切替えスイッチとを有し、通常使用状態では、接続されたソース配線１４に対し、列順次に電流及び電圧を供給する。これらのゲート信号源４１及びソース信号源４２に対し、さらに、ゲート信号源４１の一出力端子をヒーター線１９に接続し、ソース信号源４２の一出力端子をショートリング１２に接続する。これにより、ゲート信号源４１から上記一出力端子を介してヒーター線１９にヒーター電流が供給される。上記ヒーター電流が供給され全てのゲート側ヒューズ１７及びソース側ヒューズ１８が加熱されている間に、ソース信号源４２の出力端子を選択してショートリング１２と所望のソース配線１４間に切断電流を流すことにより、所望のソース側ヒューズ１８を切断する。   FIG. 3 is a system block diagram for eliminating a short circuit failure in the display panel according to the embodiment of the present invention. As shown in the figure, in the method for manufacturing the display panel 1 according to the embodiment of the present invention, the array electrical tester 40 that is already connected as a display operation tester for each light emitting pixel is used during the manufacturing process. . The array electrical inspection machine 40 includes a gate signal source 41 and a source signal source 42. The gate signal source 41 includes a plurality of power supply units and a changeover switch, and supplies a current and a voltage to the connected gate wirings 13 in a row sequence in a normal use state. The source signal source 42 includes a plurality of power supply units and a changeover switch, and supplies a current and a voltage to the connected source wirings 14 in a column sequential manner in a normal use state. In addition to the gate signal source 41 and the source signal source 42, one output terminal of the gate signal source 41 is connected to the heater line 19, and one output terminal of the source signal source 42 is connected to the short ring 12. As a result, a heater current is supplied from the gate signal source 41 to the heater line 19 via the one output terminal. While the heater current is supplied and all the gate-side fuses 17 and the source-side fuses 18 are heated, the output terminal of the source signal source 42 is selected and a cutting current is connected between the short ring 12 and the desired source wiring 14. By flowing, the desired source side fuse 18 is cut.

なお、ゲート側ヒューズ１７を切断する場合には、上記ヒーター電流が供給され全てのゲート側ヒューズ１７及びソース側ヒューズ１８が加熱されている間に、ゲート信号源４１の出力端子（図示せず）を選択してショートリング１２と所望のゲート配線１３間に切断電流を流すことにより、所望のゲート側ヒューズ１７を切断する。   When the gate-side fuse 17 is cut, an output terminal (not shown) of the gate signal source 41 is supplied while the heater current is supplied and all the gate-side fuses 17 and the source-side fuses 18 are heated. Is selected and a cutting current is caused to flow between the short ring 12 and the desired gate wiring 13 to cut the desired gate side fuse 17.

図４は、本発明の実施の形態に係る表示パネルにおける短絡不良を解消するための製造方法を説明する動作フローチャートである。   FIG. 4 is an operation flowchart for explaining a manufacturing method for eliminating a short circuit failure in the display panel according to the embodiment of the present invention.

まず、アレイ電気検査機４０を用いて、全てのゲート側ＥＳＤ保護素子１５及びソース側ＥＳＤ保護素子１６を検査する（ステップＳ１０）。具体的には、検査対象のゲート配線１３またはソース配線１４の電圧レベルをＨＩＧＨとし、その他のゲート配線１３及びソース配線１４の電圧レベルをＬＯＷとし、ショートリング１２の電圧レベルをＬＯＷとする。この状態で、検査対象のゲート配線１３またはソース配線１４の電圧レベルを変化させて検査対象のゲート配線１３またはソース配線１４に接続されたＥＳＤ保護素子の電流−電圧特性を測定する。測定された電流−電圧特性により、ＥＳＤ保護素子の短絡不良を判断する。   First, all the gate side ESD protection elements 15 and the source side ESD protection elements 16 are inspected using the array electrical inspection machine 40 (step S10). Specifically, the voltage level of the gate wiring 13 or the source wiring 14 to be inspected is HIGH, the voltage levels of the other gate wiring 13 and the source wiring 14 are LOW, and the voltage level of the short ring 12 is LOW. In this state, the voltage level of the gate wiring 13 or the source wiring 14 to be inspected is changed to measure the current-voltage characteristics of the ESD protection element connected to the gate wiring 13 or the source wiring 14 to be inspected. A short circuit failure of the ESD protection element is determined based on the measured current-voltage characteristics.

次に、ステップＳ１０で、短絡不良であると判断されたＥＳＤ保護素子に接続されたヒューズを加熱するヒーター線１９に対し、ゲート信号源４１からヒーター電流を供給する（ステップＳ２０）。   Next, in step S10, a heater current is supplied from the gate signal source 41 to the heater wire 19 that heats the fuse connected to the ESD protection element determined to have a short circuit failure (step S20).

次に、ステップＳ１０で、短絡不良であると判断されたＥＳＤ保護素子に対応したゲート配線１３またはソース配線１４とショートリング１２との間に、ゲート信号源４１またはソース信号源４２から切断電流を流す（ステップＳ３０）。例えば、一のソース配線１４に接続されたソース側ＥＳＤ保護素子１６が短絡不良であった場合、当該ソース配線１４の電圧レベルをＬＯＷとし、その他のゲート配線１３及びソース配線１４の電圧レベルをＨＩＧＨとし、ショートリング１２の電圧レベルをＨＩＧＨとする。これにより、ショートリング１２から上記一のソース配線１４にのみ切断電流が流れる。また、当該ソース配線１４の電圧レベルをＨＩＧＨとし、その他のゲート配線１３及びソース配線１４の電圧レベルをＬＯＷとし、ショートリング１２の電圧レベルをＬＯＷとしてもよい。このとき、上記一のソース配線１４からショートリング１２にのみ切断電流が流れる。   Next, in step S <b> 10, a cutting current is supplied from the gate signal source 41 or the source signal source 42 between the gate line 13 or the source line 14 corresponding to the ESD protection element determined to be a short circuit failure and the short ring 12. Flow (step S30). For example, when the source-side ESD protection element 16 connected to one source line 14 has a short circuit failure, the voltage level of the source line 14 is set to LOW, and the voltage levels of the other gate lines 13 and the source lines 14 are set to HIGH. And the voltage level of the short ring 12 is HIGH. As a result, a cutting current flows only from the short ring 12 to the one source wiring 14. Alternatively, the voltage level of the source line 14 may be HIGH, the voltage levels of the other gate lines 13 and the source lines 14 may be LOW, and the voltage level of the short ring 12 may be LOW. At this time, a cutting current flows only from the one source line 14 to the short ring 12.

次に、アレイ電気検査機４０を用いて、ステップＳ３０で切断電流を流した静電気保護素子を再検査する（ステップＳ４０）。再検査の結果、上記切断電流を流した静電気保護素子に接続されたヒューズが切断されていない場合、再度ステップＳ２０〜ステップＳ４０を実行する。また、再検査の結果、上記切断電流を流した静電気保護素子に接続されたヒューズが切断されている場合、当該ヒューズの切断による表示パネル１の修理を終了する。   Next, using the array electrical inspection machine 40, the electrostatic protection element that has passed the cutting current in step S30 is re-inspected (step S40). As a result of the re-inspection, when the fuse connected to the electrostatic protection element that has passed the cutting current is not cut, Steps S20 to S40 are executed again. If the fuse connected to the electrostatic protection element that has passed the cutting current is cut as a result of the re-inspection, the repair of the display panel 1 by cutting the fuse is terminated.

以上、表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法によれば、表示パネルの製造工程において静電気保護素子が不良となった場合には、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して修理することが可能となる。具体的には、ヒーターを加熱して当該不良の静電気保護素子に対応して挿入されたヒューズに切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを確実に切断することが可能である。また、予め正常でない静電気保護素子を特定しているので、表示パネルの製造工程において正常でない静電気保護素子に対応して挿入されたヒューズにのみ切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを効率よく切断することが可能である。   As described above, according to the configuration of the matrix circuit substrate for the display panel and the display panel and the manufacturing method thereof, when the electrostatic protection element becomes defective in the manufacturing process of the display panel, a repair device such as a laser repair device is separately provided. It is not necessary, and it is possible to divert and repair an electrical inspection device used during the manufacturing process. Specifically, by heating the heater and passing a cutting current through a fuse inserted corresponding to the defective electrostatic protection element, the surrounding wiring and circuit elements connected to the fuse are not damaged. Only the fuse can be reliably cut. In addition, since the electrostatic protection element that is not normal is specified in advance, the cutting current flows only to the fuse that is inserted corresponding to the electrostatic protection element that is not normal in the manufacturing process of the display panel. It is possible to efficiently cut only the fuse without damaging the wiring and circuit elements.

以上、実施の形態について説明してきたが、本発明に係る表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法は、上述した実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示パネル用マトリクス回路基板または表示パネルを内蔵した各種機器も本発明に含まれる。   Although the embodiments have been described above, the configurations of the display panel matrix circuit substrate and the display panel according to the present invention and the manufacturing methods thereof are not limited to the above-described embodiments. Another embodiment realized by combining arbitrary constituent elements in the embodiment, or modifications obtained by applying various modifications conceivable by those skilled in the art without departing from the gist of the present invention to the embodiment. The display panel matrix circuit board or various devices incorporating the display panel according to the present invention are also included in the present invention.

例えば、実施の形態では、マトリクス状に配置された発光画素３０を備える表示パネル１として、本発明の一態様を説明したが、当該表示パネルとしてではなく、製造工程途中における、発光画素３０が形成されていない表示パネル用マトリクス回路基板も、同様の効果を奏する。   For example, in the embodiment, one embodiment of the present invention has been described as the display panel 1 including the light-emitting pixels 30 arranged in a matrix. However, the light-emitting pixels 30 are formed in the course of the manufacturing process, not as the display panel. The display panel matrix circuit board which is not provided also has the same effect.

また、例えば、本発明に係る表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法は、図５に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示パネルが内蔵されることにより、静電気保護回路の機能を持ちながら、高効率な製造工程により製造され、かつ、高い表示品質が確保されたた薄型フラットＴＶが実現される。   Further, for example, the configuration of the display panel matrix circuit substrate and the display panel according to the present invention and the manufacturing method thereof are incorporated in a thin flat TV as shown in FIG. By incorporating the display panel according to the present invention, a thin flat TV having a function of an electrostatic protection circuit, manufactured by a highly efficient manufacturing process, and ensuring high display quality is realized.

なお、本実施の形態では、ＥＳＤ保護素子の短絡不良を修理する構成および方法について説明したが、本発明は、例えば、静電気保護素子に接続された全てのヒューズを切断して出荷する場合にも適用することが可能となる。例えば、図３に記載されたシステムにおいて、ヒーター線１９にヒーター電流を供給した状態で、ソース配線１４の電圧レベルを列順次にＬＯＷとし、その他のソース配線１４の電圧レベルをＨＩＧＨとし、ショートリング１２の電圧レベルをＨＩＧＨとする。これにより、ショートリング１２からソース配線１４に列順次に切断電流が流れ、全てのソース側ヒューズ１８を切断することが可能となる。同様にして、ヒーター線１９にヒーター電流を供給した状態で、ゲート配線１３の電圧レベルを行順次にＬＯＷとし、その他のゲート配線１３の電圧レベルをＨＩＧＨとし、ショートリング１２の電圧レベルをＨＩＧＨとする。これにより、ショートリング１２からゲート配線１３に行順次に切断電流が流れ、全てのゲート側ヒューズ１７を切断することが可能となる。これにより、表示回路部とショートリングとを電気的に遮断した状態とすることにより表示パネルを表示動作させる形態の場合には、表示動作時までに、ヒーターを加熱して全てのヒューズに切断電流を流すことにより、全てのヒューズに接続された周辺の配線や回路素子に損傷を与えることなく全てのヒューズを確実に切断することが可能となる。   In the present embodiment, the configuration and method for repairing the short-circuit failure of the ESD protection element have been described. However, the present invention can be applied to, for example, a case where all the fuses connected to the electrostatic protection element are cut and shipped. It becomes possible to apply. For example, in the system shown in FIG. 3, with the heater current supplied to the heater line 19, the voltage level of the source line 14 is set to LOW in the column order, the voltage level of the other source lines 14 is set to HIGH, and the short ring The voltage level of 12 is HIGH. As a result, a cutting current flows from the short ring 12 to the source wiring 14 in a column-sequential manner, and all the source-side fuses 18 can be cut. Similarly, with the heater current supplied to the heater line 19, the voltage level of the gate wiring 13 is set to LOW in the row order, the voltage levels of the other gate wirings 13 are set to HIGH, and the voltage level of the short ring 12 is set to HIGH. To do. As a result, a cutting current flows from the short ring 12 to the gate wiring 13 in the row order, and all the gate-side fuses 17 can be cut. As a result, in the case of a mode in which the display panel is operated by electrically disconnecting the display circuit portion and the short ring, the heater is heated and the cutting current is supplied to all the fuses by the time of the display operation. It is possible to reliably cut all the fuses without damaging peripheral wiring and circuit elements connected to all the fuses.

本発明の表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータ等のディスプレイ及びその製造方法として有用である。   The configuration of the matrix circuit substrate for display panel and the display panel of the present invention and the manufacturing method thereof are useful as a display for thin televisions, personal computers, etc. and a manufacturing method thereof, which require a large screen and high resolution.

１ 表示パネル
１１ 表示部
１２ ショートリング
１３ ゲート配線
１４ ソース配線
１５ ゲート側ＥＳＤ保護素子
１６ ソース側ＥＳＤ保護素子
１７ ゲート側ヒューズ
１８ ソース側ヒューズ
１９ ヒーター線
２０ 絶縁膜
２１ 基板
３０ 発光画素
４０ アレイ電気検査機
４１ ゲート信号源
４２ ソース信号源
１３１ ゲートドライバ用端子
１４１ ソースドライバ用端子
１５１、１５２、１６１、１６２ ダイオード
５００ 有機ＥＬ装置
５１１ａ Ｘ側保護回路
５１１ｂ Ｙ側保護回路
５１２ 抵抗素子
５１４ 素子表示領域
５１６、５１７ ロジック電源配線
５２０ 単位画素回路
５２２ スイッチング用ＴＦＴ
５２３ 駆動ＴＦＴ
５２４ データ線
５２５ 電流供給線
５２６、５２７ 走査線
５２８ ダミー単位回路
５２９ 有機ＥＬ素子 DESCRIPTION OF SYMBOLS 1 Display panel 11 Display part 12 Short ring 13 Gate wiring 14 Source wiring 15 Gate side ESD protection element 16 Source side ESD protection element 17 Gate side fuse 18 Source side fuse 19 Heater line 20 Insulating film 21 Substrate 30 Light emitting pixel 40 Array electrical inspection Machine 41 Gate signal source 42 Source signal source 131 Gate driver terminal 141 Source driver terminal 151, 152, 161, 162 Diode 500 Organic EL device 511a X side protection circuit 511b Y side protection circuit 512 Resistance element 514 Element display area 516, 517 Logic power supply wiring 520 Unit pixel circuit 522 Switching TFT
523 Driving TFT
524 Data line 525 Current supply line 526, 527 Scan line 528 Dummy unit circuit 529 Organic EL element

Claims (8)

基板と、
前記基板上に配置された表示回路部と、
前記基板上に配置され、前記表示回路部と電気的に接続された静電気保護素子と、
前記基板の周縁領域に配置され、前記静電気保護素子と電気的に接続され、前記静電気保護素子の導通により前記表示回路部の短絡先となるショートリングと、
前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入された、電流を流すことにより切断可能なヒューズと、
前記ヒューズを切断する際に当該ヒューズを加熱するヒーターと、を具備する
表示パネル用マトリクス回路基板。 A substrate,
A display circuit unit disposed on the substrate;
An electrostatic protection element disposed on the substrate and electrically connected to the display circuit unit;
A short ring that is disposed in a peripheral region of the substrate, is electrically connected to the electrostatic protection element, and serves as a short circuit destination of the display circuit unit due to conduction of the electrostatic protection element;
A fuse that is inserted between the electrostatic protection element and the short ring, or inserted in series between the electrostatic protection element and the display circuit unit, and that can be cut by flowing a current;
A matrix circuit board for a display panel, comprising: a heater that heats the fuse when the fuse is cut. 前記表示回路部は、マトリクス状に配置された、複数の走査線と複数のデータ線とを備え、
前記静電気保護素子は、前記複数の走査線及び複数のデータ線のうちの少なくとも一方の各々に対して、少なくとも１つずつ電気的に接続されて設けられており、
前記ヒューズは、前記静電気保護素子に対して、少なくとも１つずつ設けられており、
前記ヒーターは、ジュール熱によって２以上の前記ヒューズを共通して加熱できるように形成されているヒーター線である、
請求項１に記載の表示パネル用マトリクス回路基板。 The display circuit unit includes a plurality of scanning lines and a plurality of data lines arranged in a matrix.
The electrostatic protection element is provided so as to be electrically connected to at least one of each of the plurality of scanning lines and the plurality of data lines.
The fuse is provided at least one for the electrostatic protection element,
The heater is a heater wire formed so that two or more fuses can be commonly heated by Joule heat.
The matrix circuit board for a display panel according to claim 1. 前記ヒューズは、絶縁膜を介して、前記ヒーター線の上方または下方に積層されている金属線であり、
前記ヒューズと前記ヒーター線とは交叉している、
請求項２に記載の表示パネル用マトリクス回路基板。 The fuse is a metal wire laminated above or below the heater wire through an insulating film,
The fuse and the heater wire cross each other,
The matrix circuit board for a display panel according to claim 2. 前記ヒューズの線幅は、前記表示回路部、前記静電気保護素子及び前記ショートリングの間を電気的に接続する配線の幅よりも狭い、
請求項３に記載の表示パネル用マトリクス回路基板。 The line width of the fuse is narrower than the width of the wiring electrically connecting the display circuit portion, the electrostatic protection element and the short ring,
The matrix circuit board for a display panel according to claim 3. 請求項２〜４のいずれか１項に記載の表示パネル用マトリクス回路基板と、
前記マトリクス回路基板における、前記複数の走査線と前記複数のデータ線との交差部に配置された発光画素とを含む、
表示パネル。 A matrix circuit substrate for a display panel according to any one of claims 2 to 4,
A light emitting pixel disposed at an intersection of the plurality of scanning lines and the plurality of data lines in the matrix circuit substrate;
Display panel. 前記発光画素は、有機エレクトロルミネッセンス素子を含む、
請求項５に記載の表示パネル。 The light emitting pixel includes an organic electroluminescence element,
The display panel according to claim 5. 基板上に配置された表示回路部と、当該表示回路部と電気的に接続された静電気保護素子と、当該静電気保護素子と電気的に接続されたショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入されたヒューズと、当該ヒューズを切断する際に前記ヒューズを加熱するヒーターとを備える表示パネル用マトリクス回路基板の製造方法であって、
前記ヒーターによって、前記ヒューズを加熱する加熱ステップと、
前記ヒューズに切断電流を流して、前記ヒューズを切断する切断ステップと、
を含む表示パネル用マトリクス回路基板の製造方法。 A display circuit portion disposed on a substrate; an electrostatic protection element electrically connected to the display circuit portion; a short ring electrically connected to the electrostatic protection element; and the electrostatic protection element and the short ring Or a fuse inserted in series between the electrostatic protection element and the display circuit section, and a heater for heating the fuse when the fuse is cut. A method,
A heating step of heating the fuse by the heater;
A cutting step of cutting the fuse by passing a cutting current through the fuse;
Of manufacturing a matrix circuit substrate for a display panel. さらに、前記加熱ステップの前に、全ての前記静電気保護素子のうち、正常でない静電気保護素子を特定する特定ステップを含み、
前記切断ステップでは、正常でない静電気保護素子に対応して挿入されたヒューズのみに前記切断電流を流す、
請求項７に記載の表示パネル用マトリクス回路基板の製造方法。 Furthermore, before the heating step, including a specific step of identifying an abnormal electrostatic protection element among all the electrostatic protection elements,
In the cutting step, the cutting current is supplied only to the fuse inserted corresponding to the abnormal electrostatic protection element.
The manufacturing method of the matrix circuit board for display panels of Claim 7.
JP2010024873A 2010-02-05 2010-02-05 Matrix circuit substrate for display panel, display panel, and method of manufacturing the same Pending JP2011164231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010024873A JP2011164231A (en) 2010-02-05 2010-02-05 Matrix circuit substrate for display panel, display panel, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024873A JP2011164231A (en) 2010-02-05 2010-02-05 Matrix circuit substrate for display panel, display panel, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011164231A true JP2011164231A (en) 2011-08-25

Family

ID=44595006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010024873A Pending JP2011164231A (en) 2010-02-05 2010-02-05 Matrix circuit substrate for display panel, display panel, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011164231A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225076A (en) * 2012-04-23 2013-10-31 Panasonic Corp Active matrix substrate
WO2014163118A1 (en) * 2013-04-05 2014-10-09 堺ディスプレイプロダクト株式会社 Active matrix circuit, method for manufacturing active matrix circuit, and image display device
KR20160017233A (en) * 2014-08-01 2016-02-16 엘지디스플레이 주식회사 Organic Light Emitting Display Device
CN112513959A (en) * 2018-07-30 2021-03-16 夏普株式会社 Display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225076A (en) * 2012-04-23 2013-10-31 Panasonic Corp Active matrix substrate
WO2014163118A1 (en) * 2013-04-05 2014-10-09 堺ディスプレイプロダクト株式会社 Active matrix circuit, method for manufacturing active matrix circuit, and image display device
KR20160017233A (en) * 2014-08-01 2016-02-16 엘지디스플레이 주식회사 Organic Light Emitting Display Device
KR102141409B1 (en) 2014-08-01 2020-08-06 엘지디스플레이 주식회사 Organic Light Emitting Display Device
CN112513959A (en) * 2018-07-30 2021-03-16 夏普株式会社 Display device
CN112513959B (en) * 2018-07-30 2022-11-01 夏普株式会社 Display device
US11957014B2 (en) 2018-07-30 2024-04-09 Sharp Kabushiki Kaisha Display device with reduced occurrences of electrostatic discharge

Similar Documents

Publication Publication Date Title
US9468050B1 (en) Self-compensating circuit for faulty display pixels
US9997100B2 (en) Self-compensating circuit for faulty display pixels
US8664671B2 (en) Display device and fabrication method for display device
JP6573753B2 (en) Organic light emitting display device and repair method thereof
JP5351268B2 (en) Active matrix substrate, display panel and inspection method thereof
US11600218B2 (en) Light emitter board, display device, and method for repairing display device
US11145787B2 (en) System and method for light emitting diode (LED) display repair
US7888683B2 (en) Organic light emitting display and method for making the same
KR102203103B1 (en) Organic Light Emitting Display apparatus, and method for driving the display apparatus Apparatus for manufacturing display apparatus and method of manufacturing display apparatus
US9361820B2 (en) Apparatus and method for inspecting short circuit defects
JP2011164219A (en) Display panel and method of manufacturing the same
JP2006222015A (en) Light-emitting display panel and inspection method of the same
US8563993B2 (en) Display device and fabrication method for display device
JP4480989B2 (en) Organic EL display device
CN113474833A (en) LED display panel and repair method
US7791569B2 (en) Light emitting element circuit and drive method thereof
JP2011164231A (en) Matrix circuit substrate for display panel, display panel, and method of manufacturing the same
JP2005173299A (en) Organic el display device and substrate for organic el display device
JP5899532B2 (en) Active matrix substrate
KR20150062356A (en) Organic light emitting display device
JP5024529B2 (en) Display device manufacturing method and TFT array substrate manufacturing method
JP4944547B2 (en) Image display device and manufacturing method or driving method thereof
US11916163B2 (en) System and method for the repair of serially connected display elements
JP2009139699A (en) Luminous type display device
KR20080054050A (en) Organic light emitting display