JP4941718B2 - 電圧シフト回路 - Google Patents

Description

本発明は、入力される入力電圧の電圧レベルをシフトする電圧シフト回路に関し、詳しくは、電圧のシフト量にかかわらず電圧の振幅変動を正確に出力できる電圧シフト回路に関するものである。

電圧の振幅変動分を検出する場合、変動する幅に対して被検出対象の電圧そのものの電圧レベルが大きいと、変動量を精度よく検出することが難しい。そのため、直流分の電圧成分を除去するように電圧をシフトさせる必要がある。電圧シフト回路は、入力された入力電圧の直流成分を除去しつつ電圧変動分をそのままにし、電圧のみをシフトさせて出力する回路である。

このような電圧シフト回路は、二次電池の電圧変動の検出用に用いられることが多い。近年、携帯可能な機器の普及に伴い、携帯機器の電源には二次電池が用いられる。そして、二次電池の充電完了を判断するには、二次電池からの非常に微小な電圧変動を検出する必要がある。一般的に、二次電池が出力する電圧レベルは１２［Ｖ］程度に対し、変動幅は３［Ｖ］程度である。そこで、二次電池の充電完了を精度よく検出するために、電圧シフト回路によって二次電池からの電圧を電圧シフトし、変動分のみを取り出す（例えば、特許文献１参照）。

図６は、従来の電圧シフト回路の構成を示した図である。図６において、抵抗Ｒａ，Ｒｂが直列に接続され、抵抗Ｒａが二次電池のプラス側（高電位側）となり、抵抗Ｒｂがマイナス側（低電位側で基準電位）となる。そして、入力電圧Ｖｉを、直列に接続された抵抗Ｒａ，Ｒｂの接続点から出力することによって、入力電圧ＶｉをΔＶｓ分電圧シフトさせる。なお、接続点からの出力電圧Ｖｏを電圧シフト回路後段の電圧検出回路（図示せず）で電圧の変動を検出する。

図７は、オペアンプＡ１を用いた従来の電圧シフト回路のその他の構成を示した図である。抵抗Ｒａ，Ｒｂの接続点からの電圧をオペアンプＡ１に入力する。そして、オペアンプＡ１が、参照電圧Ｖ１を基準にして出力電圧Ｖｏの振幅を増幅し、後段の電圧検出回路（図示せず）に出力する。

特開平５−８３８７５号公報

しかしながら、入力電圧Ｖｉを抵抗Ｒａ、Ｒｂで分圧して電圧シフトΔＶｓした場合、出力電圧Ｖｏの電圧変動の幅ΔＶｏが、抵抗Ｒａ，Ｒｂの抵抗比に応じて入力電圧Ｖｉの電圧変動の幅ΔＶｉよりも小さくなってしまう（ΔＶｏ＜ΔＶｉ）。そのため、電圧の変動分を正確に出力できないという問題があった。その結果、後段の電圧検出回路が、電圧の変動分を精度よく測定することができないという問題があった。

また、オペアンプＡ１を使用して電圧シフトΔＶｓした場合、変動分を増幅することによって変動幅ΔＶｏ≒ΔＶｉとできるが、オペアンプＡ１自身が有する変動（例えば、アンプＡ１のノイズ、アンプＡ１のゲイン変動等）の影響を受け、変動部分の波形が歪み、変動分を正確に出力することができないという問題があった。その結果、後段の電圧検出回路が、電圧の変動分を精度よく測定することができないという問題があった。

そこで本発明の目的は、電圧のシフト量に関わらず、電圧の変動分を正確に出力する電圧シフト回路を実現することにある。

請求項１記載の発明は、
入力される入力電圧の電圧レベルをシフトする電圧シフト回路において、
エミッタ端子に第１の抵抗が接続される第１のトランジスタ、エミッタ端子に第２の抵抗が接続され前記第１のトランジスタと同じ電流量が流れる第２のトランジスタを有する第１のカレントミラー回路と、
この第１のカレントミラー回路の第１のトランジスタのエミッタ端子の電圧レベルを所定の値にする、シャントレギュレータを用いた基準電圧部と、
前記第１のカレントミラー回路の第２のトランジスタのコレクタ端子に接続される第３の抵抗と、
前記基準電圧部の所定の値を変更する可変手段と
を有し、この第３の抵抗に印加される電圧を出力電圧とすることを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
前記第１のトランジスタは、ベース端子とコレクタ端子とが接続されることを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
前記第３の抵抗がエミッタ端子に接続される第３のトランジスタ、この第３のトランジスタと同じ電流量が流れる第４のトランジスタとを有する第２のカレントミラー回路を前記第１のカレントミラー回路に直列に設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
前記第２、第３の抵抗は、抵抗値が等しいことを特徴とするものである。

本発明によれば、基準電圧部が、第１のカレントミラー回路を構成する基準側のトランジスタのエミッタ端子の電位を常に一定に保ち、カレントミラー回路を構成する第１、第２の抵抗に印加される電圧も同じにする。そして、第３の抵抗にも第２の抵抗と同じ電流が流れるので、第３の抵抗から取り出す出力電圧も第１の抵抗と同じく、入力電圧と規準電圧部の一定電圧の差になる。これにより、出力電圧の変動分が電圧シフトの量に応じて小さくなったり、出力電圧の変動する部分の波形が歪むこともない。従って、電圧のシフト量に関わらず、入力電圧の変動分を正確に出力することができる。

以下図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の第１の実施例を示した構成図である。ここで、図６、図７と同一のものには同一符号を付し、説明を省略する。図１（ａ）は、本発明の回路例であり、図１（ｂ）は入力電圧Ｖｉ、出力電圧Ｖｏの関係の一例を示した図である。なお、横軸は時間であり、縦軸は電圧レベルである。

図１に示す回路において、抵抗Ｒ１，Ｒ２が並列に設けられ、この抵抗Ｒ１，Ｒ２の一端にシフト対象の入力電圧Ｖｉ（例えば、二次電池のプラス側（高電位側））が入力される。

ｐｎｐ型の第１のトランジスタＴｒ１は、エミッタ端子が抵抗Ｒ１の他端に接続され、ベース端子とコレクタ端子とが接続される。

ｐｎｐ型の第２のトランジスタＴｒ２は、エミッタ端子が抵抗Ｒ２の他端に接続され、ベース端子がトランジスタＴｒ１のベース端子と接続される。

すなわち、抵抗Ｒ１，Ｒ２，トランジスタＴｒ１，Ｔｒ２で、第１のカレントミラー回路を形成し、トランジスタＴｒ１を基準とし、トランジスタＴｒ１に流れる電流と同じ電流量の電流がトランジスタＴｒ２にも流れる。

抵抗Ｒ３は、トランジスタＴｒ２のコレクタ端子と、本回路の基準となる基準電位（例えば、グランド）との間に設けられる。出力電圧Ｖｏは、抵抗Ｒ３の両端間の印加電圧となる。ここで、抵抗Ｒ２、Ｒ３は、同じ抵抗値とする。

抵抗Ｒ４は、トランジスタＴｒ１のコレクタ端子と基準電位との間に設けられる。抵抗１、Ｒ４の抵抗値は、抵抗Ｒ２，Ｒ３との関係においてどのような値でも構わないが、同じ抵抗値にしておくと、抵抗の種類を抑えることができる。

ツェナーダイオードＤ１は、アノードが基準電位に接続され、カソードが抵抗Ｒ１とトランジスタＴｒ１の接続点（つまり、トランジスタＴｒ１のエミッタ端子）に接続される。なお、ダイオードＤ１は、第１のカレントミラー回路を構成する第１のトランジスタＴｒ１のエミッタ端子を所定の電圧レベルＶｒｅｇにする基準電圧部に該当する。つまり、ダイオードＤ１の逆方向のツェナ電圧が電圧レベルＶｒｅｇになると共に、入力電圧Ｖｉのシフト分ΔＶｓになる。

このような回路の動作を説明する。
入力電圧Ｖｉ（Ｖｉ＞Ｖｒｅｇ）が抵抗Ｒ１，Ｒ２に入力されると、ダイオードＤ１が、トランジスタＴｒ１のエミッタ端子の電位点Ｐ１をツェナ電圧Ｖｒｅｇとなるように動作し、電位点Ｐ１を基準電位に対して電圧Ｖｒｅｇとする。もちろん、入力電圧Ｖｉが変動しても、ダイオードＤ１が、電位点Ｐ１を電圧Ｖｒｅｇとする。これによって、電位点Ｐ１は常にＶｒｅｇとなり、抵抗Ｒ１の両端間に印加される電圧は、入力電圧Ｖｉと一定電圧Ｖｒｅｇとの差（Ｖｉ−Ｖｒｅｇ）になる。すなわち、抵抗Ｒ１に印加される電圧は、入力電圧Ｖｉの変動に正確に追従する。

また、トランジスタＴｒ１、Ｔｒ２のベース端子それぞれに共通の電位点Ｐ２は、トランジスタＴｒ１のエミッタ・ベース間のしきい電圧ΔＶｔによって、Ｐ２＝Ｐ１−ΔＶｔになる。

そして、トランジスタＴｒ２のエミッタ端子の電位点Ｐ３は、トランジスタＴｒ２のエミッタ・ベース間のしきい電圧ΔＶｔによって、Ｐ３＝Ｐ２＋ΔＶｔになる。

すなわち、電位点Ｐ１、Ｐ３の電圧レベルは常に同じとなり、その結果、抵抗Ｒ１，Ｒ２それぞれの両端間の電圧も等しく（Ｖｉ−Ｖｒｅｇ）なる。

また、抵抗Ｒ２を流れる電流は、トランジスタＴｒ２を介して抵抗Ｒ３にも流れる。もちろん、抵抗Ｒ２、Ｒ３に流れる電流値は同じなので、抵抗Ｒ２，Ｒ３それぞれの両端間の電圧も等しく（Ｖｉ−Ｖｒｅｇ）なる。

従って、出力電圧Ｖｏ＝（Ｖｉ−Ｖｒｅｇ）となり、入力電圧Ｖｉの変動に正確に追従する。

このように、ツェエ・ダイオードＤ１が、カレントミラー回路を構成する基準側のトランジスタＴｒ１のエミッタ端子の電位を常に一定に保ち、カレントミラー回路を構成する抵抗Ｒ１，Ｒ２に印加される電圧も同じにする。そして、抵抗Ｒ３と抵抗Ｒ２に同じ電流が流れるので、抵抗Ｒ３から取り出す出力電圧Ｖｏも抵抗Ｒ１と同じく、入力電圧Ｖｉと一定電圧の差（Ｖｉ−Ｖｒｅｇ）になる。これにより、図６に示す回路のように、出力電圧Ｖｏの変動分ΔＶｏが電圧シフトの量ΔＶｓに応じて小さくなったり、図７に示す回路のように、オペアンプＡ１に誤差によって出力電圧Ｖｏの波形が歪むこともなく、電圧のシフト量ΔＶｓに関わらず、入力電圧の変動分ΔＶｉを正確に出力する。従って、出力電圧Ｖｏから電圧変動を検出する後段の電圧検出回路（図示せず）が、電圧の変動分を精度よく測定することができる。

また、所定の電圧差ΔＶｓで入力電圧Ｖｉをシフトするので、入力電圧Ｖｉの電圧レベルがどのような値であっても、後段の電圧検出回路（図示せず）に最適な出力電圧Ｖｏで出力することができる。

［第２の実施例］
図２は、本発明の第２の実施例を示した構成図である。ここで、図１と同一のものには同一符号を付し、説明を省略する。図２において、ｎｐｎ型のトランジスタＴｒ３がトランジスタＴｒ２と抵抗Ｒ３との間に設けられ、ｎｐｎ型のトランジスタＴｒ４がトランジスタＴｒ１と抵抗Ｒ４との間に設けられる。

トランジスタＴｒ３は、コレクタ端子がトランジスタＴｒ２のコレクタ端子に接続され、ベース端子が自身のトランジスタＴｒ３のコレクタ端子に接続され、エミッタ端子が抵抗Ｒ３の一端に接続される。

トランジスタＴｒ４は、コレクタ端子がトランジスタＴｒ１のコレクタ端子に接続され、ベース端子がトランジスタＴｒ３のベース端子に接続され、エミッタ端子が抵抗Ｒ４の一端に接続される。

すなわち、抵抗Ｒ３，Ｒ４，トランジスタＴｒ３，Ｔｒ４で第２のカレントミラー回路を構成する。

このような回路の動作を説明する。
トランジスタＴｒ２のコレクタ端子からの電流がトランジスタＴｒ３に入力され、トランジスタＴｒ３を基準とし、トランジスタＴｒ３に流れる電流と同じ電流量の電流がトランジスタＴｒ４にも流れる。その他の動作以外は、図１に示す装置と同様なので説明を省略する。

このように、第２のカレントミラー回路を設けて２個のカレントミラー回路を直列接続し、抵抗Ｒ３が接続される基準側のトランジスタＴｒ３のエミッタ端子から出力電圧Ｖｏを出力するので、図１に示す回路と比較して出力電圧Ｖｏが安定する。

すなわち、理想的なカレントミラー回路であれば、全く同じ量の電流が流れる。しかしながら、実際の回路では、トランジスタＴｒ１〜Ｔｒ４にベース電流が流れる。従って、図１に示す回路では、僅かではあるが抵抗Ｒ２と抵抗Ｒ３には同じ電流量の電流が流れず、抵抗Ｒ１と抵抗Ｒ３の両端間の電圧に誤差が生じする。

例えば、トランジスタＴｒ１〜Ｔｒ４のベース電流をＩｂ１〜Ｉｂ４（ただし、Ｉｂ１＝Ｉｂ２＝Ｉｂ３＝Ｉｂ４）とする。また、トランジスタＴｒ２のコレクタ端子からの電流をＩ３、トランジスタＴｒ４のコレクタ端子への電流をＩ４とする。そして、トランジスタＴｒ３のコレクタ電流、エミッタ電流をＩｃ３，Ｉｅ３とする。さらに、トランジスタＴｒ４のエミッタ電流をＩｅ４とする。

この場合、第１のカレントミラー回路で考えると、ベース電流Ｉｂ１，Ｉｂ２により、
Ｉ３−Ｉ４＝−２×Ｉｂ１ （１）
になる。すなわち、第１のカレントミラー回路では、（−２×Ｉｂ１）の電流差が生じる。

一方、第２のカレントミラー回路で考えると、
Ｉｅ３＝Ｉｃ３＋Ｉｂ３
であり、
Ｉ３＝Ｉｃ３＋Ｉｂ３＋Ｉｂ４＝Ｉｅ３＋Ｉｂ４
となる。また、
Ｉｅ３＝Ｉｅ４
より、
Ｉ４＝Ｉｅ４−Ｉｂ４
となる。従って、
Ｉ３−Ｉ４＝２×Ｉｂ４ （２）
となる。

上記の式（１）、（２）より、第２のカレントミラー回路を設けて２個のカレントミラー回路を直列接続することにより、第１のカレントミラー回路で生ずる電流の誤差がなくなり、抵抗Ｒ２と抵抗Ｒ３には同じ電流量が流れる。

また、トランジスタＴｒ１からトランジスタＴｒ４に流れる電流Ｉ４が増加する場合、相対的にトランジスタＴｒ２からの電流Ｉ３が少なくなる。また、トランジスタＴｒ３の電流量が増加すれば、トランジスタＴｒ４の電流量が相対的に減少する。

このように、一方のトランジスタの電流量が増加すれ（温度が上がれ）ば、他方のトランジスタの電流量が相対的に減少する（温度が相対的に低くなる）。これにより、第１、第２のカレントミラー回路全体で見れば、温度変動が少なくなり、トランジスタの温度変化の影響もキャンセルされる。

［第３の実施例］
図３は、本発明の第３の実施例を示した構成図である。ここで、図２と同一のものには同一符号を付し、説明を省略する。図３において、ツェナ・ダイオードＤ１の代わりに、シャントレギュレータＳＲが設けられる。ここで、シャントレギュレータＳＲは、基準電圧部である。

シャントレギュレータＳＲは、カソード、アノード、ＲＥＦ端子の三端子をもつ素子Ｄ２と、抵抗Ｒ５，Ｒ６から構成される。素子Ｄ２のカソードとＲＥＦ端子間に抵抗Ｒ５が接続され、素子Ｄ２のアノードとＲＥＦ端子間に抵抗Ｒ６が接続される。また、素子Ｄ２のアノードが基準電位（つまり、抵抗Ｒ３の他端）に接続され、カソードがトランジスタＴｒ１のエミッタ端子に接続される。なお、（抵抗Ｒ１〜Ｒ４の抵抗値）＜＜（抵抗Ｒ５、Ｒ６の抵抗値）であり、例えば、抵抗Ｒ１〜Ｒ４が数百［Ω］に対し、抵抗Ｒ５，Ｒ６が数百［ｋΩ］である。また、素子Ｄ２のアノード、ＲＥＦ端子間の電圧をＶｒｅｆとする。

このような回路の動作を説明する。
シャントレギュレータＳＲが、抵抗Ｒ５と抵抗Ｒ６との抵抗比、基準電圧Ｖｒｅｆによって、電位点Ｐ１の電圧Ｖｒｅｇを所定の電圧レベルに設定する。その他の動作は、図２に示す回路と同様なので説明を省略する。

このようにシャントレギュレータＳＲが、抵抗Ｒ５と抵抗Ｒ６との比によって電圧シフト分ΔＶｓを所望の値に変更するので、ツェナ・ダイオードＤ１と比較してシフト量ΔＶｓを容易に変更することができる。

従って、入力電圧Ｖｉの電圧レベルがどのような値であっても、後段の電圧検出回路に最適な出力電圧Ｖｏとなるように容易に調整できる。

［第４の実施例］
図４は、本発明の第４の実施例を示した構成図である。ここで、図３と同一のものには同一符号を付し、説明を省略する。図４において抵抗Ｒ７，可変電圧源Ｖｃｏｎｔとが、抵抗Ｒ６と並行に設けられる。ここで、抵抗Ｒ７と可変電圧源Ｖｃｏｎｔは、可変手段である。また、抵抗Ｒ５に流れる電流をＩｃｏｎｔとする。

このような回路の動作を説明する。
可変電圧源Ｖｃｏｎｔの出力電圧によって、抵抗Ｒ５を流れる電流Ｉｃｏｎｔの抵抗Ｒ６，Ｒ７に流れる分流比が変化する。これにより、抵抗Ｒ５と抵抗Ｒ６の分圧比が変動する。そして、シャントレギュレータＳＲが、抵抗Ｒ５の抵抗値と、抵抗Ｒ６と抵抗Ｒ７との合成抵抗値とで定まる抵抗比、基準電圧Ｖｒｅｆによって、電位点Ｐ１の電圧Ｖｒｅｇを所定の電圧レベルに設定する。その他の動作は、図３に示す回路と同様なので説明を省略する。

このように可変電圧源Ｖｃｏｎｔの出力電圧に基づいて、シャントレギュレータＳＲが、電圧シフト分ΔＶｓを所望の値に変更するので、ツェナ・ダイオードＤ１を用いる場合や、抵抗Ｒ５を可変手段として可変抵抗にする場合と比較してシフト量ΔＶｓを容易に変更することができる。

［第５の実施例］
図５は、本発明の第５の実施例を示した構成図である。ここで、図３と同一のものには同一符号を付し、説明を省略する。図４において、抵抗Ｒ６と並行にダイオードＤ３，スイッチ回路ＳＷが設けられる。ここで、ダイオードＤ３，スイッチ回路ＳＷは、オフ回路である。

ダイオードＤ３は、アノードが素子Ｄ２のＲＥＦ端子に接続され、カソードがスイッチ回路ＳＷに接続される。

このような装置の動作を説明する。
スイッチ回路ＳＷがオフの場合、ダイオードＤ３のカソード側は開放端となり、図３に示す回路と同様の動作をする。一方、スイッチ回路ＳＷがオンされると、ダイオードＤ３のカソードと基準電位とが接続される。これにより、シャントレギュレータＳＲの抵抗Ｒ５からＲ６に流れていた電流が、抵抗Ｒ５からダイオードＤ３に流れる。また、（抵抗Ｒ１の抵抗値）＜＜（抵抗Ｒ５の抵抗値）なので、Ｖｒｅｇ≒Ｖｉとなり、抵抗Ｒ１で電圧降下が発生しなくなり、出力電圧Ｖｏ≒０［ｖ］となる。

このように、抵抗Ｒ６にダイオードＤ３，スイッチ回路ＳＷが並行に接続され、スイッチ回路ＳＷがオンされると、出力電圧Ｖｏ≒０［Ｖ］となり、電圧シフト回路の出力もオフすることができる。これにより、出力電圧Ｖｏに異常が発生した場合等、出力電圧Ｖｏを直ちにオフすることができる。

なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
（１）二次電池の充電完了を検出するために、二次電池からの電圧を電圧シフトし電圧検出回路に出力する構成を示したが、電圧シフトするものは二次電池からの出力に限らずどのようなものでもよく、後段も電圧検出回路に限らずどのような負荷を接続してもよい。

（２）図１〜図５に示す回路において、抵抗Ｒ２＝抵抗Ｒ３としたが、抵抗比を変えてもよい。これにより、変動幅の利得を可変することができる。もちろん利得が変わるだけであり、出力電圧Ｖｉの交流成分の波形は、入力電圧Ｖｉの交流成分の変動波形に対して振幅方向に圧縮されるだけであり、オペアンプＡ１を用いたときのように波形が歪むことはない。

（３）基準電圧部として、ツェナ・ダイオードＤ１，シャントレギュレータＳＲを用いる構成を示したが、電位点Ｐ１を所定の電圧レベルに保てる回路であればどのようなものでもよい。

（４）図１に示す回路において、抵抗Ｒ４を設ける構成を示したが、設けなくともよい。

本発明の第１の実施例を示した構成図である。 本発明の第２の実施例を示した構成図である。 本発明の第３の実施例を示した構成図である。 本発明の第４の実施例を示した構成図である。 本発明の第５の実施例を示した構成図である。 従来の電圧シフト回路の構成を示した図である。 従来の電圧シフト回路のその他の構成を示した図である。

符号の説明

Ｄ１ ツェナ・ダイオード
Ｄ３ ダイオード
Ｒ１ 第１の抵抗
Ｒ２ 第２の抵抗
Ｒ３ 第３の抵抗
Ｒ４、Ｒ５，Ｒ６、Ｒ７ 抵抗
ＳＲ シャントレギュレータ
ＳＷ スイッチ回路
Ｔｒ１ 第１のトランジスタ
Ｔｒ２ 第２のトランジスタ
Ｔｒ３ 第３のトランジスタ
Ｔｒ４ 第４のトランジスタ
Ｖｃｏｎｔ 可変電圧源

Claims (4)

1. 入力される入力電圧の電圧レベルをシフトする電圧シフト回路において、
   エミッタ端子に第１の抵抗が接続される第１のトランジスタ、エミッタ端子に第２の抵抗が接続され前記第１のトランジスタと同じ電流量が流れる第２のトランジスタを有する第１のカレントミラー回路と、
   この第１のカレントミラー回路の第１のトランジスタのエミッタ端子の電圧レベルを所定の値にする、シャントレギュレータを用いた基準電圧部と、
   前記第１のカレントミラー回路の第２のトランジスタのコレクタ端子に接続される第３の抵抗と、
   前記基準電圧部の所定の値を変更する可変手段と
   を有し、この第３の抵抗に印加される電圧を出力電圧とすることを特徴とする電圧シフト回路。
2. 前記第１のトランジスタは、ベース端子とコレクタ端子とが接続されることを特徴とする請求項１記載の電圧シフト回路。
3. 前記第３の抵抗がエミッタ端子に接続される第３のトランジスタ、この第３のトランジスタと同じ電流量が流れる第４のトランジスタとを有する第２のカレントミラー回路を前記第１のカレントミラー回路に直列に設けたことを特徴とする請求項１または２記載の電圧シフト回路。
4. 前記第２、第３の抵抗は、抵抗値が等しいことを特徴とする請求項１〜３のいずれかに記載の電圧シフト回路。

Images