JP4940659B2 - 表示デバイス製造方法 - Google Patents

表示デバイス製造方法 Download PDF

Info

Publication number
JP4940659B2
JP4940659B2 JP2005515612A JP2005515612A JP4940659B2 JP 4940659 B2 JP4940659 B2 JP 4940659B2 JP 2005515612 A JP2005515612 A JP 2005515612A JP 2005515612 A JP2005515612 A JP 2005515612A JP 4940659 B2 JP4940659 B2 JP 4940659B2
Authority
JP
Japan
Prior art keywords
display device
active element
substrate
device manufacturing
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005515612A
Other languages
English (en)
Other versions
JPWO2005050305A1 (ja
Inventor
雅臣 亀山
直正 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2005515612A priority Critical patent/JP4940659B2/ja
Publication of JPWO2005050305A1 publication Critical patent/JPWO2005050305A1/ja
Application granted granted Critical
Publication of JP4940659B2 publication Critical patent/JP4940659B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、情報機器や家電製品に使用される２次元表示デバイスに関するものであり、更に詳しくは液晶表示素子、エレクトロクロミック表示素子等からなる２次元表示デバイスおよびその製造方法に関するものである。
２次元表示デバイスである液晶ディスプレイやエレクトロクロミックディスプレイは、表示素子（画素）を２次元的に配列することにより構成される。各表示素子の表示明度等の制御には、いわゆる単純マトリクス方式とアクティブマトリクス方式があるが、表示画像のコントラスト等の画質の点でアクティブマトリクス方式が優れており、大画面および高精細な２次元表示デバイスではアクティブマトリクス方式が主流となっている。
アクティブマトリクス方式では、表示明度等の制御のために各表示素子のそれぞれに薄膜トランジスタや薄膜ダイオード等の制御素子を形成する必要がある。各画素のそれぞれが表示すべき明度等の情報は、表示素子の２次元的配列の１方向に対して平行に配線される複数の信号線のうちの１つを介して上記の各画素に対応する制御素子に伝達され、さらに各画素の１つに伝達される。
また、薄膜トランジスタを使用する場合には、上記信号線と概ね直交する方向に複数の選択線も形成する。薄膜トランジスタは上記信号線とこの選択線の各交点の近傍に配置され、各表示素子もこの薄膜トランジスタの近傍、すなわち上記信号線と上記選択線の各交点の近傍に配置される。
信号線の１つに対しては、それに沿って多数の表示素子が薄膜トランジスタ（制御素子）を介して配置される。一方、各制御素子は、信号線と直交して配置される選択線により導通または非導通が制御され、選択線および制御素子の作用により、所定の時間に存在する信号線上の電気信号は、１つの表示素子にのみ限定されて伝達される。
選択する信号線を所定の時間毎に順次変更し、これに同期して各信号線上の明暗等の表示情報を変更することで、２次元的に配列する各表示素子を順次所定の明暗で表示することが可能となる。一方、選択線により選択されていない制御素子は非導通となり、表示素子中に蓄積された電気信号が維持され、上記所定の明暗状態での表示が維持される。
上記の制御素子としての薄膜トランジスタは、表示素子を形成する基板上に、アモルファス（非晶質）シリコン（珪素）やポリ（多結晶）シリコンの薄膜を成膜し、その一部を薄膜トランジスタとして加工したものが使用されている。
なお、制御素子として、従来の様に基板上に成膜したシリコン等の半導体材料を使用する代わりに、あらかじめ形成した所定の棒状の単結晶等の半導体材料を使用する試みも提案されている（米国特許出願公開第２００３／０１８６５２２号明細書参照）。これは、上記棒状の半導体材料を、製造過程の表示デバイス上に配置し、これを加工することによりトランジスタを形成し、上記制御素子として機能させようというものである。
上記の如く基板上にポリシリコンやアモルファスシリコンの薄膜を形成し、その一部を薄膜トランジスタとして加工して、アクティブマトリクス型の表示デバイスを形成する方法においては、上記ポリシリコンやアモルファスシリコンの成膜工程において熱プロセスが必要であり、表示デバイス用として使用可能な基板材料が比較的耐熱性の高い材料に限られていた。
また、表示デバイス用基板としては、少なくとも表面に使用する基板は透明であることが要求される。このため、基板には透明であってかつ耐熱性を有することが要求されるため、高価なガラス基板が採用されることが多かった。
ところで、最近提案されている上述の棒状の半導体材料を使用する方法においては、ポリシリコンやアモルファスシリコンの薄膜を、半導体基板上に直接形成する必要がなくなるため、基板に対する耐熱性の要求が大幅に緩和される。しかしながら、微細な棒状半導体材料を、多数の表示素子中のそれぞれの所定の箇所に正確に配置することは困難である。
そこで、多数の表示画素または表示画素用の画素電極、および信号線が形成された基板上に、別途形成された多数の棒状半導体材料等をランダムにばら撒き、偶然所望の位置に配列した棒状半導体材料のみをトランジスタ等として機能するように加工し、上記制御素子とする方法も考えられる。この方法によれば、基板に対する高温プロセスを経ることなく高品質な半導体材料を基板上に形成し得ることになり、基板や製造プロセス全般にわたるコストダウンが図れることにもなる。
しかしこの場合には、所望の位置に配置されなかった棒状半導体材料等が、基板上に形成された複数の信号線や複数の画素電極のうち、本来導通すべきでないものの間を導通（ショート）させる恐れが生じ、画素欠陥の無い表示デバイスの製造は難しいという問題がある。
本発明は、このような課題に鑑みてなされたものであり、基板に対する高温プロセスを必要とせず、かつ画素欠陥の無い表示デバイスを、安価に製造可能とする表示デバイス製造技術の提供を目的とする。
以下の本発明の各要素に付した括弧付き符号は、後述の本発明の実施形態の構成に対応するものである。しかしながら、各符号はその要素の例示に過ぎず、各要素をその実施形態の構成に限定するものではない。
本発明による表示デバイス製造方法は、２次元的に配列された複数の表示素子（ＬＣ１３，ＤＣ１３）を有する表示デバイスの製造方法であって、順不同に以下の工程を含むものである。
1)その複数の表示素子を構成する少なくとも１つの基板（ＰＬ１）上に、その複数の表示素子のそれぞれに個別に接続される複数の画素電極（Ｃ１３等）を形成する工程。
2)その基板上に、その複数の表示素子に表示情報を伝達するための複数の信号線（Ａ０３等）を形成する工程。
3)その基板上に、棒状の能動素子材料（ＳＲ０，ＳＲ１，ＳＲ２，ＳＲ３等）を分布させる工程。
4)その能動素子材料であって、その複数の信号線のうちの所定の信号線とその複数の画素電極のうちの所定の画素電極とに跨って分布する所望能動素子材料（ＳＲ０，ＳＲ１等）の少なくとも一部を、その所定の信号線とその所定の画素電極との間の導電性を制御する制御素子とする工程。
5)その所望能動素子材料以外のその能動素子材料である非所望能動素子材料のうちの少なくとも一部について、その複数の信号線間の相互間の導電性、その複数の信号線とその複数の画素電極の間の導電性、あるいはその複数の画素電極の相互間の導電性である非所望導電性のうちの少なくとも一部を実質的に除去する工程。
斯かる本発明によれば、その表示デバイスを構成する基板上に形成する複数の表示素子のそれぞれに個別に接続される複数の画素電極に対して伝達される信号を、その基板とは別に形成された能動素子材料により構成される制御素子により制御することが可能である。すなわち、その基板上で能動素子材料自体の成膜等の形成を行なう必要が無く、その形成に伴う、基板に対する高温プロセスが不要となる。
このため、耐熱性の低い安価な基板を採用することが可能となり、表示デバイスの低コスト化が図れる。
また、本発明の表示デバイス製造方法は、能動素子材料のうち上記の所望能動素子材料以外の非所望能動素子材料のうちの少なくとも一部について、その複数の信号線間の相互間の導電性、その複数の信号線とその複数の画素電極との間の導電性、あるいはその複数の画素電極の相互間の導電性である非所望導電性のうちの少なくとも一部を実質的に除去する工程を含むため、表示デバイスの設計上導通すべき箇所以外での不必要な導通（ショート）を防止することが可能であり、表示画素欠陥の発生を防止することができる。
従って、画素欠陥の無い表示デバイスを製造することが可能になる。
また、本発明における上記の能動素子材料を分布させる工程は、上記基板上にその能動素子材料をランダムに分布させる工程を含むものとすることができる。
また、本発明における上記の信号線は、上記の画素電極に対して、その画素電極の全周長の１／４以上の長さに亘って、その画素電極に近接しかつ取り囲んで配置することができる。
また、本発明の表示デバイス製造方法において、上記の非所望能動素子材料によるその非所望導電性を実質的に除去する工程は、その非所望能動素子材料の少なくとも一部を除去する工程を含むものとすることもできる。
これにより、その基板上に形成されるその複数の信号線間の相互間の導電性、その複数の信号線とその複数の画素電極の間の導電性、あるいはその複数の画素電極の相互間の導電性による不必要な導通を防止することが可能であり、表示画素欠陥の発生を防止することができる。
また、上記能動素子材料は、棒状の半導体物質（ＳＲ０）を含むものとすることができる。その棒状の半導体物質の一例はシリコン（珪素）である。また、その棒状の半導体物質は、その表面が絶縁膜（ＯＸ）に覆われていてもよい。
また、その棒状の半導体物質がシリコンであり、その表面が、絶縁膜である酸化シリコンに覆われていてもよい。
さらには、その棒状の半導体物質として、ｎ型またはｐ型の半導体を用いることもできる。
また、本発明の表示デバイス製造方法においては、表示デバイスを構成する基板上に形成する表示素子を、透過型の表示素子（透過型素子）（ＬＣ１３）とすることができる。これにより、透過型の表示デバイスを製造することができる。
あるいは、本発明の表示デバイス製造方法においては、表示デバイスを構成する基板上に形成する表示素子を、反射型の表示素子（反射型素子）（ＥＣ１３）とすることができる。これにより、反射型の表示デバイスを製造することができる。
また、その表示素子としては、一例として液晶表示素子、電気泳動型表示素子、電解析出型表示素子、又はエレクトロクロミック表示素子を用いることができる。
また、本発明の表示デバイス製造方法において、上記の所望能動素子材料を制御素子とする工程は、その所望能動素子材料を電界効果型トランジスタとする工程を含むものとすることができる。
これにより、その表示デバイスを構成する基板上に形成する複数の表示素子のそれぞれに個別に接続される複数の画素電極に対して伝達される信号を、その電界効果型トランジスタからなる制御素子により制御することが可能となり、その表示デバイスに高品質の表示を行なわせることが可能となる。
また、本発明の表示デバイス製造方法において、上記の非所望能動素子材料によるその非所望導電性を実質的に除去する工程は、その非所望能動素子材料を電界効果型トランジスタとする工程を含み、該電界効果トランジスタとする工程は、該電界効果型トランジスタの導電性を遮断するための電圧が印加される電極を形成する工程を含むものとすることができる。そして、この電界効果型トランジスタの電極（ゲート電極）に、この電界効果型トランジスタを電気的に遮断する電圧（電位）を印加することにより、その非所望導電性を実質的に除去することが可能となる。
これにより、その基板上に形成されるその複数の信号線間の相互間の導電性、その複数の信号線とその複数の画素電極の間の導電性、あるいはその複数の画素電極の相互間の導電性に伴う不必要な導通を防止することが可能であり、表示画素欠陥の発生を防止することができる。
また、本発明の表示デバイス製造方法においては、表示デバイスを構成する少なくとも１枚の基板として、可撓性を有する基板を使用することもできる。これによって、表示デバイス自体に可撓性を持たせ、フレキシブルに変形可能な表示デバイスを製造することが可能になる。
また、本発明の表示デバイス製造方法においては、表示デバイスを構成する少なくとも１枚の基板として、有機材料からなる基板を使用することもできる。これによって、製造される表示デバイスを軽量化することが可能となる。また、有機材料からなる基板の使用は、表示デバイスに可撓性を持たせるためにも有効となり得る。
また、本発明の表示デバイス製造方法は、表示デバイスを構成する少なくとも１枚の基板の端部に、フィルム状配線部材を接続する工程をさらに含むこともできる。これにより製造される表示デバイスに表示すべき画像信号等を供給することが可能になると共に、軽量かつ柔軟な配線部材を実現することができる。
次に、本発明の実施形態に記載された表示デバイスは、上記の本発明の表示デバイス製造方法を用いて製造されたものである。この表示デバイスによれば、高性能の表示デバイスを低コストで実現することが可能となる。
本発明によれば、表示デバイスの少なくとも１つの基板上に２次元的に配列された複数の表示素子のそれぞれに個別に接続される複数の画素電極と、その複数の表示素子のそれぞれに表示すべき情報を伝達する信号線との間に設ける制御素子を、その基板とは別に形成された能動素子材料を用いて構成するものとしたため、その基板上で能動素子材料自体の成膜等の形成を行なう必要が無く、その形成に伴う、基板に対する高温プロセスが不要となる。
このため、耐熱性の低い安価な基板を採用することが可能となり、表示デバイスの低コスト化が図れるという効果がある。
さらに、本発明においては上記の如く、耐熱性の低い基板が使用可能となることから、有機材料製の基板の如く、可撓性の高いフレキシブルな表示デバイスの製造を可能にできるとともに、表示デバイスの軽量化を図ることもできる。
また、本発明の表示デバイス製造方法は、前述の非所望能動素子材料のうちの少なくとも一部に対して、前述の非所望導電性のうちの少なくとも一部を実質的に除去するものとしたため、表示デバイスの設計上導通すべき箇所以外での不必要な導通（ショート）を防止することが可能であり、表示画素欠陥の発生を防止することができる。
従って、画素欠陥の無い表示デバイスを製造することが可能になる。
本発明の表示デバイス製造方法の実施形態における製造工程の途中の表示デバイス用基板ＰＬ１上に、画素電極Ｄ１１〜４３を形成した状態を表わす図である。 図１に示した表示デバイス用基板ＰＬ１の上に、さらに信号線Ａ０１〜０３、及び画素電極周縁部Ｃ１１〜４３を形成した状態を表わす図である。 図２に示した表示デバイス用基板ＰＬ１の上に、さらに能動素子材料ＳＲ０等を分布させた状態を表わす図である。 図３に示した表示デバイス用基板ＰＬ１に所定の処理を行なった後、さらに所望能動素子材料を制御する制御電極Ｂ１１〜４３と、非所望能動素子材料の導電性を除去するための遮断電極Ｅ０２，Ｅ０３を形成した状態を表わす図である。 図４に示した表示デバイス用基板ＰＬ１上に選択線Ｂ１０〜４０を形成した状態を表わす図である。 図３に示した状態の表示デバイス用基板ＰＬ１の、能動素子材料ＳＲ０近傍の拡大断面図である。 図６に示した状態の表示デバイス用基板ＰＬ１に、フォトレジストＮＰＲを塗布し、露光光Ｅｘｐ１を照射中の状態を表わす図である。 図７に示した状態の表示デバイス用基板ＰＬ１を現像し、エッチングを行なった状態を表わす図である。 図８に示した状態の表示デバイス用基板ＰＬ１に、上層画素電極周縁部Ｃ１２０，Ｃ１３０、上層信号線Ａ０２０，Ａ０３０を形成した状態を表わす図である。 図９に示した状態の表示デバイス用基板ＰＬ１から、フォトレジストＮＰＲを除去した状態を表わす図である。 図１０に示した状態の表示デバイス用基板ＰＬ１に、遮光部材Ｓ１２，Ｓ１３と保護膜ＣＣを形成した状態を表わす図である。 図１１に示した状態の表示デバイス用基板ＰＬ１に、フォトレジストＰＰＲを塗布し、露光光Ｅｘｐ２を照射中の状態を表わす図である。 図１２に示した状態の表示デバイス用基板ＰＬ１を現像し、エッチングを行なった状態を表わす図である。 図１３に示した状態の表示デバイス用基板ＰＬ１に、制御電極Ｂ１２，Ｂ１３と、遮断電極Ｅ０３を形成した状態を表わす図である。 図１４に示した状態の表示デバイス用基板ＰＬ１から、保護膜ＣＣを除去した状態を表わす図である。 本発明の表示デバイス製造方法の実施形態における液晶表示デバイスの製造方法を表わす図である。 本発明の表示デバイス製造方法の実施形態におけるエレクトロクロミック表示デバイスの製造方法を表わす図である。 本発明の表示デバイス製造方法の実施形態におけるエレクトロクロミック表示デバイス、電界析出型表示デバイス及び電気泳動型表示デバイスの製造方法を表わす図である。 本発明の実施形態の表示デバイスに駆動回路を形成する方法の一例を表わす図である。
符号の説明
ＰＬ１…基板、Ｄ１１〜４３…画素電極、Ａ０１〜０３…信号線、Ｃ１１〜４３…画素電極周縁部、ＳＲ０〜４…能動素子材料、Ｂ１１〜４３…制御電極、Ｅ０２，０３…遮断電極、Ｂ１０〜Ｂ４０…選択線、ＰＬ２…対向基板
以下、本発明の好ましい実施形態の一例につき図面を参照して説明する。本例は、本発明を透過型の液晶ディスプレイの製造に適用したものであり、以下、製造工程順に従って説明する。ただし、以下に示す製造工程順は一例であって、必要に応じてその順序を入れ替えても構わない。
始めに、図１に示すように、液晶ディスプレイ等の表示デバイスを構成する透明な基板ＰＬ１上に透明な画素電極Ｄ１１，Ｄ１２，Ｄ１３，Ｄ２１，Ｄ２２，Ｄ２３，Ｄ３１，Ｄ３２，Ｄ３３，Ｄ４１，Ｄ４２，Ｄ４３を形成する。これらの画素電極Ｄ１１〜Ｄ４３は、基板ＰＬ１上に直交する２次元格子状に配列される。なお、以下の説明および図面の簡単な説明の欄においては、便宜上、画素電極Ｄ１１〜Ｄ４３の符号は「Ｄ１１〜４３」と表し、他の部材の符号についても同様に表現する。
透明な基板ＰＬ１は、例えばガラス基板であるが、後の工程で形成するトランジスタ等の誤動作を防止するために、ナトリウム等のアルカリ金属を含まない無アルカリガラスが好ましい。
また、透明な基板ＰＬ１としては、アクリル樹脂、ポリエチレンテレフタラート等のポリエステル系樹脂、またはポリエチレン等の、可撓性を有する有機材料からなる透明樹脂を使用しても良い。
また、透明な画素電極Ｄ１１〜４３としては、ＩＴＯ（酸化インジウム・スズ）、酸化スズ等の金属酸化物や、導電性プラスチックを使用する。
画素電極Ｄ１１〜４３は、始めに基板ＰＬ１上の全面に上記透明電極材料を形成し、露光とエッチングを含むリソグラフィ工程により上記の配列に形成することもできる。
一方、例えばインクジェット等の印刷技術により、所望の領域にのみ上記透明電極材料を形成することもできる。
なお、当然ながら実際の表示デバイスでは、画素電極の数は、図１に示した画素電極Ｄ１１〜４３の数より圧倒的に多くなるが、ここでは説明の便宜上図１に示した配列を想定して説明する。
続いて、図２に示す信号線Ａ０１，Ａ０２，Ａ０３を形成する工程を行なう。なお、図２に示した如く、本例においては、信号線Ａ０１〜０３の形成に併せて、上記画素電極Ｄ１１〜４３の縁に、信号線Ａ０１〜０３と同一の配線材料を用いて画素電極周縁部Ｃ１１，Ｃ１２，Ｃ１３，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ３１，Ｃ３２，Ｃ３３，Ｃ４１，Ｃ４２，Ｃ４３を形成するものとしている。各画素電極周縁部Ｃ１１〜４３は、画素電極Ｄ１１〜４３のうちの、それぞれ添字の数字が一致するものの周縁に沿って形成されるものである。
信号線Ａ０１〜０３は、図中上下方向に電気信号を伝達する配線であり、かつ、各信号線Ａ０１〜０３は、各画素電極周縁部Ｃ１１〜４３のうち対応する画素電極周縁部を取り囲むように配置される。すなわち、図２に示した如く、例えば信号線Ａ０１は、画素電極周縁部Ｄ１１，Ｄ２１，Ｄ３１，Ｄ４１を取り囲んで配置される。
信号線Ａ０１〜０３は、画素電極周縁部Ｃ１１〜４３と同一の形成工程で形成される。この形成工程も、始めに基板ＰＬ１の前面に亘って配線材料を形成し、リソグラフィ工程によって所望の形状部分のみを残してそれ以外を除去するとしても良く、インクジェット技術等により、所望の部分にのみ配線材料を形成するとしても良い。
信号線Ａ０１〜０３および画素電極周縁部Ｃ１１〜４３の材料は、これらをリソグラフィ工程で形成するのであればアルミニウム等の金属が適し、インクジェット技術で形成するのであれば、導電性プラスチックや金属微粉末を添加した有機溶媒が適する。
信号線Ａ０１〜０３と、画素電極周縁部Ｃ１１〜４３及び画素電極Ｄ１１〜４３とは絶縁して配置されるべきものである。すなわち、信号線Ａ０１〜０３と画素電極周縁部Ｃ１１〜４３とは、重なりあってあるいは接触して配置されてはならず、また信号線Ａ０１〜０３と画素電極Ｄ１１〜４３とは、重なりあってあるいは接触して配置されてはならない。
本例においては、信号線Ａ０１〜０３と画素電極周縁部Ｃ１１〜４３を同一の形成工程で形成することにより、両パターン間の間隔を正確に制御することが可能になる。従って、信号線Ａ０１〜０３と画素電極周縁部Ｃ１１〜４３が接触し導通する恐れはない。
ただし、信号線Ａ０１〜０３と画素電極Ｄ１１〜４３は別の工程で形成されるため、両工程間でのパターン形成の位置合せが重要になる。そこで、パターン形成に使用するリソグラフィー装置（露光装置）や、インクジェット印刷装置には位置合せ機構が必要である。
上記の如く、画素電極Ｄ１１〜４３、画素電極周縁部Ｃ１１〜４３、信号線Ａ０１〜０３が形成された基板ＰＬ１上に、図３に示す如く、本発明の特徴である能動素子材料ＳＲ０，ＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４等を分布させる。能動素子材料ＳＲ０等は、図中黒い棒状に示した如く細長い棒状の形状をしており、その長さは５から１００μｍ程度である。その断面形状は、基本的にはどのような形状でも良いが、例えば円形、四角形、六角形等であり、その太さは直径または最大の対角線長として、５０ｎｍから３μｍ程度である。
能動素子材料ＳＲ０等は、画素電極Ｄ１１〜４３、画素電極周縁部Ｃ１１〜４３、信号線Ａ０１〜０３が形成された基板ＰＬ１上に、概ねランダムに分布するように配置される。その配置方法としては、例えば、微粉末である能動素子材料ＳＲ０等を基板ＰＬ１上に振り掛ける方法を採用することもでき、あるいは、微粉末である能動素子材料ＳＲ０等を有機溶媒等を媒介として、基板ＰＬ１上に噴霧して配置しても良い。または微粉末である能動素子材料ＳＲ０等を混ぜた有機溶媒等を基板ＰＬ１上にスピンコートして配置しても良い。
これらの能動素子材料ＳＲ０等は、画素電極周縁部Ｃ１１〜４３及び画素電極Ｄ１１〜４３と信号線Ａ０１〜０３のうちの所定の１つとの間の導電性を制御するトランジスタ等として機能させることを目的として、基板ＰＬ１上に配置されるものである。
しかしながら、上記いずれの方法を採用しても、能動素子材料ＳＲ０等のそれぞれを、基板ＰＬ１上の所望の場所に正確に配置することは困難であり、その配置位置はランダムとならざるを得ない。
そのため、例えば図３中で、上記の望ましい位置である信号線Ａ０３と画素電極周辺部Ｃ４３の双方に跨って配置される能動素子材料（以下「所望能動素子材料」という）ＳＲ２も存在する一方で、画素電極Ｄ４２上に配置された能動素子材料ＳＲ３や、隣接して形成されている信号線Ａ０１と信号線Ａ０２の双方に跨って配置された能動素子材料ＳＲ４や、隣接して形成されている信号線Ａ０２と信号線Ａ０３の双方に跨って配置された能動素子材料ＳＲ０の様に、上記の望ましい位置以外に配置された能動素子材料も存在する。
ただし、上記能動素子材料ＳＲ０は、部分的には上記の望ましい位置である信号線Ａ０３と画素電極周辺部Ｃ１３の双方に跨って配置される所望能動素子材料でもある。また、上記能動素子材料ＳＲ４は、部分的には、それぞれ上記の望ましい位置である信号線Ａ０１と画素電極周辺部Ｃ４１の双方に跨って、および信号線Ａ０２と画素電極周辺部Ｃ４２の双方に跨って配置される所望能動素子材料でもある。
そこで、能動素子材料ＳＲ０〜４等のうち、上記所望能動素子材料に該当しないもの、及び該当しない部分をもって、非所望能動素子材料と呼ぶことにする。
以下の製造工程については、図３中の能動素子材料ＳＲ０近傍での基板ＰＬ１の断面図を示す図６から図１６を併用して説明する。
図６は、図３に示した状態である、能動素子材料ＳＲ０等が基板ＰＬ１上に分布された状態での断面図を表わす。図３に示した通り、能動素子材料ＳＲ０は、信号線Ａ０３と画素電極周辺部Ｃ１３との間に跨って配置され、この部分は所望能動素子材料となるとともに、信号線Ａ０３と信号線Ａ０２との間にも跨って配置されるため、この部分は非所望能動素子材料となっている。
なお、本例では能動素子材料ＳＲ０として、棒状のシリコン単結晶を使用するが、その表面は、絶縁膜ＯＸである酸化シリコンの膜（シリコン酸化膜）で覆われているものとする。ただし、能動素子材料ＳＲ０の材料はこれに限定されるものではなく、他の半導体単結晶や多結晶、あるいは非晶質の半導体材料を使用しても良い。そして、能動素子材料ＳＲ０を基板ＰＬ１上に分布させるに際して、その表面に上記絶縁膜が形成されている必要は必ずしも無く、基板ＰＬ１への分布後にその表面を酸化または窒化等して絶縁膜を形成しても良い。
続いて図７に示した如く、図３及び図６に示した状態の基板ＰＬ１上に、スプレイ噴霧またはスピンコートにより、ネガ型のフォトレジストＮＰＲを形成する。この状態で基板ＰＬ１の裏面から、一様な強度分布を持つ露光光Ｅｘｐ１を照射し、フォトレジストＮＰＲを露光する。基板上に形成されている上記のアルミニウムまたは導電性プラスチック等からなる信号線Ａ０２，Ａ０３及び画素電極周縁部Ｃ１２，Ｃ１３は、露光光Ｅｘｐ１に対して吸収性を有するため、露光光Ｅｘｐ１を減光する。そのため、図中の当該部分の上方ではフォトレジストＮＰＲは感光せず、現像により、当該部分のネガ型のフォトレジストＮＰＲは現像液に溶解して除去される。
従って、現像後には、信号線Ａ０２，Ａ０３及び画素電極周縁部Ｃ１２，Ｃ１３に対応する部分ではフォトレジストＮＰＲは除去され、他の部分ではフォトレジストＮＰＲが残存する。このとき、能動素子材料ＳＲ０も遮光作用を有するとも思えるが、能動素子材料ＳＲ０の径が５０ｎｍから１μｍ程度であれば、露光光Ｅｘｐ１の波長（３００〜５００ｎｍ程度）と比較できる程度に細いため、格段の遮光作用は有しない。ただし、能動素子材料ＳＲ０の径が１μｍ程度以上である場合には、多少の遮光作用を有するため、上記露光光Ｅｘｐ１による露光量（積算される露光エネルギー）を多めに設定して、その周辺の露光部からの光の回り込みや、フォトレジストＮＰＲ中の感光された物質の拡散等により、能動素子材料ＳＲ０の上方についてもフォトレジストＮＰＲを実質的に感光させることが望ましい。
この状態で、基板ＰＬ１上の表面（図中上面）を、希薄なフッ酸またはフッ素イオンを含む水溶液でエッチングすると、フォトレジストＮＰＲが剥離されている信号線Ａ０２，Ａ０３及び画素電極周縁部Ｃ１２，Ｃ１３に対応する部分では、能動素子材料ＳＲ０表面の絶縁膜である酸化シリコンが溶解されて除去され、図８に示した如く、その内部のシリコン単結晶が露出する。
なお、以上の工程では、基板ＰＬ１上に形成されたパターンである信号線Ａ０２，Ａ０３及び画素電極周縁部Ｃ１２，Ｃ１３をマスクとして裏面から露光を行ない、フォトレジストＮＰＲを露光・パターニングするとしたが、これを通常のリソグラフィー工程で置き換えることも勿論可能である。すなわち、信号線Ａ０２，Ａ０３及び画素電極周縁部Ｃ１２，Ｃ１３の形状に概ね対応するパターンを所定のフォトマスク上に形成し、このパターンを露光装置を使用してフォトレジストＮＰＲ上に露光転写して形成することもできる。この場合には、マスクパターンのネガ・ポジ反転（明部と暗部の反転）により、フォトレジストＮＰＲとして、ポジ型フォトレジストを使用することも可能である。
ただし、上記の如く基板ＰＬ１上に既存のパターンをマスクとして裏面から露光を行なう方法の方が、安価に所望のパターンを形成することができる点で優れている。
一方、通常のリソグラフィー工程を使用する方法は、より微細なパターンを形成できる点で優れている。
また、上記の酸化シリコン膜のエッチングについても、上記のフッ酸等によるウエットエッチングのみでなく、フッ素系ガスによるドライエッチングを用いることもできる。この場合にも、上記ウエットエッチングの利点は安価であることであり、一方、ドライエッチングを採用する利点は、より微細なパターンにも適用可能なことである。
続いて、先の露光・現像工程により形成されたフォトレジストＮＰＲの剥離部分に、電気メッキまたは無電解メッキにより、上層信号配線Ａ０２０，Ａ０３０及び上層画素電極周縁部Ｃ１２０，Ｃ１３０を形成する。上記製造工程より明らかなように、この上層信号配線Ａ０２０，Ａ０３０は、信号配線Ａ０２，Ａ０３上にその形状に倣って形成される。また、上層画素電極周縁部Ｃ１２０，Ｃ１３０も、画素電極周縁部Ｃ１２，Ｃ１３の形状に倣って形成される。
なお、図９では、上層信号配線Ａ０２０，Ａ０３０と信号配線Ａ０２，Ａ０３は、それぞれ導通していないようにも見えるが、能動素子材料ＳＲ０部分以外、すなわち紙面に対して手前及び奥側では、もちろん、それぞれ導通している。上層画素電極周縁部Ｃ１３０と画素電極周縁部Ｃ１３との関係も同様である。
従って、信号配線Ａ０３を介して伝達されてくる電気信号である表示情報は、上層信号配線Ａ０３０を介して能動素子材料ＳＲ０に伝達され、そこから上層画素電極周縁部Ｃ１３０と画素電極周縁部Ｃ１３を介して画素電極Ｄ１３に伝達されることになる。
続いて、有機溶媒等を用いて、基板ＰＬ１上からフォトレジストＮＰＲを除去する。フォトレジストＮＰＲを除去した状態を図１０に示す。
なお、上層信号配線Ａ０３０と能動素子材料ＳＲ０、および上層画素電極周縁部Ｃ１３０と能動素子材料ＳＲ０との間は、上記の電気メッキまたは無電解メッキのみでは良好な導通性が得られない場合がある。そこで、フォトレジストＮＰＲを除去した後に、例えばレーザアニール等を行ない、上記導通性を改善することもできる。
次に、図１１に示す如く、画素電極Ｄ１２，Ｄ１３等の上に遮光材料Ｓ１２，Ｓ１３を形成した後に、基板ＰＬ１上に絶縁性の保護膜ＣＣを形成する。遮光材料Ｓ１２，Ｓ１３は例えばインクジェット印刷機で形成するが、スプレイ塗布やスピンコートにより全面に形成し、リソグラフィー工程により所望の部分以外を除去することにより形成しても良い。保護膜ＣＣはスプレイ塗布やスピンコートにより基板ＰＬ１上の全面に形成する。
続いて、図１２に示す如く、その基板ＰＬ１の表面にポジ型フォトレジストＰＰＲを、スプレイ塗布やスピンコートにより塗布する。そして、基板ＰＬ１の裏面から、一様な強度分布を持つ露光光Ｅｘｐ２を照射し、ポジ型フォトレジストＰＰＲを感光させる。
この露光工程においても、基板上に形成された信号線Ａ０２，Ａ０３、画素電極周縁部Ｃ１２，Ｃ１３及び画素電極Ｄ１２，Ｄ１３上に形成された遮光材料Ｓ１２，Ｓ１３は、露光光Ｅｘｐ２に対して吸収性を有するため、露光光Ｅｘｐ２を減光する。そのため、図中の当該部分の上方ではフォトレジストＰＰＲは感光せず、現像後も当該部分のポジ型のフォトレジストＰＰＲは現像液に除去されない。
従って、現像後にフォトレジストＰＰＲをマスクとして保護膜ＣＣのエッチングを行なうと、図１３に示す如く、基板上に形成された信号線Ａ０２，Ａ０３、画素電極周縁部Ｃ１２，Ｃ１３及び遮光材料Ｓ１２，Ｓ１３に対応する位置では保護膜ＣＣが残り、その他の部分では、保護膜ＣＣを除去することができる。このとき、フォトレジストＰＰＲが除去された部分では、能動素子材料ＳＲ０は露出する。
なお、この露光工程も、基板ＰＬ１の裏面からの一様露光に限定されるものではなく、基板上に形成された信号線Ａ０２，Ａ０３、画素電極周縁部Ｃ１２，Ｃ１３及び遮光材料Ｓ１２，Ｓ１３に対応する形状の遮光パターンを有するフォトマスクを形成し、それを通常のリソグラフィ工程によりフォトレジストＰＰＲ上に転写するものとしても良い。
また、保護膜ＣＣのエッチングは、ウエットエッチングを使用することもでき、ドライエッチングを使用することもできる。
次に、図１４に示す如く、フォトレジストＰＰＲを除去した部分に、制御電極Ｂ１２，Ｂ１３と、遮断電極Ｅ０３を形成する。これらの電極の材料は、例えばアルミニウム等の金属を無電解メッキ等のメッキにより形成する。また、金属を蒸着またはスパッタリングにより形成することも可能である。
なお、フォトレジストＰＰＲを除去した部分への選択的な形成が難しい場合には、保護膜ＣＣ上にも電極材料が形成されることになるので、電極材料の形成後に酸等によるエッチングにより、保護膜ＣＣ上に形成される電極材料を除去する。なお、この電極材料の除去工程にＣＭＰ（Chemical Mechanical Polishing）を適用することも可能である。
以上の様にして、フォトレジストＰＰＲを除去した部分への制御電極Ｂ１２，Ｂ１３、遮断電極Ｅ０３の形成が完了した後、保護膜ＣＣ及び遮光材料Ｓ１２，Ｓ１３をエッチング等により除去する。除去後の状態を、図１５に示す。
ここで、制御電極Ｂ１３は、能動素子材料ＳＲ０及びその表面に形成される絶縁膜ＯＸを取り囲むように形成される。そして、これにより、能動素子材料ＳＲ０は制御電極Ｂ１３をゲートとして、信号線Ａ０３及び画素電極周縁部Ｃ１３をソース・ドレインとする電界効果型トランジスタＴＲとして形成される。すなわち、制御電極Ｂ１３に印加する電圧（電位）により、信号線Ａ０３と画素電極周縁部Ｃ１３との導電性を制御することが可能となる。
ところで、能動素子材料ＳＲ０を良好な電界効果型トランジスタＴＲとして作動させるためには、能動素子材料ＳＲ０の少なくとも一部に、シリコン単結晶からなる能動素子材料ＳＲ０をｎ型またはｐ型の半導体ならしめるドーパント（不純物）を所定の条件の下で添加（ドープ）する必要がある。しかしながら、シリコン単結晶に対して、所定のドーパントを良好な電気的特性を発揮させるべくドープするには、例えば４５０℃程度での熱処理が必要である。
しかし、本発明は、表示デバイスの製造方法において、その基板ＰＬ１に対して高温プロセスを行なわないことを特徴の１つとしているため、このような高温プロセスを伴うドーププロセスは、できれば採用しないほうが好ましい。
そこで、能動素子材料ＳＲ０としては、基板ＰＬ１への分布前に概一様にドーパントがドープされており、一様にｎ型またはｐ型の半導体となっているものを使用することが望ましい。この場合、能動素子材料ＳＲ０が形成する電界効果型トランジスタＴＲのソースとドレインに相当する信号線Ａ０３と画素電極周縁部Ｃ１３の間は、通常状態では電導性を有することになるが、ゲートである制御電極Ｂ１３に所定の電圧（電位）を印加することにより、導電性を遮断することが可能となる。すなわち、能動素子材料ＳＲ０がｎ型半導体であれば負の電圧を、能動素子材料ＳＲ０がｐ型半導体であれば正の電圧を印加することにより、制御電極Ｂ１３への印加電圧に応じて、信号線Ａ０３と画素電極周縁部Ｃ１３の間の導電性を制御することが可能となり、能動素子材料ＳＲ０の図中中央部分である所望能動素子材料部分を導電性を制御する制御素子とすることができる。
なお、上記の通り及び図１５からも明らかな通り、能動素子材料ＳＲ０のうちの上記の所望能動素子材料部分以外の図中左端部分（非所望能動素子材料部分）は、２つの信号線Ａ０２と信号線Ａ０３の間にも跨って配置されており、上記プロセスにより、信号線Ａ０２と信号線Ａ０３をソース・ドレインとし、遮断電極Ｅ０３をゲートとする電界効果型トランジスタが形成される。能動素子材料ＳＲ０は上述の通り、一様なｎ型またはｐ型の半導体であることが望ましいため、遮断電極Ｅ０３に所定の電圧を印加しない限り、信号線Ａ０２と信号線Ａ０３は能動素子材料ＳＲ０の非所望能動素子材料部分によって、導通することになる。
この導通は、各表示画素（表示素子）に本来表示されるべきでない信号が混信して伝達される原因となり、製造される表示デバイスの品質を劣化させる。
そこで、本例においては、遮断電極Ｅ０３に所定の電圧を印加して、両信号線Ａ０２，Ａ０３間の導通性を実質的に除去するものとしている。所定の電圧とは、能動素子材料ＳＲ０がｎ型半導体であれば負の電圧であり、能動素子材料ＳＲ０がｐ型半導体であれば正の電圧である。
これにより、能動素子材料ＳＲ０により生じる本来不要な導通を除去することが可能となり、表示デバイスの品質劣化を防止することができる。
図４は、図１５に断面図で示した状態の基板ＰＬ１を表わす上面図である。当然ながら基板ＰＬ１上には上述した以外にも、各画素電極Ｄ１１〜４３に対応して多数の制御電極Ｂ１１〜Ｂ４３や遮断電極Ｅ０２，Ｅ０３が形成されている。また、遮断電極Ｅ０２，Ｅ０３の上端部及び下端部には、遮断電極Ｅ０２，Ｅ０３と後述する駆動回路との接続を容易にするための接続電極Ｅ１２，Ｅ１３，Ｅ２２，Ｅ２３も形成されている。
また、能動素子材料ＳＲ１，ＳＲ２等も、そのうち信号線Ａ０１〜０３と画素電極周縁部Ｃ１１〜４３を跨いで配置される部分（所望能動素子材料）については制御電極Ｂ１１〜Ｂ４３をゲートとする電界効果型トランジスタである制御素子として加工されており、信号線Ａ０１〜０３のうちの複数のものを跨いで配置される部分（非所望能動素子材料）については、遮断電極Ｅ０２，Ｅ０３をゲートとする電界効果型トランジスタとして加工されており、両信号線間の導電性が実質的に除去されるようになっている。
続いて、図５に示す如く、図４に示した基板ＰＬ１の上に、選択線Ｂ１０，Ｂ２０，Ｂ３０，Ｂ４０を形成する。このうち、選択線Ｂ１０は、制御電極Ｂ１１〜Ｂ４３のうちの制御電極Ｂ１１，Ｂ１２，Ｂ１３と電気的に接合し、他の信号線Ａ０１〜０３や遮断電極Ｅ０２，Ｅ０３とは電気的に絶縁して形成される。他の選択線Ｂ２０〜４０についても同様に、制御電極Ｂ２１〜Ｂ４３のうちの各選択線Ｂ２０〜４０の直下に配置されるものとのみ電気的に接合し、他の信号線Ａ０１〜０３や遮断電極Ｅ０２，Ｅ０３とは電気的に絶縁して形成される。
これにより、例えば能動素子材料ＳＲ０がｎ型半導体であれば、選択線Ｂ１０にのみ正または０の電圧を印加し、他の選択線Ｂ２０〜４０には負の電圧を印加することにより、選択線Ｂ１０に係る制御電極Ｂ１１〜１３にのみ正または０の電圧を印加し、他の選択線Ｂ２０〜４０に係る制御電極Ｂ２１〜４３には負の電圧を印加することができる。この結果、制御電極Ｂ１１〜１３により制御される能動素子材料ＳＲ０の中央部等）からなる制御素子のみに導電性を持たせ、他の選択線Ｂ２０〜４０に係る制御素子（能動素子材料ＳＲ２等からなる制御素子）の導電性を遮断することが可能となる。
そして、この状態で、信号線Ａ０１〜０３を介して所定の表示情報（電気信号）を伝送することで、それぞれの信号線Ａ０１，Ａ０２，Ａ０３に対応する画素電極Ｄ１１，Ｄ１２，Ｄ１３にのみ、上記表示情報を伝送することが可能となる。
また、正または０の電圧を印加する選択線を順次変更しつつ、信号線Ａ０１〜０３を介して伝送する表示情報をそれに同期して変更することにより、基板ＰＬ１上の全ての画素電極Ｄ１１〜４３に順次表示情報を伝送することが可能となる。
以上の工程により、上記１枚の基板上に形成する信号線Ａ０１〜０３、選択線Ｂ１０〜４０、画素電極Ｄ１１〜４３、画素電極周縁部Ｃ１１〜４３、制御電極Ｂ１１〜Ｂ４３、遮断電極Ｅ０２，Ｅ０３、能動素子材料及び制御素子ＳＲ０等の製造工程は完了する。
なお、これらの製造工程の順序は、上記の実施形態に限定されるものではなく、他の順序により形成しても構わないことは言うまでもない。また、上記実施形態では、信号線Ａ０１〜０３と画素電極周縁部Ｃ１１〜４３は同一の形成工程で形成するものとしたが、これを別々の工程で形成することもできる。
また、上記実施形態では、能動素子材料ＳＲ０等のうち、所望能動素子材料に相当する部分を制御素子とする工程と、非所望能動素子材料に相当する部分の導電性を実質的に除去する工程についても同一の形成工程で形成するものとしたが、これを別々の工程で形成することもできる。
そして、非所望能動素子材料に相当する部分の導電性を実質的に除去する工程は、例えば、能動素子材料ＳＲ０等のうちの非所望能動素子材料に該当するもの、および該当する部分を、実際に除去することによっても行なうこともできる。これは、例えば、図３に示した如く基板ＰＬ１上に能動素子材料ＳＲ０等を分布させた後、リソグラフィフ工程により所望能動素子材料に相当する位置、すなわち信号線Ａ０１〜０３上と、画素電極周縁部Ｃ１１〜４３上と、それらの間に挟まれる部分にのみ保護膜を形成し、この保護膜が形成されていない部分に分布する能動素子材料（能動素子材料ＳＲ０の左端部や能動素子材料ＳＲ３等）をエッチングにより除去することにより行なうことができる。
なお、このようにして非所望能動素子材料を実際に除去した場合には、上記の遮断電極Ｅ０２，Ｅ０３は形成が不要になる。
ところで、上記実施形態では信号線Ａ０１〜０３および画素電極周縁部Ｃ１１〜４３は、画素電極Ｄ１１〜４３の外周を取り巻くように配置されるものとしたが、これは、このように画素電極Ｄ１１〜４３の外周の全てを取り巻くように配置することにより、画素電極周縁部Ｃ１１〜４３と、信号線Ａ０１〜０３のうちこれに近接する部分の長さを増大させることができるため、能動素子材料ＳＲ０等を、確実に所望の信号線Ａ０１〜０３と画素電極周縁部Ｃ１１〜４３との間に分布させるために有効だからである。
しかし、信号線Ａ０１〜０３および画素電極周縁部Ｃ１１〜４３の配置形状は、これに限定されるものではない。すなわち、画素電極周縁部Ｃ１１〜４３は、画素電極Ｄ１１〜４３のうちの左端の辺部にのみ形成し、これに合わせて信号線Ａ０１〜０３も各画素電極Ｄ１１〜４３に近接し、上下方向に延びる単純な線形状（棒形状）とすることもできる。
この場合には、能動素子材料ＳＲ０等が配置され、その後の加工により制御素子となる確率は、上記の様に画素電極Ｄ１１〜４３の周囲を取り囲んで画素電極周縁部Ｃ１１〜４３及び信号線Ａ０１〜０３が形成される場合の約１／４となる。
この結果、信号線Ａ０１〜０３から各画素電極Ｄ１１〜４３に表示情報を伝送する際の電気抵抗も概ね４倍となるが、表示デバイスの総合的な性能に鑑みて上記抵抗値の増大が許容されるのであれば、画素電極周縁部Ｃ１１〜４３を例えば画素電極Ｄ１１〜４３のうちの左端にのみ配置する構成も採用することができる。
なお、この場合には、能動素子材料ＳＲ０等により、画素電極周縁部Ｃ１１〜４３または画素電極Ｄ１１〜４３の図３等の紙面中の上下方向に導通する恐れが生じる。そこで、画素電極周縁部Ｃ１１〜４３及び画素電極Ｄ１１〜４３の上下方向の間に、上記の遮断電極Ｅ０２，Ｅ０３の如き遮断電極を形成して、能動素子材料ＳＲ０等の導電性を実質的に除去するか、上記の非所望能動素子材料を除去するリソグラフィ工程において、この部分に分布する能動素子材料を除去することが望ましい。
続いて、本実施形態における表示素子の形成方法について説明する。
図１６は、図５に示した１枚の基板上に形成する信号線Ａ０１〜０３、選択線Ｂ１０〜４０、画素電極Ｄ１１〜４３、画素電極周縁部Ｃ１１〜４３、制御電極Ｂ１１〜４３、遮断電極Ｅ０２，Ｅ０３、能動素子材料及び制御素子ＳＲ０等の製造工程が完了した基板ＰＬ１を用いて、液晶表示デバイスを形成する場合の例を表わす。
なお、図１６は、画素電極１３近傍での拡大断面を表わす図である。
基板ＰＬ１上の電解効果型トランジスタＴＲ，ＴＲ２部分に保護膜を形成したのち、一様な対向電極ＤＣを形成した対向基板ＰＬ２を、基板ＰＬ１に対して所定の間隔をもって対向配置する。そして、両基板の間に液晶材料を封入する。
この場合、１つの画素電極Ｄ１３に対応する表示素子は、画素電極Ｄ１３と対向電極ＤＣと、その間に挟まれる液晶材料ＬＣを主体として構成される。
なお、この液晶表示デバイスを透過型とする場合には、当然ながら両基板ＰＬ１，ＰＬ２は、透過性の材料を使用する。また、基板ＰＬ２上に対向電極ＤＣもＩＴＯ等の透明電極で形成する。そして、基板ＰＬ１よりも下方及びＰＬ２よりも上方にそれぞれ偏光板または偏光膜を形成し、透過型液晶表示素子ＬＣ１３が完成する。そして、同様にして、他の画素電極Ｄ１１〜４３に対応する位置にも、透過型液晶表示素子が完成する。
そして、上記の如き画素電極Ｄ１１〜４３への選択的な表示情報（電気信号）の伝送により、所定の画素電極Ｄ１１〜４３に対応する液晶表示素子ＬＣ１３を、所定の透過率（明るさ）等で表示させることが可能となる。
また、必要に応じて、基板ＰＬ１または対向基板ＰＬ２上にカラーフィルタを形成し、カラー表示可能な液晶表示デバイスとすることもできる。
なお、図１６において、例えば対向電極ＤＣを高反射率の金属膜等にすることにより、光が基板ＰＬ１側から入射し、かつ基板ＰＬ１側に射出する反射型液晶表示デバイスとすることもできる。また、画素電極Ｄ１１〜４３を高反射率の金属膜等にすることにより、光が対向基板ＰＬ２側から入射し、かつ対向基板ＰＬ２側に射出する反射型液晶表示デバイスとすることもできる。
次に、図１７、図１８を用いて、エレクトロクロミック表示素子を形成する方法について説明する。
図１７は、図５に示した１枚の基板上に形成する信号線Ａ０１〜０３、選択線Ｂ１０〜４０、画素電極Ｄ１１〜４３、画素電極周縁部Ｃ１１〜４３、制御電極Ｂ１１〜Ｂ４３、遮断電極Ｅ０２，Ｅ０３、能動素子材料及び制御素子ＳＲ０等の製造工程が完了した基板ＰＬ１上に、例えばアルミニウム等の金属からなる高反射率の反射膜ＭＲを形成し、その上に酸化アンチモン（Ｓｂ2 Ｏ5 ）等の電解質ＥＳを形成し、その上に酸化タングステン（ＷＯ3 ）等のエレクトロクロミック材料ＥＣを形成し、そのうえにフォトレジストＰＲ２を塗布した状態を表わす。なお、図１７についても、画素電極Ｄ１３近傍についての拡大断面図である。
これにリソグラフィ工程により、所定の強度分布を有する露光光Ｅｘｐ３を照射し、画素電極Ｄ１１〜４３に対応する部分、正確にはそれを多少拡大した部分について、フォトレジストＰＲ２を残存させ、他の部分のフォトレジストＰＲ２除去する。その後、このフォトレジストＰＲ２をマスクとして、エレクトロクロミック材料ＥＣ、電解質ＥＳ、反射膜ＭＲをエッチングする。そして、エッチングにより除去した部分に絶縁部材ＦＳ１，ＦＳ２を埋め込んだ後、透明電極ＤＣの形成された対向基板ＰＬ２を基板ＰＬ１上に配置する。
これにより、反射型のエレクトロクロミック表示素子ＥＣ１３等が完成し、画素電極Ｄ１１〜４３への選択的な表示情報（電気信号）の伝送により、所定の画素電極Ｄ１１〜４３に対応するエレクトロクロミック素子ＥＣ１３を、所定の反射率（明るさ）等で表示させることが可能となる。
なお、エレクトロクロミック表示素子も液晶表示素子と同様に透過型で使用することができるので、上記の高反射率の反射膜ＭＲの代わりに透明な電極を採用するか、あるいは、これを用いず透明画素電極Ｄ１１〜４３自体を表示素子の電極とすることで、透過型のエレクトロクロミック表示デバイスを製造することもできる。
次に、電解析出型表示素子及び電気泳動形表示素子の形成方法について説明する。
以下、図１８を用いて説明するが、図１８の構成要素のそれぞれが表わすものは、上記のエレクトロクロミック表示デバイスでの実施形態とは、異なるものである。
本発明の表示デバイスにおける表示素子を、電解析出型表示素子とする場合には、図１８中の高反射率の反射膜ＭＲは銀（Ａｇ）で形成する。そして、対向基板ＰＬ２上に透明電極ＤＣを形成し、さらに透明電極ＥＣを形成する。ただし、透明電極ＥＣは場合によっては省略することも可能である。本例においては、反射膜ＭＲをパターニングして生じた空隙ＦＳ１，ＦＳ２には、絶縁物を充填する必要はない。
そして、基板ＰＬ１と対向基板ＰＬ２を近接して配置し、その間ＥＳ、及び上記空隙ＦＳ１，ＦＳ２に銀イオンを含む溶液を封入する。これにより、電解析出型表示素子ＥＣ１３が完成する。
信号線Ａ０３を介して、画素電極Ｄ１３に正の電荷を注入すると、反射膜ＭＲからは銀が銀イオンとなって溶液にＥＳ、ＦＳ１、ＦＳ２に解け出し、一方、対向する透明電極ＥＣ上には、銀イオンが銀となって析出する。そして透明電極ＥＣ上に析出した銀により、透明電極ＥＣの透明性が低下し、電解析出型表示素子ＥＣ１３の反射率が低下する。
一方、信号線Ａ０３を介して、画素電極Ｄ１３に負の電荷を注入すると、透明電極ＥＣ上に析出していた銀は、再び銀イオンとなって溶液にＥＳ、ＦＳ１、ＦＳ２に解け出し、一方、反射膜ＭＲには銀イオンが銀となって析出する。これにより透明電極ＥＣ上に析出していた銀が減少し、透明電極ＥＣの透明性が回復し、電解析出型表示素子ＥＣ１３の反射率が向上する。
このような電解析出型表示素子ＥＣ１３の反射率の低下向上は可逆的であり、何度でも反射率の低下、向上を繰り返すことができ、表示素子及び表示素子デバイスとして使用することができる。
本発明において、表示素子として電気泳動形表示素子を形成する場合の製造方法も、上記電解析出型表示素子の製造方法とほぼ同様であるが、両基板間に充填する液体が、銀イオン溶液ではなく、例えばカーボン粒子や酸化チタン粒子とを含む液体となり、高反射率の反射膜ＭＲの材料が銀に限定されず、アルミニウム等の他の金属材料でも良くなる。
ところで、上記方法で形成された表示デバイスは、それ単体では表示情報の処理及び発生機能を有しないため、上記表示デバイスを動作させるには、表示情報（電気信号）や選択信号を入力するための駆動回路が必要である。
図１９は、駆動回路の形成方法の一例を表わす図であり、上記の製造方法により表示デバイスが形成された基板ＰＬ１に対し、その端部の電極部Ａ１１，Ｂ０１，Ｅ１２等を介して表示情報（電気信号）や選択信号を入力するための駆動回路ＩＣ１，ＩＣ２を形成した図を表わすものである。
駆動回路ＩＣ１，ＩＣ２は、それぞれフレキシブルなフィルム状のベース材料Ｔ１，Ｔ２上にマウントされた集積回路であり、フィルム状のベース材料Ｔ１，Ｔ２上には、それぞれ配線パターンＡＬ１，ＢＬ１等が形成され、フィルム状配線部材を構成している。
配線パターンＡＬ１等は、基板ＰＬ１上の電極部Ａ１１等を介して、信号線Ａ１１等に接続される。また配線パターンＢＬ１等は、それぞれ基板ＰＬ１上の電極部Ｂ０１等を介して、信号線Ｂ１０等に接続される。また、配線パターンＡＬ１，ＢＬ１は、それぞれ集積回路ＩＣ１，ＩＣ２に接続され、集積回路ＩＣ２には、外部からの画像信号Ｓｉｇが接続される。
集積回路ＩＣ２は、画像信号Ｓｉｇに基づいて選択信号を作成し、配線パターンＢＬ１等を介して表示デバイス中の選択線Ｂ１０等に所定の電圧を印加する。また、集積回路ＩＣ２は、相互配線ＣＬを介して集積回路ＩＣ１に画像信号Ｓｉｇまたはその一部を伝達し、集積回路ＩＣ１はその信号に基づいて表示信号を作成し、配線パターンＡＬ１等を介して表示デバイス中の信号線Ａ０１等に所定の表示情報（電気信号）を伝送する。
また、必要に応じて集積回路ＩＣ１は配線パターンＥＬ１及び基板ＰＬ１上の電極Ｅ１２等を介して、基板ＰＬ１上の遮断電極Ｅ０２等に所定の電圧（電位）を供給する。
なお、以上の実施形態において、能動素子材料ＳＲ０等は半導体からなるとしたが、これに限らず、金属や金属酸化物等の導体や、有機物からなるものを使用しても良い。有機物を使用しても、上記実施形態と同様にトランジスタを構成することは可能である。
また、金属や金属酸化物等の導体を使用する場合には、ダイオードを構成することができる。すなわち、金属性の能動素子材料の表面に異種の金属や半導体を薄膜として形成し、その異種金属間の整流特性や、金属半導体間に生じる整流特性を利用して、これをダイオードとすることができる。これにより例えばバックトゥバック型ダイオードによるアクティブ表示素子を構成することもできる。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で種々の構成を取り得ることは勿論である。また、明細書、特許請求の範囲、図面、および要約を含む２００３年１１月１８日付け提出の日本国特願２００３−３８８４５７、ならびに２００３年１１月１９日付け提出の日本国特願２００３−３８９３８５の全ての開示内容は、そっくりそのまま引用して本願に組み込まれている。
本発明の表示デバイス製造方法によれば、表示デバイスに使用する基板上で半導体薄膜を形成する必要が無く、したがって高温プロセスを経ることなく表示デバイスを製造することができる。このため、耐熱性の低い安価な基板を採用することが可能となり、表示デバイスの低コスト化が図れる。
また、本発明の表示デバイス製造方法によれば、表示デバイスの設計上導通すべき箇所以外での不必要な導通（ショート）を防止することが可能であり、表示画素欠陥の発生を防止することができる。
従って、画素欠陥の無い表示デバイスを製造することができる。

Claims (27)

  1. ２次元的に配列された複数の表示素子を有する表示デバイスの製造方法であって、
    前記複数の表示素子を構成する少なくとも１つの基板上に、
    前記複数の表示素子のそれぞれに個別に接続される複数の画素電極を形成する工程と；
    前記基板上に、前記複数の表示素子に表示情報を伝達するための複数の信号線を形成する工程と；
    前記基板上に、棒状の能動素子材料を分布させる工程と；
    前記能動素子材料であって、前記複数の信号線のうちの所定の信号線と前記複数の画素電極のうちの所定の画素電極とに跨って分布する所望能動素子材料の少なくとも一部を、前記所定の信号線と前記所定の画素電極との間の導電性を制御する制御素子とする工程と；
    前記所望能動素子材料以外の前記能動素子材料である非所望能動素子材料のうちの少なくとも一部について、前記複数の信号線間の相互間の導電性、前記複数の信号線と前記複数の画素電極の間の導電性、あるいは前記複数の画素電極の相互間の導電性である非所望導電性のうちの少なくとも一部を実質的に除去する工程と；
    を含むことを特徴とする表示デバイス製造方法。
  2. 前記能動素子材料を分布させる工程は、前記基板上に前記能動素子材料をランダムに分布させる工程を含むことを特徴とする請求項１に記載の表示デバイス製造方法。
  3. 前記信号線は、前記画素電極に対して、前記画素電極の全周長の１／４以上の長さに亘って前記画素電極に近接し、かつ取り囲んで配置されることを特徴とする請求項１に記載の表示デバイス製造方法。
  4. 前記信号線は、前記画素電極に対して、前記画素電極の全周長の１／４以上の長さに亘って前記画素電極に近接し、かつ取り囲んで配置されるとともに、
    前記能動素子材料を分布させる工程は、前記基板上に前記能動素子材料をランダムに分布させる工程を含むことを特徴とする請求項１に記載の表示デバイス製造方法。
  5. 前記非所望能動素子材料の前記非所望導電性を実質的に除去する工程は、前記非所望能動素子材料の少なくとも一部を除去する工程を含むことを特徴とする請求項１に記載の表示デバイス製造方法。
  6. 前記表示素子は、透過型素子であることを特徴とする請求項１から５のいずれか１項に記載の表示デバイス製造方法。
  7. 前記表示素子は、反射型素子であることを特徴とする請求項１から５のいずれか１項に記載の表示デバイス製造方法。
  8. 前記表示素子は、液晶表示素子であることを特徴とする請求項１から５のいずれか１項に記載の表示デバイス製造方法。
  9. 前記表示素子は、電気泳動型表示素子であることを特徴とする請求項１から５のいずれか１項に記載の表示デバイス製造方法。
  10. 前記表示素子は、電解析出型表示素子であることを特徴とする請求項１から５のいずれか１項に記載の表示デバイス製造方法。
  11. 前記表示素子は、エレクトロクロミック表示素子であることを特徴とする請求項１から５のいずれか１項に記載の表示デバイス製造方法。
  12. 前記棒状の能動素子材料は、棒状の半導体物質を含むことを特徴とする請求項１に記載の表示デバイス製造方法。
  13. 前記能動素子材料を分布させる工程は、前記基板上に前記能動素子材料をランダムに分布させる工程を含むことを特徴とする請求項１２に記載の表示デバイス製造方法。
  14. 前記信号線は、前記画素電極に対して、前記画素電極の全周長の１／４以上の長さに亘って前記画素電極に近接し、かつ取り囲んで配置されることを特徴とする請求項１２に記載の表示デバイス製造方法。
  15. 前記信号線は、前記画素電極に対して、前記画素電極の全周長の１／４以上の長さに亘って前記画素電極に近接し、かつ取り囲んで配置されるとともに、
    前記能動素子材料を分布させる工程は、前記基板上に前記能動素子材料をランダムに分布させる工程を含むことを特徴とする請求項１２に記載の表示デバイス製造方法。
  16. 前記非所望能動素子材料の前記非所望導電性を実質的に除去する工程は、前記非所望能動素子材料の少なくとも一部を除去する工程を含むことを特徴とする請求項１２から１５のいずれか１項に記載の表示デバイス製造方法。
  17. 前記所望能動素子材料を前記制御素子とする工程は、前記所望能動素子材料を電界効果型トランジスタとする工程を含むことを特徴とする請求項１２に記載の表示デバイス製造方法。
  18. 前記非所望能動素子材料の前記非所望導電性を実質的に除去する工程は、前記非所望能動素子材料を電界効果型トランジスタとする工程を含み、該電界効果トランジスタとする工程は、該電界効果型トランジスタの導電性を遮断するための電圧が印加される電極を形成する工程を含むことを特徴とする請求項１２に記載の表示デバイス製造方法。
  19. 前記棒状の半導体物質は、ｎ型またはｐ型の半導体であることを特徴とする請求項１２から１８のいずれか１項に記載の表示デバイス製造方法。
  20. 前記棒状の半導体物質はシリコンであることを特徴とする請求項１２から１８のいずれか１項に記載の表示デバイス製造方法。
  21. 前記棒状の半導体物質は、その表面が絶縁膜に覆われていることを特徴とする請求項１２から１８のいずれか１項に記載の表示デバイス製造方法。
  22. 前記棒状の半導体物質はシリコンであり、前記表面の絶縁膜は酸化シリコンであることを特徴とする請求項２１に記載の表示デバイス製造方法。
  23. 前記非所望能動素子材料の前記非所望導電性を実質的に除去する工程は、前記非所望能動素子材料の少なくとも一部を除去する工程を含むことを特徴とする請求項１７または１８に記載の表示デバイス製造方法。
  24. 前記少なくとも１枚の基板として、可撓性を有する基板を使用することを特徴とする請求項１から５および請求項１２から１８のいずれか１項に記載の表示デバイス製造方法。
  25. 前記少なくとも１枚の基板として、有機材料からなる基板を使用することを特徴とする請求項２４に記載の表示デバイス製造方法。
  26. 前記少なくとも１枚の基板の端部に、フィルム状配線部材を接続する工程をさらに含むことを特徴とする請求項２４に記載の表示デバイス製造方法。
  27. 前記少なくとも１枚の基板の端部に、フィルム状配線部材を接続する工程をさらに含むことを特徴とする請求項２５に記載の表示デバイス製造方法。
JP2005515612A 2003-11-18 2004-11-16 表示デバイス製造方法 Expired - Fee Related JP4940659B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005515612A JP4940659B2 (ja) 2003-11-18 2004-11-16 表示デバイス製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2003388457 2003-11-18
JP2003388457 2003-11-18
JP2003389385 2003-11-19
JP2003389385 2003-11-19
PCT/JP2004/017019 WO2005050305A1 (ja) 2003-11-18 2004-11-16 表示デバイス製造方法及び表示デバイス
JP2005515612A JP4940659B2 (ja) 2003-11-18 2004-11-16 表示デバイス製造方法

Publications (2)

Publication Number Publication Date
JPWO2005050305A1 JPWO2005050305A1 (ja) 2007-06-07
JP4940659B2 true JP4940659B2 (ja) 2012-05-30

Family

ID=34622171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005515612A Expired - Fee Related JP4940659B2 (ja) 2003-11-18 2004-11-16 表示デバイス製造方法

Country Status (6)

Country Link
US (1) US7432993B2 (ja)
JP (1) JP4940659B2 (ja)
KR (1) KR101102642B1 (ja)
CN (1) CN1906529B (ja)
TW (1) TW200529447A (ja)
WO (1) WO2005050305A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403319B2 (en) * 2006-01-13 2008-07-22 Ntera Limited Electrochromic device employing gel or solid polymers having specific channel direction for the conduction of ions
KR20080085211A (ko) * 2006-01-13 2008-09-23 엔테라 리미티드 반사형 디스플레이 장치
US7420727B2 (en) * 2006-01-13 2008-09-02 Ntera Limited Active matrix electrochromic display
JP5439837B2 (ja) 2009-02-10 2014-03-12 ソニー株式会社 表示装置
KR20130129675A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 표시판 및 이를 포함하는 표시 장치
CN104749850B (zh) * 2015-04-17 2017-11-07 京东方科技集团股份有限公司 电致变色显示面板及其驱动方法、显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197438A (ja) * 1996-01-12 1997-07-31 Nec Corp アクティブマトリクス液晶表示パネル及びその製造方法
JP2002076324A (ja) * 2000-08-31 2002-03-15 Fuji Xerox Co Ltd トランジスタ
JP2003202834A (ja) * 2001-10-24 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP2003258336A (ja) * 2002-02-28 2003-09-12 Japan Science & Technology Corp 分子デバイス及びその製造方法
WO2003081687A2 (en) * 2002-03-20 2003-10-02 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US20030186522A1 (en) * 2002-04-02 2003-10-02 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
JP2004048032A (ja) * 2002-07-12 2004-02-12 Sharp Corp 配線構造、表示装置および能動素子基板
JP2004062152A (ja) * 2002-06-03 2004-02-26 Sharp Corp 双方向二端子素子を用いた表示装置およびその製造方法
JP2005057012A (ja) * 2003-08-01 2005-03-03 Toshiba Corp 電極製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000076864A (ko) * 1999-03-16 2000-12-26 마츠시타 덴끼 산교 가부시키가이샤 능동 소자 어레이 기판의 제조 방법
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
JP3946683B2 (ja) * 2003-09-25 2007-07-18 株式会社東芝 アクティブマトリクス基板の製造方法
US7304492B2 (en) * 2006-03-06 2007-12-04 Chunghwa Picture Tubes, Ltd. Inspecting circuit layout for LCD panel and fabricating method for LCD panel

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09197438A (ja) * 1996-01-12 1997-07-31 Nec Corp アクティブマトリクス液晶表示パネル及びその製造方法
JP2002076324A (ja) * 2000-08-31 2002-03-15 Fuji Xerox Co Ltd トランジスタ
JP2003202834A (ja) * 2001-10-24 2003-07-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP2003258336A (ja) * 2002-02-28 2003-09-12 Japan Science & Technology Corp 分子デバイス及びその製造方法
WO2003081687A2 (en) * 2002-03-20 2003-10-02 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US20030186522A1 (en) * 2002-04-02 2003-10-02 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
JP2004062152A (ja) * 2002-06-03 2004-02-26 Sharp Corp 双方向二端子素子を用いた表示装置およびその製造方法
JP2004048032A (ja) * 2002-07-12 2004-02-12 Sharp Corp 配線構造、表示装置および能動素子基板
JP2005057012A (ja) * 2003-08-01 2005-03-03 Toshiba Corp 電極製造方法

Also Published As

Publication number Publication date
CN1906529A (zh) 2007-01-31
CN1906529B (zh) 2010-05-12
JPWO2005050305A1 (ja) 2007-06-07
WO2005050305A1 (ja) 2005-06-02
US20060256250A1 (en) 2006-11-16
KR101102642B1 (ko) 2012-01-04
TWI348762B (ja) 2011-09-11
TW200529447A (en) 2005-09-01
US7432993B2 (en) 2008-10-07
KR20060130041A (ko) 2006-12-18

Similar Documents

Publication Publication Date Title
TWI357590B (en) Thin film transistor array panel and liquid crysta
US7807486B2 (en) Liquid crystal display device and method of fabricating the same
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US8329523B2 (en) Array substrate for dislay device and method of fabricating the same
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
US20060001027A1 (en) Liquid crystal display device and method of fabricating the same
JP2006208881A (ja) アクティブマトリクス基板及びその製造方法
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
JP2004088113A (ja) 薄膜トランジスタアレイ基板及びその製造方法
US7432993B2 (en) Display device manufacturing method and display device
US8421096B2 (en) Pixel structure and display panel
KR20080062647A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
US20070273804A1 (en) Liquid crystal display device and fabricating method thereof
JP2004157151A (ja) 表示装置用マトリクス基板およびその製造方法
KR102218945B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR101277220B1 (ko) 박막트랜지스터 기판과 이의 제조방법
KR101311334B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR20090053612A (ko) 액정표시소자 및 그 제조방법
KR102010393B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR101993282B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101856209B1 (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
WO2004063799A1 (en) Method for manufacturing the thin film transistor array

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4940659

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees