JP4940374B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP4940374B2
JP4940374B2 JP2011229002A JP2011229002A JP4940374B2 JP 4940374 B2 JP4940374 B2 JP 4940374B2 JP 2011229002 A JP2011229002 A JP 2011229002A JP 2011229002 A JP2011229002 A JP 2011229002A JP 4940374 B2 JP4940374 B2 JP 4940374B2
Authority
JP
Japan
Prior art keywords
film
liquid crystal
common
electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011229002A
Other languages
English (en)
Other versions
JP2012022342A (ja
Inventor
宏勇 張
吉晴 平形
憲司 大塚
舜平 山崎
秀明 桑原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011229002A priority Critical patent/JP4940374B2/ja
Publication of JP2012022342A publication Critical patent/JP2012022342A/ja
Application granted granted Critical
Publication of JP4940374B2 publication Critical patent/JP4940374B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本明細書で開示する発明は、ガラスや石英等の絶縁基板に設けられた結晶性珪素膜を用
いた絶縁ゲイト構造を有する半導体装置、例えば、薄膜トランジスタ(TFT)や薄膜ダ
イオ─ド(TFD)、またはそれらを応用した薄膜集積回路、特にパッシブマトリクス型
液晶表示装置用薄膜集積回路やアクティブマトリクス型液晶表示装置用薄膜集積回路、及
びその作製方法に関するものである。
近年、ガラスや石英等の絶縁基板に薄膜トランジスタをマトリクス状に形成し、このT
FTをスイッチング素子として用いるアクティブマトリクス型の液晶表示装置の研究が盛
んにされている。
また、アクティブマトリクス回路(画素回路や画素マトリクス回路とも呼ばれる)と周
辺駆動回路(ドライバ─回路とも呼ばれる)とを同一絶縁基板上に集積化したアクティブ
マトリクス型の液晶表示装置が注目されている。この構成は、周辺駆動回路一体型と呼ば
れている。
従来のアクティブマトリクス型液晶表示装置では、2枚の基板上に液晶層を駆動する電
極等を形成し対向させた透明電極を用いていた。この2枚の基板間に液晶を封入し、液晶
に印加する電界の方向を基板面にほぼ垂直な方向とする。そして、さらにその電界強度を
変化させることで、一般的に棒状の形状を有する液晶分子の配向方向を、基板と平行、あ
るいは基板に垂直と変化させることで実現していた。一般的にこの場合、液晶材料の示す
特徴の一つである光学異方性を利用して光を変調させるため、前記装置には偏向板を配置
し、入射光を直線偏光となるようにしていた。
しかし、このような動作方法をとる液晶電気光学装置は、表示面に対して垂直な方向か
ら見たときは正常な表示状態でも、斜めから見ると表示が暗く、不鮮明になり、さらにカ
ラ─表示であれば変色してしまう現象が見られた。
このような問題を解決するため、液晶層に印加する電界の方向を基板面に平行な方向と
する方法(IPSモ─ド)がある。
このような電気光学装置では、液晶分子長軸を基板に平行な状態を維持したままスイッ
チングするため、視野角による液晶の光学特性の変化が少ない。
このため、視野角による光漏れ、コントラストの低下等が、従来のTN、STN方式に
比べ小さい。
このIPSモ─ドの電極構成として、図17に示した様な一枚の基板上に櫛歯状電極を
形成した方法が知られている。
しかし、前記櫛歯状電極を用いた場合、画素素子において、配線パタ─ンが微細化かつ
複雑化し、生産性が悪いという問題点があった。
また、電極形状が複雑なので、液晶層にかかる電界も複雑なものとなっていた。
さらに、櫛歯状電極とすることによって光が遮られ、光が透過できる有効面積(開口率
)が著しく低下し、暗いディスプレイしか実現できず、実用化は不可能であった。
本発明は上記問題を解決するものであって、その目的とするところは、透明電極がなく
とも高コンラストで、工程が簡易で量産可能な、且つ、開口率が大きく明るい周辺駆動回
路一体型の液晶表示装置及びその製造方法を提供することにある。
前記課題を解決し、上記目的を達成するために本発明では以下のような手段を用いる。
本発明の第1は図1にその具体的な構成の一例を示すように
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一方の基板上には、複数の画素がマトリクス状に配置され、
画素電極108とコモン電極110、111は同じ層内に存在し、
前記コモン電極とコモン線103、104は、絶縁層をはさみ、互いに違う層に存在し
、コンタクトにより接続され、
前記画素電極と前記コモン電極との間に、基板面に概略平行に電界を印加し、液晶分子
の配向状態を制御して、光を変調し得る構造を備えていることを特徴とする液晶表示装置
である。
上記構成において、各々の画素に薄膜トランジスタを有するアクティブマトリクス型液
晶表示装置であって、前記薄膜トランジスタは、画素電極108と、走査線に接続された
ゲイト線102、105と、信号線に接続されたソ─ス線106、107を有することを
特徴とする液晶表示装置である。
上記構成において、パッシブ駆動するパッシブマトリクス型液晶表示装置である。
上記構成におけるコモン電極110、111と画素電極108は、平行であり、図2に
示すように同じ層内にあり、且つ同一材料、同一工程で作られることを特徴とする液晶表
示装置である。
上記のコモン電極と画素電極は、アルミニウムまたはアルミニウムを主成分とする金属
、または、Siもしくは、Tiとアルミニウムとの積層から成ることを特徴とする液晶表
示装置である。
また、上記のコモン線103、104とゲイト線102、105は、図2に示すように
同じ層内で、且つ同一材料、同一工程で作られることを特徴とする液晶表示装置である。
本願発明の第2は、図3にその具体的な構成の一例を示すように、
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一方の基板上には、複数の画素がマトリクス状に配置され、
前記画素電極108とコモン電極110、111は同じ層内に存在し、
前記コモン電極とコモン線は、絶縁層をはさみ、互いに違う層に存在し、コンタクトに
より接続され、
その上に、平坦化膜230を有し、
前記画素電極と前記コモン電極との間に、基板面に概略平行に電界を印加し、液晶分子
の配向状態を制御して、光を変調し得る構造を備えていることを特徴とする液晶表示装置
である。
上記構成におけるコモン電極及び画素電極上の平坦化膜230は、ポリイミド等からな
る有機物、窒化珪素または酸化珪素等からなる無機物を用いた膜、もしくはそれらの積層
膜を用いる液晶表示装置である。
また、本発明において図1に具体的な構成を示すように、
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一方の基板上には、複数の画素がマトリクス状に形成され、
一画素内で、1つの前記画素電極108が、一対のコモン電極110、111に挟まれ
て形成され、
前記画素電極と前記コモン電極との間に、基板面に概略平行に電界を印加し、液晶分子
の配向状態を制御して、光を変調し得る構造を備えていることを特徴とする液晶表示装置
である。
本発明の第3は、図4〜8にその具体的な構成の一例を示すように、
絶縁表面201を有する基板上に結晶性半導体層101を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜205を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜210を形成する工程と、
前記第1の導電膜をゲイト線102、105と、コモン線103、104に形成する工
程と、
前記結晶性半導体層にド─ピングを行う工程と、
全面に第1の層間膜206を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極108と、コモン電極110、111と、ソ─ス線106
、107に形成する工程と、を有する液晶表示装置の作製を特徴としている。
ここでいう結晶性半導体層とは、単結晶シリコン膜や、アモルファスと結晶が混在して
いる多結晶シリコン膜や、結晶構造と認められるものが、わずかに含まれたアモルファス
主体の多結晶シリコン膜等のような少なくとも結晶性を有するシリコン膜を指している。
図3で示した構成を得るために、
絶縁表面201を有する基板上に結晶性半導体層101を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜205を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜210を形成する工程と、
前記第1の導電膜をゲイト線105と、コモン線103、104に形成する工程と、
前記結晶性半導体層にド─ピングを行う工程と、
全面に第1の層間膜206を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極108と、コモン電極110、111と、ソ─ス線106
、107に形成する工程と、前記画素電極と前記コモン電極と前記ソ─ス線及び基板全面
上に、平坦化膜230を形成する工程と、
を有する液晶表示装置の作製を特徴としている。
絶縁表面を有する基板上に結晶性半導体層を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜を形成する工程と、
前記第1の導電膜をゲイト線と、コモン線に形成する工程と、
前記結晶性半導体層にド─ピングを行う工程と、
全面に第1の層間膜を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極と、コモン電極と、ソ─ス線に形成する工程と、を有し、
且つ、5枚以下のマスクにより作製される液晶表示装置の作製を特徴としている。
上記構成におけるコモン電極上の平坦化膜230は、ポリイミド等からなる有機物、ま
たは窒化珪素からなる無機物を用いた膜、もしくはそれらの積層膜を用いる液晶表示装置
の作製を特徴としている。
絶縁表面を有する基板上に結晶性半導体層を形成する工程と、
前記結晶性半導体層上にゲイト絶縁膜を形成する工程と、
前記ゲイト絶縁膜上に第1の導電膜を形成する工程と、
前記第1の導電膜をゲイト線と、コモン線に形成する工程と、
前記第1の導電膜を酸化させる工程と、
前記結晶性半導体層に第1次不純物ド─ピングを行う工程と、
導電酸化膜を除去する工程と、
前記導電酸化膜を除去する工程の後に、第1次不純物ド─ピングよりも低濃度の第2次
不純物ド─ピングを行う工程と、
全面に第1の層間膜を形成する工程と、
コンタクトホ─ルを形成する工程と、
前記第1の層間膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を画素電極と、コモン電極と、ソ─ス線に形成する工程と、を有し、
且つ、5枚以下のマスクにより作製される液晶表示装置の作製を特徴としている。
上記構成において、第2の導電膜を画素電極と、コモン電極と、ソ─ス線を形成する工
程後、基板全面に平坦化膜を形成する工程と、
を有し、且つ、全工程を5枚以下のマスクで作製する液晶表示装置の作製を特徴としてい
る。
本発明の第4は、図9にその具体的な構成の一例を示すように、
外部装置との配線接続端子900は、少なくとも2つ以上の配線の積み重ねで形成され
た配線の積層からなることを特徴とする液晶表示装置である。
図10(b)に示したように、
外部装置との配線接続端子900は、絶縁基板上に形成された珪素膜101の上に、少
なくとも2つ以上の配線の積み重ねで形成された配線の積層からなることを特徴とする液
晶表示装置である。
上記構成における配線の積層は、同一材料により形成し、同一工程によって形成するこ
とを特徴とする液晶表示装置である。
上記構成における配線接続端子900は、アルミニウムまたはアルミニウムを主成分と
する金属、または、導電性を有する無機化合物、または、Siもしくは、Tiとアルミニ
ウムとの積層から成ることを特徴とする液晶表示装置である。
図10(b)に示したように、
絶縁表面を有する基板201上に第1の導電膜210を形成する工程と、
前記第1の導電膜を第1配線端子211の形状にする工程と、
前記第1の導電膜上に第2の導電膜220を形成する工程と、
前記第2の導電膜を第2配線端子221の形状にする工程と、
基板全面に層間絶縁膜230を形成する工程と、
基板表面の前記層間絶縁膜を削り、前記第2配線端子の上部表面を露出させ、外部装置
との配線接続端子900を形成する工程と、
を有する液晶表示装置の作製を特徴としている。
絶縁表面を有する基板201上に半導体層101を形成する工程と、
前記半導体層上に第1の導電膜210を形成する工程と、
前記第1の導電膜を第1配線端子211の形状にする工程と、
前記第1の導電膜上に第2の導電膜を形成する工程と、
前記第2の導電膜を第2配線端子221の形状にする工程と、
基板全面に層間絶縁膜230を形成する工程と、
基板表面の前記層間絶縁膜を削り、前記第2配線端子の上部表面を露出させ、外部装置
との配線接続端子900を形成する工程と、
を有する液晶表示装置の作製方法。
本発明の第5は、図12にその具体的な構成の一例を示すように、
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
第1配線と第2配線は、絶縁層をはさみ、互いに違う層に存在し、
並列して隣合う前記第1配線の間に存在する領域を遮光する前記第2配線と、 並列し
て隣合う前記第2配線の間に存在する領域を遮光する前記第1配線と、 前記第1配線と
前記第2配線によって囲まれた画素表示領域は、光を変調し得ることを特徴とする液晶表
示装置である。
少なくとも一方が透明な一対の基板と、
前記一対の基板間に、液晶層が挟持され、
一画素内で、1つの前記画素電極1208が、一対のコモン電極1210、1211に
挟まれて形成され、ソ─ス線1206、1207と隣合う前記コモン電極との間に存在す
る領域を遮光するコモン線1203と、
ゲイト線1205と隣合う前記コモン線1203との間に存在する領域を遮光する画素
電極1208と、を有することを特徴とする液晶表示装置である。
上記構成において第一配線であるコモン線1203とゲ─ト線1205の両方と第二配
線である画素電極間で保持容量を形成することを特徴とする液晶表示装置である。
図16に示すように、対向基板は、一対の基板を重ね合わせた時に生じる配線の隙間を
十分に埋める、コモン電極1210よりも小さなブラックマトリックス1600を複数有
することを特徴とする液晶表示装置である。
図4〜8を用いて本発明の作製工程を示す。
絶縁表面を有する基板上に、非晶質珪素薄膜101を形成し〔図4(a)〕、それを所
望の大きさにフォトリソグラフィ─法を用いてアイランドに、(1)パタ─ニングを行い
〔図4(b)〕、その上にゲイト絶縁膜205を成膜する。〔図4(c)〕
この状態での上面図を図5に示す。
前記ゲイト絶縁膜の上に、第1の導電膜210を形成する。〔図6(d)〕
この第1の導電膜の材料としてはCr、Al、Ta、Tiを使用することが可能である
。また、それらの膜を組み合わせた多層膜を形成してもよい。
次に、フォトリソグラフィ─法を用いて、(2)パタ─ニングを行い、走査線と、走査
線に接続されたゲイト線102、105と、コモン線103、104を形成する。〔図6
(e)〕
この状態での上面図を図7に示す。
そして、ゲイト電極をマスクとして、ゲイト絶縁膜205をエッチングする。
その後、Pイオンを公知のイオンド─プ法によって、半導体層に注入する。
引き続き、Nチャネル型TFTを(3)レジストマスクで覆い、Bイオンの注入を行っ
た後、レ─ザ─アニ─ルを行う。〔図6(f)〕
この時、公知のイオンド─プ法によって、LDD構造を形成してもよい。かくすると、
トランジスタの特性をより安定なものとすることができる。
次に、第1の層間絶縁膜206を形成する。〔図8(g)〕この層間絶縁膜は、コモン
線とコモン電極とを分離し、コンタクトのみで接続させる。こうすることで、櫛歯電極で
生じていた電界の乱れを防ぐ。図17で示した従来の櫛歯電極では、液晶層に電界をかけ
た時、直接関係のない余計な配線(例えば櫛歯の歯でない箇所のコモン線やソ─ス線)に
よる電界の乱れが生じていた。
さらに、その上にポリイミド膜等の平坦化膜を形成すると、後の工程で形成される画素
電極の端部とコモン電極の端部を基板から同じ距離位置にすることができる。
また、各層間絶縁膜としては、ポリイミド等からなる有機物、または窒化珪素からなる
無機物を用いた膜、もしくはそれらの積層膜を用いることが可能である。
その後、フォトリソグラフィ─法を用いて、(4)パタ─ニングを行い〔図8(h)〕
、その上に公知のスパッタ法により第2の導電膜220を形成する。
そして再びフォトリソグラフィ─法を用いて、(5)パタ─ニングを行い、画素電極1
08、コモン電極、ソ─ス線106を形成して、図8(i)の状態になる。 この状態で
の上面図が図1である。
図1は、配線が重なって見えない箇所が、分かるよう故意に示した図であり、また、同
一材料、同一工程で形成される箇所は、同じ斜線模様で塗りつぶして示した図である。
こうして、CMOS構造を(1)、(2)、(3)、(4)、(5)、の5枚のマスク
によって作製できた。
このように、層間絶縁膜または、平坦化膜との積層膜を形成し、コモン電極の端部と画
素電極の端部の基板からの距離的位置を概略同一にすることで、コモン電極の真横に絶縁
膜を挟んで画素電極を形成する。
かくすると、液晶層に電界を真横にかけることができ、表示特性が向上する。
上記作製工程と同時進行的に、図9(a)で示した外部装置の配線接続端子900を(
1)、(2)、(3)、(4)、(5)、での5枚のマスクによって作製する。
この配線接続端子の断面図を図9(b)で示す。
従来、配線接続端子を作製するためには、マスクを使用する工程を追加しなければなら
なかった。
まず、上記作製工程と同様に、絶縁表面を有する基板上に、結晶性半導体薄膜を形成し
、それを所望の大きさにフォトリソグラフィ─法を用いて配線接続端子の形状をしたアイ
ランドに、(1)パタ─ニングを行う。
しかし、この工程は、高さを調整するだけであるので、配線接続端子を作製する上では
、なくてもよい。
次に、その上にゲイト絶縁膜205を成膜する。
前記ゲイト絶縁膜の上に、第1の導電膜210を形成する。
この第1の導電膜の材料としてはCr、Al、Ta、Tiを使用することが可能である
。また、それらの膜を組み合わせた多層膜を形成してもよい。
次に、フォトリソグラフィ─法を用いて、(2)パタ─ニングを行い、第1配線端子2
11を形成する。
そして、ゲイト絶縁膜205をエッチングし、、第1の層間絶縁膜206を形成する。
その後、フォトリソグラフィ─法を用いて、(4)パタ─ニングを行い、第1配線端子
211上の第1の層間絶縁膜を除去し、その上に公知のスパッタ法により第2の導電膜2
20を形成する。
そして再びフォトリソグラフィ─法を用いて、(5)パタ─ニングを行い、第2配線端
子221を形成する。
その後、第2層間絶縁膜230を形成する場合には、第2配線端子221の表面が覆わ
れてしまう。〔図10(a)〕そこで、O2 アッシングを行い、表面を削り取り、第2配
線端子の表面及び第2配線の表面をむき出しにする。〔図10(b)〕こうして、外部装
置の配線接続端子900も(1)、(2)、(3)、(4)、(5)、の4〜5枚のマス
クによって作製できる。
上記作製工程により、外部装置の配線接続端子備えた、周辺駆動回路一体型の液晶表示
装置を5枚以下のマスクで作製することが可能となった。
また、以下で示すような電極構成としてもよい。
例えば、画素電極とコモン電極の配置は、図11のように、一つの画素中に複数設けら
れた一対のコモン電極の間に画素電極を設けた構成としても良い。かくすれば、より開口
率が向上する。
また、図12のような画素電極1208の形状にして、コモン線1203とゲイト線1
205の両方と保持容量を形成するような構成にしてもよい。
さらに、図14のように、コモン線1203を設計すると、さらなる保持容量が形成さ
れる。
図12の電極構成での画素部の等価回路を図15に示す。
そして、同時に、画素電極や、コモン線の形状を上記のように変えることは、液晶表示
装置を駆動させて画像表示を行う際、可視光が配線と配線との隙間を透過する光漏れを防
ぐ効果を合わせもつ。
このように形成されたCMOS構造の上に、ポリイミドよりなる配向膜を形成した。配
向膜としてはポリイミドを公知のスピンコート法もしくはDIP法などにより形成した。
次に配向膜表面をラビングした。
ラビング方向については使用する液晶材料により異なる。誘電率異方性が正の材料の場
合、電界方向に非平行であって、電界方向に45゜またはそれより電界方向に近い角度を
なす方向とする。さらにまた、誘電率異方性が負の材料の場合、電界に非垂直であって、
電界に垂直な方向に45°またはそれより電界に垂直な方向に近い角度をなす方向とする
。また第二の基板側のラビング処理は、第一の基板のラビング方向に平行、もしくは反平
行をなすようになされる。
このようにして形成された基板と対向の基板を重ね合わせて液晶パネルを形成した。前
記一対の基板は、基板間に球状スペーサーを挟むことでパネル面内全体で均一な基板間隔
となるようにした。また、前記一対の基板を接着固定するためにエポキシ系の接着剤でシ
ールした。シールのパターンは画素領域、周辺駆動回路領域を囲むようにした。この後所
定の形状に前記一対の基板を切断した後、基板間に液晶材料を注入した。
次に偏光板を基板の外側に二枚貼り合わせた。偏光板の配置ついて、一対の偏光板をそ
の光軸が直交するように配置し、いずれか一方の偏光板の光軸、例えば偏光板の光軸を、
ラビング方向に平行にした。
このように基板を重ね合わせた時に、液晶表示装置を駆動させて画像表示を行うに際し
て、可視光を透過する必要のない配線と配線との隙間上方やトランジスタ上方には遮光性
を有するブラックマトリクス(BM)を配置するのが一般的である。
ブラックマトリクスとしては、チタン膜、クロム膜など遮光性を有する金属薄膜や、黒
色顔料を分散させた樹脂材料を用いることができる。
従来、ブラックマトリクス(BM)を形成する時には、大きめの位置合わせマ─ジンを
とってブラックマトリクスを形成していたが、そうすることで画素領域の開口率を下げて
いた。
しかし、本発明では、図12のように、画素電極や、コモン線の形状を変え、BM化し
て、ブラックマトリックスをなるべく画素表示領域に形成しないことで、開口率の向上を
図った。
そして、配線の形状を変えるだけでは遮光できない領域である半導体層領域は、遮光性
を有し、BMとして機能する材料で形成するか、もしくは、この部分のみ対向基板にBM
を形成する。このブラックマトリックスは、コモン電極よりも小さいものでよく、画素表
示領域には形成しない。
また、前記遮光できない領域は、配線に囲まれており、このブラックマトリックスを形
成しても、開口率の低下には全く関係がない。
こうすることで、大きめの位置あわせマ─ジンをとる必要がなく、開口率の向上が図れ
ると同時に、半導体領域を光の劣化から保護する。
かくすることにより、5枚のマスク工程で、透明電極を設けなくても液晶配向制御し、
光を変調し得る液晶表示装置を得ることができた。
また、IPSモ─ドの構造を取り入れることで、上下基板のアライメントずれがなくな
り、共通電極と液晶駆動電極の間の距離精度を向上することができ、開口率が向上した。
かくすることにより、5枚のマスク工程で透明電極を設けなくても液晶配向制御し、光
を変調し得る液晶表示装置を得ることができた。
また、IPSモ─ドの構造を取り入れることで、上下基板のアライメントずれがなくな
り、共通電極と液晶駆動電極の間の距離精度を向上することができた。
従来の櫛歯電極を用いた電極配線では、液晶層に最も近接している層に存在する配線及
び電極が多く、且つ、複雑な形状をしており、画素表示部に接している液晶層に、複雑な
電界が生じ、複雑な電気力線が存在していた。そのため、開口率が低く、複雑な電極形状
により、画素表示部における個々の液晶にかかる電界が不均一なものとなり、表示特性が
悪化していた。
しかし、本発明のようにコモン線とコモン電極を絶縁層を挟み、互いに違う層に分離し
、コンタクトで接続させると、液晶層に最も近接している層に存在する配線及び電極が、
コモン電極と画素電極とソ─ス線だけとなる。
このコモン電極と画素電極とソ─ス線は、単純な形状であり、同じ層内で平行に配置さ
れている。
そのため、画素表示部に接している液晶材料に、より均一な横電界をかけることができ
、表示特性が向上した。
上記のように、本発明では、ゲイト線とコモン線を先に形成し、第1層間膜を形成して
から、画素電極とコモン電極を形成する。この第1層間膜は、画素電極端部とコモン電極
端部の各々の基板からの距離的位置を概略一致させている。
つまり、層間絶縁層上に、コモン電極端部の真横に画素電極端部を配置するための層間
膜である。
さらに、この第1層間膜は、液晶層に電界をかける時に余計な配線(コモン線及びソ─
ス線)を分離して、電界の乱れを防ぎ、後の工程で形成される画素電極とコモン電極を、
より基板から同じ距離位置にするという効果がある。
本発明では、第一層間膜を平坦化膜とし、画素電極とコモン電極とソ─ス線を形成して
もよい。こうすることで、後の工程で形成される画素電極とコモン電極を、より基板から
同じ距離位置にする効果を持つ。
さらに、コモン電極と画素電極とソ─ス線を形成後、平坦化された第2層間膜を形成し
てもよい。この平坦化された第2層間膜は、保護膜を兼ねている。
本発明は、コモン電極と画素電極とソ─ス線は、同じ層内で平行に配置されており、且
つ同一材料、同一工程で作られる。
こうすることで、電極層数が低減され、低コスト化できる。
さらに、従来の櫛歯電極より単純な電極配線にしたため、開口率が向上した。
650℃以下で成膜する場合の本発明の電極及び配線材料として、アルミニウムを用い
れば、導電性が高く、放熱性に優れ、発生する熱からTFT等を保護することができる。
また、低抵抗のため、ロスが少なく、さらに各配線が互いに干渉しあうことを防ぐ。
また、従来、配線接続端子を作製するためには、マスクを使用する工程を追加しなけれ
ばならなかった。しかし、上記作製工程と同時進行的に、(1)、(2)、(3)、(4
)、(5)、のマスク工程によって作製でき、外部装置の配線接続端子を備えた、周辺駆
動回路一体型の液晶表示装置を5枚以下のマスクで作製することができる。
そして、従来のように対向基板に大きめの位置合わせマ─ジンをとってブラックマトリ
クスを形成すると、画素領域の開口率が下がるという問題点があった。 しかし、本発明
では、図12のように、画素電極や、コモン線の形状を変え、BM化することもできる。
そして、配線の形状を変えるだけでは遮光できない半導体層領域を半BMとして使用する
か、もしくは、図16のように、この部分のみ対向基板にコモン電極より小さなBMを形
成する。
こうすることで、大きめの位置あわせマ─ジンをとる必要がなく、開口率の向上が図れ
、さらに、半導体領域を光による劣化から保護できる。
このように本発明は、工業的価値は大きな発明であるが、特に大面積基板上に薄膜トラ
ンジスタを形成し、これをアクティブマトリクスやドライバ─回路、CPU、メモリ─に
利用して、オンボ─ドの超薄型パソコン、携帯端末とした場合には、その利用分野は限り
なく拡大し、新たな産業を形成するに十分たる資質を有する。
本発明の実施例1の液晶装置における画素部の構成を示す上面図 本発明の実施例1の画素部の構成のA−A’線における断面図と、B−B’線における断面図と、C−C’線における断面図 本発明の実施例4の画素部の構成のA−A’線における断面図と、B−B’線における断面図と、C−C’線における断面図 本発明の実施例1の作製工程の断面図 図4(c)の作製工程の上面図 本発明の実施例1の作製工程の断面図 図6(e)の作製工程の上面図 本発明の実施例1の作製工程の断面図 本発明の配線接続端子の上面図とA−A’線における断面図 本発明の配線接続端子の作製工程の断面図 本発明の実施例2の液晶装置における画素部の構成を示す上面図 本発明の実施例3の液晶装置における画素部の構成を示す上面図 本発明の実施例3の画素部の構成のA−A’線における断面図と、B−B’線における断面図と、C−C’線における断面図 本発明の実施例3の作製工程の上面図 本発明の実施例3の画素部等価回路図 本発明の実施例3で対向基板を貼り合わせた時の上面図 従来の櫛歯型電極で構成された画素部を示す上面図
以下に実施例を用いて、より詳細に本発明を説明する。
図4〜8に本実施例の液晶表示装置の600℃以下での作製工程を示す。
まず、絶縁表面を有する基板201としてコーニング社製#1737を用いてその上に
下地膜(図示せず)として酸化珪素を2000Åの厚さにスパッタ法によって成膜する。
石英基板などを用いる場合は、下地膜を成膜しなくともよい。
その後、酸化珪素の下地膜上に厚さ300Å〜1000Å、本実施例では厚さ500Å
の非晶質珪素膜101をシランのグロー放電を利用した平行平板式のプラズマCVD法に
より、成膜する。減圧CVD法を用いる場合は、ジシランを利用して450℃〜650℃
、典型的には540℃にて非晶質珪素を成膜する。〔図4(a)〕
非晶質珪素膜を形成したら、レ─ザ─光の照射または加熱処理、またはレ─ザ─光の照
射と加熱処理を組み合わせた方法により、非晶質珪素膜に結晶性を持たせる。
得られた結晶性珪素膜をフォトリソグラフィ─法によって、(1)パタ─ニングし、島
状領域を形成した。〔図4(b)〕
さらに、結晶性珪素膜の上に、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜及びそれらの
積層膜をプラズマCVD法によって、厚さ500Å〜2000Å、本実施例では1000
Åの酸化珪素膜をゲイト絶縁膜205として、全面に堆積した。プラズマCVD法として
は、シランと酸素の混合気体をグロー放電させて成膜している。〔図4(c)〕
この状態の上面図を図5に示す。
本実施例では、図5で示したように、半導体層の形状は、折れ曲がった形をしている。
その後、ゲイト絶縁膜上に、スパッタ法によって、厚さ3000Å〜10000Å、本
実施例では、厚さ4000Åのアルミニウム膜を第1の導電膜210として全面に堆積し
た。〔図6(d)〕
このアルミニウム成膜には、シリコンやスカンジウムなどの物質を0.1〜5重量%含
有したアルミニウム合金ターゲットを使用する。本実施例ではスカンジウムを0.2重量
%含有したターゲットを用いて成膜している。
スカンジウムを含有させるのは、後の100℃以上の熱工程において、アルミニウムの
異常成長により、ヒロックやウィスカ─と呼ばれる突起物が形成されることを抑制するた
めである。
アルミニウム以外の材料としては、Cr、Ta、Ti等の導電性を有する金属を使用す
ることができる。
次に、第1の導電膜の上に形成したレジストマスクを用いて、アルミニウム膜とゲイト
絶縁膜を(2)パタ─ニングし、レジストマスクを除去することにより、導電膜をチャネ
ル領域を覆う領域でゲイト線102に形成する。また同時に、コモン線を形成する。〔図
6(e)〕
この状態の上面図を図7に示す。
そして、ゲイト線102をマスクとして、ゲイト絶縁膜205を除去する。
その後、N型を付与する不純物としてP(リン)イオンを公知のイオンド─ピングによ
り、全面にド─ピングする。
次に、Nチャネル型の薄膜トランジスタを覆う(3)レジストマスクを配置する。
その後、B(ボロン)イオンの注入を行う。
ここで、Bイオンを注入する前においては、Pイオンが低濃度に注入された低濃度不純
物領域である。従って、Bイオンの注入によって容易にその導電型が反転する。
そして、レジストマスクを取り除き、注入された不純物の活性化と不純物イオンが注入
された領域のアニ─ルを行うためにレ─ザ─光の照射を行う。
次に、第1の層間絶縁膜として厚さ3000Å〜8000Å、本実施例ではプラズマC
VD法によって、厚さ5000Åの窒化珪素膜206を形成する。〔図8(g)〕これは
、酸化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。また、ポリイミ
ド等からなる有機物を用いた膜を使用してもよい。
ポリイミド膜を用いる場合、層間膜は公知のスピンコ─ティング法により、平坦化膜を
形成する。
このように、平坦化することで、後の工程で形成される各々の第2金属配線を、基板に
対してより概略同じ距離的位置にすることができる。
また、例えば、厚さ2500Åの窒化珪素膜形成後に、厚さ2500Åの平坦化したポ
リイミド膜を形成する多層膜としてもよい。
その後、レジストマスクを層間絶縁膜上に形成する。
そして、ソ─ス領域202に対するコンタクトホ─ル、ドレイン領域203に対するコ
ンタクトホ─ルの形成を(4)エッチングにより行う。〔図8(h)〕
そして、スパッタ法によって、厚さ3000Å〜10000Å、本実施例では、厚さ4
000Åのアルミニウム膜を第2の導電膜として全面に堆積した。
このアルミニウム成膜は、第1の導電膜と同様にスカンジウムを0.2重量%含有した
ターゲットを用いて成膜している。
アルミニウム以外の材料としては、Cr、Ta、Ti等の導電性を有する金属を使用す
ることができる。
次に、導電膜の上に形成したレジストマスクを用いて、アルミニウム膜を(5)パタ─
ニングし、レジストマスクを除去することにより、画素電極108、コモン電極、ソ─ス
線106を形成する。〔図8(i)〕
この状態の上面図を図1に示す。
この時、基板から画素電極の端部までの距離と、基板からコモン電極の端部までの距離
は、概略一致している。
この後、第2層間膜として、ポリイミド等からなる平坦化膜を形成してもよい。またこ
の平坦化膜は保護膜の役目も果たす。
次に、ポリイミドよりなる配向膜を形成した。配向膜としてはポリイミドを公知のスピ
ンコート法もしくはDIP法などにより形成した。
次に配向膜表面をラビングした。
ラビング方向については使用する液晶材料により異なる。誘電率異方性が正の材料の場
合、電界方向に非平行であって、電界方向に45゜またはそれより電界方向に近い角度を
なす方向とする。さらにまた、誘電率異方性が負の材料の場合、電界に非垂直であって、
電界に垂直な方向に45°またはそれより電界に垂直な方向に近い角度をなす方向とする
次に、対向基板の作製過程についての詳細を説明する。
まず、対向基板上にブラックマトリクスを1000〜2000Åの厚さに形成する。
このブラックマトリクスは、後にセル組みした際に、画素表示部以外の金属配線の隙間
にのみ配置する。ブラックマトリクスとしては、金属薄膜や黒色顔料を含有した樹脂材料
を用いる。
次に、画像をカラ─表示する必要がある場合は、カラ─フィルタ─を公知の構成で形成
する。
次に、ブラックマトリクス及びカラ─フィルタ─を覆って透光性樹脂材料でなる平坦化
膜を成膜する。
この対向の基板側のラビング処理は、第1の基板のラビング方向に平行、もしくは反平
行をなすようになされる。
このようにして形成された基板と対向の基板を重ね合わせて液晶パネルを形成した。前
記一対の基板は、基板間に球状スペーサーを挟むことでパネル面内全体で均一な基板間隔
となるようにした。また、前記一対の基板を接着固定するためにエポキシ系の接着剤でシ
ールした。シールのパターンは画素領域、周辺駆動回路領域を囲むようにした。この後所
定の形状に前記一対の基板を切断した後、基板間に液晶材料を注入した。
最後に偏光板を基板の外側に二枚貼り合わせて、液晶表示装置を完成する。
本実施例に示す構成においては、実施例1と比較して、電極パタ─ンが異なる。
まず、絶縁表面を有する基板上に下地膜(図示せず)と非晶質珪素膜を実施例1と同様
な方法により、成膜する。
非晶質珪素膜を形成したら、実施例1と同様に、非晶質珪素膜に結晶性を持たせる。
得られた結晶性珪素膜を実施例1と同様な方法で、島状領域を形成する。この結晶性珪
素膜1101の形状は、図11で示した通りである。
さらに、結晶性珪素膜の上に、ゲ─ト絶縁膜を実施例と同様な方法で、全面に堆積する
その後、ゲイト絶縁膜上に、アルミニウム膜を実施例1と同様な方法で、第1の導電膜
として全面に堆積する。
次に、第1の導電膜の上に形成したレジストマスクを用いて、アルミニウム膜とゲイト
絶縁膜をパタ─ニングし、レジストマスクを除去することにより、導電膜をチャネル領域
を覆う領域でゲイト線に形成する。また同時に、コモン線と線幅6μmのソ─ス線を形成
する。
そして、ゲイト絶縁膜を除去する。
その後、実施例1と同様な方法で、N型を付与する不純物としてP(リン)イオンを公
知のイオンド─ピングにより、全面にド─ピングする。
次に、Nチャネル型の薄膜トランジスタを覆うレジストマスクを配置する。
その後、実施例1と同様な方法で、B(ボロン)イオンの注入を行う。
そして、レ─ザ─アニ─ルを行う。
次に、実施例1と同様な方法で、層間絶縁膜を形成する。また、この層間膜上には公知
のスピンコ─ティング法による平坦化膜を積層してもよい。
その後、レジストマスクをポリイミド膜上に形成する。
そして、ソ─ス領域に対するコンタクトホ─ル、ドレイン領域に対するコンタクトホ─
ルの形成をエッチングにより行う。
そして、実施例1と同様な方法で、アルミニウム膜を第2の導電膜として全面に堆積す
る。
次に、導電膜の上に形成したレジストマスクを用いて、アルミニウム膜をパタ─ニング
し、レジストマスクを除去することにより、画素電極及びコモン電極を形成する。
本実施例では、1画素中に、コモン電極1110、1111、1112を3つ形成し、
その隣合うコモン電極の間に幅2μmの画素電極1108、1109を形成する。
このように、形成された画素部を図11に示す。
以下、実施例と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様に
一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
本実施例に示す構成においては、図12、図13に示したように、実施例1と比較して
、画素電極パタ─ンと、コモン電極パタ─ンと、ブラックマトリクスを有する対向基板で
ある点が異なる。
まず、絶縁表面を有する基板上に下地膜(図示せず)と非晶質珪素膜を実施例1と同様
な方法により、成膜する。
非晶質珪素膜を形成したら、実施例1と同様に、非晶質珪素膜に結晶性を持たせる。
得られた結晶性珪素膜を実施例1と同様な方法で、島状領域1201を形成する。
さらに、この結晶性珪素膜1201の上に、ゲ─ト絶縁膜1305を実施例と同様な方
法で、全面に堆積する。
その後、ゲイト絶縁膜上に、アルミニウム膜を実施例1と同様な方法で、第1の導電膜
として全面に堆積する。
次に、第1の導電膜の上に形成したレジストマスクを用いて、アルミニウム膜とゲイト
絶縁膜をパタ─ニングし、レジストマスクを除去することにより、導電膜をチャネル領域
を覆う領域でゲイト線1202、1205に形成する。また同時に、コモン線1203、
1204を形成する。
この状態での上面図を図14に示す。
図14に示したように、コモン線1203の形状を変え、BMの役割も兼ねるような形
にする。
そして、ゲイト絶縁膜を除去する。
その後、実施例1と同様な方法で、N型を付与する不純物としてP(リン)イオンを公
知のイオンド─ピングにより、全面にド─ピングする。
次に、Nチャネル型の薄膜トランジスタを覆うレジストマスクを配置する。
その後、実施例1と同様な方法で、B(ボロン)イオンの注入を行う。
そして、レ─ザ─アニ─ルを行う。
次に、実施例1と同様な方法で、層間絶縁膜を形成する。この層間膜上に公知のスピン
コ─ティング法による平坦化膜を積層してもよい。
その後、レジストマスクをポリイミド膜上に形成する。
そして、ソ─ス領域1302に対するコンタクトホ─ル、ドレイン領域1303に対す
るコンタクトホ─ルの形成をエッチングにより行う。
そして、実施例1と同様な方法で、アルミニウム膜を第2の導電膜として全面に堆積す
る。
次に、導電膜の上に形成したレジストマスクを用いて、アルミニウム膜をパタ─ニング
し、レジストマスクを除去することにより、画素電極1208と、コモン電極1210、
1211と、ソ─ス線1206、1207を形成する。
この状態の上面図を図12、断面図を図13に示す。
この時の画素電極のパタ─ンは、図12で示したようにT字型をしており、コモン線と
ゲイト線の両方と重なっており、その重なっている所で、保持容量を形成している。
本実施例の画素部の等価回路図を図15に示す。
次に、本実施例の対向基板の作製過程についての詳細を説明する。
まず、対向基板上にブラックマトリクスを1000〜2000Åの厚さに形成する。ブ
ラックマトリクスに用いる材料としては、金属薄膜や黒色顔料を含有した樹脂材料を用い
る。
本実施例のように、配線の形状を変えても遮光できない領域である半導体層領域だけを
対向基板のBMで遮光する。(図16)
従って、このブラックマトリックス1600は、コモン電極1208よりも小さいもの
でよく、画素表示領域には形成しない。
この小さなブラックマトリックスを形成しても、開口率の低下には全く関係がない。
また、配線の形状を変えるだけでは遮光できない領域である半導体層領域を、遮光性を
有し、BMとして機能する材料で形成してもよい。
こうすることで、大きめの位置あわせマ─ジンをとる必要がなく、開口率の向上が図れ
ると同時に、半導体領域を光の劣化から保護する。
以下、実施例1と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様
に一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
本実施例に示す構成においては、図3に示したように、実施例1と比較して、画素電極
と、コモン電極を形成した後に第2層間絶縁膜を形成する点が異なる。 よって、上面図
は図1と同じである。
また、実施例1とは、画素電極108と、コモン電極110、111と、ソ─ス線10
6、107を形成する工程まで全く同じである。
画素電極と、コモン電極と、ソ─ス線を形成した後、第2層間絶縁膜として厚さ300
0Å〜8000Å、本実施例ではプラズマCVD法によって、厚さ5000Åの窒化珪素
膜230を形成する。
この膜は、酸化珪素膜あるいは酸化珪素膜と窒化珪素膜の多層膜であってもよい。また
、ポリイミド等からなる有機物を用いた膜を使用してもよい。
ポリイミド膜を用いる場合、層間膜は公知のスピンコ─ティング法により、平坦化でき
る。このように、平坦化することで、後の工程で形成される各々の第2金属配線を、基板
に対してより概略同じ距離的位置にすることができる。
また、厚さ2500Åの窒化珪素膜形成後に、厚さ2500Åの平坦化したポリイミド
膜を形成する多層膜としてもよい。
この第2層間絶縁膜はTFTを保護する役目を果たす。また、この膜の厚さを変えるこ
とによって、液晶層にかかる電界の強度を調節できる。
以下、実施例1と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様
に一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
本実施例に示す構成においては、実施例1と同時進行的に、図9(a)で示した外部
装置の配線接続端子900を(1)、(2)、(3)、(4)、(5)、での5枚のマス
クによって作製する。この配線接続端子の断面図を図9(b)で示す。
まず、実施例1と同様に、絶縁表面を有する基板上に、非晶質珪素膜を形成し、それを
所望の大きさにフォトリソグラフィ─法を用いて配線接続端子の形状をしたアイランドに
、(1)パタ─ニングを行う。
しかし、この工程は、高さを調整するだけであるので、配線接続端子を作製する上では
、なくてもよい。
次に、実施例1と同様に、その上にゲイト絶縁膜205を成膜する。
前記ゲイト絶縁膜の上に、実施例1と同様に、第1の導電膜210を形成する。
この第1の導電膜の材料としてはCr、Al、Ta、Tiを使用することが可能である
。また、それらの膜を組み合わせた多層膜を形成してもよい。
次に、実施例1と同様に、フォトリソグラフィ─法を用いて、(2)パタ─ニングを行
い、第1配線端子211を形成する。
そして、実施例1と同様に、ゲイト絶縁膜205をエッチングし、、第1の層間絶縁膜
206を形成する。
その後、実施例1と同様に、フォトリソグラフィ─法を用いて、(4)パタ─ニングを
行い、第1配線端子211上の第1の層間絶縁膜を除去し、その上に公知のスパッタ法に
より第2の導電膜220を形成する。
そして再びフォトリソグラフィ─法を用いて、(5)パタ─ニングを行い、第2配線端
子221を形成する。
その後、実施例4のように第2層間絶縁膜230を形成する場合には、第2配線端子2
21の表面が覆われてしまう。〔図10(a)〕そこで、O2 アッシングを行い、表面を
削り取り、第2配線端子の表面及び第2配線の表面をむき出しにする。〔図10(b)〕
こうして、外部装置の配線接続端子900も(1)、(2)、(3)、(4)、(5)、
の4〜5枚のマスクによって作製できる。
上記作製工程により、外部装置の配線接続端子を備えた、周辺駆動回路一体型の液晶表
示装置を5枚以下のマスクで作製する。
本実施例の構成は下記の用件を除けば、実施例1と同一である。
まず、絶縁基板として、石英基板を用いる。なお、加熱処理温度に耐える基板であれ
ば、石英に限定されるものではない。
この石英基板上に、下地膜として、酸化珪素膜を3000Åの厚さに成膜する。
次に、非晶質珪素膜を減圧CVD法で600Åの厚さに成膜する。
この非晶質珪素膜の厚さは、2000Å以下とすることが好ましい。
その後、非晶質珪素膜の一部に珪素の結晶化を助長する金属元素を選択的に導入させ、
640℃で、4時間の加熱処理を行い、結晶化させる。
結晶性珪素膜を得たら、HClを3%含有させた酸素雰囲気中において950℃の加
熱処理を行うことにより、熱酸化膜を200Åの厚さに成膜する。
次に、熱酸化膜を除去する。そして、(1)パタ─ニングを施し、島状領域を得た。
以下、実施例1と同様な方法で、液晶セルを作製した。さらにこの後、実施例1と同様
に一対の基板上に、偏光板を貼り付け、液晶電気光学装置とした。
101 非晶質半導体層
102 ゲイト線n
103 コモン線n
104 コモン線n−1
105 ゲイト線n+1
106 ソ─ス線n
107 ソ─ス線n+1
108 画素電極
110、111 コモン電極
201 絶縁基板
202 ソ─ス領域
203 ドレイン領域
204 チャネル領域
205 ゲイト絶縁膜
206 第1の層間膜
210 第1の導電膜
211 第1導電配線
220 第2の導電膜
221 第2導電配線
230 第2層間絶縁膜
301 非晶質半導体層
302 ゲイト線n
303 コモン線n
304 コモン線n−1
305 ゲイト線n+1
306 ソ─ス線n
307 ソ─ス線n+1
900 配線接続端子
1101 非晶質半導体層
1102 ゲイト線n
1103 コモン線n
1104 コモン線n−1
1105 ゲイト線n+1
1106 ソ─ス線n
1107 ソ─ス線n+1
1108 画素電極
1110、1111、1112 コモン電極
1201 非晶質半導体層
1202 ゲイト線n
1203 コモン線n
1204 コモン線n−1
1205 ゲイト線n+1
1206 ソ─ス線n
1207 ソ─ス線n+1
1208 画素電極
1210、1211 コモン電極
1301 絶縁基板
1302 ソ─ス領域
1303 ドレイン領域
1304 チャネル領域
1305 ゲイト絶縁膜
1306 第1の層間膜
1600 ブラックマトリクス
1701 非晶質半導体層
1703 コモン線
1704 ゲイト線
1705 ゲイト線n+1
1706 ソ─ス線n
1707 ソ─ス線n+1
1708 画素電極

Claims (7)

  1. 第1のトランジスタと、第2のトランジスタと、ゲイト線と、ソース線と、第1の画素電極と、第2の画素電極と、コモン線と、コモン電極と、を有し、
    前記ゲイト線は、前記第1のトランジスタのゲイトと、前記第2のトランジスタのゲイトと、に電気的に接続され、
    前記ソース線は、前記第1のトランジスタのソース又はドレインの一方と、前記第2のトランジスタのソース又はドレインの一方と、に電気的に接続され、
    前記第1の画素電極は、前記第1のトランジスタのソース又はドレインの他方に電気的に接続され、
    前記第2の画素電極は、前記第2のトランジスタのソース又はドレインの他方に電気的に接続され、
    前記コモン線、前記第1のトランジスタ、及び前記第2のトランジスタの上方には、絶縁膜が設けられており、
    前記絶縁膜の上方には、前記第1の画素電極、前記第2の画素電極、及び前記コモン電極が設けられており、
    前記コモン電極は、前記絶縁膜に設けられたコンタクトホールを介して前記コモンに電気的に接続され、
    前記第1のトランジスタ及び前記第2のトランジスタには共通の半導体層が用いられていることを特徴とする液晶表示装置。
  2. 請求項1において、
    前記コモン線の材料として、前記第1のトランジスタのゲイト電極の材料及び前記第2のトランジスタのゲイト電極の材料と同一の材料が用いられていることを特徴とする液晶表示装置。
  3. 請求項1又は請求項2において、
    前記第1の画素電極と前記コモン電極との間、並びに、前記第2の画素電極と前記コモン電極との間に、横方向の成分を有する電界が発生することにより、液晶分子の配向状態が制御され、光が変調されることを特徴とする液晶表示装置。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記コモン電極が複数設けられていることを特徴とする液晶表示装置。
  5. 請求項1乃至請求項4のいずれか一項において、
    ブラックマトリクスを有する対向基板を有することを特徴とする液晶表示装置。
  6. 請求項5において、
    前記ゲイト線、前記ソース線、及び前記コモン線は遮光性を有し、
    前記ブラックマトリクスは、前記半導体層と重なる位置に配置されていることを特徴とする液晶表示装置。
  7. 請求項5又は請求項6において、
    前記ブラックマトリクスを覆う樹脂膜を有することを特徴とする液晶表示装置。
JP2011229002A 2011-10-18 2011-10-18 液晶表示装置 Expired - Lifetime JP4940374B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011229002A JP4940374B2 (ja) 2011-10-18 2011-10-18 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011229002A JP4940374B2 (ja) 2011-10-18 2011-10-18 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011028117A Division JP4932945B2 (ja) 2011-02-14 2011-02-14 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012020018A Division JP4955134B2 (ja) 2012-02-01 2012-02-01 アクティブマトリクス型液晶表示装置

Publications (2)

Publication Number Publication Date
JP2012022342A JP2012022342A (ja) 2012-02-02
JP4940374B2 true JP4940374B2 (ja) 2012-05-30

Family

ID=45776616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011229002A Expired - Lifetime JP4940374B2 (ja) 2011-10-18 2011-10-18 液晶表示装置

Country Status (1)

Country Link
JP (1) JP4940374B2 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06148596A (ja) * 1992-10-30 1994-05-27 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3127640B2 (ja) * 1992-12-28 2001-01-29 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH0772491A (ja) * 1993-07-02 1995-03-17 Hitachi Ltd 単純マトリクス型液晶表示装置
KR100367869B1 (ko) * 1993-09-20 2003-06-09 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치
JPH0792458A (ja) * 1993-09-24 1995-04-07 Toshiba Corp 液晶表示素子
JP2952744B2 (ja) * 1993-11-04 1999-09-27 松下電器産業株式会社 薄膜トランジスター集積装置
JPH07159807A (ja) * 1993-12-06 1995-06-23 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3311184B2 (ja) * 1995-01-30 2002-08-05 松下電器産業株式会社 液晶表示装置
JPH08254712A (ja) * 1995-03-17 1996-10-01 Hitachi Ltd 液晶表示素子
JPH08286176A (ja) * 1995-04-18 1996-11-01 Hitachi Ltd 液晶表示装置
JPH08293609A (ja) * 1995-04-21 1996-11-05 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012022342A (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
JP3788649B2 (ja) 液晶表示装置
US9025096B2 (en) Liquid crystal display device and method of fabrication for the same
KR20080079594A (ko) 액정 표시 소자 및 표시 장치
JP5201298B2 (ja) 液晶表示装置およびその製造方法
JP5604559B2 (ja) 液晶表示装置
JP4932946B2 (ja) 液晶表示装置
JP4741641B2 (ja) 液晶表示装置
JP5961294B2 (ja) 液晶表示装置
JP4940374B2 (ja) 液晶表示装置
JP5724015B2 (ja) 液晶表示装置
JP5322357B2 (ja) 液晶表示装置
JP5688444B2 (ja) 半導体装置
JP5315473B2 (ja) 液晶表示装置
JP5235236B2 (ja) 液晶表示装置
JP5250710B2 (ja) 液晶表示装置、電子機器
JP5079148B2 (ja) 液晶表示装置及び電子機器
JP4955134B2 (ja) アクティブマトリクス型液晶表示装置
JP4932945B2 (ja) 液晶表示装置
JP4920119B2 (ja) アクティブマトリクス型液晶表示装置
WO2013008359A1 (ja) 液晶表示装置およびその製造方法
JP2006146276A (ja) 液晶表示装置
JP3727643B2 (ja) 横方向電界駆動方式の液晶電気光学装置の製造方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20111118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term